JP2005109000A - 配線基板、配線基板の製造方法、基板接合体、基板接合体の製造方法、電気光学装置、及び電気光学装置の製造方法 - Google Patents
配線基板、配線基板の製造方法、基板接合体、基板接合体の製造方法、電気光学装置、及び電気光学装置の製造方法 Download PDFInfo
- Publication number
- JP2005109000A JP2005109000A JP2003337840A JP2003337840A JP2005109000A JP 2005109000 A JP2005109000 A JP 2005109000A JP 2003337840 A JP2003337840 A JP 2003337840A JP 2003337840 A JP2003337840 A JP 2003337840A JP 2005109000 A JP2005109000 A JP 2005109000A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- wiring board
- conductive protrusions
- manufacturing
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 50
- 239000000758 substrate Substances 0.000 claims description 124
- 238000000034 method Methods 0.000 claims description 70
- 230000003287 optical effect Effects 0.000 claims 1
- 238000007747 plating Methods 0.000 description 34
- 239000010408 film Substances 0.000 description 25
- 239000002245 particle Substances 0.000 description 24
- 230000008569 process Effects 0.000 description 21
- 239000003112 inhibitor Substances 0.000 description 15
- 239000000243 solution Substances 0.000 description 15
- 239000002585 base Substances 0.000 description 11
- 239000011347 resin Substances 0.000 description 10
- 229920005989 resin Polymers 0.000 description 10
- 238000007772 electroless plating Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 239000007789 gas Substances 0.000 description 7
- 239000003381 stabilizer Substances 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- 239000001257 hydrogen Substances 0.000 description 6
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 239000007864 aqueous solution Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000002401 inhibitory effect Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 229910052718 tin Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000004033 plastic Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 229910000881 Cu alloy Inorganic materials 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 3
- 125000004429 atom Chemical group 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000007654 immersion Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910021645 metal ion Inorganic materials 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 230000005587 bubbling Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- -1 for example Inorganic materials 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 229920000620 organic polymer Polymers 0.000 description 2
- ACVYVLVWPXVTIT-UHFFFAOYSA-N phosphinic acid Chemical compound O[PH2]=O ACVYVLVWPXVTIT-UHFFFAOYSA-N 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- NWONKYPBYAMBJT-UHFFFAOYSA-L zinc sulfate Chemical compound [Zn+2].[O-]S([O-])(=O)=O NWONKYPBYAMBJT-UHFFFAOYSA-L 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910017944 Ag—Cu Inorganic materials 0.000 description 1
- 229910052684 Cerium Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052688 Gadolinium Inorganic materials 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052777 Praseodymium Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 238000002679 ablation Methods 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000000149 argon plasma sintering Methods 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- 239000003638 chemical reducing agent Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000005489 elastic deformation Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000005470 impregnation Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 150000004760 silicates Chemical class 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
- Chemically Coating (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】 配線パターン上に形成されるバンプ高さの均一化を図り、TFTと配線パターンとの導通を確実に得ることができる配線基板、配線基板の製造方法、基板接合体、基板接合体の製造方法、電気光学装置、及び電気光学装置の製造方法を提供する。
【解決手段】 所定の配線パターン11の端子部に形成された複数の導電性突起部14aに、スイッチング素子13が転写配置された配線基板3であって、前記複数の導電性突起部14aは、環状に配置されていることを特徴とする。
【選択図】 図1
【解決手段】 所定の配線パターン11の端子部に形成された複数の導電性突起部14aに、スイッチング素子13が転写配置された配線基板3であって、前記複数の導電性突起部14aは、環状に配置されていることを特徴とする。
【選択図】 図1
Description
本発明は、配線基板、配線基板の製造方法、基板接合体、基板接合体の製造方法、電気光学装置、及び電気光学装置の製造方法に関する。
一般に、液晶表示装置や有機エレクトロルミネッセンス(以下、ELと称する。)装置等の半導体応用装置においては、変形や落下による壊れ防止、低コスト化等の理由等により下地基板にプラスチック基板を使用することが望ましい場合がある。
しかし、パネル型の表示装置に使用される薄膜トランジスタ(以下、TFTと称する。)は、高温プロセスの製造工程によって製造されるので、当該高温プロセスによる製造方法を用いてプラスチック基板上にTFTを形成したり、また、有機EL素子等の回路素子を形成したりすると、基板の熱変形や回路素子の破壊、素子寿命の低下を招いてしまい、結果として所望の半導体応用装置を製造することはできなかった。
そこで、近年では、高温プロセスを含む従来の半導体製造技術を用いてTFTを耐熱性の基礎基板上に形成した後に、当該基礎基板からTFTが形成されている素子形成膜(層)を剥離し、これをプラスチック基板等の配線基板に貼り付けることによって半導体応用装置を製造する転写技術が提案されている(例えば、特許文献1参照)。このような転写技術を用いることにより、プラスチック基板や有機EL素子等の回路素子等を高温プロセスに曝すことなく、基板の熱変形や回路素子の破壊を抑制し、好適な半導体応用装置を提供することが可能となる。
このような転写技術においては、配線基板の配線パターンとTFTとを接続する方法として、配線パターン上に形成されたバンプと導電性粒子とを介して、配線パターンとTFTを接合する方法が提案されている。
更に、上記のバンプを形成する方法としては、メッキ法やスタッド等の工法が挙げられるが、ミクロンオーダーの微小エリアへのバンプの形成、タクト短縮、及び高さ均一性が優れるという観点からメッキ法が採用されることが多い。更に、このメッキ法の中でも電解メッキ法と無電解メッキ法があるが、下地電極やフォトリソ工程が不要になり、低コスト化及びタクト短縮が可能な方法として、無電解メッキ法を採用することが好ましい。
特開2003−031778号公報
更に、上記のバンプを形成する方法としては、メッキ法やスタッド等の工法が挙げられるが、ミクロンオーダーの微小エリアへのバンプの形成、タクト短縮、及び高さ均一性が優れるという観点からメッキ法が採用されることが多い。更に、このメッキ法の中でも電解メッキ法と無電解メッキ法があるが、下地電極やフォトリソ工程が不要になり、低コスト化及びタクト短縮が可能な方法として、無電解メッキ法を採用することが好ましい。
しかしながら、このような無電解メッキ法を用いた微小エリアへのバンプ形成方法においては、無電解メッキに用いられるメッキ液の組成がバンプの高さバラツキに影響を与えると言われている。特に、図14に示すように、約10数μmの間隔で所定方向に配列した同面積のバンプのうち、両端に位置するバンプが成長しにくく、内側に位置するバンプよりも高さが低くなるという現象が生じる。
この現象について説明する。メッキ液中には、金属イオンと、当該金属イオンを還元する、もしくは金属イオンを析出させる材料が含まれているため、当該メッキ液は化学的に非常に不安定な性質を有している。このような化学的に不安定なメッキ液に対し、その分解を抑制し、かつ、化学的な安定化を図るために、安定剤(鉛等)を添加することが一般的に行われている。
ところが、このような安定剤がメッキ液に添加されることにより、安定剤がパッド(シード層)表面に接触し、安定剤の組成物質がパッドに吸着し、メッキ成長を阻害してしまう。特に、両端に位置するパッドは、その内側に位置するパッドよりも横方向からの安定剤の供給が過剰に行われてしまうので、即ち、両端に位置するパッドにおいてはメッキが成長しにくいというという問題がある。換言すれば、両端に位置するパッドにおけるメッキ液の供給量が他の部分よりも多いために、安定剤が両端に対して他の部分よりも余計に接触し、両端のパッドにおける安定剤の組成物質が過剰に吸着し、結果として両端のバンプが成長しにくく、内側に位置するバンプよりも高さが低くなるという問題がある。
ところが、このような安定剤がメッキ液に添加されることにより、安定剤がパッド(シード層)表面に接触し、安定剤の組成物質がパッドに吸着し、メッキ成長を阻害してしまう。特に、両端に位置するパッドは、その内側に位置するパッドよりも横方向からの安定剤の供給が過剰に行われてしまうので、即ち、両端に位置するパッドにおいてはメッキが成長しにくいというという問題がある。換言すれば、両端に位置するパッドにおけるメッキ液の供給量が他の部分よりも多いために、安定剤が両端に対して他の部分よりも余計に接触し、両端のパッドにおける安定剤の組成物質が過剰に吸着し、結果として両端のバンプが成長しにくく、内側に位置するバンプよりも高さが低くなるという問題がある。
そして、特にバンプの高さが数μm程度という微小な高さであるので、その高さバラツキはTFT素子との接触不良を招く原因となる。
そのために、バンプ高さの均一化を図らない限りは、TFTと配線基板とを接続した際に、導電性粒子の潰し量がばらついてしまい、バンプ高さが低い部分では導電性粒子の潰し量が不十分となり、即ち、当該部分では、導通不良が生じてしまうという問題がある。
そのために、バンプ高さの均一化を図らない限りは、TFTと配線基板とを接続した際に、導電性粒子の潰し量がばらついてしまい、バンプ高さが低い部分では導電性粒子の潰し量が不十分となり、即ち、当該部分では、導通不良が生じてしまうという問題がある。
更に、TFTと配線基板とが良好な導通を確保するためには、導電性粒子の弾性変形量と基板の反り寸法等から差し引きされたバンプ高さのバラツキを考慮する必要があり、即ち、当該バンプ高さの均一化は大きな問題であり、そのバラツキの低減が課題となっている。
本発明は、上述の課題に鑑み創案されたもので、配線パターン上に形成されるバンプ高さの均一化を図り、TFTと配線パターンとの導通を確実に得ることができる配線基板、配線基板の製造方法、基板接合体、基板接合体の製造方法、電気光学装置、及び電気光学装置の製造方法を提供することを目的とする。
上記の目的を達成するために、本発明は以下の構成を採用した。
本発明の配線基板は、所定の配線パターンの端子部に形成された複数の導電性突起部に、スイッチング素子が転写配置された配線基板であって、前記複数の導電性突起部は環状に配置されていることを特徴としている。
ここで、「導電性突起部」とは、バンプ等の接合部材を意味するものである。当該導電性突起部はメッキ法によって金属パッド上に成長させて形成されていることが好ましい。
また、スイッチング素子とは、配線基板とは異なる基礎基板に予め形成されたものであり、貼り合わせ工程及び転写工程によって配線基板に転写されるものである。
また、スイッチング素子と配線基板とは、少なくとも導電性突起部を介して電気的導通を保持しつつ接合されるものであるが、導電性突起部上に導電性粒子を形成してスイッチング素子と配線基板とを電気的に導通させることが好ましい。
本発明の配線基板は、所定の配線パターンの端子部に形成された複数の導電性突起部に、スイッチング素子が転写配置された配線基板であって、前記複数の導電性突起部は環状に配置されていることを特徴としている。
ここで、「導電性突起部」とは、バンプ等の接合部材を意味するものである。当該導電性突起部はメッキ法によって金属パッド上に成長させて形成されていることが好ましい。
また、スイッチング素子とは、配線基板とは異なる基礎基板に予め形成されたものであり、貼り合わせ工程及び転写工程によって配線基板に転写されるものである。
また、スイッチング素子と配線基板とは、少なくとも導電性突起部を介して電気的導通を保持しつつ接合されるものであるが、導電性突起部上に導電性粒子を形成してスイッチング素子と配線基板とを電気的に導通させることが好ましい。
このようにすれば、メッキ液中に含まれている、メッキ成長を局所的に阻害する物質(以下、阻害物質と称する)が、前記複数の導電性突起部に対して略均等に接触、付着する。そして、各導電性突起部は阻害物質の影響を受けつつ、それぞれの高さが同程度に維持されつつ成長する。
従って、複数の導電性突起部の高さの均一性を確実に得ることができる。
このように、複数の導電性突起部の高さの均一化が施されるので、スイッチング素子と配線基板とを貼り合わせて転写させた場合に、接触不良が生じることが無く、良好な電気導電性を得ることができる。
また、導電性突起部と導電粒子とを介してスイッチング素子と配線基板とを貼り合わせて転写させた場合においては、導電性粒子の潰し量が均一化されるので、上記同様に接触不良が生じず、良好な電気導電性を得ることができる。
従って、複数の導電性突起部の高さの均一性を確実に得ることができる。
このように、複数の導電性突起部の高さの均一化が施されるので、スイッチング素子と配線基板とを貼り合わせて転写させた場合に、接触不良が生じることが無く、良好な電気導電性を得ることができる。
また、導電性突起部と導電粒子とを介してスイッチング素子と配線基板とを貼り合わせて転写させた場合においては、導電性粒子の潰し量が均一化されるので、上記同様に接触不良が生じず、良好な電気導電性を得ることができる。
また、前記配線基板においては、前記複数の導電性突起部は略円形に配置されていることを特徴としている。
このようにすれば、導電性突起物を環状に配置する形態の中でも、最も均一に阻害物質の影響を受けるので、従って、先に記載した同様の効果が得られる。
このようにすれば、導電性突起物を環状に配置する形態の中でも、最も均一に阻害物質の影響を受けるので、従って、先に記載した同様の効果が得られる。
また、前記配線基板においては、前記導電性突起部の各々の形状は、円形であることを特徴としている。
このようにすれば、導電性突起部の上部表面に角部がなくなるので、ACP等の異方性導電粒子を含む導電ペーストを導電性突起部の上部に塗布する場合に、当該ペーストが導電性突起部の上部に偏ることなく均等に載る。従って、導電ペーストの高さ均一性を得ることができる。
このようにすれば、導電性突起部の上部表面に角部がなくなるので、ACP等の異方性導電粒子を含む導電ペーストを導電性突起部の上部に塗布する場合に、当該ペーストが導電性突起部の上部に偏ることなく均等に載る。従って、導電ペーストの高さ均一性を得ることができる。
また、前記配線基板においては、前記複数の導電性突起部の各々は等間隔であることを特徴としている。
このようにすれば、隣接する導電性突起物間における阻害物質の相互作用が均一になるので、従って、先に記載した同様の効果が得られる。
このようにすれば、隣接する導電性突起物間における阻害物質の相互作用が均一になるので、従って、先に記載した同様の効果が得られる。
また、前記配線基板においては、前記複数の導電性突起部は所定の中心から放射状に向いた同一形状であることを特徴としている。
このようにすれば、例えば、導電性突起物の平面形状が三角形や四角形等、非円形である場合に、隣接する導電性突起物間の間隔が均一になるので、従って、先に記載した同様の効果が得られる。
このようにすれば、例えば、導電性突起物の平面形状が三角形や四角形等、非円形である場合に、隣接する導電性突起物間の間隔が均一になるので、従って、先に記載した同様の効果が得られる。
また、本発明の配線基板の製造方法は、所定の配線パターンの端子部に複数の導電性突起部を形成する工程と、当該導電性突起部にスイッチング素子を転写配置する工程とを具備する配線基板の製造方法であって、前記複数の導電性突起部を環状に配置して形成することを特徴としている。
このようにすれば、メッキ液中に含まれている、メッキ成長を局所的に阻害する阻害物質が、前記複数の導電性突起部に対して略均等に接触、付着する。そして、各導電性突起部は阻害物質の影響を受けつつ、それぞれの高さが同程度に維持されつつ成長する。
従って、複数の導電性突起部の高さの均一性を確実に得ることができる。
このように、複数の導電性突起部の高さの均一化が施されるので、スイッチング素子と配線基板とを貼り合わせて転写させた場合に、接触不良が生じることが無く、良好な電気導電性を得ることができる。
また、導電性突起部と導電粒子とを介してスイッチング素子と配線基板とを貼り合わせて転写させた場合においては、導電性粒子の潰し量が均一化されるので、上記同様に接触不良が生じず、良好な電気導電性を得ることができる。
従って、複数の導電性突起部の高さの均一性を確実に得ることができる。
このように、複数の導電性突起部の高さの均一化が施されるので、スイッチング素子と配線基板とを貼り合わせて転写させた場合に、接触不良が生じることが無く、良好な電気導電性を得ることができる。
また、導電性突起部と導電粒子とを介してスイッチング素子と配線基板とを貼り合わせて転写させた場合においては、導電性粒子の潰し量が均一化されるので、上記同様に接触不良が生じず、良好な電気導電性を得ることができる。
また、本発明の基板接合体は、所定の配線パターンの端子部に形成された複数の導電性突起部にスイッチング素子が転写配置された配線基板と、当該スイッチング素子に対応する発光機能素子が形成された発光素子基板とが接合された基板接合体であって、前記複数の導電性突起部は、環状に配置されていることを特徴としている。
このようにすれば、メッキ液中に含まれている、メッキ成長を局所的に阻害する阻害物質が、前記複数の導電性突起部に対して略均等に接触、付着する。そして、各導電性突起部は阻害物質の影響を受けつつ、それぞれの高さが同程度に維持されつつ成長する。
従って、複数の導電性突起部の高さの均一性を確実に得ることができる。
このように、複数の導電性突起部の高さの均一化が施されるので、スイッチング素子と配線基板とを貼り合わせて転写させた場合に、接触不良が生じることが無く、良好な電気導電性を得ることができる。
また、導電性突起部と導電粒子とを介してスイッチング素子と配線基板とを貼り合わせて転写させた場合においては、導電性粒子の潰し量が均一化されるので、上記同様に接触不良が生じず、良好な電気導電性を得ることができる。
従って、複数の導電性突起部の高さの均一性を確実に得ることができる。
このように、複数の導電性突起部の高さの均一化が施されるので、スイッチング素子と配線基板とを貼り合わせて転写させた場合に、接触不良が生じることが無く、良好な電気導電性を得ることができる。
また、導電性突起部と導電粒子とを介してスイッチング素子と配線基板とを貼り合わせて転写させた場合においては、導電性粒子の潰し量が均一化されるので、上記同様に接触不良が生じず、良好な電気導電性を得ることができる。
また、本発明の基板接合体の製造方法は、所定の配線パターンの端子部に複数の導電性突起部を形成し、当該導電性突起部にスイッチング素子を転写配置させて配線基板を形成する工程と、当該スイッチング素子に対応する発光機能素子を備える発光素子基板を形成する工程と、前記配線基板及び前記発光素子基板を貼り合わせる工程と、を具備する基板接合体の製造方法であって、前記複数の導電性突起部を環状に配置して形成することを特徴としている。
このようにすれば、メッキ液中に含まれている、メッキ成長を局所的に阻害する阻害物質が、前記複数の導電性突起部に対して略均等に接触、付着する。そして、各導電性突起部は阻害物質の影響を受けつつ、それぞれの高さが同程度に維持されつつ成長する。
従って、複数の導電性突起部の高さの均一性を確実に得ることができる。
このように、複数の導電性突起部の高さの均一化が施されるので、スイッチング素子と配線基板とを貼り合わせて転写させた場合に、接触不良が生じることが無く、良好な電気導電性を得ることができる。
また、導電性突起部と導電粒子とを介してスイッチング素子と配線基板とを貼り合わせて転写させた場合においては、導電性粒子の潰し量が均一化されるので、上記同様に接触不良が生じず、良好な電気導電性を得ることができる。
従って、複数の導電性突起部の高さの均一性を確実に得ることができる。
このように、複数の導電性突起部の高さの均一化が施されるので、スイッチング素子と配線基板とを貼り合わせて転写させた場合に、接触不良が生じることが無く、良好な電気導電性を得ることができる。
また、導電性突起部と導電粒子とを介してスイッチング素子と配線基板とを貼り合わせて転写させた場合においては、導電性粒子の潰し量が均一化されるので、上記同様に接触不良が生じず、良好な電気導電性を得ることができる。
また、本発明の電気光学装置は、所定の配線パターンの端子部に形成された複数の導電性突起部にスイッチング素子が転写所定の配線パターンの端子部に形成された複数の導電性突起部にスイッチング素子が転写配置された配線基板と、当該スイッチング素子に対応する発光機能素子が形成された発光素子基板とを具備する電気光学装置であって、前記複数の導電性突起部は、環状に配置されていることを特徴としている。
このようにすれば、メッキ液中に含まれている、メッキ成長を局所的に阻害する阻害物質が、前記複数の導電性突起部に対して略均等に接触、付着する。そして、各導電性突起部は阻害物質の影響を受けつつ、それぞれの高さが同程度に維持されつつ成長する。
従って、複数の導電性突起部の高さの均一性を確実に得ることができる。
このように、複数の導電性突起部の高さの均一化が施されるので、スイッチング素子と配線基板とを貼り合わせて転写させた場合に、接触不良が生じることが無く、良好な電気導電性を得ることができる。
また、導電性突起部と導電粒子とを介してスイッチング素子と配線基板とを貼り合わせて転写させた場合においては、導電性粒子の潰し量が均一化されるので、上記同様に接触不良が生じず、良好な電気導電性を得ることができる。
従って、複数の導電性突起部の高さの均一性を確実に得ることができる。
このように、複数の導電性突起部の高さの均一化が施されるので、スイッチング素子と配線基板とを貼り合わせて転写させた場合に、接触不良が生じることが無く、良好な電気導電性を得ることができる。
また、導電性突起部と導電粒子とを介してスイッチング素子と配線基板とを貼り合わせて転写させた場合においては、導電性粒子の潰し量が均一化されるので、上記同様に接触不良が生じず、良好な電気導電性を得ることができる。
また、本発明の電気光学装置の製造方法は、所定の配線パターンの端子部に複数の導電性突起部を形成し、当該導電性突起部にスイッチング素子を転写配置されて配線基板を形成する工程と、当該スイッチング素子に対応する発光機能素子を備える発光素子基板を形成する工程と、前記配線基板及び前記発光素子基板を貼りわせる工程と、を具備する電気光学装置の製造方法であって、前記複数の導電性突起部を環状に配置して形成することを特徴としている。
このようにすれば、メッキ液中に含まれている、メッキ成長を局所的に阻害する阻害物質が、前記複数の導電性突起部に対して略均等に接触、付着する。そして、各導電性突起部は阻害物質の影響を受けつつ、それぞれの高さが同程度に維持されつつ成長する。
従って、複数の導電性突起部の高さの均一性を確実に得ることができる。
このように、複数の導電性突起部の高さの均一化が施されるので、スイッチング素子と配線基板とを貼り合わせて転写させた場合に、接触不良が生じることが無く、良好な電気導電性を得ることができる。
また、導電性突起部と導電粒子とを介してスイッチング素子と配線基板とを貼り合わせて転写させた場合においては、導電性粒子の潰し量が均一化されるので、上記同様に接触不良が生じず、良好な電気導電性を得ることができる。
従って、複数の導電性突起部の高さの均一性を確実に得ることができる。
このように、複数の導電性突起部の高さの均一化が施されるので、スイッチング素子と配線基板とを貼り合わせて転写させた場合に、接触不良が生じることが無く、良好な電気導電性を得ることができる。
また、導電性突起部と導電粒子とを介してスイッチング素子と配線基板とを貼り合わせて転写させた場合においては、導電性粒子の潰し量が均一化されるので、上記同様に接触不良が生じず、良好な電気導電性を得ることができる。
以下、本発明の配線基板、配線基板の製造方法、基板接合体、基板接合体の製造方法、電気光学装置、及び電気光学装置の製造方法について、図1から図11を参照して説明する。
ここで、図1は基板接合体及び電気光学装置の概略構成を示す断面図、図2から図9は基板接合体及び電気光学装置の製造工程を説明するための説明図、図10は本発明の配線基板を示す断面図、図11は配線基板の要部を示す平面図である。
なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
ここで、図1は基板接合体及び電気光学装置の概略構成を示す断面図、図2から図9は基板接合体及び電気光学装置の製造工程を説明するための説明図、図10は本発明の配線基板を示す断面図、図11は配線基板の要部を示す平面図である。
なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
(電気光学装置及び基板接合体)
図1に示すように、電気光学装置1は、少なくとも基板接合体2を具備した構成となっている。当該基板接合体2は、配線基板3と、有機EL基板(発光素子基板)4とを後述の貼り合わせ及び転写工程によって接合された構成となっている。
配線基板3は、多層基板10と、多層基板10に形成された所定形状の配線パターン11と、配線パターン11に接続された回路部12と、有機EL素子23を駆動させるTFT(スイッチング素子)13と、TFT13と配線パターン11とを接合するTFT接続部14と、有機EL素子23と配線パターン11とを接合する有機EL接続部15とによって構成されている。
ここで、TFT接続部14は、TFTの端子パターンに応じて形成されるものであり、後述する無電解メッキ処理によって形成されたバンプ(導電性突起部)14aと、バンプ14a上に塗布形成される導電ペースト14bとから構成される。導電ペースト14bは、異方性導電粒子(ACP)を含むものである。
図1に示すように、電気光学装置1は、少なくとも基板接合体2を具備した構成となっている。当該基板接合体2は、配線基板3と、有機EL基板(発光素子基板)4とを後述の貼り合わせ及び転写工程によって接合された構成となっている。
配線基板3は、多層基板10と、多層基板10に形成された所定形状の配線パターン11と、配線パターン11に接続された回路部12と、有機EL素子23を駆動させるTFT(スイッチング素子)13と、TFT13と配線パターン11とを接合するTFT接続部14と、有機EL素子23と配線パターン11とを接合する有機EL接続部15とによって構成されている。
ここで、TFT接続部14は、TFTの端子パターンに応じて形成されるものであり、後述する無電解メッキ処理によって形成されたバンプ(導電性突起部)14aと、バンプ14a上に塗布形成される導電ペースト14bとから構成される。導電ペースト14bは、異方性導電粒子(ACP)を含むものである。
有機EL基板4は、発光光が透過する透明基板20と、発光光を散乱発光させる光散乱部21と、ITO等の透明金属からなる陽極22と、正孔注入/輸送層23と、有機EL素子24と、陰極(カソード)25と、カソードセパレータ26とによって構成されている。ここで、陽極22と、正孔注入/輸送層23と、有機EL素子24と、陰極25は、有機EL素子24に対して正孔及び電子を供給して発光させる、所謂発光機能素子である。なお、このような発光機能素子の詳細な構造は、公知技術が採用される。また、有機EL素子24と陰極25との間に電子注入/輸送層を形成してもよい。
更に、配線基板3と有機EL基板4との間には、封止ペースト30が充填されていると共に、有機EL接続部15及び陰極25間を電気的に導通させる導電性ペースト31が設けられている。
なお、本実施形態においては、発光素子基板として有機EL基板を採用した場合について説明するが、これに限定することなく、LED等の固体発光素子を有する発光素子基板を採用してもよい。
更に、配線基板3と有機EL基板4との間には、封止ペースト30が充填されていると共に、有機EL接続部15及び陰極25間を電気的に導通させる導電性ペースト31が設けられている。
なお、本実施形態においては、発光素子基板として有機EL基板を採用した場合について説明するが、これに限定することなく、LED等の固体発光素子を有する発光素子基板を採用してもよい。
(電気光学装置及び基板接合体の製造方法)
次に、図1に示す電気光学装置1及び基板接合体2の製造方法について図2から図9を参照して説明する。
次に、図1に示す電気光学装置1及び基板接合体2の製造方法について図2から図9を参照して説明する。
(基礎基板の製造方法)
まず、図2を参照し、TFT13を配線基板3に貼り合わせ及び転写させる前工程として、基礎基板40上にTFTを形成する工程について説明する。
なお、TFT13の製造方法は、高温プロセスを含む公知の技術が採用されるので、説明を省略し、基礎基板40と剥離層41について詳述する。
基礎基板40は、電気光学装置1の構成要素ではなく、TFT製造工程と、貼り合わせ及び転写工程にのみに用いられる部材である。具体的には、1000℃程度に耐える石英ガラス等の透光性耐熱基板が好ましい。また、石英ガラスの他、ソーダガラス、コーニング7059、日本電気ガラスOA−2等の耐熱性ガラス等が使用可能である。
この基礎基板の厚さには、大きな制限要素はないが、0.1mm〜0.5mm程度であることが好ましく、0.5mm〜1.5mm程度であることがより好ましい。基礎基板の厚さが薄すぎると強度の低下を招き、逆に厚すぎると基台の透過率が低い場合に照射光の減衰を招くからである。ただし、基台の照射光の透過率が高い場合には、前記上限値を超えてその厚みを厚くすることができる。
まず、図2を参照し、TFT13を配線基板3に貼り合わせ及び転写させる前工程として、基礎基板40上にTFTを形成する工程について説明する。
なお、TFT13の製造方法は、高温プロセスを含む公知の技術が採用されるので、説明を省略し、基礎基板40と剥離層41について詳述する。
基礎基板40は、電気光学装置1の構成要素ではなく、TFT製造工程と、貼り合わせ及び転写工程にのみに用いられる部材である。具体的には、1000℃程度に耐える石英ガラス等の透光性耐熱基板が好ましい。また、石英ガラスの他、ソーダガラス、コーニング7059、日本電気ガラスOA−2等の耐熱性ガラス等が使用可能である。
この基礎基板の厚さには、大きな制限要素はないが、0.1mm〜0.5mm程度であることが好ましく、0.5mm〜1.5mm程度であることがより好ましい。基礎基板の厚さが薄すぎると強度の低下を招き、逆に厚すぎると基台の透過率が低い場合に照射光の減衰を招くからである。ただし、基台の照射光の透過率が高い場合には、前記上限値を超えてその厚みを厚くすることができる。
剥離層41は、レーザ光等の照射光により当該層内や界面において剥離(「層内剥離」又は「界面剥離」ともいう)が生ずる材料からなる。即ち、一定の強度の光を照射することにより、構成物質を構成する原子又は分子における原子間又は分子間の結合力が消失し又は減少し、アブレーション(ablation)等を生じ、剥離を起こすものである。また、照射光の照射により、剥離層41に含有されていた成分が気体となって放出され分離に至る場合と、剥離層41が光を吸収して気体になり、その蒸気が放出されて分離に至る場合とがある。
剥離層41の組成としては、例えば、非晶質シリコン(a−Si)が採用され、また、当該非晶質シリコン中に水素(H)が含有されていてもよい。水素が含有されていると、光の照射により、水素が放出されることにより剥離層2に内圧が発生し、これが剥離を促進するので好ましい。この場合の水素の含有量は、2at%程度以上であることが好ましく、2〜20%at%であることが更に好ましい。水素の含有量は、成膜条件、例えば、CVD法を用いる場合には、そのガス組成、ガス圧力、ガス雰囲気、ガス流量、ガス温度、基板温度、投入するパワー等の条件を適宜設定することによって調整する。この他の剥離層材料としては、酸化ケイ素もしくはケイ酸化合物、窒化ケイ素、窒化アルミ、窒化チタン等の窒化セラミックス、有機高分子材料(光の照射によりこれらの原子間結合が切断されるもの)、金属、例えば、Al、Li、Ti、Mn、In、Sn、Y、La、Ce、Nd、Pr、GdもしくはSm、又はこれらのうち少なくとも一種を含む合金が挙げられる。
剥離層41の厚さとしては、1nm〜20μm程度であるのが好ましく、10nm〜2μm程度であるのがより好ましく、20nm〜1μm程度であるのが更に好ましい。剥離層41の厚みが薄すぎると、形成された膜厚の均一性が失われて剥離にむらが生じるからであり、剥離層41の厚みが厚すぎると、剥離に必要とされる照射光のパワー(光量)を大きくする必要があったり、また、剥離後に残された剥離層41の残渣を除去するのに時間を要したりする。
剥離層41の形成方法は、均一な厚みで剥離層41を形成可能な方法であればよく、剥離層2の組成や厚み等の諸条件に応じて適宜選択することが可能である。例えば、CVD(MOCCVD、低圧CVD、ECR−CVD含む)法、蒸着、分子線蒸着(MB)、スパッタリング法、イオンドーピング法、PVD法等の各種気相成膜法、電気メッキ、浸漬メッキ(ディッピング)、無電解メッキ法等の各種メッキ法、ラングミュア・プロジェット(LB)法、スピンコート法、スプレーコート法、ロールコート法等の塗布法、各種印刷法、転写法、インクジェット法、粉末ジェット法等に適用できる。これらのうち2種以上の方法を組み合わせてもよい。
特に剥離層2の組成が非晶質シリコン(a−Si)の場合には、CVD法、特に低圧CVDやプラズマCVDにより成膜するのが好ましい。また、剥離層2をゾル−ゲル(sol-gel)法によりセラミックを用いて成膜する場合や有機高分子材料で構成する場合には、塗布法、特にスピンコートにより成膜するのが好ましい。
(配線基板の製造方法)
次に、図2に示した基礎基板40の製造工程と並行して、図3に示す配線基板3の製造工程(配線基板の製造方法)が行われる。
ここで、図10及び図11を参照して、図3に示す配線基板の製造工程を詳細に説明する。なお、図10は配線基板3を詳述するための断面拡大図、図11は図10のZ方向から見たバンプの平面図である。なお、図10は、図11における2個のバンプを含む断面を示している
次に、図2に示した基礎基板40の製造工程と並行して、図3に示す配線基板3の製造工程(配線基板の製造方法)が行われる。
ここで、図10及び図11を参照して、図3に示す配線基板の製造工程を詳細に説明する。なお、図10は配線基板3を詳述するための断面拡大図、図11は図10のZ方向から見たバンプの平面図である。なお、図10は、図11における2個のバンプを含む断面を示している
図10に示すように、まず、ガラス基板10aの表面に酸化シリコン膜(SiO2)10bをCVD(化学的気相成長)法を用いて形成する。当該酸化シリコン膜10bの膜厚は200nm程度であることが好ましい。
次に、酸化シリコン膜10b上に第1の配線パターン11aを形成する。当該第1の配線パターン11aは、積層構造であることが好ましく、本実施形態では、チタニウム、アルミ銅合金、及び窒化チタニウムからなる3層構造(Ti/Al・Cu/TiN)を採用している。また、各層膜の膜厚はそれぞれ20nm、300nm、100nm程度であることが好ましい。
次に、第1の配線パターン11a上に樹脂絶縁膜10cを形成する。当該樹脂絶縁膜10cは、アクリル樹脂によって形成されることが好ましく、その膜厚は2600nm程度であることが好ましい。
次に、酸化シリコン膜10b上に第1の配線パターン11aを形成する。当該第1の配線パターン11aは、積層構造であることが好ましく、本実施形態では、チタニウム、アルミ銅合金、及び窒化チタニウムからなる3層構造(Ti/Al・Cu/TiN)を採用している。また、各層膜の膜厚はそれぞれ20nm、300nm、100nm程度であることが好ましい。
次に、第1の配線パターン11a上に樹脂絶縁膜10cを形成する。当該樹脂絶縁膜10cは、アクリル樹脂によって形成されることが好ましく、その膜厚は2600nm程度であることが好ましい。
次に、樹脂絶縁膜10c上に第2の配線パターン11bを形成する。当該第2の配線パターン11bは、積層構造であることが好ましく、本実施形態では、チタニウム、窒化チタニウム、アルミ銅合金(銅含有量2%)、及び窒化チタニウムからなる4層構造(Ti/TiN/Al・2%Cu/H−TiN)を採用している。また、各層膜の膜厚はそれぞれ20nm、50nm、1600nm、50nm程度であることが好ましい。
次に、第2の配線パターン11b上に樹脂絶縁膜10cを形成する。当該樹脂絶縁膜10cは、先に記載した材料及び膜厚によって形成される。
次に、第2の配線パターン11b上に樹脂絶縁膜10cを形成する。当該樹脂絶縁膜10cは、先に記載した材料及び膜厚によって形成される。
次に、樹脂絶縁膜10c上に第3の配線パターン11cを形成する。当該第3の配線パターン11cは、積層構造であることが好ましく、本実施形態では、チタニウム、窒化チタニウム、及びアルミ銅合金からなる3層構造(Ti/TiN/Al・Cu)を採用している。また、各層膜の膜厚はそれぞれ20nm、50nm、100nm〜1000nm程度であることが好ましい。
次に、第3の配線パターン11c上に樹脂絶縁膜10cを形成する。当該樹脂絶縁膜10cは、先に記載した材料及び膜厚によって形成される。
次に、第3の配線パターン11c上に樹脂絶縁膜10cを形成する。当該樹脂絶縁膜10cは、先に記載した材料及び膜厚によって形成される。
このようにガラス基板10a上に、酸化シリコン膜10bと、3層の樹脂絶縁膜10cと、3層の配線パターン11a、11b、11cとが積層されることにより、図1に示す多層基板10が形成される。
更に、3層目に形成された樹脂絶縁膜10cの一部を除去することにより、第3の配線パターン11cが露出状態となり、当該露出部分は後の工程でメッキを形成するためのAlパッド17となる。
なお、本実施形態においては、3層構造の配線パターンを用いたが、2層構造であってもよい。
更に、3層目に形成された樹脂絶縁膜10cの一部を除去することにより、第3の配線パターン11cが露出状態となり、当該露出部分は後の工程でメッキを形成するためのAlパッド17となる。
なお、本実施形態においては、3層構造の配線パターンを用いたが、2層構造であってもよい。
(バンプ配置の第1実施形態)
次に、多層基板10上のTFT接続部14のうち、バンプ14aの配置状態について説明する。
本実施形態では、図11に示すように、バンプ14aはTFT1個のあたり10個設けられている。その配列は円形状(環状)となっている。
また、バンプ14aそれぞれの形状は円形であり、各バンプ14aは等間隔に配置されている。
更に、バンプ14aの大きさは直径10μm〜50μmとし、バンプ間のスペースは5μm〜50μmとしている。
次に、多層基板10上のTFT接続部14のうち、バンプ14aの配置状態について説明する。
本実施形態では、図11に示すように、バンプ14aはTFT1個のあたり10個設けられている。その配列は円形状(環状)となっている。
また、バンプ14aそれぞれの形状は円形であり、各バンプ14aは等間隔に配置されている。
更に、バンプ14aの大きさは直径10μm〜50μmとし、バンプ間のスペースは5μm〜50μmとしている。
(バンプの形成方法)
本実施形態のバンプの形成方法においては、以下に詳述する無電解メッキ処理法を用いてAlパッド17上にバンプを形成している。
まず、Alパッド17の表面の濡れ性向上、及び残さを除去するために処理液に浸漬する。本実施形態では、フッ酸が0.01%〜0.1%、及び硫酸が0.01%〜0.1%含有した水溶液中に1分〜5分間含浸する。あるいは0.1%〜10%の水酸化ナトリウム等のアルカリベースの水溶液に1分〜10分浸漬してもよい。
本実施形態のバンプの形成方法においては、以下に詳述する無電解メッキ処理法を用いてAlパッド17上にバンプを形成している。
まず、Alパッド17の表面の濡れ性向上、及び残さを除去するために処理液に浸漬する。本実施形態では、フッ酸が0.01%〜0.1%、及び硫酸が0.01%〜0.1%含有した水溶液中に1分〜5分間含浸する。あるいは0.1%〜10%の水酸化ナトリウム等のアルカリベースの水溶液に1分〜10分浸漬してもよい。
次に、水酸化ナトリウムベースでpHが9〜13のアルカリ性水溶液を20℃〜60℃に加温した中に1秒〜5分間浸漬し、表面の酸化膜を除去する。あるいは5%〜30%硝酸をベースとしたpH1〜3の酸性水溶液を20℃〜60℃に加温した中に1秒〜5分間浸漬してもよい。
次に、ZnOを含有したpH11〜13のジンケート液中に1秒〜2分間浸漬し、Alパッド表面をZnに置換する。その後、5%〜30%の硝酸水溶液に1秒〜60秒浸漬し、Znを剥離する。そして、再度ジンケート浴中に1秒〜2分浸漬し、緻密なZn粒子をAl表面に析出させる。その後、無電解Niメッキ浴に浸漬し、Niメッキを形成する。メッキ高さは2μm〜10μm程度析出させる。メッキ浴は次亜リン酸を還元剤とした浴であり、pH4〜5、浴温80℃〜95℃である。
次に、ZnOを含有したpH11〜13のジンケート液中に1秒〜2分間浸漬し、Alパッド表面をZnに置換する。その後、5%〜30%の硝酸水溶液に1秒〜60秒浸漬し、Znを剥離する。そして、再度ジンケート浴中に1秒〜2分浸漬し、緻密なZn粒子をAl表面に析出させる。その後、無電解Niメッキ浴に浸漬し、Niメッキを形成する。メッキ高さは2μm〜10μm程度析出させる。メッキ浴は次亜リン酸を還元剤とした浴であり、pH4〜5、浴温80℃〜95℃である。
このような工程においては、次亜リン酸浴を行うので、リン(P)が共析する。最後に置換Auメッキ浴中に浸漬し、Ni表面をAuにする。Auは0.05μm〜0.3μm程度に形成する。Au浴はシアンフリータイプを用い、pH6〜8、浴温50℃〜80℃で、1分〜30分間の浸漬を行う。必要があれば、さらに化学還元Auメッキ浴中に浸漬し、Auを厚く形成する。Auは0.3μm〜2.0μm程度に形成する。Au浴はシアンフリータイプを用い、pH6〜8、浴温50℃〜80℃で、30分〜3時間の浸漬を行う。
このようにしてAlパッド17上にNi−Auバンプ(バンプ14a)を形成する。また、Ni−Auメッキバンプ上に、半田やPbフリー半田を、例えばSn−Ag−Cu系等の半田をスクリーン印刷やディッピング等で形成してバンプとしてもよい。
なお、各化学処理の間には、水洗処理を行う。水洗槽はオーバーフロー構造あるいはQDR機構を有しており、最下面からN2バブリングを行う。バブリング方法は、テフロン(登録商標)のチューブ等に穴を開け、N2を出す方法や、焼結体等を通じてN2を出す。以上の工程により、短時間で十分効果のあるリンスを行うことができる。
このようにしてAlパッド17上にNi−Auバンプ(バンプ14a)を形成する。また、Ni−Auメッキバンプ上に、半田やPbフリー半田を、例えばSn−Ag−Cu系等の半田をスクリーン印刷やディッピング等で形成してバンプとしてもよい。
なお、各化学処理の間には、水洗処理を行う。水洗槽はオーバーフロー構造あるいはQDR機構を有しており、最下面からN2バブリングを行う。バブリング方法は、テフロン(登録商標)のチューブ等に穴を開け、N2を出す方法や、焼結体等を通じてN2を出す。以上の工程により、短時間で十分効果のあるリンスを行うことができる。
また、このような無電解メッキ処理工程においては、図11に示すよう各々のバンプ14aが円形状に配置されているので、メッキ成長を局所的に阻害する阻害物質が、前記複数のバンプ14aに対して略均等に接触、付着する。そして、各バンプ14aは阻害物質の影響を受けつつ、それぞれの高さが同程度に維持されつつ成長する。
このような一連の無電解メッキ処理を行うことにより図10に示すように配線基板3(多層基板10)上にバンプ14aが形成されることにより、図2に示す配線基板3の製造方法が終了となる。
(TFTの転写工程)
次に、図4から図6を参照して、上記の配線基板3と基礎基板40とを貼り合わせて、TFT13を配線基板3に転写する方法について説明する。
ここで、転写工程としては公知の技術が採用されるが、本実施形態では特にSUFTLA(Surface Free Technology by Laser Ablation)(登録商標)を用いて行われる。
次に、図4から図6を参照して、上記の配線基板3と基礎基板40とを貼り合わせて、TFT13を配線基板3に転写する方法について説明する。
ここで、転写工程としては公知の技術が採用されるが、本実施形態では特にSUFTLA(Surface Free Technology by Laser Ablation)(登録商標)を用いて行われる。
図4に示すように、基礎基板40を反転し、また、TFT13とバンプ14aとの間に異方性導電粒子(ACP)を含有する導電ペースト14bを塗布し、基礎基板40と配線基板3とを貼り合わせる。
次に、図5に示すように、導電ペースト14bが塗布された部分のみを局所的に、かつ、基礎基板40の裏面側(TFT非形成面)から、レーザ光LAを照射する。すると、剥離層41の原子や分子の結合が弱まり、また、剥離層41内の水素が分子化し、結晶の結合から分離され、即ち、TFT13と基礎基板40との結合力が完全になくなり、レーザ光LAが照射された部分のTFTを容易に取り外すことが可能となる。
次に、図6に示すように、基礎基板40と配線基板3とを引き離すことにより、基礎基板40上からTFTが除去されると共に、当該TFT13が配線基板3に転写される。なお、TFT13の端子は、上記のバンプ14a及び導電ペースト14bを介して、配線パターン11に接続されている。
(有機EL基板の貼り合わせ工程)
次に、図7から図9を参照して、上記の配線基板3と有機EL基板4とを貼り合わせて、最終的に図1に示す電気光学装置1を形成する工程について説明する。
図7に示すように、有機EL基板4は、透明基板20上に、順に陽極22と、正孔注入/輸送層23と、有機EL素子24と、陰極25が形成された構造となっている。また、陰極25は、カソードセパレータ26が形成された状態で成膜されるので、陰極25は隣接する陰極と分離されている。
図8に示すように、配線基板3の有機EL接続部15上には導電性ペースト31が塗布されている。ここで、導電性ペースト31は、銀ペーストを使用している。
次に、図7から図9を参照して、上記の配線基板3と有機EL基板4とを貼り合わせて、最終的に図1に示す電気光学装置1を形成する工程について説明する。
図7に示すように、有機EL基板4は、透明基板20上に、順に陽極22と、正孔注入/輸送層23と、有機EL素子24と、陰極25が形成された構造となっている。また、陰極25は、カソードセパレータ26が形成された状態で成膜されるので、陰極25は隣接する陰極と分離されている。
図8に示すように、配線基板3の有機EL接続部15上には導電性ペースト31が塗布されている。ここで、導電性ペースト31は、銀ペーストを使用している。
図9に示すように、有機EL基板4を反転し、陰極25が導電性ペースト31と接触するように、有機EL基板4と配線基板3とが貼り合わされる。更に、両基板間の空間に封止ペースト30が封入され、更に、両基板の周辺を封止剤32によって封止することにより、電気光学装置1が完成となる。
この電気光学装置1は、有機EL基板4における配線基板3側から、順に陰極25、有機EL素子24、正孔注入/輸送層23、陽極22が配置された、陽極22側から発光光を取り出すトップエミッション型の有機EL装置となる。
この電気光学装置1は、有機EL基板4における配線基板3側から、順に陰極25、有機EL素子24、正孔注入/輸送層23、陽極22が配置された、陽極22側から発光光を取り出すトップエミッション型の有機EL装置となる。
(バンプ高さの確認、導通確認)
このような電気光学装置及び基板接合体の製造方法のうち、バンプ形成工程においてバンプ14aの高さ均一性を確認したところ、円形状に配置された10個のバンプ14aの高さバラツキが殆ど無かった。実際にTFT13とバンプ14aとを接合すると、良好な導通が確認された。
このような電気光学装置及び基板接合体の製造方法のうち、バンプ形成工程においてバンプ14aの高さ均一性を確認したところ、円形状に配置された10個のバンプ14aの高さバラツキが殆ど無かった。実際にTFT13とバンプ14aとを接合すると、良好な導通が確認された。
(比較例)
また、上述の実施形態で形成されたバンプ14aと、図14に示す5個×2列配置のバンプとの比較を行った。なお、バンプ形成方法は上記実施形態と同様である。
バンプの高さ均一性を確認すると、10個のバンプのうち、両端の4個のバンプの高さが低くなり、最大で0.2μm〜0.3μmあった。実際にTFT13と接合すると、両端のバンプでオープン不良が発生した。
また、上述の実施形態で形成されたバンプ14aと、図14に示す5個×2列配置のバンプとの比較を行った。なお、バンプ形成方法は上記実施形態と同様である。
バンプの高さ均一性を確認すると、10個のバンプのうち、両端の4個のバンプの高さが低くなり、最大で0.2μm〜0.3μmあった。実際にTFT13と接合すると、両端のバンプでオープン不良が発生した。
上述したように、本実施形態においては、10個のバンプ14aが円形状に配置されているので、メッキ処理中の各バンプ14aに対して阻害物質が略均等に接触、付着する。そして、各バンプ14aは阻害物質の影響を受けつつ、それぞれの高さが同程度に維持されつつ成長するので、全てのバンプ14aの高さの均一性を確実に得ることができる。
このように、全てのバンプ14aの高さの均一化が施されるので、TFT13と配線基板3とを貼り合わせて転写させた場合に、接触不良が生じることが無く、良好な電気導電性を得ることができる。
また、バンプ14aと導電粒子とを介してTFT13と配線基板3とを貼り合わせて転写させた場合においては、導電性粒子の潰し量が均一化されるので、上記同様に接触不良が生じず、良好な電気導電性を得ることができる。
このように、全てのバンプ14aの高さの均一化が施されるので、TFT13と配線基板3とを貼り合わせて転写させた場合に、接触不良が生じることが無く、良好な電気導電性を得ることができる。
また、バンプ14aと導電粒子とを介してTFT13と配線基板3とを貼り合わせて転写させた場合においては、導電性粒子の潰し量が均一化されるので、上記同様に接触不良が生じず、良好な電気導電性を得ることができる。
また、各バンプ14aが円形であるので、バンプ14aの上部表面に角部がなく、従って、ACP等の異方性導電粒子を含む導電ペーストをバンプ14aの上部に塗布する場合に、当該ペーストがバンプ14aの上部に偏ることなく均等に載る。従って、導電ペーストの高さ均一性を得ることができる。
また、各バンプ14aは、等間隔に配置されているので、隣接するバンプ14a間における阻害物質の相互作用が均一になるので、従って、先に記載した同様の効果が得られる。
(バンプ配置の第2実施形態)
次に、バンプ14aの配置状態の第2実施形態について説明する。
なお、上述の実施形態と同一部材には同一符号を付し、説明を簡略化する。
本実施形態では、図12及び図13に示すように、バンプ14aが環状に配置されていると共に、各バンプ14a中心Oから放射状に向いた同一形状となっている。
また、図12におけるバンプ14aの形状は楕円形であり、図13におけるバンプ14aの形状は四角形である。
また、本実施形態におけるバンプの形成方法は、上記実施形態と同様である。
次に、バンプ14aの配置状態の第2実施形態について説明する。
なお、上述の実施形態と同一部材には同一符号を付し、説明を簡略化する。
本実施形態では、図12及び図13に示すように、バンプ14aが環状に配置されていると共に、各バンプ14a中心Oから放射状に向いた同一形状となっている。
また、図12におけるバンプ14aの形状は楕円形であり、図13におけるバンプ14aの形状は四角形である。
また、本実施形態におけるバンプの形成方法は、上記実施形態と同様である。
このように配置されたバンプの高さ均一性を確認すると、良好な導通が確認された。
従って、また、バンプ14aが非円形である場合に、隣接するバンプ14aの間隔が均一になるので、従って、先に記載した実施形態と同様の効果が得られる。
従って、また、バンプ14aが非円形である場合に、隣接するバンプ14aの間隔が均一になるので、従って、先に記載した実施形態と同様の効果が得られる。
1…電気光学装置
2…基板接合体
3…配線基板
4…有機EL基板(発光素子基板)
11…配線パターン
13…TFT(スイッチング素子)
14a…バンプ(導電性突起部)
22…陽極(発光機能素子)
23…正孔注入/輸送層23(発光機能素子)
24…有機EL素子24(発光機能素子)
25…陰極(発光機能素子)
2…基板接合体
3…配線基板
4…有機EL基板(発光素子基板)
11…配線パターン
13…TFT(スイッチング素子)
14a…バンプ(導電性突起部)
22…陽極(発光機能素子)
23…正孔注入/輸送層23(発光機能素子)
24…有機EL素子24(発光機能素子)
25…陰極(発光機能素子)
Claims (10)
- 所定の配線パターンの端子部に形成された複数の導電性突起部に、スイッチング素子が転写配置された配線基板であって、
前記複数の導電性突起部は、環状に配置されていることを特徴とする配線基板。 - 前記複数の導電性突起部は、略円形に配置されていることを特徴とする請求項1に記載の配線基板。
- 前記導電性突起部の各々の形状は、円形であることを特徴とする請求項1又は請求項2に記載の配線基板。
- 前記複数の導電性突起部の各々の間隔は、同一であることを特徴とする請求項1から請求項3のいずれかに記載の配線基板。
- 前記複数の導電性突起部は、所定の中心から放射状に向いた同一形状であることを特徴とする請求項1から請求項4のいずれかに記載の配線基板。
- 所定の配線パターンの端子部に複数の導電性突起部を形成する工程と、当該導電性突起部にスイッチング素子を転写配置する工程とを具備する配線基板の製造方法であって、
前記複数の導電性突起部を環状に配置して形成することを特徴とする配線基板の製造方法。 - 所定の配線パターンの端子部に形成された複数の導電性突起部にスイッチング素子が転写配置された配線基板と、当該スイッチング素子に対応する発光機能素子が形成された発光素子基板とが接合された基板接合体であって、
前記複数の導電性突起部は、環状に配置されていることを特徴とする基板接合体。 - 所定の配線パターンの端子部に複数の導電性突起部を形成し、当該導電性突起部にスイッチング素子を転写配置させて配線基板を形成する工程と、
当該スイッチング素子に対応する発光機能素子を備える発光素子基板を形成する工程と、
前記配線基板及び前記発光素子基板を貼り合わせる工程と、
を具備する基板接合体の製造方法であって、
前記複数の導電性突起部を環状に配置して形成することを特徴とする基板接合体の製造方法。 - 所定の配線パターンの端子部に形成された複数の導電性突起部にスイッチング素子が転写配置された配線基板と、当該スイッチング素子に対応する発光機能素子が形成された発光素子基板とを具備する電気光学装置であって、
前記複数の導電性突起部は、環状に配置されていることを特徴とする電気光学装置。 - 所定の配線パターンの端子部に複数の導電性突起部を形成し、当該導電性突起部にスイッチング素子を転写配置されて配線基板を形成する工程と、
当該スイッチング素子に対応する発光機能素子を備える発光素子基板を形成する工程と、
前記配線基板及び前記発光素子基板を貼りわせる工程と、
を具備する電気光学装置の製造方法であって、
前記複数の導電性突起部を環状に配置して形成することを特徴とする電気光学装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003337840A JP2005109000A (ja) | 2003-09-29 | 2003-09-29 | 配線基板、配線基板の製造方法、基板接合体、基板接合体の製造方法、電気光学装置、及び電気光学装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003337840A JP2005109000A (ja) | 2003-09-29 | 2003-09-29 | 配線基板、配線基板の製造方法、基板接合体、基板接合体の製造方法、電気光学装置、及び電気光学装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005109000A true JP2005109000A (ja) | 2005-04-21 |
Family
ID=34533547
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003337840A Withdrawn JP2005109000A (ja) | 2003-09-29 | 2003-09-29 | 配線基板、配線基板の製造方法、基板接合体、基板接合体の製造方法、電気光学装置、及び電気光学装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005109000A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015220409A (ja) * | 2014-05-20 | 2015-12-07 | 三菱電機株式会社 | 半導体装置の製造方法および半導体装置 |
WO2016174733A1 (ja) * | 2015-04-28 | 2016-11-03 | オリンパス株式会社 | 半導体装置 |
-
2003
- 2003-09-29 JP JP2003337840A patent/JP2005109000A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015220409A (ja) * | 2014-05-20 | 2015-12-07 | 三菱電機株式会社 | 半導体装置の製造方法および半導体装置 |
WO2016174733A1 (ja) * | 2015-04-28 | 2016-11-03 | オリンパス株式会社 | 半導体装置 |
JPWO2016174733A1 (ja) * | 2015-04-28 | 2018-02-22 | オリンパス株式会社 | 半導体装置 |
US10056344B2 (en) | 2015-04-28 | 2018-08-21 | Olympus Corporation | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3849680B2 (ja) | 基板接合体の製造方法、基板接合体、電気光学装置の製造方法、及び電気光学装置 | |
KR100809706B1 (ko) | 반도체 장치의 범프 형성방법 및 그에 의해 형성된 범프 | |
KR100657074B1 (ko) | 반도체 기판의 제조 방법 및 전기 광학 장치의 제조 방법 | |
KR100711377B1 (ko) | 기판 접합체의 제조 방법, 기판 접합체, 및 전기 광학 장치 | |
JP4581664B2 (ja) | 半導体基板の製造方法、半導体素子の製造方法及び電気光学装置の製造方法 | |
JP2005109000A (ja) | 配線基板、配線基板の製造方法、基板接合体、基板接合体の製造方法、電気光学装置、及び電気光学装置の製造方法 | |
JP4506460B2 (ja) | 有機エレクトロルミネッセンス装置の製造方法及び電子機器 | |
JP3925489B2 (ja) | 半導体装置の製造方法及びエレクトロルミネッセンス装置の製造方法 | |
JP2005106981A (ja) | 配線基板、配線基板の製造方法、基板接合体、基板接合体の製造方法、電気光学装置、及び電気光学装置の製造方法 | |
JP2005106982A (ja) | 配線基板、配線基板の製造方法、基板接合体、基板接合体の製造方法、電気光学装置、及び電気光学装置の製造方法 | |
JP2005268501A (ja) | 配線基板、配線基板の製造方法、基板接合体、基板接合体の製造方法及び電気光学装置 | |
JP2005175170A (ja) | 基板接合体の製造方法、基板接合体、電気光学装置、電子機器、並びにバンプ電極構造 | |
JP2005268500A (ja) | 配線基板の製造方法、配線基板及び電気光学装置 | |
JP2005114917A (ja) | 基板接合体、基板接合体の製造方法、電気光学装置、及び電気光学装置の製造方法 | |
JP2006080182A (ja) | 配線基板と半導体素子の接続方法、半導体基板の製造方法、半導体基板の補修方法及び電気光学装置の製造方法 | |
JP2005183031A (ja) | 基板接合体、基板接合体の製造方法、電気光学装置、及電子機器 | |
JP2005136184A (ja) | 基板接合体の製造方法及び製造装置、基板接合体、電気光学装置 | |
JP2005316275A (ja) | 半導体基板の製造方法、有機エレクトロルミネッセンス装置の製造方法、有機エレクトロルミネッセンス装置、電子機器 | |
JP2005129836A (ja) | 基板接合体の製造方法、基板接合体、電気光学装置、並びに電子機器 | |
JP2005134453A (ja) | 基板接合体の製造方法、基板接合体、電気光学装置の製造方法、及び電気光学装置 | |
JP2005183445A (ja) | 基板接合体の製造方法、基板接合体、電気光学装置、及び電子機器 | |
JP2005129835A (ja) | 電子素子の実装方法、基板接合体及びその製造方法、配線基板、並びに電気光学装置 | |
JP2005129834A (ja) | 基板接合体の製造方法、基板接合体、電気光学装置、並びに電子機器 | |
JP2005175002A (ja) | 基板接合体の製造方法、基板接合体、電気光学装置、及び電子機器 | |
JP2005259866A (ja) | 基板接合体の製造方法、電子素子転写用基板、電気光学装置、並びに電子機器。 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20061205 |