JP2005109000A - 配線基板、配線基板の製造方法、基板接合体、基板接合体の製造方法、電気光学装置、及び電気光学装置の製造方法 - Google Patents

配線基板、配線基板の製造方法、基板接合体、基板接合体の製造方法、電気光学装置、及び電気光学装置の製造方法 Download PDF

Info

Publication number
JP2005109000A
JP2005109000A JP2003337840A JP2003337840A JP2005109000A JP 2005109000 A JP2005109000 A JP 2005109000A JP 2003337840 A JP2003337840 A JP 2003337840A JP 2003337840 A JP2003337840 A JP 2003337840A JP 2005109000 A JP2005109000 A JP 2005109000A
Authority
JP
Japan
Prior art keywords
substrate
wiring board
conductive protrusions
manufacturing
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003337840A
Other languages
English (en)
Inventor
Takeshi Yoda
剛 依田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003337840A priority Critical patent/JP2005109000A/ja
Publication of JP2005109000A publication Critical patent/JP2005109000A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Chemically Coating (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 配線パターン上に形成されるバンプ高さの均一化を図り、ＴＦＴと配線パターンとの導通を確実に得ることができる配線基板、配線基板の製造方法、基板接合体、基板接合体の製造方法、電気光学装置、及び電気光学装置の製造方法を提供する。
【解決手段】 所定の配線パターン１１の端子部に形成された複数の導電性突起部１４ａに、スイッチング素子１３が転写配置された配線基板３であって、前記複数の導電性突起部１４ａは、環状に配置されていることを特徴とする。
【選択図】 図１

Description

本発明は、配線基板、配線基板の製造方法、基板接合体、基板接合体の製造方法、電気光学装置、及び電気光学装置の製造方法に関する。
一般に、液晶表示装置や有機エレクトロルミネッセンス（以下、ＥＬと称する。）装置等の半導体応用装置においては、変形や落下による壊れ防止、低コスト化等の理由等により下地基板にプラスチック基板を使用することが望ましい場合がある。
しかし、パネル型の表示装置に使用される薄膜トランジスタ（以下、ＴＦＴと称する。）は、高温プロセスの製造工程によって製造されるので、当該高温プロセスによる製造方法を用いてプラスチック基板上にＴＦＴを形成したり、また、有機ＥＬ素子等の回路素子を形成したりすると、基板の熱変形や回路素子の破壊、素子寿命の低下を招いてしまい、結果として所望の半導体応用装置を製造することはできなかった。
そこで、近年では、高温プロセスを含む従来の半導体製造技術を用いてＴＦＴを耐熱性の基礎基板上に形成した後に、当該基礎基板からＴＦＴが形成されている素子形成膜（層）を剥離し、これをプラスチック基板等の配線基板に貼り付けることによって半導体応用装置を製造する転写技術が提案されている（例えば、特許文献１参照）。このような転写技術を用いることにより、プラスチック基板や有機ＥＬ素子等の回路素子等を高温プロセスに曝すことなく、基板の熱変形や回路素子の破壊を抑制し、好適な半導体応用装置を提供することが可能となる。
このような転写技術においては、配線基板の配線パターンとＴＦＴとを接続する方法として、配線パターン上に形成されたバンプと導電性粒子とを介して、配線パターンとＴＦＴを接合する方法が提案されている。
更に、上記のバンプを形成する方法としては、メッキ法やスタッド等の工法が挙げられるが、ミクロンオーダーの微小エリアへのバンプの形成、タクト短縮、及び高さ均一性が優れるという観点からメッキ法が採用されることが多い。更に、このメッキ法の中でも電解メッキ法と無電解メッキ法があるが、下地電極やフォトリソ工程が不要になり、低コスト化及びタクト短縮が可能な方法として、無電解メッキ法を採用することが好ましい。
特開２００３−０３１７７８号公報
しかしながら、このような無電解メッキ法を用いた微小エリアへのバンプ形成方法においては、無電解メッキに用いられるメッキ液の組成がバンプの高さバラツキに影響を与えると言われている。特に、図１４に示すように、約１０数μｍの間隔で所定方向に配列した同面積のバンプのうち、両端に位置するバンプが成長しにくく、内側に位置するバンプよりも高さが低くなるという現象が生じる。
この現象について説明する。メッキ液中には、金属イオンと、当該金属イオンを還元する、もしくは金属イオンを析出させる材料が含まれているため、当該メッキ液は化学的に非常に不安定な性質を有している。このような化学的に不安定なメッキ液に対し、その分解を抑制し、かつ、化学的な安定化を図るために、安定剤（鉛等）を添加することが一般的に行われている。
ところが、このような安定剤がメッキ液に添加されることにより、安定剤がパッド（シード層）表面に接触し、安定剤の組成物質がパッドに吸着し、メッキ成長を阻害してしまう。特に、両端に位置するパッドは、その内側に位置するパッドよりも横方向からの安定剤の供給が過剰に行われてしまうので、即ち、両端に位置するパッドにおいてはメッキが成長しにくいというという問題がある。換言すれば、両端に位置するパッドにおけるメッキ液の供給量が他の部分よりも多いために、安定剤が両端に対して他の部分よりも余計に接触し、両端のパッドにおける安定剤の組成物質が過剰に吸着し、結果として両端のバンプが成長しにくく、内側に位置するバンプよりも高さが低くなるという問題がある。
そして、特にバンプの高さが数μｍ程度という微小な高さであるので、その高さバラツキはＴＦＴ素子との接触不良を招く原因となる。
そのために、バンプ高さの均一化を図らない限りは、ＴＦＴと配線基板とを接続した際に、導電性粒子の潰し量がばらついてしまい、バンプ高さが低い部分では導電性粒子の潰し量が不十分となり、即ち、当該部分では、導通不良が生じてしまうという問題がある。
更に、ＴＦＴと配線基板とが良好な導通を確保するためには、導電性粒子の弾性変形量と基板の反り寸法等から差し引きされたバンプ高さのバラツキを考慮する必要があり、即ち、当該バンプ高さの均一化は大きな問題であり、そのバラツキの低減が課題となっている。
本発明は、上述の課題に鑑み創案されたもので、配線パターン上に形成されるバンプ高さの均一化を図り、ＴＦＴと配線パターンとの導通を確実に得ることができる配線基板、配線基板の製造方法、基板接合体、基板接合体の製造方法、電気光学装置、及び電気光学装置の製造方法を提供することを目的とする。
上記の目的を達成するために、本発明は以下の構成を採用した。
本発明の配線基板は、所定の配線パターンの端子部に形成された複数の導電性突起部に、スイッチング素子が転写配置された配線基板であって、前記複数の導電性突起部は環状に配置されていることを特徴としている。
ここで、「導電性突起部」とは、バンプ等の接合部材を意味するものである。当該導電性突起部はメッキ法によって金属パッド上に成長させて形成されていることが好ましい。
また、スイッチング素子とは、配線基板とは異なる基礎基板に予め形成されたものであり、貼り合わせ工程及び転写工程によって配線基板に転写されるものである。
また、スイッチング素子と配線基板とは、少なくとも導電性突起部を介して電気的導通を保持しつつ接合されるものであるが、導電性突起部上に導電性粒子を形成してスイッチング素子と配線基板とを電気的に導通させることが好ましい。
このようにすれば、メッキ液中に含まれている、メッキ成長を局所的に阻害する物質（以下、阻害物質と称する）が、前記複数の導電性突起部に対して略均等に接触、付着する。そして、各導電性突起部は阻害物質の影響を受けつつ、それぞれの高さが同程度に維持されつつ成長する。
従って、複数の導電性突起部の高さの均一性を確実に得ることができる。
このように、複数の導電性突起部の高さの均一化が施されるので、スイッチング素子と配線基板とを貼り合わせて転写させた場合に、接触不良が生じることが無く、良好な電気導電性を得ることができる。
また、導電性突起部と導電粒子とを介してスイッチング素子と配線基板とを貼り合わせて転写させた場合においては、導電性粒子の潰し量が均一化されるので、上記同様に接触不良が生じず、良好な電気導電性を得ることができる。
また、前記配線基板においては、前記複数の導電性突起部は略円形に配置されていることを特徴としている。
このようにすれば、導電性突起物を環状に配置する形態の中でも、最も均一に阻害物質の影響を受けるので、従って、先に記載した同様の効果が得られる。
また、前記配線基板においては、前記導電性突起部の各々の形状は、円形であることを特徴としている。
このようにすれば、導電性突起部の上部表面に角部がなくなるので、ＡＣＰ等の異方性導電粒子を含む導電ペーストを導電性突起部の上部に塗布する場合に、当該ペーストが導電性突起部の上部に偏ることなく均等に載る。従って、導電ペーストの高さ均一性を得ることができる。
また、前記配線基板においては、前記複数の導電性突起部の各々は等間隔であることを特徴としている。
このようにすれば、隣接する導電性突起物間における阻害物質の相互作用が均一になるので、従って、先に記載した同様の効果が得られる。
また、前記配線基板においては、前記複数の導電性突起部は所定の中心から放射状に向いた同一形状であることを特徴としている。
このようにすれば、例えば、導電性突起物の平面形状が三角形や四角形等、非円形である場合に、隣接する導電性突起物間の間隔が均一になるので、従って、先に記載した同様の効果が得られる。
また、本発明の配線基板の製造方法は、所定の配線パターンの端子部に複数の導電性突起部を形成する工程と、当該導電性突起部にスイッチング素子を転写配置する工程とを具備する配線基板の製造方法であって、前記複数の導電性突起部を環状に配置して形成することを特徴としている。
このようにすれば、メッキ液中に含まれている、メッキ成長を局所的に阻害する阻害物質が、前記複数の導電性突起部に対して略均等に接触、付着する。そして、各導電性突起部は阻害物質の影響を受けつつ、それぞれの高さが同程度に維持されつつ成長する。
従って、複数の導電性突起部の高さの均一性を確実に得ることができる。
このように、複数の導電性突起部の高さの均一化が施されるので、スイッチング素子と配線基板とを貼り合わせて転写させた場合に、接触不良が生じることが無く、良好な電気導電性を得ることができる。
また、導電性突起部と導電粒子とを介してスイッチング素子と配線基板とを貼り合わせて転写させた場合においては、導電性粒子の潰し量が均一化されるので、上記同様に接触不良が生じず、良好な電気導電性を得ることができる。
また、本発明の基板接合体は、所定の配線パターンの端子部に形成された複数の導電性突起部にスイッチング素子が転写配置された配線基板と、当該スイッチング素子に対応する発光機能素子が形成された発光素子基板とが接合された基板接合体であって、前記複数の導電性突起部は、環状に配置されていることを特徴としている。
このようにすれば、メッキ液中に含まれている、メッキ成長を局所的に阻害する阻害物質が、前記複数の導電性突起部に対して略均等に接触、付着する。そして、各導電性突起部は阻害物質の影響を受けつつ、それぞれの高さが同程度に維持されつつ成長する。
従って、複数の導電性突起部の高さの均一性を確実に得ることができる。
このように、複数の導電性突起部の高さの均一化が施されるので、スイッチング素子と配線基板とを貼り合わせて転写させた場合に、接触不良が生じることが無く、良好な電気導電性を得ることができる。
また、導電性突起部と導電粒子とを介してスイッチング素子と配線基板とを貼り合わせて転写させた場合においては、導電性粒子の潰し量が均一化されるので、上記同様に接触不良が生じず、良好な電気導電性を得ることができる。
また、本発明の基板接合体の製造方法は、所定の配線パターンの端子部に複数の導電性突起部を形成し、当該導電性突起部にスイッチング素子を転写配置させて配線基板を形成する工程と、当該スイッチング素子に対応する発光機能素子を備える発光素子基板を形成する工程と、前記配線基板及び前記発光素子基板を貼り合わせる工程と、を具備する基板接合体の製造方法であって、前記複数の導電性突起部を環状に配置して形成することを特徴としている。
このようにすれば、メッキ液中に含まれている、メッキ成長を局所的に阻害する阻害物質が、前記複数の導電性突起部に対して略均等に接触、付着する。そして、各導電性突起部は阻害物質の影響を受けつつ、それぞれの高さが同程度に維持されつつ成長する。
従って、複数の導電性突起部の高さの均一性を確実に得ることができる。
このように、複数の導電性突起部の高さの均一化が施されるので、スイッチング素子と配線基板とを貼り合わせて転写させた場合に、接触不良が生じることが無く、良好な電気導電性を得ることができる。
また、導電性突起部と導電粒子とを介してスイッチング素子と配線基板とを貼り合わせて転写させた場合においては、導電性粒子の潰し量が均一化されるので、上記同様に接触不良が生じず、良好な電気導電性を得ることができる。
また、本発明の電気光学装置は、所定の配線パターンの端子部に形成された複数の導電性突起部にスイッチング素子が転写所定の配線パターンの端子部に形成された複数の導電性突起部にスイッチング素子が転写配置された配線基板と、当該スイッチング素子に対応する発光機能素子が形成された発光素子基板とを具備する電気光学装置であって、前記複数の導電性突起部は、環状に配置されていることを特徴としている。
このようにすれば、メッキ液中に含まれている、メッキ成長を局所的に阻害する阻害物質が、前記複数の導電性突起部に対して略均等に接触、付着する。そして、各導電性突起部は阻害物質の影響を受けつつ、それぞれの高さが同程度に維持されつつ成長する。
従って、複数の導電性突起部の高さの均一性を確実に得ることができる。
このように、複数の導電性突起部の高さの均一化が施されるので、スイッチング素子と配線基板とを貼り合わせて転写させた場合に、接触不良が生じることが無く、良好な電気導電性を得ることができる。
また、導電性突起部と導電粒子とを介してスイッチング素子と配線基板とを貼り合わせて転写させた場合においては、導電性粒子の潰し量が均一化されるので、上記同様に接触不良が生じず、良好な電気導電性を得ることができる。
また、本発明の電気光学装置の製造方法は、所定の配線パターンの端子部に複数の導電性突起部を形成し、当該導電性突起部にスイッチング素子を転写配置されて配線基板を形成する工程と、当該スイッチング素子に対応する発光機能素子を備える発光素子基板を形成する工程と、前記配線基板及び前記発光素子基板を貼りわせる工程と、を具備する電気光学装置の製造方法であって、前記複数の導電性突起部を環状に配置して形成することを特徴としている。
このようにすれば、メッキ液中に含まれている、メッキ成長を局所的に阻害する阻害物質が、前記複数の導電性突起部に対して略均等に接触、付着する。そして、各導電性突起部は阻害物質の影響を受けつつ、それぞれの高さが同程度に維持されつつ成長する。
従って、複数の導電性突起部の高さの均一性を確実に得ることができる。
このように、複数の導電性突起部の高さの均一化が施されるので、スイッチング素子と配線基板とを貼り合わせて転写させた場合に、接触不良が生じることが無く、良好な電気導電性を得ることができる。
また、導電性突起部と導電粒子とを介してスイッチング素子と配線基板とを貼り合わせて転写させた場合においては、導電性粒子の潰し量が均一化されるので、上記同様に接触不良が生じず、良好な電気導電性を得ることができる。
以下、本発明の配線基板、配線基板の製造方法、基板接合体、基板接合体の製造方法、電気光学装置、及び電気光学装置の製造方法について、図１から図１１を参照して説明する。
ここで、図１は基板接合体及び電気光学装置の概略構成を示す断面図、図２から図９は基板接合体及び電気光学装置の製造工程を説明するための説明図、図１０は本発明の配線基板を示す断面図、図１１は配線基板の要部を示す平面図である。
なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
（電気光学装置及び基板接合体）
図１に示すように、電気光学装置１は、少なくとも基板接合体２を具備した構成となっている。当該基板接合体２は、配線基板３と、有機ＥＬ基板（発光素子基板）４とを後述の貼り合わせ及び転写工程によって接合された構成となっている。
配線基板３は、多層基板１０と、多層基板１０に形成された所定形状の配線パターン１１と、配線パターン１１に接続された回路部１２と、有機ＥＬ素子２３を駆動させるＴＦＴ（スイッチング素子）１３と、ＴＦＴ１３と配線パターン１１とを接合するＴＦＴ接続部１４と、有機ＥＬ素子２３と配線パターン１１とを接合する有機ＥＬ接続部１５とによって構成されている。
ここで、ＴＦＴ接続部１４は、ＴＦＴの端子パターンに応じて形成されるものであり、後述する無電解メッキ処理によって形成されたバンプ（導電性突起部）１４ａと、バンプ１４ａ上に塗布形成される導電ペースト１４ｂとから構成される。導電ペースト１４ｂは、異方性導電粒子（ＡＣＰ）を含むものである。
有機ＥＬ基板４は、発光光が透過する透明基板２０と、発光光を散乱発光させる光散乱部２１と、ＩＴＯ等の透明金属からなる陽極２２と、正孔注入／輸送層２３と、有機ＥＬ素子２４と、陰極（カソード）２５と、カソードセパレータ２６とによって構成されている。ここで、陽極２２と、正孔注入／輸送層２３と、有機ＥＬ素子２４と、陰極２５は、有機ＥＬ素子２４に対して正孔及び電子を供給して発光させる、所謂発光機能素子である。なお、このような発光機能素子の詳細な構造は、公知技術が採用される。また、有機ＥＬ素子２４と陰極２５との間に電子注入／輸送層を形成してもよい。
更に、配線基板３と有機ＥＬ基板４との間には、封止ペースト３０が充填されていると共に、有機ＥＬ接続部１５及び陰極２５間を電気的に導通させる導電性ペースト３１が設けられている。
なお、本実施形態においては、発光素子基板として有機ＥＬ基板を採用した場合について説明するが、これに限定することなく、ＬＥＤ等の固体発光素子を有する発光素子基板を採用してもよい。
（電気光学装置及び基板接合体の製造方法）
次に、図１に示す電気光学装置１及び基板接合体２の製造方法について図２から図９を参照して説明する。
（基礎基板の製造方法）
まず、図２を参照し、ＴＦＴ１３を配線基板３に貼り合わせ及び転写させる前工程として、基礎基板４０上にＴＦＴを形成する工程について説明する。
なお、ＴＦＴ１３の製造方法は、高温プロセスを含む公知の技術が採用されるので、説明を省略し、基礎基板４０と剥離層４１について詳述する。
基礎基板４０は、電気光学装置１の構成要素ではなく、ＴＦＴ製造工程と、貼り合わせ及び転写工程にのみに用いられる部材である。具体的には、１０００℃程度に耐える石英ガラス等の透光性耐熱基板が好ましい。また、石英ガラスの他、ソーダガラス、コーニング７０５９、日本電気ガラスＯＡ−２等の耐熱性ガラス等が使用可能である。
この基礎基板の厚さには、大きな制限要素はないが、０．１ｍｍ〜０．５ｍｍ程度であることが好ましく、０．５ｍｍ〜１．５ｍｍ程度であることがより好ましい。基礎基板の厚さが薄すぎると強度の低下を招き、逆に厚すぎると基台の透過率が低い場合に照射光の減衰を招くからである。ただし、基台の照射光の透過率が高い場合には、前記上限値を超えてその厚みを厚くすることができる。
剥離層４１は、レーザ光等の照射光により当該層内や界面において剥離（「層内剥離」又は「界面剥離」ともいう）が生ずる材料からなる。即ち、一定の強度の光を照射することにより、構成物質を構成する原子又は分子における原子間又は分子間の結合力が消失し又は減少し、アブレーション（ablation）等を生じ、剥離を起こすものである。また、照射光の照射により、剥離層４１に含有されていた成分が気体となって放出され分離に至る場合と、剥離層４１が光を吸収して気体になり、その蒸気が放出されて分離に至る場合とがある。
剥離層４１の組成としては、例えば、非晶質シリコン（ａ−Ｓｉ）が採用され、また、当該非晶質シリコン中に水素（Ｈ）が含有されていてもよい。水素が含有されていると、光の照射により、水素が放出されることにより剥離層２に内圧が発生し、これが剥離を促進するので好ましい。この場合の水素の含有量は、２ａｔ％程度以上であることが好ましく、２〜２０％ａｔ％であることが更に好ましい。水素の含有量は、成膜条件、例えば、ＣＶＤ法を用いる場合には、そのガス組成、ガス圧力、ガス雰囲気、ガス流量、ガス温度、基板温度、投入するパワー等の条件を適宜設定することによって調整する。この他の剥離層材料としては、酸化ケイ素もしくはケイ酸化合物、窒化ケイ素、窒化アルミ、窒化チタン等の窒化セラミックス、有機高分子材料（光の照射によりこれらの原子間結合が切断されるもの）、金属、例えば、Ａｌ、Ｌｉ、Ｔｉ、Ｍｎ、Ｉｎ、Ｓｎ、Ｙ、Ｌａ、Ｃｅ、Ｎｄ、Ｐｒ、ＧｄもしくはＳｍ、又はこれらのうち少なくとも一種を含む合金が挙げられる。
剥離層４１の厚さとしては、１ｎｍ〜２０μｍ程度であるのが好ましく、１０ｎｍ〜２μｍ程度であるのがより好ましく、２０ｎｍ〜１μｍ程度であるのが更に好ましい。剥離層４１の厚みが薄すぎると、形成された膜厚の均一性が失われて剥離にむらが生じるからであり、剥離層４１の厚みが厚すぎると、剥離に必要とされる照射光のパワー（光量）を大きくする必要があったり、また、剥離後に残された剥離層４１の残渣を除去するのに時間を要したりする。
剥離層４１の形成方法は、均一な厚みで剥離層４１を形成可能な方法であればよく、剥離層２の組成や厚み等の諸条件に応じて適宜選択することが可能である。例えば、ＣＶＤ（ＭＯＣＣＶＤ、低圧ＣＶＤ、ＥＣＲ−ＣＶＤ含む）法、蒸着、分子線蒸着（ＭＢ）、スパッタリング法、イオンドーピング法、ＰＶＤ法等の各種気相成膜法、電気メッキ、浸漬メッキ（ディッピング）、無電解メッキ法等の各種メッキ法、ラングミュア・プロジェット（ＬＢ）法、スピンコート法、スプレーコート法、ロールコート法等の塗布法、各種印刷法、転写法、インクジェット法、粉末ジェット法等に適用できる。これらのうち２種以上の方法を組み合わせてもよい。
特に剥離層２の組成が非晶質シリコン（ａ−Ｓｉ）の場合には、ＣＶＤ法、特に低圧ＣＶＤやプラズマＣＶＤにより成膜するのが好ましい。また、剥離層２をゾル−ゲル（sol-gel）法によりセラミックを用いて成膜する場合や有機高分子材料で構成する場合には、塗布法、特にスピンコートにより成膜するのが好ましい。
（配線基板の製造方法）
次に、図２に示した基礎基板４０の製造工程と並行して、図３に示す配線基板３の製造工程（配線基板の製造方法）が行われる。
ここで、図１０及び図１１を参照して、図３に示す配線基板の製造工程を詳細に説明する。なお、図１０は配線基板３を詳述するための断面拡大図、図１１は図１０のＺ方向から見たバンプの平面図である。なお、図１０は、図１１における２個のバンプを含む断面を示している
図１０に示すように、まず、ガラス基板１０ａの表面に酸化シリコン膜（ＳｉＯ２）１０ｂをＣＶＤ（化学的気相成長）法を用いて形成する。当該酸化シリコン膜１０ｂの膜厚は２００ｎｍ程度であることが好ましい。
次に、酸化シリコン膜１０ｂ上に第１の配線パターン１１ａを形成する。当該第１の配線パターン１１ａは、積層構造であることが好ましく、本実施形態では、チタニウム、アルミ銅合金、及び窒化チタニウムからなる３層構造（Ｔｉ／Ａｌ・Ｃｕ／ＴｉＮ）を採用している。また、各層膜の膜厚はそれぞれ２０ｎｍ、３００ｎｍ、１００ｎｍ程度であることが好ましい。
次に、第１の配線パターン１１ａ上に樹脂絶縁膜１０ｃを形成する。当該樹脂絶縁膜１０ｃは、アクリル樹脂によって形成されることが好ましく、その膜厚は２６００ｎｍ程度であることが好ましい。
次に、樹脂絶縁膜１０ｃ上に第２の配線パターン１１ｂを形成する。当該第２の配線パターン１１ｂは、積層構造であることが好ましく、本実施形態では、チタニウム、窒化チタニウム、アルミ銅合金（銅含有量２％）、及び窒化チタニウムからなる４層構造（Ｔｉ／ＴｉＮ／Ａｌ・２％Ｃｕ／Ｈ−ＴｉＮ）を採用している。また、各層膜の膜厚はそれぞれ２０ｎｍ、５０ｎｍ、１６００ｎｍ、５０ｎｍ程度であることが好ましい。
次に、第２の配線パターン１１ｂ上に樹脂絶縁膜１０ｃを形成する。当該樹脂絶縁膜１０ｃは、先に記載した材料及び膜厚によって形成される。
次に、樹脂絶縁膜１０ｃ上に第３の配線パターン１１ｃを形成する。当該第３の配線パターン１１ｃは、積層構造であることが好ましく、本実施形態では、チタニウム、窒化チタニウム、及びアルミ銅合金からなる３層構造（Ｔｉ／ＴｉＮ／Ａｌ・Ｃｕ）を採用している。また、各層膜の膜厚はそれぞれ２０ｎｍ、５０ｎｍ、１００ｎｍ〜１０００ｎｍ程度であることが好ましい。
次に、第３の配線パターン１１ｃ上に樹脂絶縁膜１０ｃを形成する。当該樹脂絶縁膜１０ｃは、先に記載した材料及び膜厚によって形成される。
このようにガラス基板１０ａ上に、酸化シリコン膜１０ｂと、３層の樹脂絶縁膜１０ｃと、３層の配線パターン１１ａ、１１ｂ、１１ｃとが積層されることにより、図１に示す多層基板１０が形成される。
更に、３層目に形成された樹脂絶縁膜１０ｃの一部を除去することにより、第３の配線パターン１１ｃが露出状態となり、当該露出部分は後の工程でメッキを形成するためのＡｌパッド１７となる。
なお、本実施形態においては、３層構造の配線パターンを用いたが、２層構造であってもよい。
（バンプ配置の第１実施形態）
次に、多層基板１０上のＴＦＴ接続部１４のうち、バンプ１４ａの配置状態について説明する。
本実施形態では、図１１に示すように、バンプ１４ａはＴＦＴ１個のあたり１０個設けられている。その配列は円形状（環状）となっている。
また、バンプ１４ａそれぞれの形状は円形であり、各バンプ１４ａは等間隔に配置されている。
更に、バンプ１４ａの大きさは直径１０μｍ〜５０μｍとし、バンプ間のスペースは５μｍ〜５０μｍとしている。
（バンプの形成方法）
本実施形態のバンプの形成方法においては、以下に詳述する無電解メッキ処理法を用いてＡｌパッド１７上にバンプを形成している。
まず、Ａｌパッド１７の表面の濡れ性向上、及び残さを除去するために処理液に浸漬する。本実施形態では、フッ酸が０．０１％〜０．１％、及び硫酸が０．０１％〜０．１％含有した水溶液中に１分〜５分間含浸する。あるいは０．１％〜１０％の水酸化ナトリウム等のアルカリベースの水溶液に１分〜１０分浸漬してもよい。
次に、水酸化ナトリウムベースでｐＨが９〜１３のアルカリ性水溶液を２０℃〜６０℃に加温した中に１秒〜５分間浸漬し、表面の酸化膜を除去する。あるいは５％〜３０％硝酸をベースとしたｐＨ１〜３の酸性水溶液を２０℃〜６０℃に加温した中に１秒〜５分間浸漬してもよい。
次に、ＺｎＯを含有したｐＨ１１〜１３のジンケート液中に１秒〜２分間浸漬し、Ａｌパッド表面をＺｎに置換する。その後、５％〜３０％の硝酸水溶液に１秒〜６０秒浸漬し、Ｚｎを剥離する。そして、再度ジンケート浴中に１秒〜２分浸漬し、緻密なＺｎ粒子をＡｌ表面に析出させる。その後、無電解Ｎｉメッキ浴に浸漬し、Ｎｉメッキを形成する。メッキ高さは２μｍ〜１０μｍ程度析出させる。メッキ浴は次亜リン酸を還元剤とした浴であり、ｐＨ４〜５、浴温８０℃〜９５℃である。
このような工程においては、次亜リン酸浴を行うので、リン（Ｐ）が共析する。最後に置換Ａｕメッキ浴中に浸漬し、Ｎｉ表面をＡｕにする。Ａｕは０．０５μｍ〜０．３μｍ程度に形成する。Ａｕ浴はシアンフリータイプを用い、ｐＨ６〜８、浴温５０℃〜８０℃で、１分〜３０分間の浸漬を行う。必要があれば、さらに化学還元Ａｕメッキ浴中に浸漬し、Ａｕを厚く形成する。Ａｕは０．３μｍ〜２．０μｍ程度に形成する。Ａｕ浴はシアンフリータイプを用い、ｐＨ６〜８、浴温５０℃〜８０℃で、３０分〜３時間の浸漬を行う。
このようにしてＡｌパッド１７上にＮｉ−Ａｕバンプ（バンプ１４ａ）を形成する。また、Ｎｉ−Ａｕメッキバンプ上に、半田やＰｂフリー半田を、例えばＳｎ−Ａｇ−Ｃｕ系等の半田をスクリーン印刷やディッピング等で形成してバンプとしてもよい。
なお、各化学処理の間には、水洗処理を行う。水洗槽はオーバーフロー構造あるいはＱＤＲ機構を有しており、最下面からＮ２バブリングを行う。バブリング方法は、テフロン（登録商標）のチューブ等に穴を開け、Ｎ２を出す方法や、焼結体等を通じてＮ２を出す。以上の工程により、短時間で十分効果のあるリンスを行うことができる。
また、このような無電解メッキ処理工程においては、図１１に示すよう各々のバンプ１４ａが円形状に配置されているので、メッキ成長を局所的に阻害する阻害物質が、前記複数のバンプ１４ａに対して略均等に接触、付着する。そして、各バンプ１４ａは阻害物質の影響を受けつつ、それぞれの高さが同程度に維持されつつ成長する。
このような一連の無電解メッキ処理を行うことにより図１０に示すように配線基板３（多層基板１０）上にバンプ１４ａが形成されることにより、図２に示す配線基板３の製造方法が終了となる。
（ＴＦＴの転写工程）
次に、図４から図６を参照して、上記の配線基板３と基礎基板４０とを貼り合わせて、ＴＦＴ１３を配線基板３に転写する方法について説明する。
ここで、転写工程としては公知の技術が採用されるが、本実施形態では特にＳＵＦＴＬＡ（Surface Free Technology by Laser Ablation）（登録商標）を用いて行われる。
図４に示すように、基礎基板４０を反転し、また、ＴＦＴ１３とバンプ１４ａとの間に異方性導電粒子（ＡＣＰ）を含有する導電ペースト１４ｂを塗布し、基礎基板４０と配線基板３とを貼り合わせる。
次に、図５に示すように、導電ペースト１４ｂが塗布された部分のみを局所的に、かつ、基礎基板４０の裏面側（ＴＦＴ非形成面）から、レーザ光ＬＡを照射する。すると、剥離層４１の原子や分子の結合が弱まり、また、剥離層４１内の水素が分子化し、結晶の結合から分離され、即ち、ＴＦＴ１３と基礎基板４０との結合力が完全になくなり、レーザ光ＬＡが照射された部分のＴＦＴを容易に取り外すことが可能となる。
次に、図６に示すように、基礎基板４０と配線基板３とを引き離すことにより、基礎基板４０上からＴＦＴが除去されると共に、当該ＴＦＴ１３が配線基板３に転写される。なお、ＴＦＴ１３の端子は、上記のバンプ１４ａ及び導電ペースト１４ｂを介して、配線パターン１１に接続されている。
（有機ＥＬ基板の貼り合わせ工程）
次に、図７から図９を参照して、上記の配線基板３と有機ＥＬ基板４とを貼り合わせて、最終的に図１に示す電気光学装置１を形成する工程について説明する。
図７に示すように、有機ＥＬ基板４は、透明基板２０上に、順に陽極２２と、正孔注入／輸送層２３と、有機ＥＬ素子２４と、陰極２５が形成された構造となっている。また、陰極２５は、カソードセパレータ２６が形成された状態で成膜されるので、陰極２５は隣接する陰極と分離されている。
図８に示すように、配線基板３の有機ＥＬ接続部１５上には導電性ペースト３１が塗布されている。ここで、導電性ペースト３１は、銀ペーストを使用している。
図９に示すように、有機ＥＬ基板４を反転し、陰極２５が導電性ペースト３１と接触するように、有機ＥＬ基板４と配線基板３とが貼り合わされる。更に、両基板間の空間に封止ペースト３０が封入され、更に、両基板の周辺を封止剤３２によって封止することにより、電気光学装置１が完成となる。
この電気光学装置１は、有機ＥＬ基板４における配線基板３側から、順に陰極２５、有機ＥＬ素子２４、正孔注入／輸送層２３、陽極２２が配置された、陽極２２側から発光光を取り出すトップエミッション型の有機ＥＬ装置となる。
（バンプ高さの確認、導通確認）
このような電気光学装置及び基板接合体の製造方法のうち、バンプ形成工程においてバンプ１４ａの高さ均一性を確認したところ、円形状に配置された１０個のバンプ１４ａの高さバラツキが殆ど無かった。実際にＴＦＴ１３とバンプ１４ａとを接合すると、良好な導通が確認された。
（比較例）
また、上述の実施形態で形成されたバンプ１４ａと、図１４に示す５個×２列配置のバンプとの比較を行った。なお、バンプ形成方法は上記実施形態と同様である。
バンプの高さ均一性を確認すると、１０個のバンプのうち、両端の４個のバンプの高さが低くなり、最大で０．２μｍ〜０．３μｍあった。実際にＴＦＴ１３と接合すると、両端のバンプでオープン不良が発生した。
上述したように、本実施形態においては、１０個のバンプ１４ａが円形状に配置されているので、メッキ処理中の各バンプ１４ａに対して阻害物質が略均等に接触、付着する。そして、各バンプ１４ａは阻害物質の影響を受けつつ、それぞれの高さが同程度に維持されつつ成長するので、全てのバンプ１４ａの高さの均一性を確実に得ることができる。
このように、全てのバンプ１４ａの高さの均一化が施されるので、ＴＦＴ１３と配線基板３とを貼り合わせて転写させた場合に、接触不良が生じることが無く、良好な電気導電性を得ることができる。
また、バンプ１４ａと導電粒子とを介してＴＦＴ１３と配線基板３とを貼り合わせて転写させた場合においては、導電性粒子の潰し量が均一化されるので、上記同様に接触不良が生じず、良好な電気導電性を得ることができる。
また、各バンプ１４ａが円形であるので、バンプ１４ａの上部表面に角部がなく、従って、ＡＣＰ等の異方性導電粒子を含む導電ペーストをバンプ１４ａの上部に塗布する場合に、当該ペーストがバンプ１４ａの上部に偏ることなく均等に載る。従って、導電ペーストの高さ均一性を得ることができる。
また、各バンプ１４ａは、等間隔に配置されているので、隣接するバンプ１４ａ間における阻害物質の相互作用が均一になるので、従って、先に記載した同様の効果が得られる。
（バンプ配置の第２実施形態）
次に、バンプ１４ａの配置状態の第２実施形態について説明する。
なお、上述の実施形態と同一部材には同一符号を付し、説明を簡略化する。
本実施形態では、図１２及び図１３に示すように、バンプ１４ａが環状に配置されていると共に、各バンプ１４ａ中心Ｏから放射状に向いた同一形状となっている。
また、図１２におけるバンプ１４ａの形状は楕円形であり、図１３におけるバンプ１４ａの形状は四角形である。
また、本実施形態におけるバンプの形成方法は、上記実施形態と同様である。
このように配置されたバンプの高さ均一性を確認すると、良好な導通が確認された。
従って、また、バンプ１４ａが非円形である場合に、隣接するバンプ１４ａの間隔が均一になるので、従って、先に記載した実施形態と同様の効果が得られる。
本発明の基板接合体及び電気光学装置の概略構成を示す断面図。 本発明の基板接合体及び電気光学装置の製造工程を説明するための説明図。 本発明の基板接合体及び電気光学装置の製造工程を説明するための説明図。 本発明の基板接合体及び電気光学装置の製造工程を説明するための説明図。 本発明の基板接合体及び電気光学装置の製造工程を説明するための説明図。 本発明の基板接合体及び電気光学装置の製造工程を説明するための説明図。 本発明の基板接合体及び電気光学装置の製造工程を説明するための説明図。 本発明の基板接合体及び電気光学装置の製造工程を説明するための説明図。 本発明の基板接合体及び電気光学装置の製造工程を説明するための説明図。 本発明の配線基板を示す断面図。 本発明の配線基板の要部を示す断面図。 本発明のバンプ配置の第２実施形態を示す平面図。 本発明のバンプ配置の第２実施形態を示す平面図。 従来技術のバンプの配置を説明するための説明図。
符号の説明
１…電気光学装置
２…基板接合体
３…配線基板
４…有機ＥＬ基板（発光素子基板）
１１…配線パターン
１３…ＴＦＴ（スイッチング素子）
１４ａ…バンプ（導電性突起部）
２２…陽極（発光機能素子）
２３…正孔注入／輸送層２３（発光機能素子）
２４…有機ＥＬ素子２４（発光機能素子）
２５…陰極（発光機能素子）

Claims (10)

  1. 所定の配線パターンの端子部に形成された複数の導電性突起部に、スイッチング素子が転写配置された配線基板であって、
    前記複数の導電性突起部は、環状に配置されていることを特徴とする配線基板。
  2. 前記複数の導電性突起部は、略円形に配置されていることを特徴とする請求項１に記載の配線基板。
  3. 前記導電性突起部の各々の形状は、円形であることを特徴とする請求項１又は請求項２に記載の配線基板。
  4. 前記複数の導電性突起部の各々の間隔は、同一であることを特徴とする請求項１から請求項３のいずれかに記載の配線基板。
  5. 前記複数の導電性突起部は、所定の中心から放射状に向いた同一形状であることを特徴とする請求項１から請求項４のいずれかに記載の配線基板。
  6. 所定の配線パターンの端子部に複数の導電性突起部を形成する工程と、当該導電性突起部にスイッチング素子を転写配置する工程とを具備する配線基板の製造方法であって、
    前記複数の導電性突起部を環状に配置して形成することを特徴とする配線基板の製造方法。
  7. 所定の配線パターンの端子部に形成された複数の導電性突起部にスイッチング素子が転写配置された配線基板と、当該スイッチング素子に対応する発光機能素子が形成された発光素子基板とが接合された基板接合体であって、
    前記複数の導電性突起部は、環状に配置されていることを特徴とする基板接合体。
  8. 所定の配線パターンの端子部に複数の導電性突起部を形成し、当該導電性突起部にスイッチング素子を転写配置させて配線基板を形成する工程と、
    当該スイッチング素子に対応する発光機能素子を備える発光素子基板を形成する工程と、
    前記配線基板及び前記発光素子基板を貼り合わせる工程と、
    を具備する基板接合体の製造方法であって、
    前記複数の導電性突起部を環状に配置して形成することを特徴とする基板接合体の製造方法。
  9. 所定の配線パターンの端子部に形成された複数の導電性突起部にスイッチング素子が転写配置された配線基板と、当該スイッチング素子に対応する発光機能素子が形成された発光素子基板とを具備する電気光学装置であって、
    前記複数の導電性突起部は、環状に配置されていることを特徴とする電気光学装置。
  10. 所定の配線パターンの端子部に複数の導電性突起部を形成し、当該導電性突起部にスイッチング素子を転写配置されて配線基板を形成する工程と、
    当該スイッチング素子に対応する発光機能素子を備える発光素子基板を形成する工程と、
    前記配線基板及び前記発光素子基板を貼りわせる工程と、
    を具備する電気光学装置の製造方法であって、
    前記複数の導電性突起部を環状に配置して形成することを特徴とする電気光学装置の製造方法。
JP2003337840A 2003-09-29 2003-09-29 配線基板、配線基板の製造方法、基板接合体、基板接合体の製造方法、電気光学装置、及び電気光学装置の製造方法 Withdrawn JP2005109000A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003337840A JP2005109000A (ja) 2003-09-29 2003-09-29 配線基板、配線基板の製造方法、基板接合体、基板接合体の製造方法、電気光学装置、及び電気光学装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003337840A JP2005109000A (ja) 2003-09-29 2003-09-29 配線基板、配線基板の製造方法、基板接合体、基板接合体の製造方法、電気光学装置、及び電気光学装置の製造方法

Publications (1)

Publication Number Publication Date
JP2005109000A true JP2005109000A (ja) 2005-04-21

Family

ID=34533547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003337840A Withdrawn JP2005109000A (ja) 2003-09-29 2003-09-29 配線基板、配線基板の製造方法、基板接合体、基板接合体の製造方法、電気光学装置、及び電気光学装置の製造方法

Country Status (1)

Country Link
JP (1) JP2005109000A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015220409A (ja) * 2014-05-20 2015-12-07 三菱電機株式会社 半導体装置の製造方法および半導体装置
WO2016174733A1 (ja) * 2015-04-28 2016-11-03 オリンパス株式会社 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015220409A (ja) * 2014-05-20 2015-12-07 三菱電機株式会社 半導体装置の製造方法および半導体装置
WO2016174733A1 (ja) * 2015-04-28 2016-11-03 オリンパス株式会社 半導体装置
JPWO2016174733A1 (ja) * 2015-04-28 2018-02-22 オリンパス株式会社 半導体装置
US10056344B2 (en) 2015-04-28 2018-08-21 Olympus Corporation Semiconductor device

Similar Documents

Publication Publication Date Title
JP3849680B2 (ja) 基板接合体の製造方法、基板接合体、電気光学装置の製造方法、及び電気光学装置
KR100809706B1 (ko) 반도체 장치의 범프 형성방법 및 그에 의해 형성된 범프
KR100657074B1 (ko) 반도체 기판의 제조 방법 및 전기 광학 장치의 제조 방법
KR100711377B1 (ko) 기판 접합체의 제조 방법, 기판 접합체, 및 전기 광학 장치
JP4581664B2 (ja) 半導体基板の製造方法、半導体素子の製造方法及び電気光学装置の製造方法
JP2005109000A (ja) 配線基板、配線基板の製造方法、基板接合体、基板接合体の製造方法、電気光学装置、及び電気光学装置の製造方法
JP4506460B2 (ja) 有機エレクトロルミネッセンス装置の製造方法及び電子機器
JP3925489B2 (ja) 半導体装置の製造方法及びエレクトロルミネッセンス装置の製造方法
JP2005106981A (ja) 配線基板、配線基板の製造方法、基板接合体、基板接合体の製造方法、電気光学装置、及び電気光学装置の製造方法
JP2005106982A (ja) 配線基板、配線基板の製造方法、基板接合体、基板接合体の製造方法、電気光学装置、及び電気光学装置の製造方法
JP2005268501A (ja) 配線基板、配線基板の製造方法、基板接合体、基板接合体の製造方法及び電気光学装置
JP2005175170A (ja) 基板接合体の製造方法、基板接合体、電気光学装置、電子機器、並びにバンプ電極構造
JP2005268500A (ja) 配線基板の製造方法、配線基板及び電気光学装置
JP2005114917A (ja) 基板接合体、基板接合体の製造方法、電気光学装置、及び電気光学装置の製造方法
JP2006080182A (ja) 配線基板と半導体素子の接続方法、半導体基板の製造方法、半導体基板の補修方法及び電気光学装置の製造方法
JP2005183031A (ja) 基板接合体、基板接合体の製造方法、電気光学装置、及電子機器
JP2005136184A (ja) 基板接合体の製造方法及び製造装置、基板接合体、電気光学装置
JP2005316275A (ja) 半導体基板の製造方法、有機エレクトロルミネッセンス装置の製造方法、有機エレクトロルミネッセンス装置、電子機器
JP2005129836A (ja) 基板接合体の製造方法、基板接合体、電気光学装置、並びに電子機器
JP2005134453A (ja) 基板接合体の製造方法、基板接合体、電気光学装置の製造方法、及び電気光学装置
JP2005183445A (ja) 基板接合体の製造方法、基板接合体、電気光学装置、及び電子機器
JP2005129835A (ja) 電子素子の実装方法、基板接合体及びその製造方法、配線基板、並びに電気光学装置
JP2005129834A (ja) 基板接合体の製造方法、基板接合体、電気光学装置、並びに電子機器
JP2005175002A (ja) 基板接合体の製造方法、基板接合体、電気光学装置、及び電子機器
JP2005259866A (ja) 基板接合体の製造方法、電子素子転写用基板、電気光学装置、並びに電子機器。

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20061205