JP3925489B2 - 半導体装置の製造方法及びエレクトロルミネッセンス装置の製造方法 - Google Patents
半導体装置の製造方法及びエレクトロルミネッセンス装置の製造方法 Download PDFInfo
- Publication number
- JP3925489B2 JP3925489B2 JP2003386510A JP2003386510A JP3925489B2 JP 3925489 B2 JP3925489 B2 JP 3925489B2 JP 2003386510 A JP2003386510 A JP 2003386510A JP 2003386510 A JP2003386510 A JP 2003386510A JP 3925489 B2 JP3925489 B2 JP 3925489B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- tft
- organic
- wiring
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 48
- 239000004065 semiconductor Substances 0.000 title claims description 27
- 238000005401 electroluminescence Methods 0.000 title claims description 19
- 239000000758 substrate Substances 0.000 claims description 173
- 238000000034 method Methods 0.000 claims description 86
- 239000010409 thin film Substances 0.000 claims description 45
- 230000015572 biosynthetic process Effects 0.000 claims description 24
- 239000002195 soluble material Substances 0.000 claims description 9
- 239000002904 solvent Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 69
- 229910021417 amorphous silicon Inorganic materials 0.000 description 21
- 239000011229 interlayer Substances 0.000 description 17
- 239000000463 material Substances 0.000 description 17
- 239000010408 film Substances 0.000 description 11
- 238000007789 sealing Methods 0.000 description 10
- 239000007789 gas Substances 0.000 description 9
- 239000004020 conductor Substances 0.000 description 7
- 230000032798 delamination Effects 0.000 description 7
- 239000011261 inert gas Substances 0.000 description 7
- 239000001257 hydrogen Substances 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- 239000004925 Acrylic resin Substances 0.000 description 5
- 229920000178 Acrylic resin Polymers 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 239000007787 solid Substances 0.000 description 5
- 238000007740 vapor deposition Methods 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- -1 Li Ti Inorganic materials 0.000 description 2
- 238000002679 ablation Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229920000620 organic polymer Polymers 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910052684 Cerium Inorganic materials 0.000 description 1
- 229910052688 Gadolinium Inorganic materials 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 229910052777 Praseodymium Inorganic materials 0.000 description 1
- 206010037660 Pyrexia Diseases 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000004760 aramid Substances 0.000 description 1
- 229920003235 aromatic polyamide Polymers 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 239000003230 hygroscopic agent Substances 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229910021426 porous silicon Inorganic materials 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 150000004760 silicates Chemical class 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
- H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/127—Active-matrix OLED [AMOLED] displays comprising two substrates, e.g. display comprising OLED array and TFT driving circuitry on different substrates
- H10K59/1275—Electrical connections of the two substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Die Bonding (AREA)
Description
本発明は、半導体装置の製造方法およびエレクトロルミネッセンス装置の製造方法に関する。
近年、異なる２種類の基板を貼り合わせる基板接合体の製造方法においては、例えば、有機エレクトロルミネッセンス（以下、ＥＬと称する）装置等の発光機能素子が形成された電気光学基板と、当該発光機能素子を発光させる駆動素子が形成された駆動回路基板（半導体装置）とを貼り合わせることによって電気光学装置を製造する方法が提案されている（特許文献１参照）。
このような基板接合体の製造方法においては、電気光学基板と駆動回路基板とを別々に製造しておき、両者を貼り合わせて電気光学装置を製造するため、駆動回路基板に関しては、薄膜トランジスタ（以下、ＴＦＴと称する。）等の駆動素子を形成もしくは転写した後の必要な工程が極僅かで済むため、製造工程によって駆動素子が損傷される可能性を大幅に低減される。また、電気光学基板と駆動回路基板とを別工程で製造するため、歩留りが向上する。場合によっては、電気光学基板と駆動回路基板とを別々の工場或いは異なった企業においてそれぞれ製造し、最終的に両者を張り合わせるといった製造方法も可能であるから、製造コストの低減を図る上でも極めて有利な方法となる。また、比較的低額の設備投資によって大画面の電気光学装置を製造することが可能となる。
特開２００２−０８２６３３号公報
上述した特許文献１においては、ＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔ：異方性導電ペースト）を介して配線済みの配線基板にＴＦＴを転写、導通接続している。しかしながら、このような構成においては、配線基板のバンプ高さのばらつきによって、配線基板とＴＦＴとの導通不良が発生する恐れがあるという問題があった。
また、ＴＦＴのパッド間隔が狭いと、ＡＣＰを介して隣り合うパッドが短絡する恐れがあるため、ＴＦＴのサイズや端子数に制約が生じるという問題があった。
さらに、配線基板とＴＦＴとを導通接続する際に、配線基板とＴＦＴとＡＣＰとを接続させるためにＴＦＴに加える荷重が大きく、ＴＦＴにクラックが生じる恐れがあるという問題があった。
さらに、配線基板とＴＦＴとを導通接続する際に、配線基板とＴＦＴとＡＣＰとを接続させるためにＴＦＴに加える荷重が大きく、ＴＦＴにクラックが生じる恐れがあるという問題があった。
本発明は、上記の課題を解決するためになされたものであって、ＴＦＴなどの半導体素子のパッドを狭ピッチ化し、かつ半導体素子への導通の確実性を向上させるとともに半導体素子の破損を防止することができる半導体装置の製造方法および半導体装置の製造方法を用いたＥＬ装置の製造方法を提供することを目的とする。
上記目的を達成するために、本発明の半導体装置は、実装基板上に導電性材料からなる単一の膜によって素子接続用の湾曲部及び実装基板表面に露出する湾曲部を有する配線が形成されており、前記配線のうち前記素子接続用の湾曲部に直接接続されるように前記実装基板に素子が実装されていることを特徴とする。
すなわち、本発明の半導体装置は、ＡＣＰのような介在物を用いることなく、素子が実装基板上の上記単一の膜により直接接続されているため、素子と実装基板との電気的接続の確実性を向上させることができる。同様に、ＡＣＰのような介在物を用いていないため、素子と実装基板との接続部（パッドなど）の間隔を狭くしても隣り合う接続部が短絡する恐れがなく、狭ピッチ化を図るのに好適である。また、ＡＣＰを用いていないため、素子と実装基板とを電気的に接続するときに、素子を押圧する必要がなく素子の破損を防止することができる。
さらに、素子と実装基板とを上記単一の膜により直接接続していので、従来の接続に用いられるパッドやバンプのような中実部がなく、接続部分に用いる材料を削減でき、コストを低減することができる。また、上記中実部は材料を堆積、形成するのに時間がかかるのに対し、上記単一の膜は形成するのに時間がかからないため、製造効率の向上を図ることができる。
さらに、素子と実装基板とを上記単一の膜により直接接続していので、従来の接続に用いられるパッドやバンプのような中実部がなく、接続部分に用いる材料を削減でき、コストを低減することができる。また、上記中実部は材料を堆積、形成するのに時間がかかるのに対し、上記単一の膜は形成するのに時間がかからないため、製造効率の向上を図ることができる。
上記の構成を実現するために、より具体的には、導電性材料がアルミニウムであることが望ましい。
この構成によれば、導電率の高いアルミニウムを導電性材料として用いているため、素子と実装基板との電気的接続の確実性を向上させることができる。
この構成によれば、導電率の高いアルミニウムを導電性材料として用いているため、素子と実装基板との電気的接続の確実性を向上させることができる。
本発明の半導体装置の製造方法は、複数の薄膜トランジスタが形成されている形成基板から、一部の素子を剥離層で覆うことにより所定の薄膜トランジスタを選択する第１工程と、前記所定の薄膜トランジスタに、前記実装基板上に前記配線を形成する第２工程と、前記形成基板に前記実装基板を重ね合わせ、前記剥離層を除去し、前記形成基板から前記所定の薄膜トランジスタおよび前記接続部材を離脱、剥離させて、前記実装基板に転写する第３工程とを含むことを特徴とする。
すなわち、本発明の半導体装置の製造方法は、第２工程において所定の素子に対して配線を形成しているので、素子の寸法誤差の影響を受けることなく、所定の素子と配線との電気的接続をより確実にすることができる。また、所定の素子と配線との接続部にＡＣＰなどの介在物を用いていないため、素子と配線との接続部間隔を狭ピッチ化することができる。
さらに、第３工程において素子および配線を形成基板から離脱、剥離させて実装基板に転写しているので、素子を押圧などの力を加える必要がなく、素子の破損を防止することができる。
さらに、第３工程において素子および配線を形成基板から離脱、剥離させて実装基板に転写しているので、素子を押圧などの力を加える必要がなく、素子の破損を防止することができる。
上記の構成を実現するために、より具体的には、第１工程が、複数の薄膜トランジスタが形成されている形成基板から、剥離層を用いて所定の薄膜トランジスタを選択する工程であり、第２工程が、所定の薄膜トランジスタに、実装基板上に配線を形成する工程であり、第３工程が、形成基板に実装基板を重ね合わせ、剥離層を除去し、形成基板から所定の薄膜トランジスタおよび接続部材を離脱、剥離させて、実装基板に転写する工程であってもよい。
この構成によれば、第２工程において所定の薄膜トランジスタに対して接続部材を形成しているので、薄膜トランジスタの寸法誤差の影響を受けることなく、所定の薄膜トランジスタと接続部材との電気的接続をより確実にすることができる。また、所定の薄膜トランジスタと接続部材との接続部にＡＣＰなどの介在物を用いていないため、薄膜トランジスタと接続部材との接続部間隔を狭ピッチ化することができる。
さらに、第３工程において薄膜トランジスタおよび接続部材を形成基板から離脱、剥離させて実装基板に転写しているので、薄膜トランジスタを押圧などの力を加える必要がなく、薄膜トランジスタの破損を防止することができる。
この構成によれば、第２工程において所定の薄膜トランジスタに対して接続部材を形成しているので、薄膜トランジスタの寸法誤差の影響を受けることなく、所定の薄膜トランジスタと接続部材との電気的接続をより確実にすることができる。また、所定の薄膜トランジスタと接続部材との接続部にＡＣＰなどの介在物を用いていないため、薄膜トランジスタと接続部材との接続部間隔を狭ピッチ化することができる。
さらに、第３工程において薄膜トランジスタおよび接続部材を形成基板から離脱、剥離させて実装基板に転写しているので、薄膜トランジスタを押圧などの力を加える必要がなく、薄膜トランジスタの破損を防止することができる。
上記の構成を実現するために、より具体的には、剥離層を可溶性材料から形成してもよい。
この構成によれば、剥離層を溶かすことにより、素子および配線、または薄膜トランジスタおよび接続部材を形成基板から離脱、剥離させることができる。離脱層を溶かすのに素子または薄膜トランジスタには力がかからないので、素子または薄膜トランジスタの破損を防止するのに好適である。
この構成によれば、剥離層を溶かすことにより、素子および配線、または薄膜トランジスタおよび接続部材を形成基板から離脱、剥離させることができる。離脱層を溶かすのに素子または薄膜トランジスタには力がかからないので、素子または薄膜トランジスタの破損を防止するのに好適である。
上記の構成を実現するために、より具体的には、可溶性材料が、熱を加えることによって溶けるものであってもよい。
この構成によれば、熱を加えることにより、可溶性材料つまり剥離層が溶けるため、素子または薄膜トランジスタに力がかかるのをより確実に防止することができ、素子または薄膜トランジスタの破損をより確実に防止することができる。
この構成によれば、熱を加えることにより、可溶性材料つまり剥離層が溶けるため、素子または薄膜トランジスタに力がかかるのをより確実に防止することができ、素子または薄膜トランジスタの破損をより確実に防止することができる。
上記の構成を実現するために、より具体的には、可溶性材料が、所定の溶媒に対して可溶性を示すものであってもよい。
この構成によれば、可溶性材料つまり剥離層が所定の溶媒に対して溶けるため、素子または薄膜トランジスタに力がかかるのをより確実に防止することができ、素子または薄膜トランジスタの破損をより確実に防止することができる。
この構成によれば、可溶性材料つまり剥離層が所定の溶媒に対して溶けるため、素子または薄膜トランジスタに力がかかるのをより確実に防止することができ、素子または薄膜トランジスタの破損をより確実に防止することができる。
本発明のエレクトロルミネッセンス装置は、上記本発明の半導体装置、または上記本発明の半導体装置の製造方法によって製造された半導体装置、の接続構造により、実装基板上に薄膜トランジスタが実装された薄膜トランジスタ基板と、エレクトロルミネッセンス素子を有するエレクトロルミネッセンス基板と、を電気的に接続して一体化していることを特徴とする。
すなわち、本発明のエレクトロルミネッセンス装置は、上記本発明の半導体装置、または上記本発明の半導体装置の製造方法によって製造された半導体装置、の接続構造を備えているため、薄膜トランジスタへの導通の確実性が向上するとともに薄膜トランジスタの破損が防止され、完成品であるエレクトロルミネッセンス装置の不具合発生を防止することができる。また、薄膜トランジスタへの導通部間隔を狭ピッチ化することができるので、実装面積を狭くすることができ、エレクトロルミネッセンス装置の小型化を図ることができる。
本発明のエレクトロルミネッセンス装置の製造方法は、薄膜トランジスタを有する薄膜トランジスタ基板と、エレクトロルミネッセンス素子を有するエレクトロルミネッセンス基板と、を有し、薄膜トランジスタ基板を、上記本発明の半導体装置の製造方法を用いて製造することを特徴とする。
すなわち、本発明のエレクトロルミネッセンス装置の製造方法は、上記本発明の半導体装置の製造方法を用いているため、薄膜トランジスタへの導通の確実性が向上するとともに薄膜トランジスタの破損が防止され、エレクトロルミネッセンス装置の不具合発生を防止することができる。
以下、本発明の有機エレクトロルミネッセンス装置（以下有機ＥＬ装置と表記する）、および有機ＥＬ装置の製造方法について、図１から図６を参照して説明する。
なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
（有機ＥＬ装置）
図１は、本発明に係る有機ＥＬ装置の要部構成を示す断面図である。
有機ＥＬ装置（エレクトロルミネッセンス装置）１は、図１に示すように、少なくとも基板接合体２を具備した構成となっている。基板接合体２は、ＴＦＴ基板（薄膜トランジスタ基板、半導体装置）３と、有機ＥＬ基板（エレクトロルミネッセンス基板）４とを、後述の基板間導通部３０を介して貼り合わせて接合された構成となっている。
図１は、本発明に係る有機ＥＬ装置の要部構成を示す断面図である。
有機ＥＬ装置（エレクトロルミネッセンス装置）１は、図１に示すように、少なくとも基板接合体２を具備した構成となっている。基板接合体２は、ＴＦＴ基板（薄膜トランジスタ基板、半導体装置）３と、有機ＥＬ基板（エレクトロルミネッセンス基板）４とを、後述の基板間導通部３０を介して貼り合わせて接合された構成となっている。
ＴＦＴ基板３は、配線基板（実装基板）１０、第２層間絶縁層１６ｂ、配線（単一の膜、接続部材）１１、第１層間絶縁層１６ａ、有機ＥＬ素子（エレクトロルミネッセンス素子）２１を駆動させるＴＦＴ（素子、薄膜トランジスタ）１３、が順に積層されて概略構成されている。
配線１１は単一の層からなる導電層であり、例えばＡｌなどの導電性の高い材料から形成されている。また、配線１１はその大半が第１層間絶縁層１６ａと第２層間絶縁層１６ｂとの間に配置され、その一部が凹状または凸状に湾曲して第１層間絶縁層１６ａを貫通し、ＴＦＴ１３と直接接触して電気的に接続するＴＦＴ接続部１４、および有機ＥＬ素子２１と電気的に接続する基板間接続部１５を形成している。
配線１１は単一の層からなる導電層であり、例えばＡｌなどの導電性の高い材料から形成されている。また、配線１１はその大半が第１層間絶縁層１６ａと第２層間絶縁層１６ｂとの間に配置され、その一部が凹状または凸状に湾曲して第１層間絶縁層１６ａを貫通し、ＴＦＴ１３と直接接触して電気的に接続するＴＦＴ接続部１４、および有機ＥＬ素子２１と電気的に接続する基板間接続部１５を形成している。
有機ＥＬ基板４は、発光光が透過する透明基板２０と、有機ＥＬ素子２１と、絶縁膜２２と、陰極２５とによって構成されている。
ここで、有機ＥＬ素子２１は、ＩＴＯ等の透明金属からなる陽極と、正孔注入／輸送層と、有機ＥＬ素子とを有しており、陽極で発生した正孔と陰極で発生した電子が有機ＥＬ素子で結合することで、発光するようになっている。なお、このような有機ＥＬ素子の詳細な構造は、公知技術が採用される。また、有機ＥＬ素子２１と陰極２５との間に電子注入／輸送層を形成してもよい。
ここで、有機ＥＬ素子２１は、ＩＴＯ等の透明金属からなる陽極と、正孔注入／輸送層と、有機ＥＬ素子とを有しており、陽極で発生した正孔と陰極で発生した電子が有機ＥＬ素子で結合することで、発光するようになっている。なお、このような有機ＥＬ素子の詳細な構造は、公知技術が採用される。また、有機ＥＬ素子２１と陰極２５との間に電子注入／輸送層を形成してもよい。
さらに、ＴＦＴ基板３と有機ＥＬ基板４との間には、有機ＥＬ接続部１５と陰極２５とを導通接続する基板間導通部３０と、ＴＦＴ基板３と有機ＥＬ基板４との外周を封止する封止部３２とが設けられ、そして、ＴＦＴ基板３と有機ＥＬ基板４との間の空間には不活性ガス３１が充填されている。
基板間導通部３０は、銀ペーストであって、後述するようにＴＦＴ基板３と有機ＥＬ基板４とを貼り合わせることによって潰れて変形するものである。なお、基板間導通部３０は、銀材料に導電性かつ可塑性の材料であれば、必ずしもペースト状である必要はなく、導電性材料も好適なものを採用することができる。
基板間導通部３０は、銀ペーストであって、後述するようにＴＦＴ基板３と有機ＥＬ基板４とを貼り合わせることによって潰れて変形するものである。なお、基板間導通部３０は、銀材料に導電性かつ可塑性の材料であれば、必ずしもペースト状である必要はなく、導電性材料も好適なものを採用することができる。
不活性ガス３１は、公知のガスが採用され、本実施の形態では窒素（Ｎ２）ガスを採用する。他のガスとしてはＡｒ等の希ガスが好ましく、また、不活性の性質を有していれば、混合ガスであってもよい。この不活性ガス３１は、後述するＴＦＴ基板３と有機ＥＬ基板４との貼り合わせ工程の前後において封入されるものである。
なお、ＴＦＴ基板３と有機ＥＬ基板４との間に充填する物質として、必ずしも気体を限定する必要はなく、不活性な液体を用いてもよい。
なお、ＴＦＴ基板３と有機ＥＬ基板４との間に充填する物質として、必ずしも気体を限定する必要はなく、不活性な液体を用いてもよい。
封止部３２は、封止樹脂などの接着剤を用いて構成された部位であり、ＴＦＴ基板３および有機ＥＬ基板４の周辺に設けられ、ＴＦＴ基板３および有機ＥＬ基板４を接着するとともに、ＴＦＴ基板３および有機ＥＬ基板４の間を密封する役割を果たすものである。
なお、封止部３２は、封止樹脂を用いて構成してもよいが、いわゆる缶封止によって構成してもよく、その他有機ＥＬ素子２１の劣化を招く物質が侵入しないような構成であれば、好適に採用することができる。また、ＴＦＴ基板３と有機ＥＬ基板４との間に、有機ＥＬ素子２１を劣化させる水分を吸収する吸湿剤を設けてもよい。
なお、封止部３２は、封止樹脂を用いて構成してもよいが、いわゆる缶封止によって構成してもよく、その他有機ＥＬ素子２１の劣化を招く物質が侵入しないような構成であれば、好適に採用することができる。また、ＴＦＴ基板３と有機ＥＬ基板４との間に、有機ＥＬ素子２１を劣化させる水分を吸収する吸湿剤を設けてもよい。
上記の構成によれば、ＡＣＰのような介在物を用いることなく、ＴＦＴ１３が配線基板１０上の配線１１に直接接続されているため、ＴＦＴ１３と配線基板１０との電気的接続の確実性を向上させることができる。同様に、ＡＣＰのような介在物を用いていないため、ＴＦＴ１３と配線基板１０との接続部（パッドなど）の間隔を狭くしても隣り合う接続部が短絡する恐れがなく、狭ピッチ化を図るのに好適である。また、ＡＣＰを用いていないため、ＴＦＴ１３と配線基板１０とを電気的に接続するときに、ＴＦＴ１３を押圧する必要がなくＴＦＴ１３の破損を防止することができる。
さらに、ＴＦＴ１３が配線基板１０の配線１１と直接接続していので、接続部分に従来の接続に用いられるパッドやバンプのような中実部がなく、接続部分に用いる材料を削減でき、コストを低減することができる。また、上記中実部は材料を堆積、形成するのに時間がかかるのに対し、配線１１は膜形状のため、形成するのに時間がかからず、製造効率の向上を図ることができる。
（有機ＥＬ装置の製造方法）
次に、図１に示す有機ＥＬ装置１の製造方法について図２から図４を参照して説明する。有機ＥＬ装置１の製造工程は、ＴＦＴ製造工程、ＴＦＴ選択工程（第１工程）、配線形成工程（第２工程）、ＴＦＴ転写工程（第３工程）、ＴＦＴ基板および有機ＥＬ基板の貼り合わせ工程、から概略構成されており、各工程を上述した順に行っている。なお、有機ＥＬ装置１の製造工程は、各工程を上述の順に行ってもよいが、各工程の順を適宜変更してもよいし、後述する各工程内の手順を適宜変更してもよい。
本実施の形態においては、ＳＵＦＴＬＡ（Ｓｕｒｆａｃｅ Ｆｒｅｅ Ｔｅｃｈｎｏｌｏｇｙ ｂｙ Ｌａｓｅｒ Ａｂｌａｔｉｏｎ）（登録商標）の技術を用いてＴＦＴなどの転写を行っている。なお、ＴＦＴなどの転写に用いる技術として、他の公知の技術を採用してもよい。
次に、図１に示す有機ＥＬ装置１の製造方法について図２から図４を参照して説明する。有機ＥＬ装置１の製造工程は、ＴＦＴ製造工程、ＴＦＴ選択工程（第１工程）、配線形成工程（第２工程）、ＴＦＴ転写工程（第３工程）、ＴＦＴ基板および有機ＥＬ基板の貼り合わせ工程、から概略構成されており、各工程を上述した順に行っている。なお、有機ＥＬ装置１の製造工程は、各工程を上述の順に行ってもよいが、各工程の順を適宜変更してもよいし、後述する各工程内の手順を適宜変更してもよい。
本実施の形態においては、ＳＵＦＴＬＡ（Ｓｕｒｆａｃｅ Ｆｒｅｅ Ｔｅｃｈｎｏｌｏｇｙ ｂｙ Ｌａｓｅｒ Ａｂｌａｔｉｏｎ）（登録商標）の技術を用いてＴＦＴなどの転写を行っている。なお、ＴＦＴなどの転写に用いる技術として、他の公知の技術を採用してもよい。
（ＴＦＴ製造工程）
まず、図２（ａ）を参照し、基礎基板（形成基板）４０上にＴＦＴ１３を形成する工程について説明する。
この工程においては、図２（ａ）に示すように、まず基礎基板４０の上にアモルファスＳｉ層４１を形成し、アモルファスＳｉ層４１の上に複数のＴＦＴ１３を配列させて形成している。ＴＦＴ１３は、後の工程で所定のＴＦＴ１３を選択しやすいように、所定の間隔を開けて配列されている。
なお、ＴＦＴ１３の製造方法は、高温プロセスを含む公知の技術が採用されるので、説明を省略し、基礎基板４０とアモルファスＳｉ層４１について詳述する。
基礎基板４０は、本工程からＴＦＴ基板および有機ＥＬ基板の貼り合わせ工程までの間に用いられる部材であり、有機ＥＬ装置１の構成要素ではない。具体的には、１０００℃程度に耐える石英ガラス等の透光性耐熱基板が好ましいが、石英ガラスの他、ソーダガラス、コーニング７０５９、日本電気ガラスＯＡ−２等の耐熱性ガラス等も使用可能である。
まず、図２（ａ）を参照し、基礎基板（形成基板）４０上にＴＦＴ１３を形成する工程について説明する。
この工程においては、図２（ａ）に示すように、まず基礎基板４０の上にアモルファスＳｉ層４１を形成し、アモルファスＳｉ層４１の上に複数のＴＦＴ１３を配列させて形成している。ＴＦＴ１３は、後の工程で所定のＴＦＴ１３を選択しやすいように、所定の間隔を開けて配列されている。
なお、ＴＦＴ１３の製造方法は、高温プロセスを含む公知の技術が採用されるので、説明を省略し、基礎基板４０とアモルファスＳｉ層４１について詳述する。
基礎基板４０は、本工程からＴＦＴ基板および有機ＥＬ基板の貼り合わせ工程までの間に用いられる部材であり、有機ＥＬ装置１の構成要素ではない。具体的には、１０００℃程度に耐える石英ガラス等の透光性耐熱基板が好ましいが、石英ガラスの他、ソーダガラス、コーニング７０５９、日本電気ガラスＯＡ−２等の耐熱性ガラス等も使用可能である。
アモルファスＳｉ層４１は、レーザ光等の照射光によりアモルファスＳｉ層４１内またはその界面において剥離（「層内剥離」または「界面剥離」と表記する）が生ずるものである。アモルファスＳｉ層４１の組成は、非晶質シリコン（ａ−Ｓｉ）であり、この非晶質シリコン中に水素（Ｈ）が含有されている。水素が含有されていると、レーザ光の照射により、水素（気体）が発生することにより剥離層２に内圧が発生し、これにより層内剥離または界面剥離が促進される。水素の含有量は２ａｔ％程度以上であることが好ましく、２ａｔ％〜２０ａｔ％であることがさらに好ましい。
なお、アモルファスＳｉ層４１は、その作用が、レーザ光などの照射光により層内剥離または界面剥離を起こすものなので、上述した組成以外にも、光エネルギーによりアブレーション（ａｂｌａｔｉｏｎ）等を生じさせて、層内剥離または界面剥離を起こす材料でもよいし、光エネルギーにより含有成分を気化させて発生した気体により剥離を起こさせるものでもよいし、組成する材料自身が気化し、発生した気体により層内剥離または界面剥離を起こさせる材料でもよい。
例えば、酸化ケイ素もしくはケイ酸化合物、窒化ケイ素、窒化アルミ、窒化チタン等の窒化セラミックス、有機高分子材料（光の照射によりこれらの原子間結合が切断されるもの）、金属、例えば、Ａｌ、Ｌｉ、Ｔｉ、Ｍｎ、Ｉｎ、Ｓｎ、Ｙ、Ｌａ、Ｃｅ、Ｎｄ、Ｐｒ、ＧｄもしくはＳｍ、又はこれらのうち少なくとも一種を含む合金が挙げられる。
なお、アモルファスＳｉ層４１は、その作用が、レーザ光などの照射光により層内剥離または界面剥離を起こすものなので、上述した組成以外にも、光エネルギーによりアブレーション（ａｂｌａｔｉｏｎ）等を生じさせて、層内剥離または界面剥離を起こす材料でもよいし、光エネルギーにより含有成分を気化させて発生した気体により剥離を起こさせるものでもよいし、組成する材料自身が気化し、発生した気体により層内剥離または界面剥離を起こさせる材料でもよい。
例えば、酸化ケイ素もしくはケイ酸化合物、窒化ケイ素、窒化アルミ、窒化チタン等の窒化セラミックス、有機高分子材料（光の照射によりこれらの原子間結合が切断されるもの）、金属、例えば、Ａｌ、Ｌｉ、Ｔｉ、Ｍｎ、Ｉｎ、Ｓｎ、Ｙ、Ｌａ、Ｃｅ、Ｎｄ、Ｐｒ、ＧｄもしくはＳｍ、又はこれらのうち少なくとも一種を含む合金が挙げられる。
アモルファスＳｉ層４１の形成方法としては、ＣＶＤ法、特に低圧ＣＶＤ法やプラズマＣＶＤ法を用いることができる。
なお、アモルファスＳｉ層４１を他の材料から形成する場合には、均一な厚みでアモルファスＳｉ層４１を形成可能な方法であればよく、アモルファスＳｉ層４１の組成や厚み等の諸条件に応じて適宜選択することが可能である。例えば、ＣＶＤ（ＭＯＣＣＶＤ、低圧ＣＶＤ、ＥＣＲ−ＣＶＤ含む）法、蒸着、分子線蒸着（ＭＢ）、スパッタリング法、イオンドーピング法、ＰＶＤ法等の各種気相成膜法、電気メッキ、浸漬メッキ（ディッピング）、無電解メッキ法等の各種メッキ法、ラングミュア・プロジェット（ＬＢ）法、スピンコート法、スプレーコート法、ロールコート法等の塗布法、各種印刷法、転写法、インクジェット法、粉末ジェット法等を用いることができる。さらに、これらのうち２種以上の方法を組み合わせてもよい。また、アモルファスＳｉ層４１をゾル−ゲル（ｓｏｌ−ｇｅｌ）法によりセラミックを用いて成膜する場合や、有機高分子材料で構成する場合には、塗布法、特にスピンコートにより成膜するのが好ましい。
なお、アモルファスＳｉ層４１を他の材料から形成する場合には、均一な厚みでアモルファスＳｉ層４１を形成可能な方法であればよく、アモルファスＳｉ層４１の組成や厚み等の諸条件に応じて適宜選択することが可能である。例えば、ＣＶＤ（ＭＯＣＣＶＤ、低圧ＣＶＤ、ＥＣＲ−ＣＶＤ含む）法、蒸着、分子線蒸着（ＭＢ）、スパッタリング法、イオンドーピング法、ＰＶＤ法等の各種気相成膜法、電気メッキ、浸漬メッキ（ディッピング）、無電解メッキ法等の各種メッキ法、ラングミュア・プロジェット（ＬＢ）法、スピンコート法、スプレーコート法、ロールコート法等の塗布法、各種印刷法、転写法、インクジェット法、粉末ジェット法等を用いることができる。さらに、これらのうち２種以上の方法を組み合わせてもよい。また、アモルファスＳｉ層４１をゾル−ゲル（ｓｏｌ−ｇｅｌ）法によりセラミックを用いて成膜する場合や、有機高分子材料で構成する場合には、塗布法、特にスピンコートにより成膜するのが好ましい。
（ＴＦＴ選択工程）
次に、図２（ａ）に示すように、ＴＦＴ１３が形成された基礎基板４０の上に剥離層４２を形成し、所定のＴＦＴ１３を選択するＴＦＴ選択工程が行われる。
ＴＦＴ選択工程では、まず、ＴＦＴ１３の上に剥離層４２が形成され、後の工程において転写したいＴＦＴ１３のみが露出するようにパターニングされる。
剥離層４２としては、水溶性アクリル樹脂などの溶媒に可溶性を示す材料、または溶融温度が略１００℃以上のワックスを用いることができる。水溶性アクリルを剥離層４２として用いた場合には、フォトリソグラフィ法を用いて上記パターニングを行い、ワックスを用いた場合には、レーザ照射でワックスを蒸発させて上記パターニングを行うことができる。
次に、図２（ａ）に示すように、ＴＦＴ１３が形成された基礎基板４０の上に剥離層４２を形成し、所定のＴＦＴ１３を選択するＴＦＴ選択工程が行われる。
ＴＦＴ選択工程では、まず、ＴＦＴ１３の上に剥離層４２が形成され、後の工程において転写したいＴＦＴ１３のみが露出するようにパターニングされる。
剥離層４２としては、水溶性アクリル樹脂などの溶媒に可溶性を示す材料、または溶融温度が略１００℃以上のワックスを用いることができる。水溶性アクリルを剥離層４２として用いた場合には、フォトリソグラフィ法を用いて上記パターニングを行い、ワックスを用いた場合には、レーザ照射でワックスを蒸発させて上記パターニングを行うことができる。
（配線形成工程）
次に、図２（ｂ）、（ｃ）、（ｄ）に示すように、選択されたＴＦＴ１３の上に配線を形成する配線形成工程が行われる。
配線形成工程では、図２（ｂ）に示すように、まず、剥離層４２の上に耐水性アクリル樹脂からなる第１層間絶縁層１６ａを形成し、ＴＦＴ接続用開口部１４Ａと基板間接続用開口部１５ａを、マスクを介した露光やフォトリソグラフィ法によってパターニングしている。
その後、図２（ｃ）に示すように、第１層間絶縁層１６ａ、ＴＦＴ接続用開口部１４ａおよび基板間接続用開口部１５ａの上に配線１１を形成し、図２（ｄ）に示すように、配線１１および第１層間絶縁層１６ａの上に耐水性アクリル樹脂からなる第２層間絶縁層１６ｂを形成している。
配線１１としては例えばＡｌなどの導電性の高い金属材料を用いることができ、その形成には、蒸着法やスパッタ法を用いることができる。このように形成することにより、配線１１は単一膜として形成され、ＴＦＴ接続用開口部１４ａにはＴＦＴ接続部１４が形成され、基板間接続用開口部１５ａには基板間接続部１５が形成される。ＴＦＴ１３と配線１１とは、ＴＦＴ接続部１４が直接接触することにより電気的に接続されている。
次に、図２（ｂ）、（ｃ）、（ｄ）に示すように、選択されたＴＦＴ１３の上に配線を形成する配線形成工程が行われる。
配線形成工程では、図２（ｂ）に示すように、まず、剥離層４２の上に耐水性アクリル樹脂からなる第１層間絶縁層１６ａを形成し、ＴＦＴ接続用開口部１４Ａと基板間接続用開口部１５ａを、マスクを介した露光やフォトリソグラフィ法によってパターニングしている。
その後、図２（ｃ）に示すように、第１層間絶縁層１６ａ、ＴＦＴ接続用開口部１４ａおよび基板間接続用開口部１５ａの上に配線１１を形成し、図２（ｄ）に示すように、配線１１および第１層間絶縁層１６ａの上に耐水性アクリル樹脂からなる第２層間絶縁層１６ｂを形成している。
配線１１としては例えばＡｌなどの導電性の高い金属材料を用いることができ、その形成には、蒸着法やスパッタ法を用いることができる。このように形成することにより、配線１１は単一膜として形成され、ＴＦＴ接続用開口部１４ａにはＴＦＴ接続部１４が形成され、基板間接続用開口部１５ａには基板間接続部１５が形成される。ＴＦＴ１３と配線１１とは、ＴＦＴ接続部１４が直接接触することにより電気的に接続されている。
（ＴＦＴ転写工程）
次に、図３（ａ）、（ｂ）、（ｃ）、（ｄ）を参照して、基礎基板４０上に形成されたＴＦＴ１３および配線１１などを配線基板１０に転写してＴＦＴ基板３を形成する工程を説明する。
ＴＦＴ転写工程では、図３（ａ）において示すように、まず、第２層間絶縁層１６ｂの上に接着剤を介して配線基板１０を貼り合わせる。この配線基板１０としては、ガラスまたは熱膨張率の低いアラミドエポキシ樹脂などを用いて形成されている。
その後、図３（ｂ）に示すように、ＴＦＴ選択工程において選択されたＴＦＴ１３と接触しているアモルファスＳｉ層４１にレーザを照射する。レーザを照射されたアモルファスＳｉ層４１は、その内部にドープされた水素が結合して気体水素となり、層内剥離または界面剥離を起こす。
アモルファスＳｉ層４１を剥離させた後は、図３（ｃ）に示すように、剥離層４２の除去を行う。剥離層４２の除去は、剥離層４２を形成する材料によりその方法が異なる。例えば、水溶性アクリル樹脂を剥離層４２として用いた場合には、剥離層４２を含む基礎基板４０および配線基板１０を水に浸漬することで、剥離層４２は水に溶け除去することができる。また、上述したワックスを用いた場合には、剥離層４２をホットプレートや恒温槽などにより加熱して、ワックスを熱により溶かして除去することができる。
剥離層４２が除去されると、図３（ｄ）に示すように、ＴＦＴ１３および配線１１は基礎基板４０からの剥離、および配線基板１０への転写が完了し、ＴＦＴ基板３の形成が完了する。
次に、図３（ａ）、（ｂ）、（ｃ）、（ｄ）を参照して、基礎基板４０上に形成されたＴＦＴ１３および配線１１などを配線基板１０に転写してＴＦＴ基板３を形成する工程を説明する。
ＴＦＴ転写工程では、図３（ａ）において示すように、まず、第２層間絶縁層１６ｂの上に接着剤を介して配線基板１０を貼り合わせる。この配線基板１０としては、ガラスまたは熱膨張率の低いアラミドエポキシ樹脂などを用いて形成されている。
その後、図３（ｂ）に示すように、ＴＦＴ選択工程において選択されたＴＦＴ１３と接触しているアモルファスＳｉ層４１にレーザを照射する。レーザを照射されたアモルファスＳｉ層４１は、その内部にドープされた水素が結合して気体水素となり、層内剥離または界面剥離を起こす。
アモルファスＳｉ層４１を剥離させた後は、図３（ｃ）に示すように、剥離層４２の除去を行う。剥離層４２の除去は、剥離層４２を形成する材料によりその方法が異なる。例えば、水溶性アクリル樹脂を剥離層４２として用いた場合には、剥離層４２を含む基礎基板４０および配線基板１０を水に浸漬することで、剥離層４２は水に溶け除去することができる。また、上述したワックスを用いた場合には、剥離層４２をホットプレートや恒温槽などにより加熱して、ワックスを熱により溶かして除去することができる。
剥離層４２が除去されると、図３（ｄ）に示すように、ＴＦＴ１３および配線１１は基礎基板４０からの剥離、および配線基板１０への転写が完了し、ＴＦＴ基板３の形成が完了する。
（ＴＦＴ基板および有機ＥＬ基板の貼り合わせ工程）
次に、図４（ａ）、（ｂ）を参照し、ＴＦＴ基板３と有機ＥＬ基板４とを貼り合わせて、図１に示す有機ＥＬ装置１を形成する工程について説明する。
図４（ｂ）に示す有機ＥＬ基板４は、透明基板２０上に、有機ＥＬ素子２１と、絶縁膜２２と、陰極２５とが順に形成されたものである。
次に、図４（ａ）、（ｂ）を参照し、ＴＦＴ基板３と有機ＥＬ基板４とを貼り合わせて、図１に示す有機ＥＬ装置１を形成する工程について説明する。
図４（ｂ）に示す有機ＥＬ基板４は、透明基板２０上に、有機ＥＬ素子２１と、絶縁膜２２と、陰極２５とが順に形成されたものである。
ＴＦＴ基板および有機ＥＬ基板の貼り合わせ工程では、図４（ａ）に示すように、まず、基板間接続用開口部１５ａから露出している配線１１に、基板間導通部３０を形成する。基板間導通部３０は、銀ペーストであってスクリーン印刷法等の公知の方法により形成され、後述するようにＴＦＴ基板３と有機ＥＬ基板４とを貼り合わせることによって潰れて変形するものである。なお、銀材料に導電性かつ可塑性の材料であれば、必ずしもペースト状である必要はなく、導電性材料も好適なものが採用される。
その後、ＴＦＴ基板３の対向する位置に有機ＥＬ基板４を配置し、両基板３、４を貼り合わせ、押圧する。基板間導通部３０は陰極２５と接触し、押圧されたことにより、基板間導通部３０は陰極２５により押し潰されて、より確実に陰極２５と接触し、電気的に接続される。その結果、ＴＦＴ基板３と有機ＥＬ基板４とは、基板間導通部３０を介して、電気的に接続される。
その後、ＴＦＴ基板３の対向する位置に有機ＥＬ基板４を配置し、両基板３、４を貼り合わせ、押圧する。基板間導通部３０は陰極２５と接触し、押圧されたことにより、基板間導通部３０は陰極２５により押し潰されて、より確実に陰極２５と接触し、電気的に接続される。その結果、ＴＦＴ基板３と有機ＥＬ基板４とは、基板間導通部３０を介して、電気的に接続される。
この状態で、不活性ガス３１をＴＦＴ基板３と有機ＥＬ基板４との間に封入し、図４（ｂ）に示すように、両基板３、４の周囲を封止部３２により封止することで有機ＥＬ装置１が完成となる。なお、図４（ｂ）に示す有機ＥＬ装置１は、製造工程の説明する上で上下逆になっているが、その構成は図１に示す有機Ｅｌ装置１と同一のものである。
なお、不活性ガス３１の封入方法及び基板の封止方法としては、ＴＦＴ基板３と有機ＥＬ基板４とを貼り合せた後に不活性ガス３１を封入し、封止する方法と、不活性ガス雰囲気のチャンバ内においてＴＦＴ基板３と有機ＥＬ基板４とを貼り合せて、封止する方法とがある。
なお、不活性ガス３１の封入方法及び基板の封止方法としては、ＴＦＴ基板３と有機ＥＬ基板４とを貼り合せた後に不活性ガス３１を封入し、封止する方法と、不活性ガス雰囲気のチャンバ内においてＴＦＴ基板３と有機ＥＬ基板４とを貼り合せて、封止する方法とがある。
上記の製造方法によって製造された図１に示す有機ＥＬ装置１は、有機ＥＬ基板４におけるＴＦＴ基板３側から、順に陰極２５、有機ＥＬ素子、正孔注入／輸送層、陽極が配置された、透明基板２０側から発光光を取り出すトップエミッション型の有機ＥＬ装置となる。
上記の構成によれば、配線形成工程において、所定のＴＦＴ１３に対して配線１１などを形成しているので、ＴＦＴ１３の寸法誤差の影響を受けることなく、所定のＴＦＴ１３と配線１１との電気的接続をより確実にすることができる。
また、所定のＴＦＴ１３と配線１１との接続部にＡＣＰなどの介在物を用いていないため、ＴＦＴ１３と配線１１との接続部間隔を狭ピッチ化することができる。
さらに、ＴＦＴ転写工程において、ＴＦＴ１３および配線１１などを基礎基板４０から離脱、剥離させて配線基板１０に転写しているので、ＴＦＴ１３を押圧する等の外力を加える必要がなく、ＴＦＴ１３の破損を防止することができる。
また、所定のＴＦＴ１３と配線１１との接続部にＡＣＰなどの介在物を用いていないため、ＴＦＴ１３と配線１１との接続部間隔を狭ピッチ化することができる。
さらに、ＴＦＴ転写工程において、ＴＦＴ１３および配線１１などを基礎基板４０から離脱、剥離させて配線基板１０に転写しているので、ＴＦＴ１３を押圧する等の外力を加える必要がなく、ＴＦＴ１３の破損を防止することができる。
剥離層４２に可溶性材料を用いているため、剥離層４２を溶かしアモルファスＳｉ層４１を剥離させることにより、ＴＦＴ１３および配線１１などを基礎基板４０から離脱、剥離させることができる。剥離層４２を溶かすのにＴＦＴ１３には力がかからないので、ＴＦＴ１３の破損を防止するのに好適である。
（有機ＥＬ装置の製造方法の変形例）
次に、有機ＥＬ装置の製造方法の変形例について図５から図６を参照して説明する。本変形例の有機ＥＬ装置（エレクトロルミネッセンス装置）５１の製造方法は、上述した有機ＥＬ装置１の製造方法と概略同一であるが、配線形成工程が異なっている。そのため、本変形例の説明においては、配線形成工程について図５から図６を用いて説明し、その他の工程については説明を省略する。
次に、有機ＥＬ装置の製造方法の変形例について図５から図６を参照して説明する。本変形例の有機ＥＬ装置（エレクトロルミネッセンス装置）５１の製造方法は、上述した有機ＥＬ装置１の製造方法と概略同一であるが、配線形成工程が異なっている。そのため、本変形例の説明においては、配線形成工程について図５から図６を用いて説明し、その他の工程については説明を省略する。
（配線形成工程）
配線形成工程では、図５（ａ）に示すように、まず、剥離層４２の上に第１層間絶縁層１６ａを形成し、ＴＦＴ接続用開口部１４ａと基板間接続用開口部１５ａを、マスクを介した露光やフォトリソグラフィ法によってパターニングしている。
そして、図５（ｂ）に示すように、ＴＦＴ接続用開口部１４Ａおよび基板間接続用開口部１５ａに、それぞれＴＦＴ駆動電極（接続部材）５４および基板間接続電極５５を形成する。ＴＦＴ駆動電極５４および基板間接続電極５５としては、Ａｌ、Ｎｉ、Ａｕなどの金属を用いることができる。Ａｌを用いる場合には、蒸着法、スパッタリング法を用いてＴＦＴ駆動電極５４および基板間接続電極５５を形成することができ、Ｎｉ、Ａｕを用いるときには、無電解メッキによりＴＦＴ駆動電極５４および基板間接続電極５５を形成することができる。
配線形成工程では、図５（ａ）に示すように、まず、剥離層４２の上に第１層間絶縁層１６ａを形成し、ＴＦＴ接続用開口部１４ａと基板間接続用開口部１５ａを、マスクを介した露光やフォトリソグラフィ法によってパターニングしている。
そして、図５（ｂ）に示すように、ＴＦＴ接続用開口部１４Ａおよび基板間接続用開口部１５ａに、それぞれＴＦＴ駆動電極（接続部材）５４および基板間接続電極５５を形成する。ＴＦＴ駆動電極５４および基板間接続電極５５としては、Ａｌ、Ｎｉ、Ａｕなどの金属を用いることができる。Ａｌを用いる場合には、蒸着法、スパッタリング法を用いてＴＦＴ駆動電極５４および基板間接続電極５５を形成することができ、Ｎｉ、Ａｕを用いるときには、無電解メッキによりＴＦＴ駆動電極５４および基板間接続電極５５を形成することができる。
その後、図５（ｃ）に示すように、第１層間絶縁層１６ａ、ＴＦＴ駆動電極５４および基板間接続電極５５の上に配線５１を形成する。配線５１としては、Ａｌの薄膜を用いることができ、蒸着法やスパッタ法を用いて形成することができる。配線５１の形成後には、配線５１および第１層間絶縁層１６ａの上に第２層間絶縁層１６ｂを形成している。
このように形成することにより、配線５１は、ＴＦＴ駆動電極５４を介して、ＡＣＰ等を用いることなくＴＦＴ１３と電気的に接続される。
このように形成することにより、配線５１は、ＴＦＴ駆動電極５４を介して、ＡＣＰ等を用いることなくＴＦＴ１３と電気的に接続される。
第１層間絶縁層１６ａおよび第２層間絶縁層１６ｂは、耐水性アクリル樹脂によって形成されることが好ましく、スピンコート法等の液相法を用いることにより高精度な平坦性が得られた層間絶縁膜として形成することができる。
なお、配線１１、ＴＦＴ駆動電極５４および基板間接続電極５５の材料としては、上述した材料でもよいが、導電性を有する材料、例えば金属材料などでもよく、その他さまざまな材料を用いることができる。
なお、配線１１、ＴＦＴ駆動電極５４および基板間接続電極５５の材料としては、上述した材料でもよいが、導電性を有する材料、例えば金属材料などでもよく、その他さまざまな材料を用いることができる。
配線形成工程が終了すると、有機ＥＬ装置１の製造方法と同様に、ＴＦＴ転写工程、ＴＦＴ基板および有機ＥＬ基板の貼り合わせ工程が行われ、本変形例の有機ＥＬ装置５１が完成する（図６参照）。
上記の構成によれば、配線１１、ＴＦＴ駆動電極５４および基板間接続電極５５の接触部分にＡＣＰやハンダなどの導電部材を配置することなく電気的接続を確保することができる。また、配線１１、ＴＦＴ駆動電極５４および基板間接続電極５５の形成にＡｌを用いて、Ａｌ同士の接触による電気的接続を行うことができる。
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、本実施形態においては、電気光学基板として有機ＥＬ素子を有する有機ＥＬ基板を採用した場合について説明するが、これに限定することなく、ＬＥＤやＦＥＤ等の固体発光機能素子、また、発光能を備えるポーラス状のシリコン素子を有する電気光学基板を採用してもよい。
例えば、本実施形態においては、電気光学基板として有機ＥＬ素子を有する有機ＥＬ基板を採用した場合について説明するが、これに限定することなく、ＬＥＤやＦＥＤ等の固体発光機能素子、また、発光能を備えるポーラス状のシリコン素子を有する電気光学基板を採用してもよい。
１、５１・・・有機ＥＬ装置（エレクトロルミネッセンス装置）、 ３・・・ＴＦＴ基板（薄膜トランジスタ基板、半導体装置）、 ４・・・有機ＥＬ基板（エレクトロルミネッセンス基板）、 １０・・・配線基板（実装基板）、 １１・・・配線（単一の膜、接続部材）、 １３・・・ＴＦＴ（素子、薄膜トランジスタ）、 ２１・・・有機ＥＬ素子（エレクトロルミネッセンス素子）、 ４０・・・基礎基板（形成基板）、 ４２・・・剥離層、 ５４・・・ＴＦＴ駆動電極（接続部材）
Claims (5)
- 複数の薄膜トランジスタが形成されている形成基板から、一部の素子を剥離層で覆うことにより所定の薄膜トランジスタを選択する第１工程と、
前記所定の薄膜トランジスタに、前記形成基板上に配線を形成する第２工程と、
前記形成基板に実装基板を重ね合わせ、前記剥離層を除去し、前記形成基板から前記所定の薄膜トランジスタおよび前記配線を離脱、剥離させて、前記実装基板に転写する第３工程と
を含むことを特徴とする半導体装置の製造方法。 - 前記剥離層が可溶性材料からなることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記可溶性材料が、熱を加えることによって溶けるものであることを特徴とする請求項２に記載の半導体装置の製造方法。
- 前記可溶性材料が、所定の溶媒に対して可溶性を示すものであることを特徴とする請求項２に記載の半導体装置の製造方法。
- 薄膜トランジスタを有する薄膜トランジスタ基板と、エレクトロルミネッセンス素子を有するエレクトロルミネッセンス基板と、を有し、
前記薄膜トランジスタ基板を、請求項１から請求項４のいずれかに記載の半導体装置の製造方法を用いて製造することを特徴とするエレクトロルミネッセンス装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003386510A JP3925489B2 (ja) | 2003-11-17 | 2003-11-17 | 半導体装置の製造方法及びエレクトロルミネッセンス装置の製造方法 |
| KR1020040088589A KR100690530B1 (ko) | 2003-11-17 | 2004-11-03 | 반도체 장치, 반도체 장치의 제조 방법,일렉트로루미네선스 장치 및 일렉트로루미네선스 장치의제조 방법 |
| US10/988,418 US7402446B2 (en) | 2003-11-17 | 2004-11-12 | Method of manufacturing an electroluminescence device |
| CNA2004100926092A CN1619804A (zh) | 2003-11-17 | 2004-11-15 | 半导体装置及其制造方法、场致发光装置及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003386510A JP3925489B2 (ja) | 2003-11-17 | 2003-11-17 | 半導体装置の製造方法及びエレクトロルミネッセンス装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005149929A JP2005149929A (ja) | 2005-06-09 |
| JP3925489B2 true JP3925489B2 (ja) | 2007-06-06 |
Family
ID=34694178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003386510A Expired - Fee Related JP3925489B2 (ja) | 2003-11-17 | 2003-11-17 | 半導体装置の製造方法及びエレクトロルミネッセンス装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7402446B2 (ja) |
| JP (1) | JP3925489B2 (ja) |
| KR (1) | KR100690530B1 (ja) |
| CN (1) | CN1619804A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005142054A (ja) * | 2003-11-07 | 2005-06-02 | Seiko Epson Corp | 有機エレクトロルミネッセンス表示装置、有機エレクトロルミネッセンス表示装置の製造方法、大型有機エレクトロルミネッセンス表示装置および電子機器 |
| JP2006258883A (ja) * | 2005-03-15 | 2006-09-28 | Seiko Epson Corp | 電気光学装置、電気光学装置の製造方法 |
| KR100730168B1 (ko) * | 2005-11-22 | 2007-06-19 | 삼성에스디아이 주식회사 | 디스플레이 장치 및 이의 제조 방법 |
| JP2007157404A (ja) * | 2005-12-01 | 2007-06-21 | Seiko Epson Corp | 表示装置および電子機器 |
| CN109715386B (zh) * | 2016-06-06 | 2022-06-10 | Ncc纳诺责任有限公司 | 进行聚合物膜分层的方法 |
| CN116529895A (zh) * | 2020-10-22 | 2023-08-01 | 索尼半导体解决方案公司 | 显示装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4619462B2 (ja) | 1996-08-27 | 2011-01-26 | セイコーエプソン株式会社 | 薄膜素子の転写方法 |
| USRE38466E1 (en) * | 1996-11-12 | 2004-03-16 | Seiko Epson Corporation | Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device |
| JPH10333601A (ja) | 1997-06-02 | 1998-12-18 | Canon Inc | エレクトロ・ルミネセンス素子及びその製造法 |
| JP2001117509A (ja) | 1999-10-14 | 2001-04-27 | Nippon Hoso Kyokai <Nhk> | 有機ｅｌ表示装置 |
| JP3840926B2 (ja) | 2000-07-07 | 2006-11-01 | セイコーエプソン株式会社 | 有機ｅｌ表示体及びその製造方法、並びに電子機器 |
| JP3608615B2 (ja) * | 2001-04-19 | 2005-01-12 | ソニー株式会社 | 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法 |
| JP4019305B2 (ja) | 2001-07-13 | 2007-12-12 | セイコーエプソン株式会社 | 薄膜装置の製造方法 |
| JP2003077940A (ja) | 2001-09-06 | 2003-03-14 | Sony Corp | 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法 |
| TWI222545B (en) * | 2003-02-27 | 2004-10-21 | Toppoly Optoelectronics Corp | Method of transferring a thin film device onto a plastic sheet and method of forming a flexible liquid crystal display |
| JP2005142121A (ja) | 2003-11-10 | 2005-06-02 | Hitachi Displays Ltd | 有機ｅｌ表示装置およびその製造方法 |
-
2003
- 2003-11-17 JP JP2003386510A patent/JP3925489B2/ja not_active Expired - Fee Related
-
2004
- 2004-11-03 KR KR1020040088589A patent/KR100690530B1/ko active IP Right Grant
- 2004-11-12 US US10/988,418 patent/US7402446B2/en active Active
- 2004-11-15 CN CNA2004100926092A patent/CN1619804A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050047469A (ko) | 2005-05-20 |
| JP2005149929A (ja) | 2005-06-09 |
| US20050139920A1 (en) | 2005-06-30 |
| US7402446B2 (en) | 2008-07-22 |
| KR100690530B1 (ko) | 2007-03-09 |
| CN1619804A (zh) | 2005-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3849680B2 (ja) | 基板接合体の製造方法、基板接合体、電気光学装置の製造方法、及び電気光学装置 | |
| JP4568337B2 (ja) | 集積半導体装置 | |
| KR20010083167A (ko) | 플립칩반도체장치 및 그 제조방법 | |
| JP2009194113A (ja) | 集積半導体装置 | |
| JP3925489B2 (ja) | 半導体装置の製造方法及びエレクトロルミネッセンス装置の製造方法 | |
| US7326639B2 (en) | Method for manufacturing a semiconductor substrate and method for manufacturing an electro-optical device with electroless plating | |
| JP2005142054A (ja) | 有機エレクトロルミネッセンス表示装置、有機エレクトロルミネッセンス表示装置の製造方法、大型有機エレクトロルミネッセンス表示装置および電子機器 | |
| JP4581664B2 (ja) | 半導体基板の製造方法、半導体素子の製造方法及び電気光学装置の製造方法 | |
| JP3721175B2 (ja) | 半導体装置の製造方法 | |
| US7521797B2 (en) | Method of manufacturing substrate joint body, substrate joint body and electrooptical device | |
| TW202133697A (zh) | 半導體裝置及其製造方法 | |
| JP2000260811A (ja) | 半導体装置 | |
| JP2005129835A (ja) | 電子素子の実装方法、基板接合体及びその製造方法、配線基板、並びに電気光学装置 | |
| JP2005183031A (ja) | 基板接合体、基板接合体の製造方法、電気光学装置、及電子機器 | |
| JP2005114917A (ja) | 基板接合体、基板接合体の製造方法、電気光学装置、及び電気光学装置の製造方法 | |
| JP2007304299A (ja) | 薄膜回路装置およびその製造方法、並びに電子機器 | |
| JP2005129836A (ja) | 基板接合体の製造方法、基板接合体、電気光学装置、並びに電子機器 | |
| JP2007304300A (ja) | 薄膜回路装置およびその製造方法、並びに電子機器 | |
| JP2005268500A (ja) | 配線基板の製造方法、配線基板及び電気光学装置 | |
| JP2006080182A (ja) | 配線基板と半導体素子の接続方法、半導体基板の製造方法、半導体基板の補修方法及び電気光学装置の製造方法 | |
| JP6447075B2 (ja) | 配線基板、半導体装置及び半導体装置の製造方法 | |
| JP2005134453A (ja) | 基板接合体の製造方法、基板接合体、電気光学装置の製造方法、及び電気光学装置 | |
| JP2005109000A (ja) | 配線基板、配線基板の製造方法、基板接合体、基板接合体の製造方法、電気光学装置、及び電気光学装置の製造方法 | |
| JP2005259866A (ja) | 基板接合体の製造方法、電子素子転写用基板、電気光学装置、並びに電子機器。 | |
| JP2005142212A (ja) | 素子の実装構造、接続用端子とその製造方法並びに電気光学装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050714 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050715 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20050902 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051101 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060104 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060221 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060413 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060704 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060804 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060904 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060908 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061024 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061225 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070206 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070219 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3925489 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100309 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120309 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130309 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130309 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130309 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130309 Year of fee payment: 6 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130309 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130309 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140309 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |