KR101782348B1 - 챔퍼드 코너를 갖는 마이크로전자 다이 - Google Patents

챔퍼드 코너를 갖는 마이크로전자 다이 Download PDF

Info

Publication number
KR101782348B1
KR101782348B1 KR1020160002655A KR20160002655A KR101782348B1 KR 101782348 B1 KR101782348 B1 KR 101782348B1 KR 1020160002655 A KR1020160002655 A KR 1020160002655A KR 20160002655 A KR20160002655 A KR 20160002655A KR 101782348 B1 KR101782348 B1 KR 101782348B1
Authority
KR
South Korea
Prior art keywords
microelectronic
microelectronic die
die
extending
adjacent sides
Prior art date
Application number
KR1020160002655A
Other languages
English (en)
Other versions
KR20160098034A (ko
Inventor
마니쉬 두베이
엠레 아르마간
라젠드라 씨 디아스
라스 디 스코글런드
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20160098034A publication Critical patent/KR20160098034A/ko
Application granted granted Critical
Publication of KR101782348B1 publication Critical patent/KR101782348B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Dicing (AREA)

Abstract

마이크로전자 다이가 마이크로전자 패키지 내에 통합될 때 층간 박리 및/또는 크랙킹 파손을 초래할 수 있는 스트레스를 감소시키기 위한 챔퍼 코너를 갖는 마이크로전자 다이가 형성될 수 있다. 일 실시예에서, 마이크로전자 다이는 마이크로전자 다이의 적어도 2개의 인접한 측면 사이에서 연장되는 적어도 하나의 실질적으로 평면의 챔퍼링 측면을 포함할 수 있다. 다른 실시예에서, 마이크로전자 다이는 마이크로전자 다이의 적어도 2개의 인접한 측면 사이에서 연장되는 적어도 하나의 실질적으로 곡선의 또는 아치형의 챔퍼링 측면을 포함할 수 있다.

Description

챔퍼드 코너를 갖는 마이크로전자 다이{MICROELECTRONIC DICE HAVING CHAMFERED CORNERS}
전반적으로, 본 설명의 실시예는 마이크로전자 디바이스 제조의 분야에 관한 것으로서, 특히, 층간 박리 파손(delamination failure)을 감소시키기 위해 적어도 하나의 챔퍼드 코너(chamfered corner)를 갖는 마이크로전자 다이를 이용하는 것에 관한 것이다.
마이크로전자 산업은, 제한적인 것은 아니지만, 휴대용 컴퓨터, 디지털 카메라, 전자 태블릿, 셀룰라 전화 등과 같은 휴대용 제품을 포함하는 다양한 전자 제품에서 이용하기 위한 더욱 고속 및 소형의 마이크로전자 패키지를 생성하기 위해 계속해서 노력하고 있다. 전자 태블릿 및 셀룰라 전화와 같은 이들 전자 제품들 중 일부는 비교적 짧은, 즉, 약 3년의 수명 기대치(life expectancy)를 가지므로, 이들 전자 제품들에서 이용된 마이크로전자 패키지에 대한 신뢰도 요건이 감소되어 왔다. 그러나, 약 5-7년의 추정된 종료 수명을 갖는 고성능 마이크로전자 패키지를 이용하는 전자 제품은 여전히 우수한 신뢰도 성능을 필요로 한다.
이들 고성능 마이크로전자 패키지 내에서의 신뢰도 관련 문제점은 주로 층간 유전체 층간 박리 및 필릿 크랙(fillet crack)에 기인한 것이다. 그러한 문제점은 이들 마이크로전자 패키지의 제조시에 그들의 크기를 감소시키기 위해 낮은 k 및 극단적으로 낮은 k 층간 유전체 재료를 이용함으로써 악화되어 왔다. 따라서, 그러한 신뢰도 문제점을 감소시키는 패키지 설계를 개발할 필요성이 존재한다.
본 개시 내용의 청구 대상은 명세서의 결론부에서 자세히 언급되며 명확하게 청구된다. 본 개시 내용의 전술한 특징 및 다른 특징은, 첨부 도면을 함께 참조한 이하의 설명 및 첨부된 청구항으로부터 보다 완전하게 명확해질 것이다. 첨부 도면은 본 개시 내용에 따른 몇 개의 실시예를 도시하고 있을 뿐이며, 따라서, 그 영역을 제한하는 것으로 고려되지 않음을 이해할 것이다. 본 개시 내용의 이점을 보다 쉽게 알 수 있도록, 본 개시 내용은 첨부 도면을 이용한 추가적인 특별성 및 세부사항에 의해 기술될 것이다.
도 1은 본 기술 분야에 알려진, 마이크로전자 기판에 부착된 마이크로전자 다이의 측단면도이다.
도 2는 본 기술 분야에 알려진, 도 1의 라인 2-2를 따른 상면도이다.
도 3은 본 기술 분야에 알려진, 도 1의 삽입도(3)의 측단면도이다.
도 4는 본 기술 분야에 알려진, 도 2의 삽입도(4)의 상면도이다.
도 5는 본 설명의 실시예에 따른, 마이크로전자 기판에 부착된 챔퍼 코너(chamfer corner)를 갖는 마이크로전자 다이를 포함하는 마이크로전자 패키지의 상면도이다.
도 6은 본 설명의 실시예에 따른, 도 5의 삽입도(6)의 상면도이다.
도 7은 본 설명의 다른 실시예에 따른, 마이크로전자 기판에 부착된 챔퍼 코너를 갖는 마이크로전자 다이를 포함하는 마이크로전자 패키지의 상면도이다.
도 8은 본 설명의 다른 실시예에 따른, 도 7의 삽입도(8)의 상면도이다.
도 9는 본 발명의 설명의 다른 실시예에 따른, 마이크로전자 기판에 부착된 챔퍼 코너를 갖는 마이크로전자 다이를 포함하는 마이크로전자 패키지의 상면도이다.
도 10은 본 설명의 다른 실시예에 따른, 도 9의 삽입도(10)의 상면도이다.
도 11은 본 설명의 다른 실시예에 따른, 마스크가 그 후면 표면 상에 패터닝되는 마이크로전자 다이의 상면도이다.
도 12 내지 14는 본 설명의 일 실시예에 따른, 마이크로전자 다이 코너를 완전히 제거하지 않고서 마이크로전자 다이의 활성 표면으로부터 연장되는 챔퍼 코너를 갖는 마이크로전자 다이의 상면도, 단면도 및 경사도를 각각 도시하는 도면이다.
도 15 내지 17은 본 설명의 다른 실시예에 따른, 마이크로전자 다이 코너를 완전히 제거하지 않고서 마이크로전자 다이의 활성 표면으로부터 연장되는 챔퍼 코너를 갖는 마이크로전자 다이의 상면도, 단면도 및 경사도를 각각 도시하는 도면이다.
도 18은 본 설명의 실시예에 따른, 마이크로전자 패키지를 제조하는 프로세스의 흐름도이다.
도 19는 본 설명의 하나의 구현에 따른 컴퓨팅 디바이스를 도시하는 도면이다.
이하의 상세한 설명에서, 청구된 청구 대상이 실시될 수 있는 특정 실시예들을 예로써 보여주는 첨부 도면을 참조한다. 이들 실시예들은 본 기술 분야의 당업자가 청구 대상을 실시할 수 있도록 충분히 상세히 기술된다. 다양한 실시예들이, 비록 상이하지만, 상호 배타적일 필요는 없음을 이해해야 한다. 예를 들어, 본 명세서에서 일 실시예와 관련하여 기술된 특정한 특징, 구조 또는 특성은, 청구된 청구 대상의 사상 및 영역을 벗어나지 않고서도 다른 실시예 내에서 구현될 수 있다. 본 명세서 내에서의 "일 실시예" 또는 "실시예"에 대한 참조는 실시예와 관련하여 기술된 특정한 특징, 구조 또는 특성이 본 설명 내에 포함되는 적어도 하나의 구현에 포함됨을 의미한다. 따라서, "일 실시예" 또는 "실시예에서" 라는 문구의 이용이 동일한 실시예를 지칭할 필요는 없다. 또한, 각각의 개시된 실시예 내에서의 개별적인 요소들의 위치 또는 배열은 청구된 청구 대상의 사상 및 영역을 벗어나지 않고서도 수정될 수 있음을 이해해야 한다. 따라서, 이하의 상세한 설명은 제한적인 의미로서 취해지지 않으며, 청구 대상의 영역은 첨부된 청구항이 부여되는 등가물들의 전체 범위와 더불어, 적절하게 해석된 첨부된 청구항에 의해서만 정의된다. 도면에서, 유사한 번호는 수 개의 도면 전체를 통해서 동일하거나 또는 유사한 요소 또는 기능을 나타내고, 여기서 도시된 요소들이 서로에 대해 실제 축적으로 될 필요는 없으며, 그보다는 개별적인 요소는 본 설명의 문맥에서 요소를 보다 쉽게 이해하도록 확대 또는 축소될 수 있다.
본 명세서에서 이용된 "위의(over)", "대해(to)", "사이의(between)" 및 "상의(on)" 라는 용어들은 다른 층들에 대한 하나의 층의 상대적인 위치를 나타낼 수 있다. 다른 층 "위의" 또는 "상의", 또는 다른층에 "대해" 본딩된 하나의 층은 다른 층과 직접 접촉하거나, 또는 하나 이상의 중간 층을 가질 수 있다. 층들 "사이의" 하나의 층은 그러한 층들과 직접 접촉하거나, 또는 하나 이상의 중간 층을 가질 수 있다.
본 설명의 실시예는 층간 박리 및/또는 크랙킹 파손을 초래할 수 있는 스트레스를 감소시키기 위한 챔퍼 코너를 갖는 마이크로전자 다이, 및 그러한 마이크로전자 다이로 형성된 마이크로전자 패키지를 포함한다. 일 실시예에서, 마이크로전자 다이는 마이크로전자 다이의 적어도 2개의 인접한 측면(side)들 사이에서 연장되는 적어도 하나의 평면의 챔퍼를 포함할 수 있다. 다른 실시예에서, 마이크로전자 다이는 마이크로전자 다이의 적어도 2개의 인접한 측면들 사이에서 연장되는 적어도 하나의 곡선의 챔퍼를 포함할 수 있다.
마이크로전자 디바이스의 생성시에, 마이크로전자 다이는 일반적으로 기판 상에 탑재되며, 그것은 마이크로전자 다이와 외부 구성요소 사이의 전기적 통신 경로를 제공한다. 도 1에 도시된 바와 같이, 마이크로전자 패키지(100)는 마이크로프로세서, 칩셋, 그래픽 디바이스, 무선 디바이스, 메모리 디바이스, ASIC(application specific integrated curcuit) 등과 같은 적어도 하나의 마이크로전자 다이(110)를, 복수의 상호접속(120)을 통해, 인터포저(interposer), 마더보드 등과 같은 마이크로전자 기판(130)에 부착함으로써 형성될 수 있다. 상호접속(120)은 마이크로전자 다이(110)의 활성 표면(112) 상의 본드 패드(122)와 마이크로전자 기판(130)의 제1 표면(132) 상의 미러-이미지 본드 패드(mirror-image bond pad)(124) 사이에서, 일반적으로 플립칩 또는 제어된 콜렙스 칩 접속(flip-chip or controlled collapse chip connection)("C4") 구성으로서 알려진 구성으로 연장될 수 있다. 마이크로전자 다이 본드 패드(122)는 마이크로전자 다이(110) 내의 집적 회로(도시되지 않음)와 전기 통신할 수 있다. 마이크로전자 기판 본드 패드(124)는 마이크로전자 기판(130) 내의 (대시 라인에 의해 도시된) 도전 경로(138)와 전기 통신할 수 있다. 도전 경로(138)는 마이크로전자 기판(130) 상의 마이크로전자 다이(110) 그리고/또는 추가적인 외부 구성요소(도시되지 않음) 사이의 전기 통신 경로를 제공할 수 있다.
언더필 재료(140)와 같은 전기 절연 플루어블 재료(electrically-insulating flowable material)가 마이크로전자 다이(110)와 마이크로전자 기판(130) 사이에 배치될 수 있으며, 그것은 상호접속(120)을 실질적으로 캡슐화한다. 언더필 재료(140)는 마이크로전자 다이(110)와 마이크로전자 기판(130) 사이의 열 팽창 미스매칭으로부터 발생될 수 있는 기계적 스트레스 문제를 감소시키는데 이용될 수 있다. 언더필 재료(140)는, 제한적인 것은 아니지만, 마이크로전자 다이(110)의 반대의 후면 표면(114)과 마이크로전자 다이 활성 표면(112) 사이에서 연장되는 도시된 측면들(1162, 1164)과 같은 마이크로전자 다이(110)의 적어도 한 측면을 따른 언더필 재료 디스펜서(도시되지 않음)에 의해 도입될 때 모세관 활동(capillary action)에 의해 마이크로전자 다이(110)와 마이크로전자 기판(130) 사이에서 심지(wicked)가 되도록 충분히 낮은 점성을 갖는 에폭시, 시아노에스터(cyanoester), 실리콘, 실록산(siloxane) 및 페놀릭계 수지(phenolic based resins)를 포함하는 에폭시 재료일 수 있다. 마이크로전자 다이 측면(1161, 1162, 1163, 1164)(도 4 참조)을 지나 연장되는 언더필 재료(140)의 부분은 언더필 재료 필릿(underfill material fillet)(142)으로서 지칭된다. 언더필 재료(140)는 언더필 재료 필릿(142)이 마이크로전자 다이 측면(1161, 1162, 1163, 1164)으로부터 너무 멀리 연장되게 하는 그러한 낮은 점성을 갖지 않아야 하는데, 그것이 언더필 재료(140)의 존재가 해로운 "출입 금지 구역(keep-out-zone)"(도시되지 않음)으로 연장될 수 있기 때문이다. 언더필 재료(140)는 후속하여 경화(cured)(단단해짐(hardened))될 수 있다.
마이크로전자 기판(130)은, 제한적인 것은 아니지만, 액정 폴리머, 에폭시 수지, 비스말레이미드 트리아진 수지(bismaleimide triazine resin), FR4, 폴리이미드 재료 등을 포함하는 임의의 적절한 유전체 재료를 포함할 수 있다. 도전 경로(138)는, 제한적인 것은 아니지만, 구리, 은, 금, 니켈 및 그 합금을 포함하는 임의의 적절한 도전성 재료로 형성될 수 있다. 마이크로전자 기판(130)은 임의의 수의 유전체 층으로 형성될 수 있고, 리지드 코어(rigid core)(도시되지 않음)를 포함할 수 있고, 그 안에 형성되는 능동 및/또는 수동 마이크로전자 디바이스(도시되지 않음)를 포함할 수 있음을 이해해야 한다. 또한, 본 기술 분야의 당업자라면 이해할 수 있듯이, 솔더 레지스트 층(도시되지 않음)이 마이크로전자 기판 제1 표면(132) 상에서 이용될 수 있음을 이해해야 한다. 마이크로전자 기판(130)을 형성하는데 이용된 프로세스들은 본 기술 분야의 당업자에게 잘 알려져 있으며, 간략성 및 간결성을 위해, 본 명세서에서는 기술되거나 도시되지 않을 것이다.
상호접속(120)은, 제한적인 것은 아니지만, 솔더 및 도전성 충진형 에폭시(conductive filled epoxy)를 포함하는 임의의 적절한 재료로 만들어질 수 있다. 솔더 재료는, 제한적인 것은 아니지만, 63% 주석/37% 납 솔더와 같은 납/주석 합금, 또는 순수 주석과 같은 납이 첨가되지 않은 솔더, 또는 주석/비스무트(tin/bismuth), 공정(eutectic) 주석/은, 3원(ternary) 주석/은/구리, 공정 주석/구리, 및 유사한 합금과 같은 높은 주석 함유 합금(예를 들면, 90% 이상의 주석)을 포함하는 임의의 적절한 재료를 포함할 수 있다. 마이크로전자 다이(110)가 솔더로 만들어진 상호접속(120)을 이용하여 마이크로전자 기판(130)에 부착될 때, 솔더는 마이크로전자 다이 본드 패드(122)와 마이크로전자 기판 본드 패드(124) 사이에 솔더를 고정하기 위해 열, 압력 및/또는 음향 에너지에 의해 리플로우된다. 추가적으로, 마이크로전자 다이(110)는, 본 기술 분야의 당업자라면 이해할 수 있듯이, 마이크로전자 기판(130)에 부착되는 구리 필러 기반 플립칩 구성요소일 수 있다.
도 2는 도 1의 라인 2-2를 따른 상면도를 도시한다. 도시된 바와 같이, 마이크로전자 다이(110)는 요소들(1161, 1162, 1163, 1164)로서 도시된 4개의 측면을 가질 수 있고, 각각의 측면은 인접한 측면들과 대략 직각으로 교차하여 코너(160)를 형성할 수 있다. "인접한 측면들" 이라는 용어는 서로에 대해 실질적으로 90도(직각)인 2개의 마이크로전자 다이 측면들을 의미하도록 정의된다.
도 3(도 1의 영역(3)의 클로즈업)에 도시된 바와 같이, 마이크로전자 다이(110)는 마이크로전자 다이 본드 패드(122)를 마이크로전자 다이(110) 내의 집적 회로(도시되지 않음)와 전기적으로 접속하기 위해, 복수의 도전성 트레이스(요소들(1541, 1542)로서 도시됨) 및 도전성 비아(요소들(1561, 1562, 1563)로서 도시됨)를 갖는 복수의 유전체 층(요소들(1521, 1522, 1523)로서 도시됨)을 포함하는 형성(build-up) 층(150)을 포함할 수 있다. 도전성 트레이스(1541, 1542) 및 도전성 비아(1561, 1562, 1563)는, 제한적인 것은 아니지만, 구리, 알루미늄, 은, 금 등 뿐만 아니라 그 합금들을 포함하는 임의의 적절한 도전성 재료로 만들어질 수 있다. 유전체 층(1521, 1522, 1523)은, 제한적인 것은 아니지만, 실리콘 이산화물 및 실리콘 질화물과 같은 층간 유전체 뿐만 아니라, 제한적인 것은 아니지만, 탄소 도핑 유전체, 플루오린 도핑 유전체, 다공성 유전체, 유기 중합 유전체, 실리콘계 중합 유전체 등을 포함하는 낮은 k 및 극단적으로 낮은 k 유전체(유전체 상수가 약 3.6 미만임)를 포함하는 임의의 적절한 유전체 재료일 수 있다.
본 기술 분야의 당업자라면, 마이크로전자 패키지(100)에서의 대부분의 스트레스는 마이크로전자 다이(110)의 코너(160)에서의 비교적 예리한 각도에서 발생됨을 이해해야 한다. 코너(160)("집중 포인트(concentration point)" 라고도 지칭됨)에서의 이들 스트레스는 마이크로전자 다이 측면(1161, 1162, 1163, 1164)이 마이크로전자 다이 코너(160)에 가장 가까운 언더필 재료 필릿(142)으로부터 분리 또는 층간 박리되도록 할 수 있다. 이러한 층간 박리는 일반적으로 도 3에서 음영 영역으로서 도시되며, 도 4에서의 상대적인 위치에서, 그 둘다는 요소(162)로서 라벨링된다. 더욱이, 스트레스는 도 4에 도시된 바와 같이, 언더필 재료 필릿(142)에서 크랙(164)이 또한 발생되도록 할 수 있다. 층간 박리(162) 및/또는 크랙(164)은 마이크로전자 패키지(100)의 파손을 초래할 수 있음을 이해해야 한다.
본 설명의 실시예에서, 스트레스는 마이크로전자 다이의 인접한 측면들 사이에 챔퍼드 코너를 형성함으로써 감소될 수 있다. 도 5 내지 10에 도시된 바와 같이, 챔퍼드 코너(170)는 인접한 마이크로전자 다이 측면들(1161/1162, 1162/1163, 1163/1164, 1164/1161) 사이의 마이크로전자 다이(110)의 부분을 제거함으로써 형성될 수 있고, 마이크로전자 다이(110)는, 전술한 바와 같이, 마이크로전자 기판(130)에 부착되어 마이크로전자 패키지(180)를 형성할 수 있다. 도 5 및 6에 도시된 바와 같이, 챔퍼드 코너(170)는 인접한 마이크로전자 다이 측면들(1161/1162, 1162/1163, 1163/1164, 1164/1161) 각각 사이의 실질적으로 평면의 챔퍼링 측면(172)으로서 형성될 수 있다. 이것은 도 1 내지 4에 도시된 마이크로전자 다이(110)의 4개의 코너(160)가 아닌 8개의 코너가 되도록 하며, 그것은 스트레스를 추가적인 집중 포인트로 분배함으로써, 층간 박리 및 크랙킹의 가능성을 감소시킨다. 물론, 챔퍼드 코너(170)는 인접한 마이크로전자 다이 측면들(1161/1162, 1162/1163, 1163/1164, 1164/1161) 각각 사이의 단일의 챔퍼링 측면으로 제한되지 않으며, 도 7 및 8에 도시된 바와 같이, 챔퍼링 측면(1741, 1742)으로서 도시된 다수의 실질적으로 평면의 챔퍼링 측면을 또한 포함할 수 있고, 그것은 스트레스를 더욱 많은 수의 집중 포인트로 분배한다.
도 9 및 10에 도시된 바와 같은 다른 실시예에서, 챔퍼드 코너(170)는 인접한 마이크로전자 다이 측면들(1161/1162, 1162/1163, 1163/1164, 1164/1161) 각각 사이의 실질적으로 곡선의 또는 아치형의 챔퍼링 측면(176)으로서 형성될 수 있다. 그러한 아치형의 챔퍼링 측면(176)은 특정한 높은 집중 포인트를 제거할 수 있다. 도 10에서의 대시 라인은 제1 마이크로전자 다이 측면(1161), 아치형 챔퍼링 측면(176) 및 제2 마이크로전자 다이 측면(1162) 사이에서 기술됨을 주지해야 한다.
본 설명의 실시예에서, 도 5 내지 10에 도시된 바와 같은 챔퍼드 코너(170)는 싱귤레이션 프로세스(singulation process) 동안에 형성될 수 있고, 여기서 복수의 개별적인 마이크로전자 다이(110)가, 본 기술 분야의 당업자라면 이해할 수 있듯이, 마이크로전자 웨이퍼(도시되지 않음)로부터 절단된다. 일 실시예에서, 자외선 레이저, 초고속 레이저 등과 같은 레이저를 이용하여, 각각의 마이크로전자 다이(110) 상에 챔퍼드 코너(170)를 싱귤레이팅 및 형성할 수 있다. 다른 실시예에서, 챔퍼드 코너(170)는, 기계적 밀링(mechanical milling)에 의한 것, 또는 플라즈마 에칭 또는 엑시머 레이저 프로세스를 포함하고, 마스크(190)(음영 영역)가 도 11에 도시된 바와 같이, 챔퍼드 코너(170)(도 5 내지 10 참조)의 형성 이전에, 마이크로전자 다이 후면 표면(114) 상에서 적절한 패턴으로 형성될 수 있는 마스킹된 프로세서에 의한 것과 같이, 싱귤레이션 이후에 형성될 수 있다. 도 11에 도시된 마스크(190)는 도 5 및 6에 도시된 챔퍼드 코너(170) 형상을 초래할 것임을 주지해야 한다.
챔퍼드 코너는 코너를 완전히 제거할 필요는 없음을 이해해야 한다. 도 12 내지 17에 도시된 바와 같이, 마이크로전자 다이(110)의 부분만이 마이크로전자 다이 활성 표면(예를 들면, 최고 스트레스의 영역)에서 제거되어, 챔퍼드 코너(170)가 마이크로전자 다이 활성 표면(112)으로부터, 2개의 인접한 마이크로전자 다이 측면(마이크로전자 다이 측면(1161, 1162)으로서 도시됨) 사이에서, 마이크로전자 다이 코너(160)로 연장되는 챔퍼링 측면(도 12 내지 14의 요소(182) 및 도 15 내지 17의 요소(184))을 포함하도록 할 수 있다. 도 12(상면도), 도 13(도 12의 영역 A에서의 단면도) 및 도 14(도 12의 영역 A에서의 경사도)에 도시된 바와 같이, 챔퍼드 코너(182)는 실질적으로 평면일 수 있다. 도 15(상면도), 도 16(도 15의 영역 B에서의 단면도) 및 도 17(도 15의 영역 B에서의 경사도)에 도시된 바와 같이, 챔퍼드 코너(184)는 실질적으로 아치형일 수 있다.
도 1 내지 17은 단일의 마이크로전자 다이(110)를 도시하지만, 복수의 마이크로전자 다이가 마이크로전자 기판(130)에 부착될 수 있음을 이해해야 한다.
도 18은 본 설명의 실시예에 따른, 마이크로전자 패키지를 제조하는 프로세스(200)의 흐름도이다. 블록(202)에 개시된 바와 같이, 마이크로전자 웨이퍼 상에 활성 표면 및 반대의 후면 표면을 갖는 마이크로전자 다이가 형성될 수 있다. 블록(204)에 개시된 바와 같이, 마이크로전자 다이는 마이크로전자 다이 활성 표면과 마이크로전자 다이 후면 표면 사이에서 연장되는 적어도 2개의 인접한 측면을 형성하도록 마이크로전자 웨이퍼로부터 절단될 수 있다. 블록(206)에 개시된 바와 같이, 적어도 2개의 인접한 측면 사이의 마이크로전자 다이의 부분이 제거되어, 적어도 하나의 챔퍼링 측면을 포함하는 챔퍼드 코너를 형성할 수 있다. 블록(208)에 개시된 바와 같이, 마이크로전자 다이가, 마이크로전자 다이 활성 표면으로부터 마이크로전자 기판의 제1 표면까지 연장되는 복수의 상호접속을 통해, 마이크로전자 기판에 부착될 수 있다. 블록(210)에 개시된 바와 같이, 언더필 재료가 마이크로전자 다이와 마이크로전자 기판 사이에 배치될 수 있다.
도 19는 본 설명의 하나의 구현에 따른 컴퓨팅 디바이스(300)를 도시한다. 컴퓨팅 디바이스(300)는 보드(302)를 하우징한다. 보드는, 제한적인 것은 아니지만, 프로세서(304), 적어도 하나의 통신 칩(306A, 306B), 휘발성 메모리(308)(예를 들면, DRAM), 비휘발성 메모리(310)(예를 들면, ROM), 플래시 메모리(312), 그래픽 프로세서 또는 CPU(314), 디지털 신호 프로세서(도시되지 않음), 크립토(crypto) 프로세서(도시되지 않음), 칩셋(316), 안테나, 디스플레이(터치스크린 디스플레이), 터치스크린 제어기, 배터리, 오디오 코덱(도시되지 않음), 비디오 코덱(도시되지 않음), 전력 증폭기(AMP), GPS(global positioning system) 디바이스, 나침반, 가속기(도시되지 않음), 자이로스코프(도시되지 않음), 스피커(도시되지 않음), 카메라 및 (하드 디스크 드라이브, CD(compact disk), DVD(digital versatile disk) 등과 같은) 대용량 저장 디바이스(도시되지 않음)를 포함하는 다수의 마이크로전자 구성요소를 포함할 수 있다. 임의의 마이크로전자 구성요소가 보드(302)에 물리적으로 및 전기적으로 연결될 수 있다. 일부 구현들에서, 적어도 하나의 마이크로전자 구성요소가 프로세서(304)의 일부분일 수 있다.
통신 칩은 컴퓨팅 디바이스로의 및 컴퓨팅 디바이스로부터의 데이터의 전송을 위한 무선 통신을 가능하게 한다. "무선" 이라는 용어 및 그 파생어는 비고체 매체를 통한 변조된 전자기 방사를 이용하여 데이터를 통신할 수 있는 회로, 디바이스, 시스템, 방법, 기술, 통신 채널 등을 기술하는데 이용될 수 있다. 그 용어는, 일부 실시예에서는 그렇지 않을 수도 있지만, 관련된 디바이스가 어떠한 유선도 포함하지 않음을 나타내지 않는다. 통신 칩은, 제한적인 것은 아니지만, Wi-Fi(IEEE 802.11 패밀리), WiMAX(IEEE 802.16 패밀리), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, 블루투스, 그 파생물을 포함하는 임의의 다수의 무선 표준 또는 프로토콜 뿐만 아니라, 3G, 4G, 5G 및 그 이상으로서 지정되는 임의의 다른 무선 프로토콜을 구현할 수 있다. 컴퓨팅 디바이스는 복수의 통신 칩을 포함할 수 있다. 예컨대, 제1 통신 칩은 Wi-Fi 및 블루투스와 같은 단거리 무선 통신에 전용될 수 있고, 제2 통신 칩은 GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO 등과 같은 장거리 무선 통신에 전용될 수 있다.
"프로세서" 라는 용어는 레지스터 및/또는 메모리로부터의 전자 데이터를 처리하여, 그 전자 데이터를 레지스터 및/또는 메모리에 저장될 수 있는 다른 전자 데이터로 변환하는 임의의 디바이스 또는 디바이스의 부분을 지칭할 수 있다.
컴퓨팅 디바이스(300) 내의 임의의 마이크로전자 구성요소는 전술한 바와 같은 챔퍼드 코너를 갖는 마이크로전자 다이를 포함할 수 있다.
다양한 구현에서, 컴퓨팅 디바이스는 랩탑, 넷북, 노트북, 울트라북, 스마트폰, 태블릿, PDA(personal digital assistant), 울트라 모바일 PC, 모바일 전화, 데스크탑 컴퓨터, 서버, 프린터, 스캐너, 모니터, 셋탑 박스, 엔터테인먼트 제어 유닛, 디지털 카메라, 휴대용 음악 플레이어 또는 디지털 비디오 레코더일 수 있다. 다른 구현에서, 컴퓨팅 디바이스는 데이터를 처리하는 임의의 다른 전자 디바이스일 수 있다.
본 설명의 청구 대상은 도 1 내지 19에 도시된 특정 응용들로 제한될 필요는 없음을 이해해야 한다. 본 기술 분야의 당업자라면 이해할 수 있듯이, 청구 대상은 다른 마이크로전자 디바이스 및 어셈블리 응용에 적용될 수 있다.
이하의 예들은 다른 실시예와 관련되며, 여기서 예 1은 활성 표면, 반대의 후면 표면 및 적어도 2개의 인접한 측면들을 갖는 마이크로전자 다이 - 인접한 측면들 각각은 마이크로전자 다이 활성 표면과 마이크로전자 다이 후면 표면 사이에서 연장됨 - 를 포함하고, 마이크로전자 다이는 적어도 2개의 인접한 측면들 사이에서 연장되는 적어도 하나의 챔퍼링 측면을 포함하는 챔퍼드 코너를 포함하는, 마이크로전자 디바이스이다.
예 2에서, 예 1의 청구 대상은, 적어도 하나의 챔퍼링 측면이 마이크로전자 다이 활성 표면과 마이크로전자 다이 후면 표면 사이에서 연장되는 것을 선택적으로 포함할 수 있다.
예 3에서, 예 1의 청구 대상은, 적어도 하나의 챔퍼링 측면이 마이크로전자 다이 활성 표면과 마이크로전자 다이의 코너 사이에서 연장되는 것을 선택적으로 포함할 수 있다.
예 4에서, 예 1 내지 예 3 중 임의의 것의 청구 대상은, 적어도 하나의 챔퍼링 측면이 적어도 2개의 인접한 측면들 사이에서 연장되는 실질적으로 평면의 측면을 포함하는 것을 선택적으로 포함할 수 있다.
예 5에서, 예 1 내지 예 3 중 임의의 것의 청구 대상은, 적어도 하나의 챔퍼링 측면이 적어도 2개의 인접한 측면들 사이에서 연장되는 복수의 실질적으로 평면의 측면들을 포함하는 것을 선택적으로 포함할 수 있다.
예 6에서, 예 1 내지 예 3 중 임의의 것의 청구 대상은, 적어도 하나의 챔퍼링 측면이 적어도 2개의 인접한 측면들 사이에서 연장되는 아치형 측면을 포함하는 것을 선택적으로 포함할 수 있다.
예 7에서, 예 1 내지 예 3 중 임의의 것의 청구 대상은, 마이크로전자 기판을 포함하고, 마이크로전자 다이가 마이크로전자 기판에 전기적으로 부착되는 것을 선택적으로 포함할 수 있다.
예 8에서, 예 7의 청구 대상은, 마이크로전자 다이가 마이크로전자 다이 활성 표면과 마이크로전자 기판의 제1 표면 사이에서 연장되는 복수의 상호접속을 통해 마이크로전자 기판에 전기적으로 부착되는 것을 선택적으로 포함할 수 있다.
예 9에서, 예 7의 청구 대상은, 언더필 재료가 마이크로전자 다이와 마이크로전자 기판 사이에 배치되는 것을 선택적으로 포함할 수 있다.
이하의 예들은 다른 실시예와 관련되며, 여기서 예 10은 활성 표면, 반대의 후면 표면 및 적어도 2개의 인접한 측면들을 갖는 마이크로전자 다이를 형성 - 인접한 측면들 각각은 마이크로전자 다이 활성 표면과 마이크로전자 다이 후면 표면 사이에서 연장됨 - 하고, 적어도 2개의 인접한 측면들 사이의 마이크로전자 다이의 부분을 제거하여, 적어도 2개의 인접한 측면들 사이에서 연장되는 적어도 하나의 챔퍼링 측면을 포함하는 챔퍼드 코너를 형성하는 것을 포함하는, 마이크로전자 디바이스 제조 방법이다.
예 11에서, 예 10의 청구 대상은, 적어도 하나의 챔퍼링 측면이 마이크로전자 다이 활성 표면과 마이크로전자 다이 후면 표면 사이에서 연장되는 것을 선택적으로 포함할 수 있다.
예 12에서, 예 10의 청구 대상은, 적어도 하나의 챔퍼링 측면이 마이크로전자 다이 활성 표면과 마이크로전자 다이의 코너 사이에서 연장되는 것을 선택적으로 포함할 수 있다.
예 13에서, 예 10 내지 예 12 중 임의의 것의 청구 대상은, 적어도 2개의 인접한 측면들 사이의 마이크로전자 다이의 부분을 제거하여 챔퍼드 코너를 형성하는 것이, 적어도 2개의 인접한 측면들 사이의 마이크로전자 다이의 부분을 제거하여 적어도 2개의 인접한 측면들 사이에서 연장되는 실질적으로 평면의 챔퍼링 측면을 형성하는 것을 포함하는 것을 선택적으로 포함할 수 있다.
예 14에서, 예 10 내지 예 12 중 임의의 것의 청구 대상은, 적어도 2개의 인접한 측면들 사이의 마이크로전자 다이의 부분을 제거하여 챔퍼드 코너를 형성하는 것이, 적어도 2개의 인접한 측면들 사이의 마이크로전자 다이의 부분을 제거하여 적어도 2개의 인접한 측면들 사이에서 연장되는 복수의 실질적으로 평면의 챔퍼링 측면을 형성하는 것을 포함하는 것을 선택적으로 포함할 수 있다.
예 15에서, 예 10 내지 예 12 중 임의의 것의 청구 대상은, 적어도 2개의 인접한 측면들 사이의 마이크로전자 다이의 부분을 제거하여 챔퍼드 코너를 형성하는 것이, 적어도 2개의 인접한 측면들 사이의 마이크로전자 다이의 부분을 제거하여 적어도 2개의 인접한 측면들 사이에서 연장되는 아치형 측면을 형성하는 것을 포함하는 것을 선택적으로 포함할 수 있다.
예 16에서, 예 10 내지 예 12 중 임의의 것의 청구 대상은, 마이크로전자 기판을 형성하고, 마이크로전자 다이를 마이크로전자 기판에 전기적으로 부착하는 것을 선택적으로 포함할 수 있다.
예 17에서, 예 16의 청구 대상은, 마이크로전자 다이를 마이크로전자 기판에 전기적으로 부착하는 것이, 마이크로전자 다이 활성 표면과 마이크로전자 기판의 제1 표면 사이에서 연장되는 복수의 상호접속을 통해 마이크로전자 다이를 마이크로전자 기판에 전기적으로 부착하는 것을 포함하는 것을 선택적으로 포함할 수 있다.
예 18에서, 예 16의 청구 대상은, 마이크로전자 다이와 마이크로전자 기판 사이에 언더필 재료를 배치하는 것을 선택적으로 포함할 수 있다.
예 19에서, 예 10의 청구 대상은, 마이크로전자 다이를 형성하는 것이, 마이크로전자 웨이퍼 상에 마이크로전자 다이를 형성하고, 마이크로전자 웨이퍼로부터 마이크로전자 다이를 절단하여 적어도 2개의 인접한 측면들을 형성하는 것을 포함하고, 적어도 2개의 인접한 측면들 사이의 마이크로전자 다이의 부분을 제거하여 챔퍼드 코너를 형성하는 것이, 마이크로전자 웨이퍼로부터 마이크로전자 다이를 절단하는 동안에 발생되는 것을 선택적으로 포함할 수 있다.
예 20에서, 예 10의 청구 대상은, 마이크로전자 다이를 형성하는 것이, 마이크로전자 웨이퍼 상에 마이크로전자 다이를 형성하고, 마이크로전자 웨이퍼로부터 마이크로전자 다이를 절단하여 적어도 2개의 인접한 측면들을 형성하는 것을 포함하고, 적어도 2개의 인접한 측면들 사이의 마이크로전자 다이의 부분을 제거하여 챔퍼드 코너를 형성하는 것이, 마이크로전자 웨이퍼로부터 마이크로전자 다이를 절단한 이후에 발생되는 것을 선택적으로 포함할 수 있다.
이하의 예들은 다른 실시예와 관련되며, 여기서 예 21은 보드, 및 보드에 부착된 마이크로전자 패키지를 포함하고, 마이크로전자 패키지는 활성 표면, 반대의 후면 표면 및 적어도 2개의 인접한 측면들을 갖는 마이크로전자 다이 - 인접한 측면들 각각은 마이크로전자 다이 활성 표면과 마이크로전자 다이 후면 표면 사이에서 연장됨 - 를 포함하고, 마이크로전자 다이는 적어도 2개의 인접한 측면들 사이에서 연장되는 적어도 하나의 챔퍼링 측면을 포함하는 챔퍼드 코너를 포함하는, 전자 시스템이다.
예 22에서, 예 21의 청구 대상은, 적어도 하나의 챔퍼링 측면이 마이크로전자 다이 활성 표면과 마이크로전자 다이 후면 표면 사이에서 연장되는 것을 선택적으로 포함할 수 있다.
예 23에서, 예 21의 청구 대상은, 적어도 하나의 챔퍼링 측면이 마이크로전자 다이 활성 표면과 마이크로전자 다이의 코너 사이에서 연장되는 것을 선택적으로 포함할 수 있다.
예 24에서, 예 21 내지 예 23 중 임의의 것의 청구 대상은, 적어도 하나의 챔퍼링 측면이 적어도 2개의 인접한 측면들 사이에서 연장되는 실질적으로 평면의 측면을 포함하는 것을 선택적으로 포함할 수 있다.
예 25에서, 예 21 내지 예 23 중 임의의 것의 청구 대상은, 적어도 하나의 챔퍼링 측면이 적어도 2개의 인접한 측면들 사이에서 연장되는 복수의 실질적으로 평면의 측면들을 포함하는 것을 선택적으로 포함할 수 있다.
예 26에서, 예 21 내지 예 23 중 임의의 것의 청구 대상은, 적어도 하나의 챔퍼링 측면이 적어도 2개의 인접한 측면들 사이에서 연장되는 아치형 측면을 포함하는 것을 선택적으로 포함할 수 있다.
예 27에서, 예 21 내지 예 23 중 임의의 것의 청구 대상은, 마이크로전자 기판을 포함하고, 마이크로전자 다이가 마이크로전자 기판에 전기적으로 부착되는 것을 선택적으로 포함할 수 있다.
예 28에서, 예 27의 청구 대상은, 마이크로전자 다이가 마이크로전자 다이 활성 표면과 마이크로전자 기판의 제1 표면 사이에서 연장되는 복수의 상호접속을 통해 마이크로전자 기판에 전기적으로 부착되는 것을 선택적으로 포함할 수 있다.
예 29에서, 예 27의 청구 대상은, 언더필 재료가 마이크로전자 다이와 마이크로전자 기판 사이에 배치되는 것을 선택적으로 포함할 수 있다.
본 설명의 상세한 실시예가 기술되었지만, 본 설명의 사상 또는 영역을 벗어나지 않고서도 본 설명의 많은 명백한 변형들이 가능하므로, 첨부된 청구항에 의해 정의된 본 설명은 위의 설명에서 개시된 특정한 세부사항에 의해 제한되지 않음을 이해해야 한다.

Claims (36)

  1. 활성 표면, 반대의 후면 표면 및 적어도 2개의 인접한 측면(sides)을 갖는 마이크로전자 다이 - 상기 인접한 측면 각각은 상기 마이크로전자 다이 활성 표면과 상기 마이크로전자 다이 후면 표면 사이에서 연장함 - 를 포함하고,
    상기 마이크로전자 다이는 상기 적어도 2개의 인접한 측면 사이에서 연장하는 적어도 하나의 챔퍼링 측면을 포함하는 챔퍼드 코너(chamfered corner)를 포함하고,
    상기 마이크로전자 다이는, 복수의 유전체 층 사이의 복수의 도전성 트레이스 및 상기 복수의 유전체 층을 통해 상기 복수의 도전성 트레이스 사이에서 연장하는 복수의 도전성 비아를 가지는 상기 복수의 유전체 층을 포함하는 형성 층(build-up layer)을 포함하고,
    상기 적어도 하나의 챔퍼링 측면은 상기 형성 층을 통해 상기 마이크로전자 다이 활성 표면과 상기 마이크로전자 다이 후면 표면 사이에서 연장하는
    마이크로전자 디바이스.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 적어도 하나의 챔퍼링 측면은 상기 적어도 2개의 인접한 측면 사이에서 연장하는 평면인 측면을 포함하는
    마이크로전자 디바이스.
  5. 제1항에 있어서,
    상기 적어도 하나의 챔퍼링 측면은 상기 적어도 2개의 인접한 측면 사이에서 연장하는 복수 개의 평면인 측면을 포함하는
    마이크로전자 디바이스.
  6. 제1항에 있어서,
    상기 적어도 하나의 챔퍼링 측면은 상기 적어도 2개의 인접한 측면 사이에서 연장하는 아치형 측면을 포함하는
    마이크로전자 디바이스.
  7. 제1항에 있어서,
    마이크로전자 기판을 더 포함하되, 상기 마이크로전자 다이는 상기 마이크로전자 기판에 전기적으로 부착되는
    마이크로전자 디바이스.
  8. 제7항에 있어서,
    언더필 재료가 상기 마이크로전자 다이와 상기 마이크로전자 기판 사이에 배치되는
    마이크로전자 디바이스.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 보드와,
    상기 보드에 부착된 마이크로전자 패키지를 포함하되,
    상기 마이크로전자 패키지는,
    활성 표면, 반대의 후면 표면 및 적어도 2개의 인접한 측면을 갖는 마이크로전자 다이 - 상기 인접한 측면 각각은 상기 마이크로전자 다이 활성 표면과 상기 마이크로전자 다이 후면 표면 사이에서 연장함 - 를 포함하고,
    상기 마이크로전자 다이는 상기 적어도 2개의 인접한 측면 사이에서 연장하는 적어도 하나의 챔퍼링 측면을 포함하는 챔퍼드 코너를 포함하고,
    상기 마이크로전자 다이는, 복수의 유전체 층 사이의 복수의 도전성 트레이스 및 상기 복수의 유전체 층을 통과하여 상기 복수의 도전성 트레이스 사이에서 연장하는 복수의 도전성 비아를 가지는 상기 복수의 유전체 층을 포함하는 형성 층을 포함하고,
    상기 적어도 하나의 챔퍼링 측면은 상기 형성 층을 통해 상기 마이크로전자 다이 활성 표면과 상기 마이크로전자 다이 후면 표면 사이에서 연장하는
    전자 시스템.
  18. 삭제
  19. 삭제
  20. 제17항에 있어서,
    상기 마이크로전자 다이의 상기 적어도 하나의 챔퍼링 측면은 상기 적어도 2개의 인접한 측면 사이에서 연장하는 평면인 측면을 포함하는
    전자 시스템.
  21. 제17항에 있어서,
    상기 마이크로전자 다이의 상기 적어도 하나의 챔퍼링 측면은 상기 적어도 2개의 인접한 측면 사이에서 연장하는 복수 개의 평면인 측면을 포함하는
    전자 시스템.
  22. 제17항에 있어서,
    상기 마이크로전자 다이의 상기 적어도 하나의 챔퍼링 측면은 상기 적어도 2개의 인접한 측면 사이에서 연장하는 아치형 측면을 포함하는
    전자 시스템.
  23. 제17항에 있어서,
    상기 마이크로전자 패키지는 마이크로전자 기판을 더 포함하고, 상기 마이크로전자 다이는 상기 마이크로전자 기판에 전기적으로 부착되는
    전자 시스템.
  24. 제23항에 있어서,
    언더필 재료가 상기 마이크로전자 다이와 상기 마이크로전자 기판 사이에 배치되는
    전자 시스템.
  25. 활성 표면, 반대의 후면 표면 및 적어도 2개의 인접한 측면(sides)을 갖는 마이크로전자 다이 - 상기 인접한 측면 각각은 상기 마이크로전자 다이 활성 표면과 상기 마이크로전자 다이 후면 표면 사이에서 연장함 - 를 포함하고,
    상기 마이크로전자 다이는 상기 적어도 2개의 인접한 측면 사이에서 연장하는 적어도 하나의 챔퍼링 측면을 포함하는 챔퍼드 코너(chamfered corner)를 포함하고,
    상기 마이크로전자 다이는, 복수의 유전체 층 사이의 복수의 도전성 트레이스 및 상기 복수의 유전체 층을 통해 상기 복수의 도전성 트레이스 사이에서 연장하는 복수의 도전성 비아를 가지는 상기 복수의 유전체 층을 포함하는 형성 층을 포함하고,
    상기 적어도 하나의 챔퍼링 측면은 상기 형성 층을 통해 상기 마이크로전자 다이 활성 표면과 상기 마이크로전자 다이 코너 사이에서 연장하는
    마이크로전자 디바이스.
  26. 제25항에 있어서,
    상기 적어도 하나의 챔퍼링 측면은 상기 적어도 2개의 인접한 측면 사이에서 연장하는 평면인 측면을 포함하는
    마이크로전자 디바이스.
  27. 제25항에 있어서,
    상기 적어도 하나의 챔퍼링 측면은 상기 적어도 2개의 인접한 측면 사이에서 연장하는 복수 개의 평면인 측면을 포함하는
    마이크로전자 디바이스.
  28. 제25항에 있어서,
    상기 적어도 하나의 챔퍼링 측면은 상기 적어도 2개의 인접한 측면 사이에서 연장하는 아치형 측면을 포함하는
    마이크로전자 디바이스.
  29. 제25항에 있어서,
    마이크로전자 기판을 더 포함하되, 상기 마이크로전자 다이는 상기 마이크로전자 기판에 전기적으로 부착되는
    마이크로전자 디바이스.
  30. 제29항에 있어서,
    언더필 재료가 상기 마이크로전자 다이와 상기 마이크로전자 기판 사이에 배치되는
    마이크로전자 디바이스.
  31. 보드와,
    상기 보드에 부착된 마이크로전자 패키지를 포함하되,
    상기 마이크로전자 패키지는,
    활성 표면, 반대의 후면 표면 및 적어도 2개의 인접한 측면을 갖는 마이크로전자 다이 - 상기 인접한 측면 각각은 상기 마이크로전자 다이 활성 표면과 상기 마이크로전자 다이 후면 표면 사이에서 연장함 - 를 포함하고,
    상기 마이크로전자 다이는 상기 적어도 2개의 인접한 측면 사이에서 연장하는 적어도 하나의 챔퍼링 측면을 포함하는 챔퍼드 코너를 포함하고,
    상기 마이크로전자 다이는, 복수의 유전체 층 사이의 복수의 도전성 트레이스 및 상기 복수의 유전체 층을 통해 상기 복수의 도전성 트레이스 사이에서 연장하는 복수의 도전성 비아를 가지는 상기 복수의 유전체 층을 포함하는 형성 층을 포함하고,
    상기 적어도 하나의 챔퍼링 측면은 상기 형성 층을 통해 상기 마이크로전자 다이 활성 표면과 상기 마이크로전자 다이 코너 사이에서 연장하는
    전자 시스템.
  32. 제31항에 있어서,
    상기 마이크로전자 다이의 상기 적어도 하나의 챔퍼링 측면은 상기 적어도 2개의 인접한 측면 사이에서 연장하는 평면인 측면을 포함하는
    전자 시스템.
  33. 제31항에 있어서,
    상기 마이크로전자 다이의 상기 적어도 하나의 챔퍼링 측면은 상기 적어도 2개의 인접한 측면 사이에서 연장하는 복수 개의 평면인 측면을 포함하는
    전자 시스템.
  34. 제31항에 있어서,
    상기 마이크로전자 다이의 상기 적어도 하나의 챔퍼링 측면은 상기 적어도 2개의 인접한 측면 사이에서 연장하는 아치형 측면을 포함하는
    전자 시스템.
  35. 제31항에 있어서,
    상기 마이크로전자 패키지는 마이크로전자 기판을 더 포함하고, 상기 마이크로전자 다이는 상기 마이크로전자 기판에 전기적으로 부착되는
    전자 시스템.
  36. 제35항에 있어서,
    언더필 재료가 상기 마이크로전자 다이와 상기 마이크로전자 기판 사이에 배치되는
    전자 시스템.
KR1020160002655A 2015-02-10 2016-01-08 챔퍼드 코너를 갖는 마이크로전자 다이 KR101782348B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/618,647 2015-02-10
US14/618,647 US9508660B2 (en) 2015-02-10 2015-02-10 Microelectronic die having chamfered corners

Publications (2)

Publication Number Publication Date
KR20160098034A KR20160098034A (ko) 2016-08-18
KR101782348B1 true KR101782348B1 (ko) 2017-09-27

Family

ID=56498560

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160002655A KR101782348B1 (ko) 2015-02-10 2016-01-08 챔퍼드 코너를 갖는 마이크로전자 다이

Country Status (5)

Country Link
US (1) US9508660B2 (ko)
KR (1) KR101782348B1 (ko)
CN (1) CN105858589A (ko)
DE (1) DE102016100160A1 (ko)
TW (1) TWI623973B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI669789B (zh) * 2016-04-25 2019-08-21 矽品精密工業股份有限公司 電子封裝件
US10204893B2 (en) 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
CN108206161B (zh) * 2016-12-20 2020-06-02 晟碟半导体（上海）有限公司 包含角部凹陷的半导体装置
US10879212B2 (en) 2017-05-11 2020-12-29 Invensas Bonding Technologies, Inc. Processed stacked dies
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
US11158606B2 (en) 2018-07-06 2021-10-26 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
CN109166844A (zh) * 2018-08-28 2019-01-08 安徽星宇生产力促进中心有限公司 一种微电子管芯
US11296044B2 (en) 2018-08-29 2022-04-05 Invensas Bonding Technologies, Inc. Bond enhancement structure in microelectronics for trapping contaminants during direct-bonding processes
CN113330557A (zh) 2019-01-14 2021-08-31 伊文萨思粘合技术公司 键合结构
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US11557559B2 (en) * 2021-02-26 2023-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure
US11574861B2 (en) * 2021-03-25 2023-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package
US20220361338A1 (en) * 2021-05-07 2022-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package with stress reduction design and method for forming the same
US20220406752A1 (en) * 2021-06-17 2022-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor die with tapered sidewall in package and fabricating method thereof
WO2023090137A1 (ja) * 2021-11-16 2023-05-25 ローム株式会社 半導体素子および半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100078769A1 (en) * 2008-09-23 2010-04-01 Texas Instruments Incorporated Environmental die seal enhancement for wafer level chip scale packages
US20110227201A1 (en) * 2010-03-22 2011-09-22 Too Seah S Semiconductor chip with a rounded corner

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006294688A (ja) * 2005-04-06 2006-10-26 Toshiba Corp 半導体装置およびその製造方法
US8624346B2 (en) * 2005-10-11 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Exclusion zone for stress-sensitive circuit design
JP2009182155A (ja) * 2008-01-30 2009-08-13 Nec Corp Ｌｓｉパッケージ及びｌｓｉパッケージ搭載型の電子部品
JP2010251625A (ja) * 2009-04-20 2010-11-04 Renesas Electronics Corp 半導体装置、及び半導体装置の製造方法
JP2010272811A (ja) * 2009-05-25 2010-12-02 Fdk Module System Technology Corp 半導体装置
JP2011243612A (ja) * 2010-05-14 2011-12-01 Sony Corp 半導体装置及びその製造方法並びに電子機器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100078769A1 (en) * 2008-09-23 2010-04-01 Texas Instruments Incorporated Environmental die seal enhancement for wafer level chip scale packages
US20110227201A1 (en) * 2010-03-22 2011-09-22 Too Seah S Semiconductor chip with a rounded corner

Also Published As

Publication number Publication date
TW201640576A (zh) 2016-11-16
DE102016100160A1 (de) 2016-08-11
TWI623973B (zh) 2018-05-11
US20160233175A1 (en) 2016-08-11
CN105858589A (zh) 2016-08-17
US9508660B2 (en) 2016-11-29
KR20160098034A (ko) 2016-08-18

Similar Documents

Publication Publication Date Title
KR101782348B1 (ko) 챔퍼드 코너를 갖는 마이크로전자 다이
US11302599B2 (en) Heat dissipation device having a thermally conductive structure and a thermal isolation structure in the thermally conductive structure
KR102505189B1 (ko) 다층 패키지
US20210193552A1 (en) Thermally conductive slugs/active dies to improve cooling of stacked bottom dies
US20210125896A1 (en) Filled liquid metal thermal interface materials
US20190385933A1 (en) Thermal management solutions for stacked integrated circuit devices
US20190385931A1 (en) Thermal management solutions for stacked integrated circuit devices
US11482472B2 (en) Thermal management solutions for stacked integrated circuit devices
US20210193548A1 (en) Stim/liquid metal filled laser drill trench to improve cooling of stacked bottom die
WO2019212680A1 (en) Thermal management solutions for stacked integrated circuit devices using unidirectional heat transfer devices
WO2022231712A1 (en) An electronic substrate having an embedded etch stop to control cavity depth in glass layers therein
US11749585B2 (en) High thermal conductivity, high modulus structure within a mold material layer of an integrated circuit package
US20210249326A1 (en) Heat dissipation devices having thermal interface material containment structures
US11482471B2 (en) Thermal management solutions for integrated circuit packages
US20220384306A1 (en) Thermal interface structure for integrated circuit device assemblies
CN115842005A (zh) 包括焊料和非焊料互连的微电子组件
US11621208B2 (en) Thermal management solutions that reduce inductive coupling between stacked integrated circuit devices
US20210104484A1 (en) Backside metallization (bsm) on stacked die packages and external silicon at wafer level, singulated die level, or stacked dies level
KR20220123217A (ko) 집적 회로 디바이스들을 위한 금속화 층들에서의 스킵 레벨 비아들
US20200027811A1 (en) Thermal management solutions that reduce inductive coupling between stacked integrated circuit devices
US20230197547A1 (en) Edge-aligned template structure for integrated circuit packages
US20230197546A1 (en) Edge-aligned template structure for integrated circuit packages
US20230387074A1 (en) Integrated circuit assemblies having interconnection bridges spanning reticle boundary / dicing streets of monolithic structures therein
NL2029424B1 (en) Universal electrically inactive devices for integrated circuit packages
US20230125822A1 (en) Immersion cooling for integrated circuit devices

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant