DE102016100160A1 - Mikroelektronische Nacktchips mit abgeschrägten Ecken - Google Patents

Mikroelektronische Nacktchips mit abgeschrägten Ecken Download PDF

Info

Publication number
DE102016100160A1
DE102016100160A1 DE102016100160.0A DE102016100160A DE102016100160A1 DE 102016100160 A1 DE102016100160 A1 DE 102016100160A1 DE 102016100160 A DE102016100160 A DE 102016100160A DE 102016100160 A1 DE102016100160 A1 DE 102016100160A1
Authority
DE
Germany
Prior art keywords
microelectronic
microelectronic die
adjacent sides
die
active surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102016100160.0A
Other languages
English (en)
Inventor
Manish Dubey
Emre Armagan
Rajendra C. Dias
Lars D. Skoglund
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE102016100160A1 publication Critical patent/DE102016100160A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Ein mikroelektronischer Nacktchip kann mit abgeschrägten Ecken ausgebildet werden, um Belastungen zu reduzieren, die zu Delaminierungs- und/oder Rissbildungsfehlern führen kann, wenn ein solcher mikroelektronischer Nacktchip in ein mikroelektronisches Gehäuse eingebaut wird. In einer Ausführungsform kann ein mikroelektronischer Nacktchip zumindest eine im Wesentlichen planare Abschrägungsseite umfassen, die sich zwischen zumindest zwei benachbarten Seiten eines mikroelektronischen Nacktchips erstreckt. In einer weiteren Ausführungsform kann ein mikroelektronischer Nacktchip zumindest eine im Wesentlichen gebogene oder gekrümmte Abschrägungsseite umfassen, die sich zwischen zumindest zwei benachbarten Seiten eines mikroelektronischen Nacktchips erstreckt.

Description

  • FACHGEBIET
  • Ausführungsformen der vorliegenden Beschreibung betreffen im Allgemeinen das Gebiet der Herstellung mikroelektronischer Vorrichtungen und insbesondere die Verwendung mikroelektronischer Nacktchips mit zumindest einer abgeschrägten Ecke, um Delaminierungsfehler zu reduzieren.
  • HINTERGRUND
  • Die Mikroelektronikindustrie strebt stetig danach, noch schnellere und kleinere mikroelektronische Gehäuse zur Verwendung in diversen elektronischen Produkten herzustellen, darunter, ohne auf diese beschränkt zu sein, tragbare Produkte, wie z.B. tragbare Computer, Digitalkameras, elektronische Tablets, Mobiltelefone und dergleichen. Manche dieser elektronischen Produkte, wie z.B. elektronische Tablets und Mobiltelefone, weisen eine relativ kurze Lebenserwartung auf, nämlich etwa drei Jahre, weshalb die Zuverlässigkeitsanforderungen an die in diesen elektronischen Produkten verwendeten mikroelektronischen Gehäusen zurückgegangen sind. Elektronische Produkte unter Verwendung von mikroelektronischen Hochleistungsgehäusen mit einer geschätzten Gesamtlebensdauer von etwa 5 bis 7 Jahren erfordern nach wie vor eine gute Zuverlässigkeitsleistung.
  • Zuverlässigkeitsbedingte Fehler in diesen mikroelektronischen Hochleistungsgehäusen gehen in erster Linie auf die Delaminierung von Zwischenschichtdielektrika und auf Rundungsbrüche zurück. Solche Fehler haben sich durch die Verwendung von Low-k- und Ultra-low-k-Zwischenschichtdielektrikumsmaterialien bei der Herstellung dieser mikroelektronischen Gehäuse zur Reduktion ihrer Größe verschärft. Daher besteht ein Bedarf an der Entwicklung von Gehäuseauslegungen, die solche Zuverlässigkeitsfehler reduzieren.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Der Gegenstand der vorliegenden Offenbarung ist im abschließenden Teil der Patentschrift konkret hervorgehoben und ausdrücklich beansprucht. Die vorangegangenen sowie weitere Merkmale der vorliegenden Offenbarung erschließen sich umfassender aus der nachstehenden Beschreibung und den angehängten Patentansprüchen unter Berücksichtigung in Verbindung mit den beigeschlossenen Zeichnungen. Es versteht sich, dass die beigeschlossenen Zeichnungen nur mehrere Ausführungsformen gemäß der vorliegenden Offenbarung darstellen und daher nicht als deren Schutzumfang einschränkend zu erachten sind. Die Offenbarung wird durch die Verwendung der beigeschlossenen Zeichnungen mit zusätzlicher Spezifität und detailgenauer beschrieben, sodass die Vorteile der vorliegenden Offenbarung leichter zu ermitteln sind, wobei:
  • 1 eine seitliche Querschnittsansicht eines mit einem mikroelektronischen Substrat verbundenen mikroelektronischen Nacktchips ist, wie auf dem Gebiet der Erfindung bekannt.
  • 2 eine Draufsicht entlang der Linie 2-2 aus 1 ist, wie auf dem Gebiet der Erfindung bekannt.
  • 3 eine seitliche Querschnittsansicht des Details 3 aus 1 ist, wie auf dem Gebiet der Erfindung bekannt.
  • 4 eine Draufsicht auf Detail 4 aus 2 ist, wie auf dem Gebiet der Erfindung bekannt.
  • 5 eine Draufsicht auf ein mikroelektronisches Gehäuse, das einen mit einem mikroelektronischen Substrat verbundenen mikroelektronischen Nacktchip mit abgeschrägten Ecken umfasst, gemäß einer Ausführungsform der vorliegenden Beschreibung ist.
  • 6 eine Draufsicht auf Detail 6 aus 5 gemäß einer Ausführungsform der vorliegenden Beschreibung ist.
  • 7 eine Draufsicht auf ein mikroelektronisches Gehäuse, das einen mit einem mikroelektronischen Substrat verbundenen mikroelektronischen Nacktchip mit abgeschrägten Ecken umfasst, gemäß einer weiteren Ausführungsform der vorliegenden Beschreibung ist.
  • 8 eine Draufsicht auf Detail 8 aus 7 gemäß einer weiteren Ausführungsform der vorliegenden Beschreibung ist.
  • 9 eine Draufsicht auf ein mikroelektronisches Gehäuse, das einen mit einem mikroelektronischen Substrat verbundenen mikroelektronischen Nacktchip mit abgeschrägten Ecken umfasst, gemäß noch einer weiteren Ausführungsform der vorliegenden Beschreibung ist.
  • 10 eine Draufsicht auf Detail 10 aus 9 gemäß noch einer weiteren Ausführungsform der vorliegenden Beschreibung ist.
  • 11 eine Draufsicht auf einen mikroelektronischen Nacktchip mit einer Maskenstrukturierung auf einer seiner rückwärtigen Oberflächen gemäß wieder einer weiteren Ausführungsform der vorliegenden Beschreibung ist.
  • die 12 bis 14 eine Draufsicht, eine Querschnittsansicht bzw. eine Schrägansicht eines mikroelektronischen Nacktchips mit abgeschrägten Ecken, die sich von einer aktiven Oberfläche des mikroelektronischen Nacktchips aus erstrecken, ohne die Ecke des mikroelektronischen Nacktchips gänzlich zu entfernen, gemäß einer Ausführungsform der vorliegenden Beschreibung sind.
  • die 15 bis 17 eine Draufsicht, eine Querschnittsansicht bzw. eine Schrägansicht eines mikroelektronischen Nacktchips mit abgeschrägten Ecken, die sich von einer aktiven Oberfläche des mikroelektronischen Nacktchips aus erstrecken, ohne die Ecke des mikroelektronischen Nacktchips gänzlich zu entfernen, gemäß einer weiteren Ausführungsform der vorliegenden Beschreibung sind.
  • 18 ein Flussbild der Herstellung eines mikroelektronischen Gehäuses gemäß einer Ausführungsform der vorliegenden Beschreibung ist.
  • 19 eine Rechnervorrichtung gemäß einer Implementierung der vorliegenden Beschreibung zeigt.
  • BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
  • In der folgenden nachstehenden Beschreibung wird auf die beigeschlossenen Zeichnungen Bezug genommen, die auf dem Wege der Veranschaulichung konkrete Ausführungsformen zeigen, in denen der beanspruchte Gegenstand angewandt werden kann. Diese Ausführungsformen sind ausreichend detailgenau beschrieben, um Fachleuten die Möglichkeit zu geben, den Gegenstand anzuwenden. Es versteht sich, dass die diversen Ausführungsformen zwar unterschiedlich sind, einander aber nicht zwangsläufig gegenseitig ausschließen. Beispielsweise kann ein bestimmtes Merkmal, eine bestimmte Struktur oder Eigenschaft, das/die hierin im Zusammenhang mit einer Ausführungsform beschrieben ist, in anderen Ausführungsformen implementiert werden, ohne dabei vom Gedanken und vom Schutzumfang des beanspruchten Gegenstands abzuweichen. Ist in dieser Patentschrift von „einer Ausführungsform“ die Rede, bedeutet das, dass ein bestimmtes Merkmal, eine bestimmte Struktur oder Eigenschaft, das/die im Zusammenhang mit der Ausführungsform beschrieben ist, von zumindest einer von der vorliegenden Beschreibung abgedeckten Implementierung umfasst ist. Daher bezieht sich die Verwendung der Formulierung „eine Ausführungsform“ oder „in einer Ausführungsform“ nicht zwangsläufig auf dieselbe Ausführungsform. Außerdem versteht sich, dass die Position oder Anordnung einzelner Elemente innerhalb jeder offenbarten Ausführungsform modifiziert werden kann, ohne dabei vom Gedanken und Schutzumfang des beanspruchten Gegenstands abzuweichen. Die nachstehende ausführliche Beschreibung ist daher nicht im einschränkenden Sinne aufzufassen, und der Schutzumfang des Gegenstands einzig durch die angehängten Patentansprüche in angemessener Interpretation, zusammen mit dem Gesamtspektrum an Äquivalenten, für die die angehängten Patentansprüche anspruchsberechtigt sind, definiert. In den Zeichnungen bezeichnen gleiche Bezugszeichen in sämtlichen Ansichten gleiche oder ähnliche Elemente oder Funktionen, und diese darin dargestellten Elemente sind im Verhältnis zueinander nicht zwangsläufig maßstabgetreu, vielmehr können einzelne Elemente vergrößert oder verkleinert sein, um die Elemente im Kontext der vorliegenden Beschreibung leichter verständlich zu machen.
  • Die Begriffe „über“, „mit“, „zwischen“ und „auf“ können sich hierin verwendet auf eine relative Position einer Schicht in Bezug auf andere Schichten beziehen. Eine Schicht „über“ oder „auf“ einer anderen Schicht oder verbunden „mit“ einer anderen Schicht kann direkt in Kontakt mit der anderen Schicht sein, oder es kann eine oder können mehrere Schichten dazwischenliegen. Eine Schicht „zwischen“ Schichten kann direkt in Kontakt mit den Schichten sein, oder es kann eine oder können mehrere Schichten dazwischenliegen.
  • Ausführungsformen der vorliegenden Beschreibung umfassen einen mikroelektronischen Nacktchip mit abgeschrägten Ecken, um Belastungen zu reduzieren, die zu Delaminierungs- und/oder Rissbildungsfehlern führen kann, wenn ein solcher mikroelektronischer Nacktchip in ein mikroelektronisches Gehäuse eingebaut wird. In einer Ausführungsform kann ein mikroelektronischer Nacktchip zumindest eine im Wesentlichen planare Abschrägung umfassen, die sich zwischen zumindest zwei benachbarten Seiten eines mikroelektronischen Nacktchips erstreckt. In einer weiteren Ausführungsform kann ein mikroelektronischer Nacktchip zumindest eine im Wesentlichen gebogene Abschrägung umfassen, die sich zwischen zumindest zwei benachbarten Seiten eines mikroelektronischen Nacktchips erstreckt.
  • Bei der Herstellung mikroelektronischer Vorrichtungen werden mikroelektronische Nacktchips im Allgemeinen auf Substraten angebracht, die elektronische Kommunikationswege zwischen dem mikroelektronischen Nacktchip und externen Bauteilen bereitstellen. Wie in 1 dargestellt ist, kann ein mikroelektronisches Gehäuse 100 durch Verbinden zumindest eines mikroelektronischen Nacktchips 110, wie z.B. eines Mikroprozessors, eines Chipsatzes, einer Grafikvorrichtung, einer Drahtlosvorrichtung, einer Speichervorrichtung, einer anwendungsspezifischen integrierten Schaltung oder dergleichen, mit einem mikroelektronischen Substrat 130, wie z.B. einem Interposer, einer Hauptplatine oder dergleichen, durch eine Vielzahl von Zwischenverbindungen 120 ausgebildet werden. Die Zwischenverbindungen 120 können sich zwischen Verbindungsfeldern 122 an einer aktiven Oberfläche 112 des mikroelektronischen Nacktchips 110 und spiegelbildlichen Verbindungsfeldern 124 an einer ersten Oberfläche 132 des mikroelektronischen Substrats 130 in einer im Allgemeinen als Flip-Chip- oder Controlled-Collapse-Chip-Connection-(„C4-“)Konfiguration bekannten Konfiguration erstrecken. Die Verbindungsfelder 122 des mikroelektronischen Nacktchips können in elektrischer Kommunikation mit einer (nicht dargestellten) integrierten Schaltungsanordnung innerhalb des mikroelektronischen Nacktchips 110 stehen. Die Verbindungsfelder 124 des mikroelektronischen Substrats können in elektrischer Kommunikation mit (durch gestrichelte Linien dargestellten) leitfähigen Routen 138 innerhalb des mikroelektronischen Substrats 130 stehen. Die leitfähigen Routen 138 können elektrische Kommunikationsrouten zwischen dem mikroelektronischen Nacktchip 110 auf dem mikroelektronischen Substrat 130 und/oder mit (nicht dargestellten) zusätzlichen externen Bauteilen bereitstellen.
  • Ein elektrisch isolierendes fließfähiges Material, wie z.B. ein Unterfüllungsmaterial 140, kann zwischen dem mikroelektronischen Nacktchip 110 und dem mikroelektronischen Substrat 130 angeordnet sein, die die Zwischenverbindungen 120 im Wesentlichen einschließen. Das Unterfüllungsmaterial 140 kann zum Reduzieren von mechanischen Belastungsproblemen verwendet werden, die durch nicht übereinstimmende Wärmeausdehnung zwischen dem mikroelektronischen Nacktchip 110 und dem mikroelektronischen Substrat 130 entstehen können. Das Unterfüllungsmaterial 140 kann ein Epoxidmaterial sein, darunter, ohne auf diese beschränkt zu sein, Epoxid, Cyanoester, Silikon, Siloxan und phenolbasierte Harze, das eine ausreichend niedrige Viskosität aufweist, um durch Kapillarwirkung zwischen den mikroelektronischen Nacktchip 110 und das mikroelektronische Substrat 130 transportiert zu werden, wenn es durch einen (nicht dargestellten) Unterfüllungsmaterialverteiler entlang zumindest einer Seite des mikroelektronischen Nacktchips 110, z.B. entlang der dargestellten Seiten 116 2 und 116 4, die sich zwischen der aktiven Oberfläche 112 des mikroelektronischen Nacktchips und einer gegenüberliegenden rückwärtigen Oberfläche 114 des mikroelektronischen Nacktchips 110 erstreckt, eingeführt wird. Der Teil des Unterfüllungsmaterials 140, der sich an den Seiten 116 1, 116 2, 116 3 und 116 4 (siehe 4) des mikroelektronischen Nacktchips erstreckt, wird als Unterfüllungsmaterialrundung 142 bezeichnet. Das Unterfüllungsmaterial 140 sollte nicht von einer so niedrigen Viskosität sein, dass sich die Unterfüllungsmaterialrundung 142 zu weit von den Seiten 116 1, 116 2, 116 3 und 116 4 des mikroelektronischen Nacktchips weg erstreckt, da es sich bis zu einer (nicht dargestellten) „Verbotszone“ erstrecken kann, wo das Vorhandensein von Unterfüllungsmaterial 140 schädlich wäre. Das Unterfüllungsmaterial 140 kann anschließend gehärtet (verfestigt) werden.
  • Das mikroelektronische Substrat 130 kann jedwedes geeignete dielektrische Material umfassen, darunter, ohne auf diese beschränkt zu sein, Flüssigkristallpolymer, Epoxidharz, Bismaleimidtriazinharz, FR4, Polyimidmaterialien und dergleichen. Die leitfähigen Routen 138 können auf jedwedem geeigneten leitfähigen Material ausgebildet sein, darunter, ohne auf diese beschränkt zu sein, Kupfer, Silber, Gold, Nickel und Legierungen davon. Es versteht sich, dass das mikroelektronische Substrat 130 aus jedweder Anzahl von dielektrischen Schichten ausgebildet sein kann, einen (nicht dargestellten) festen Kern enthalten kann und aktive und/oder darin ausgebildete (nicht dargestellte) passive mikroelektronische Vorrichtungen enthalten kann. Außerdem versteht sich, dass (nicht dargestellte) Lötlackschichten auf der ersten Oberfläche 132 des mikroelektronischen Substrats eingesetzt werden könnten, wie sich Fachleuten klar erschließt. Die zur Ausbildung des mikroelektronischen Substrats 130 angewandten Verfahren sind hinlänglich fachbekannt und im Sinne der Kürze und Knappheit hierin nicht beschrieben oder dargestellt.
  • Die Zwischenverbindungen 120 können aus jedwedem geeigneten Material hergestellt sein, darunter, ohne auf diese beschränkt zu sein, Loten und leitfähigen gefüllten Epoxiden. Lötmaterialien können jedwedes geeignete Material umfassen, darunter, ohne auf diese beschränkt zu sein, Blei/Zinn-Legierungen, wie z.B. Lot aus 63 % Zinn/37 % Blei oder bleifreie Lote, wie z.B. ein reines Zinn oder Legierungen mit hohem Zinngehalt (z.B. 90 % oder mehr Zinn), wie z.B. Zinn/Wismut-, eutektische Zinn/Silber-, trinäre Zinn/Silber/Kupfer-, eutektische Zinn/Kupfer- und ähnliche Legierungen. Wenn der mikroelektronische Nacktchip 110 mit aus Lot hergestellten Zwischenverbindungen 120 mit mikroelektronischem Substrat 130 verbunden wird, wird das Lot entweder durch Wärme-, durch Druck- und/oder durch Schallenergie zurückfließen gelassen, um das Lot zwischen den Verbindungsfeldern 122 des mikroelektronischen Nacktchips und den Verbindungsfeldern 124 des mikroelektronischen Substrats zu befestigen. Zusätzlich dazu kann der mikroelektronische Nacktchip 110 ein kupfersäulenbasiertes Flip-Chip-Bauteil sein, die mit dem mikroelektronischen Substrat 130 verbunden ist, wie sich Fachleuten klar erschließt.
  • 2 zeigt eine Draufsicht entlang der Linie 2-2 aus 1. Wie dargestellt ist, kann der mikroelektronische Nacktchip 110 vier Seiten aufweisen, die als Elemente 116 1, 116 2, 116 3 und 116 4 dargestellt sind, worin jede Seite sich mit benachbarten Seiten ungefähr im rechten Winkel schneiden kann, um Ecken 160 auszubilden. Der Begriff „benachbarte Seiten“ ist als zwei Seiten eines mikroelektronischen Nacktchips definiert, die miteinander im Wesentlichen 90° (einen rechten Winkel) einschließen.
  • Wie in 3 (einer Nahaufnahme des Bereichs 3 aus 1) dargestellt ist, kann der mikroelektronische Nacktchip 110 eine Aufbauschicht 150 umfassen, die eine Vielzahl von (als die Elemente 152 1, 152 2 und 152 3 dargestellten) dielektrischen Schichten mit einer Vielzahl von (als die Elemente 154 1 und 154 2 dargestellten) leitfähigen Bahnen und (als die Elemente 156 1, 156 2 und 156 3 dargestellten) leitfähigen Durchkontaktierungen zum elektrischen Verbinden der Verbindungsfelder 122 des mikroelektronischen Nacktchips mit der (nicht dargestellten) integrierten Schaltungsanordnung innerhalb des mikroelektronischen Nacktchips 110 umfasst. Die leitfähigen Bahnen 154 1 und 154 2 und die leitfähigen Durchkontaktierungen 156 1, 156 2 und 156 3 können aus jedwedem geeigneten leitfähigen Material hergestellt sein, darunter, ohne auf diese beschränkt zu sein, Kupfer, Aluminium, Silber, Gold und dergleichen sowie Legierungen davon. Die dielektrischen Schichten 152 1, 152 2 und 152 3 können jedwedes geeignete dielektrische Material sein, darunter, ohne auf diese beschränkt zu sein, Zwischenschichtdielektrika, wie z.B. Siliziumdioxid und Siliziumnitrid, sowie Low-k- und Ultra-low-k-Dielektrika (mit Dielektrizitätskonstanten von weniger als etwa 3,6), darunter, ohne auf diese beschränkt zu sein, kohlenstoffdotierte Dielektrika, fluordotierte Dielektrika, poröse Dielektrika, organische polymere Dielektrika, siliziumbasierte polymere Dielektrika und dergleichen.
  • Für Fachleute versteht sich, dass die meisten Belastungen in einem mikroelektronischen Gehäuse 100 an dem relativ spitzen Winkel an den Ecken 160 des mikroelektronischen Nacktchips 110 auftreten. Diese Belastungen an den Ecken 160 (auch als „Konzentrationspunkte“ bezeichnet) können dazu führen, dass sich die Seiten 116 1, 116 2, 116 3 und 116 4 des mikroelektronischen Nacktchips von der zu den Ecken 160 des mikroelektronischen Nacktchips nächstgelegenen Unterfüllungsmaterialrundung 142 ablösen oder delaminieren. Diese Delaminierung ist als schattierter Bereich in 3 und einer entsprechenden Stelle in 4 allgemein dargestellt, wobei beide als Element 162 markiert sind. Des Weiteren können die Belastungen auch verursachen, dass sich Risse 164 in der Unterfüllungsmaterialrundung 142 entwickeln, wie in 4 dargestellt ist. Es versteht sich, dass die Delaminierung 162 und/oder die Risse 164 zum Ausfall des mikroelektronischen Gehäuses 100 führen kann/können.
  • In Ausführungsformen der vorliegenden Beschreibung können Belastungen durch das Ausbilden einer abgeschrägten Ecke zwischen benachbarten Seiten eines mikroelektronischen Nacktchips reduziert werden. Wie in den 5 bis 10 dargestellt ist, kann eine abgeschrägte Ecke 170 durch das Entfernen eines Teils des mikroelektronischen Nacktchips 110 zwischen benachbarten Seiten 116 1/116 2, 116 2/116 3, 116 3/116 4 und 116 4/116 1 des mikroelektronischen Nacktchips ausgebildet werden und kann der mikroelektronische Nacktchip 110, wie zuvor besprochen, mit dem mikroelektronischen Substrat 130 verbunden werden, um ein mikroelektronisches Gehäuse 180 auszubilden. Wie in den 5 und 6 dargestellt, kann die abgeschrägte Ecke 170 als im Wesentlichen planare Abschrägungsseite 172 zwischen den jeweils benachbarten Seiten 116 1/116 2, 116 2/116 3, 116 3/116 4 und 116 4/116 1 des mikroelektronischen Nacktchips ausgebildet werden. Das ergibt acht Ecken anstelle der vier Ecken 160 des in den 1 bis 4 dargestellten mikroelektronischen Nacktchips 110, wodurch die Belastungen auf zusätzliche Konzentrationspunkte verteilt werden und somit die Möglichkeit einer Delaminierung und einer Rissbildung reduziert wird. Natürlich ist die abgeschrägte Ecke 170 nicht auf eine einzig Abschrägungsseite zwischen den jeweils benachbarten Seiten 116 1/116 2, 116 2/116 3, 116 3/116 4 und 116 4/116 1 des mikroelektronischen Nacktchips beschränkt, sondern kann auch mehrere, im Wesentlichen planare Abschrägungsseiten umfassen, die bei der Darstellung in den 7 und 8 als Abschrägungsseiten 174 1 und 174 2 dargestellt sind, wodurch die Belastungen auf eine noch höhere Anzahl an Konzentrationspunkten verteilt werden.
  • In einer weiteren Ausführungsform, wie in den 9 und 10 dargestellt, kann die abgeschrägte Ecke 170 als im Wesentlichen gebogene oder gekrümmte Abschrägungsseite 176 zwischen den jeweils benachbarten Seiten 116 1/116 2, 116 2/116 3, 116 3/116 4 und 116 4/116 1 des mikroelektronischen Nacktchips ausgebildet werden. Solche gekrümmten Abschrägungsseiten 176 können bestimmte Hochkonzentrationspunkte ausschließen. Es sei angemerkt, dass die gestrichelten Linien in 10 eine Abgrenzung zwischen der ersten Seite 116 1 des mikroelektronischen Nacktchips, der gekrümmten Abschrägungsseite 176 und der zweiten Seite 116 2 des mikroelektronischen Nacktchips darstellt.
  • In einer Ausführungsform der vorliegenden Beschreibung kann die abgeschrägte Ecke 170, wie z.B. in den 5 bis 10 dargestellt, während eines Vereinzelungsvorgangs ausgebildet werden, bei dem eine Vielzahl einzelner mikroelektronischer Nacktchips 110 aus einem (nicht dargestellten) mikroelektronischen Wafer ausgeschnitten werden, wie sich Fachleuten klar erschließt. In einer Ausführungsform kann zum Vereinzeln und Ausbilden der abgeschrägten Ecken 170 auf jedem der mikroelektronischen Nacktchips 110 ein Laser, wie z.B. ein Ultraviolettlaser, ein Ultrakurzpulslaser und dergleichen, verwendet werden. In einer weiteren Ausführungsform kann die abgeschrägte Ecke 170 nach einem Vereinzelungsvorgang ausgebildet werden, z.B. durch mechanisches Fräsen oder durch maskierte Verfahren, darunter Plasmaätzen oder ein Excimerlaserverfahren, bei dem vor dem Ausbilden der abgeschrägten Ecke 170 eine Maske 190 (schattierter Bereich) in einer entsprechenden Struktur auf der rückwärtigen Oberfläche 114 des mikroelektronischen Nacktchips, wie in 11 dargestellt ist, ausgebildet werden kann (siehe die 5 bis 10). Es sei angemerkt, dass die in 11 dargestellte Maske 190 die in den 5 und 6 dargestellte Form einer abgeschrägten Ecke 170 ergibt.
  • Es versteht sich, dass die abgeschrägten Ecken die Ecken nicht vollständig entfernen müssen. Wie in den 12 bis 17 dargestellt ist, kann auch nur ein Teil des mikroelektronischen Nacktchips 110 an der aktiven Oberfläche (z.B. dem Bereich mit der höchsten Belastung) des mikroelektronischen Nacktchips entfernt werden, sodass die abgeschrägten Ecken 170 eine Abschrägungsseite (das Element 182 aus den 12 bis 14 und das Element 184 aus den 15 bis 17) umfassen kann, die sich von der aktiven Oberfläche 112 des mikroelektronischen Nacktchips zwischen zwei (als Seiten 116 1 und 116 2 des mikroelektronischen Nacktchips dargestellte) benachbarte Seiten des mikroelektronischen Nacktchips und bis zur Ecke 160 des mikroelektronischen Nacktchips erstrecken kann. Wie in den 12 (einer Draufsicht), 13 (einer Querschnittsansicht im Bereich A aus 12) und 14 (einer Schrägansicht im Bereich A aus 12) dargestellt ist, können die abgeschrägten Ecken 182 im Wesentlichen planar sein. Wie in den 15 (einer Draufsicht), 16 (einer Querschnittsansicht im Bereich B aus 15) und 17 (einer Schrägansicht im Bereich B aus 15) dargestellt ist, können die abgeschrägten Ecken 184 im Wesentlichen gekrümmt sein.
  • Wenngleich die 1 bis 17 einen einzigen mikroelektronischen Nacktchip 110 darstellen, versteht sich, dass eine Vielzahl von mikroelektronischen Nacktchips mit dem mikroelektronischen Substrat 130 verbunden sein können.
  • 18 ist ein Flussbild eines Verfahrens 200 zur Herstellung eines mikroelektronischen Gehäuses gemäß einer Ausführungsform der vorliegenden Beschreibung. Wie im Block 202 dargelegt ist, kann ein mikroelektronischer Nacktchip mit einer aktiven Oberfläche und einer gegenüberliegenden rückwärtigen Oberfläche auf einem mikroelektronischen Wafer ausgebildet werden. Der mikroelektronische Nacktchip kann aus dem mikroelektronischen Wafer ausgeschnitten werden, um zumindest zwei benachbarte Seiten auszubilden, die sich zwischen der aktiven Oberfläche des mikroelektronischen Nacktchips und der rückwärtigen Oberfläche des mikroelektronischen Nacktchips erstrecken, wie im Block 204 dargelegt ist. Wie im Block 206 dargelegt ist, kann ein Teil des mikroelektronischen Nacktchips zwischen den zumindest zwei benachbarten Seiten entfernt werden, um eine abgeschrägte Ecke auszubilden, die zumindest eine Abschrägungsseite umfasst. Der mikroelektronische Nacktchip kann durch eine Vielzahl von Zwischenverbindungen, die sich von der aktiven Oberfläche des mikroelektronischen Nacktchips bis zu einer ersten Oberfläche des mikroelektronischen Substrats, mit einem mikroelektronischen Substrat verbunden werden, wie im Block 208 dargelegt ist. Wie im Block 210 dargelegt ist, kann ein Unterfüllungsmaterial zwischen dem mikroelektronischen Nacktchip und dem mikroelektronischen Substrat angeordnet werden.
  • 19 zeigt eine Rechnervorrichtung 300 gemäß einer Implementierung der vorliegenden Beschreibung. Die Rechnervorrichtung 300 beherbergt eine Platine 302. Die Platine kann eine Anzahl von mikroelektronischen Bauteilen umfassen, darunter, ohne auf diese beschränkt zu sein, einen Prozessor 304, zumindest einen Kommunikationschip 306A, 306B, flüchtigen Speicher 308 (z.B. DRAM), nicht flüchtigen Speicher 310 (z.B. ROM), Flash-Speicher 312, einen Grafikprozessor oder einen Hauptprozessor 314, einen (nicht dargestellten) digitalen Signalprozessor, einen (nicht dargestellten) Kryptoprozessor, einen Chipsatz 316, eine Antenne, eine Anzeige (Berührungsbildschirmanzeige), eine Berührungsbildschirmsteuerung, eine Batterie, ein (nicht dargestelltes) Audiocodec, ein (nicht dargestelltes) Videocodec, einen Leistungsverstärker (AMP), ein System zur globalen Positionsbestimmung (GPS), einen Kompass, einen (nicht dargestellten) Beschleunigungssensor, ein (nicht dargestelltes) Kreiselinstrument, einen (nicht dargestellten) Lautsprecher, eine Kamera und eine (nicht dargestellte) Massenspeicherungsvorrichtung (wie z.B. ein Festplattenlaufwerk, eine Compact Disk (CD), eine Digital Versatile Disk (DVD) usw.). Jedwedes der mikroelektronischen Bauteile kann mit der Platine 302 physikalisch und elektrisch gekoppelt sein. In manchen Implementierungen kann zumindest eines der mikroelektronischen Bauteile Teil des Prozessors 304 sein.
  • Der Kommunikationschip ermöglicht drahtlose Kommunikation für die Übertragung von Daten an die und von der Rechnervorrichtung. Der Begriff „drahtlos“ und dessen Ableitungen können zur Beschreibung von Schaltungen, Vorrichtungen, Systemen, Verfahren, Techniken, Kommunikationskanälen etc. verwendet werden, die Daten durch die Verwendung von modulierter elektromagnetischer Strahlung durch ein nicht festes Medium übertragen können. Der Begriff impliziert nicht, dass die jeweils zugeordneten Vorrichtungen keine Drähte enthalten, wenngleich das in manchen Ausführungsformen tatsächlich der Fall sein kann. Der Kommunikationschip kann jedweden/jedwedes aus einer Anzahl an Drahtlosstandards oder -protokollen implementieren, darunter, ohne auf diese beschränkt zu sein, Wi-Fi (IEEE-802.11-Familie), WiMAX (IEEE-802.16-Familie), IEEE 802.20, Long Term Evolution (LTE), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth, Ableitungen davon sowie jedwede sonstigen Drahtlosprotokolle, die als 3G, 4G, 5G und darüber hinaus gekennzeichnet sind. Die Rechnervorrichtung kann eine Vielzahl von Kommunikationschips umfassen. Beispielsweise kann ein erster Kommunikationschip drahtloser Kommunikation mit kürzeren Reichweiten, wie z.B. Wi-Fi und Bluetooth, und ein zweiten Kommunikationschip drahtloser Kommunikation, wie z.B. GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO und weiteren, zugewiesen sein.
  • Der Begriff „Prozessor“ kann jedwede Vorrichtung oder jedweden Teil einer Vorrichtung umfassen, die/der elektronische Daten aus Registern und/oder Speicher verarbeitet, um diese elektronischen Daten in andere elektronische Daten umzuwandeln, die in Registern und/oder Speicher gespeichert werden können.
  • Jedwede der mikroelektronischen Komponenten in der Rechnervorrichtung 300 kann einen mikroelektronischen Nacktchip mit abgeschrägten Ecken wie oben beschrieben umfassen.
  • In diversen Implementierungen kann die Rechnervorrichtung ein Laptop, ein Netbook, ein Notebook, ein Ultrabook, ein Smartphone, ein Tablet, ein persönlicher digitaler Assistent (PDA), ein Ultramobil-PC, ein Mobiltelefon, ein Tischcomputer, ein Server, ein Drucker, ein Scanner, ein Bildschirm, eine Set-Top-Box, eine Unterhaltungssteuerungseinheit, eine Digitalkamera, ein tragbarer Musikspieler oder ein digitaler Videorekorder sein. In weiteren Implementierungen kann die Rechnervorrichtung jedwede weitere elektronische Vorrichtung sein, die Daten verarbeitet.
  • Es versteht sich, dass der Gegenstand der vorliegenden Beschreibung nicht zwangsläufig auf in den 1 bis 19 dargestellte konkrete Anwendungen beschränkt ist. Der Gegenstand kann auf andere Anwendungen von mikroelektronischen Vorrichtungen und Anordnungen angewandt werden, wie sich Fachleuten klar erschließt.
  • Die nachstehenden Beispiele betreffen weitere Ausführungsformen, worin Beispiel 1 eine mikroelektronische Vorrichtung ist, die einen mikroelektronischen Nacktchip mit einer aktiven Oberfläche, einer gegenüberliegenden rückwärtigen Oberfläche und zumindest zwei benachbarten Seiten umfasst, worin jede der benachbarten Seiten sich zwischen der aktiven Oberfläche des mikroelektronischen Nacktchips und der rückwärtigen Oberfläche des mikroelektronischen Nacktchips erstreckt; worin der mikroelektronische Nacktchip eine abgeschrägte Ecke umfasst, die zumindest eine Abschrägungsseite umfasst, die sich zwischen den zumindest zwei benachbarten Seiten erstreckt.
  • In Beispiel 2 kann der Gegenstand aus Beispiel 1 gegebenenfalls umfassen, das die zumindest eine Abschrägungsseite sich zwischen der aktiven Oberfläche des mikroelektronischen Nacktchips und der rückwärtigen Oberfläche des mikroelektronischen Nacktchips erstreckt.
  • In Beispiel 3 kann der Gegenstand aus Beispiel 1 gegebenenfalls umfassen, dass die zumindest eine Abschrägungsseite sich zwischen der aktiven Oberfläche des mikroelektronischen Nacktchips und einer Ecke des mikroelektronischen Nacktchips erstreckt.
  • In Beispiel 4 kann der Gegenstand aus einem der Beispiele 1 bis 3 gegebenenfalls umfassen, dass die zumindest eine Abschrägungsseite eine im Wesentlichen planare Seite umfasst, die sich zwischen den zumindest zwei benachbarten Seiten erstreckt.
  • In Beispiel 5 kann der Gegenstand aus einem der Beispiele 1 bis 3 gegebenenfalls umfassen, dass die zumindest eine Abschrägungsseite eine Vielzahl von im Wesentlichen planare Seite umfasst, die sich zwischen den zumindest zwei benachbarten Seiten erstrecken.
  • In Beispiel 6 kann der Gegenstand aus einem der Beispiele 1 bis 3 gegebenenfalls umfassen, dass die zumindest eine Abschrägungsseite eine gekrümmte Seite umfasst, die sich zwischen den zumindest zwei benachbarten Seiten erstreckt.
  • In Beispiel 7 kann der Gegenstand aus einem der Beispiele 1 bis 3 gegebenenfalls ein mikroelektronisches Substrat umfassen, worin der mikroelektronische Nacktchip elektrisch mit dem mikroelektronischen Substrat verbunden ist.
  • In Beispiel 8 kann der Gegenstand aus Beispiel 7 gegebenenfalls umfassen, dass der mikroelektronische Nacktchip durch eine Vielzahl von Zwischenverbindungen, die sich zwischen der aktiven Oberfläche des mikroelektronischen Nacktchips und einer ersten Oberfläche des mikroelektronischen Substrats erstrecken, elektrisch mit dem mikroelektronischen Substrat verbunden ist.
  • In Beispiel 9 kann der Gegenstand aus Beispiel 7 gegebenenfalls ein zwischen dem mikroelektronischen Nacktchip und dem mikroelektronischen Substrat angeordnetes Unterfüllungsmaterial umfassen.
  • Die nachstehenden Beispiele betreffen weitere Ausführungsformen, worin Beispiel 10 ein Verfahren zur Herstellung einer mikroelektronischen Vorrichtung ist, das das Ausbilden eines mikroelektronischen Nacktchips mit einer aktiven Oberfläche, einer gegenüberliegenden rückwärtigen Oberfläche und zumindest zwei benachbarten Seiten, worin jede der benachbarten Seiten sich zwischen der aktiven Oberfläche des mikroelektronischen Nacktchips und der rückwärtigen Oberfläche des mikroelektronischen Nacktchips erstreckt; und das Entfernen eines Teils des mikroelektronischen Nacktchips zwischen den zumindest zwei benachbarten Seiten umfasst, um eine abgeschrägte Ecke auszubilden, die zumindest eine Abschrägungsseite umfasst, die sich zwischen den zumindest zwei benachbarten Seiten erstreckt.
  • In Beispiel 11 kann der Gegenstand aus Beispiel 10 gegebenenfalls umfassen, dass die zumindest eine Abschrägungsseite sich zwischen der aktiven Oberfläche des mikroelektronischen Nacktchips und der rückwärtigen Oberfläche des mikroelektronischen Nacktchips erstreckt.
  • In Beispiel 12 kann der Gegenstand aus Beispiel 10 gegebenenfalls umfassen, dass die zumindest eine Abschrägungsseite sich zwischen der aktiven Oberfläche des mikroelektronischen Nacktchips und einer Ecke des mikroelektronischen Nacktchips erstreckt.
  • In Beispiel 13 kann der Gegenstand aus einem der Beispiele 10 bis 12 gegebenenfalls umfassen, dass das Entfernen des Teils des mikroelektronischen Nacktchips zwischen den zumindest zwei benachbarten Seiten, um die abgeschrägte Ecke auszubilden, das Entfernen des Teils des mikroelektronischen Nacktchips zwischen den zumindest zwei benachbarten Seiten, um eine im Wesentlichen planare Abschrägungsseite auszubilden, die sich zwischen den zumindest zwei benachbarten Seiten erstreckt, umfasst.
  • In Beispiel 14 kann der Gegenstand aus einem der Beispiele 10 bis 12 gegebenenfalls umfassen, dass das Entfernen des Teils des mikroelektronischen Nacktchips zwischen den zumindest zwei benachbarten Seiten, um die abgeschrägte Ecke auszubilden, das Entfernen des Teils des mikroelektronischen Nacktchips zwischen den zumindest zwei benachbarten Seiten, um eine Vielzahl von im Wesentlichen planaren Abschrägungsseiten auszubilden, die sich zwischen den zumindest zwei benachbarten Seiten erstrecken, umfasst.
  • In Beispiel 15 kann der Gegenstand aus einem der Beispiele 10 bis 12 gegebenenfalls umfassen, dass das Entfernen des Teils des mikroelektronischen Nacktchips zwischen den zumindest zwei benachbarten Seiten, um die abgeschrägte Ecke auszubilden, das Entfernen des Teils des mikroelektronischen Nacktchips zwischen den zumindest zwei benachbarten Seiten, um eine gekrümmte Seite auszubilden, die sich zwischen den zumindest zwei benachbarten Seiten erstreckt, umfasst.
  • In Beispiel 16 kann der Gegenstand aus einem der Beispiele 10 bis 12 gegebenenfalls das Ausbilden eines mikroelektronischen Substrats und das elektrische Verbinden des mikroelektronischen Nacktchips mit dem mikroelektronischen Substrat umfassen.
  • In Beispiel 17 kann der Gegenstand aus Beispiel 16 gegebenenfalls umfassen, dass das elektrische Verbinden des mikroelektronischen Nacktchips mit dem mikroelektronischen Substrat das elektrische Verbinden des mikroelektronischen Nacktchips mit dem mikroelektronischen Substrat durch eine Vielzahl von Zwischenverbindungen umfasst, die sich zwischen der aktiven Oberfläche des mikroelektronischen Nacktchips und einer ersten Oberfläche des mikroelektronischen Substrats erstrecken.
  • In Beispiel 18 kann der Gegenstand aus Beispiel 16 gegebenenfalls das Anordnen eines Unterfüllungsmaterials zwischen dem mikroelektronischen Nacktchip und dem mikroelektronischen Substrat umfassen.
  • In Beispiel 19 kann der Gegenstand aus Beispiel 10 gegebenenfalls umfassen, dass das Ausbilden des mikroelektronischen Nacktchips das Ausbilden des mikroelektronischen Nacktchips auf einem mikroelektronischen Wafer und das Ausschneiden des mikroelektronischen Nacktchips aus dem mikroelektronischen Wafer, um die zumindest zwei benachbarten Seiten auszubilden, umfasst; und worin das Entfernen des Teils des mikroelektronischen Nacktchips zwischen den zumindest zwei benachbarten Seiten, um die abgeschrägte Ecke auszubilden, während des Ausschneidens des mikroelektronischen Nacktchips aus dem mikroelektronischen Wafer erfolgt.
  • In Beispiel 20 kann der Gegenstand aus Beispiel 10 gegebenenfalls umfassen, dass das Ausbilden des mikroelektronischen Nacktchips das Ausbilden des mikroelektronischen Nacktchips auf einem mikroelektronischen Wafer und das Ausschneiden des mikroelektronischen Nacktchips aus dem mikroelektronischen Wafer, um die zumindest zwei benachbarten Seiten auszubilden, umfasst; und worin das Entfernen des Teils des mikroelektronischen Nacktchips zwischen den zumindest zwei benachbarten Seiten, um die abgeschrägte Ecke auszubilden, nach dem Ausschneiden des mikroelektronischen Nacktchips aus dem mikroelektronischen Wafer erfolgt.
  • Die nachstehenden Beispiele betreffen weitere Ausführungsformen, worin Beispiel 21 ein elektronisches System ist, das eine Platine; und ein mit der Platine verbundenes mikroelektronisches Gehäuse umfasst, worin das mikroelektronische Gehäuse Folgendes umfasst: einen mikroelektronischen Nacktchip mit einer aktiven Oberfläche, einer gegenüberliegenden rückwärtigen Oberfläche und zumindest zwei benachbarten Seiten, worin jede der benachbarten Seiten sich zwischen der aktiven Oberfläche des mikroelektronischen Nacktchips und der rückwärtigen Oberfläche des mikroelektronischen Nacktchips erstreckt; worin der mikroelektronische Nacktchip eine abgeschrägte Ecke umfasst, die zumindest eine Abschrägungsseite umfasst, die sich zwischen den zumindest zwei benachbarten Seiten erstreckt.
  • In Beispiel 22 kann der Gegenstand aus Beispiel 21 gegebenenfalls umfassen, dass die zumindest eine Abschrägungsseite sich zwischen der aktiven Oberfläche des mikroelektronischen Nacktchips und der rückwärtigen Oberfläche des mikroelektronischen Nacktchips erstreckt.
  • In Beispiel 23 kann der Gegenstand aus Beispiel 21 gegebenenfalls umfassen, dass die zumindest eine Abschrägungsseite der aktiven Oberfläche des mikroelektronischen Nacktchips und einer Ecke des mikroelektronischen Nacktchips erstreckt.
  • In Beispiel 24 kann der Gegenstand aus einem der Beispiele 21 bis 23 gegebenenfalls umfassen, dass die zumindest eine Abschrägungsseite eine im Wesentlichen planare Seite umfasst, die sich zwischen den zumindest zwei benachbarten Seiten erstreckt.
  • In Beispiel 25 kann der Gegenstand aus einem der Beispiele 21 bis 23 gegebenenfalls umfassen, dass die zumindest eine Abschrägungsseite eine Vielzahl von im Wesentlichen planaren Seiten umfasst, die sich zwischen den zumindest zwei benachbarten Seiten erstrecken.
  • In Beispiel 26 kann der Gegenstand aus einem der Beispiele 21 bis 23 gegebenenfalls umfassen, dass die zumindest eine Abschrägungsseite eine gekrümmte Seite umfasst, die sich zwischen den zumindest zwei benachbarten Seiten erstreckt.
  • In Beispiel 27 kann der Gegenstand aus einem der Beispiele 21 bis 23 gegebenenfalls ein mikroelektronisches Substrat umfassen, worin der mikroelektronische Nacktchip elektrisch mit dem mikroelektronischen Substrat verbunden ist.
  • In Beispiel 28 kann der Gegenstand aus Beispiel 27 gegebenenfalls umfassen, dass der mikroelektronische Nacktchip mit dem mikroelektronischen Substrat durch eine Vielzahl von Zwischenverbindungen verbunden ist, die sich zwischen der aktiven Oberfläche des mikroelektronischen Nacktchips und einer ersten Oberfläche des mikroelektronischen Substrats erstrecken.
  • In Beispiel 29 kann der Gegenstand aus Beispiel 27 gegebenenfalls ein zwischen dem mikroelektronischen Nacktchip und dem mikroelektronischen Substrat angeordnetes Unterfüllungsmaterial umfassen.
  • Nachdem nunmehr Ausführungsformen der vorliegenden Beschreibung detailgenau beschrieben wurden, versteht sich, dass die durch die angehängten Patentansprüche definierte vorliegende Beschreibung nicht durch in der obigen Beschreibung dargelegte besondere Details einzuschränken ist, da viele offenkundige Variationen davon möglich sind, ohne von ihrem Gedanken oder Schutzumfang abzuweichen.

Claims (24)

  1. Mikroelektronische Vorrichtung, die Folgendes umfasst: einen mikroelektronischen Nacktchip mit einer aktiven Oberfläche, einer gegenüberliegenden rückwärtigen Oberfläche und zumindest zwei benachbarten Seiten, worin jede der benachbarten Seiten sich zwischen der aktiven Oberfläche des mikroelektronischen Nacktchips und der rückwärtigen Oberfläche des mikroelektronischen Nacktchips erstreckt; worin der mikroelektronische Nacktchip eine abgeschrägte Ecke umfasst, die zumindest eine Abschrägungsseite umfasst, die sich zwischen den zumindest zwei benachbarten Seiten erstreckt.
  2. Mikroelektronische Vorrichtung nach Anspruch 1, worin die zumindest eine Abschrägungsseite sich zwischen der aktiven Oberfläche des mikroelektronischen Nacktchips und der rückwärtigen Oberfläche des mikroelektronischen Nacktchips erstreckt.
  3. Mikroelektronische Vorrichtung nach Anspruch 1, worin die zumindest eine Abschrägungsseite sich zwischen der aktiven Oberfläche des mikroelektronischen Nacktchips und einer Ecke des mikroelektronischen Nacktchips erstreckt.
  4. Mikroelektronische Vorrichtung nach einem der Ansprüche 1 bis 3, worin die zumindest eine Abschrägungsseite eine im Wesentlichen planare Seite umfasst, die sich zwischen den zumindest zwei benachbarten Seiten erstreckt.
  5. Mikroelektronische Vorrichtung nach einem der Ansprüche 1 bis 3, worin die zumindest eine Abschrägungsseite eine Vielzahl von im Wesentlichen planaren Seiten umfasst, die sich zwischen den zumindest zwei benachbarten Seiten erstrecken.
  6. Mikroelektronische Vorrichtung nach einem der Ansprüche 1 bis 3, worin die zumindest eine Abschrägungsseite eine gekrümmte Seite umfasst, die sich zwischen den zumindest zwei benachbarten Seiten erstreckt.
  7. Mikroelektronische Vorrichtung nach einem der Ansprüche 1 bis 3, die ferner ein mikroelektronisches Substrat umfasst, worin der mikroelektronische Nacktchip elektrisch mit dem mikroelektronischen Substrat verbunden ist.
  8. Mikroelektronische Vorrichtung nach Anspruch 7, worin ein Unterfüllungsmaterial zwischen dem mikroelektronischen Nacktchip und dem mikroelektronischen Substrat angeordnet ist.
  9. Verfahren zur Herstellung einer mikroelektronischen Vorrichtung, das Folgendes umfasst: das Ausbilden eines mikroelektronischen Nacktchips mit einer aktiven Oberfläche, einer gegenüberliegenden rückwärtigen Oberfläche und zumindest zwei benachbarten Seiten, worin jede der benachbarten Seiten sich zwischen der aktiven Oberfläche des mikroelektronischen Nacktchips und der rückwärtigen Oberfläche des mikroelektronischen Nacktchips erstreckt; und das Entfernen eines Teils des mikroelektronischen Nacktchips zwischen den zumindest zwei benachbarten Seiten, um eine abgeschrägte Ecke auszubilden, die zumindest eine Abschrägungsseite umfasst, die sich zwischen den zumindest zwei benachbarten Seiten erstreckt.
  10. Verfahren nach Anspruch 9, worin die zumindest eine Abschrägungsseite sich zwischen der aktiven Oberfläche des mikroelektronischen Nacktchips und der rückwärtigen Oberfläche des mikroelektronischen Nacktchips erstreckt.
  11. Verfahren nach Anspruch 9, worin die zumindest eine Abschrägungsseite sich zwischen der aktiven Oberfläche des mikroelektronischen Nacktchips und einer Ecke des mikroelektronischen Nacktchips erstreckt.
  12. Verfahren nach einem der Ansprüche 9 bis 11, worin das Entfernen des Teils des mikroelektronischen Nacktchips zwischen den zumindest zwei benachbarten Seiten, um die abgeschrägte Ecke auszubilden, das Entfernen des Teils des mikroelektronischen Nacktchips zwischen den zumindest zwei benachbarten Seiten, um eine im Wesentlichen planare Abschrägungsseite auszubilden, die sich zwischen den zumindest zwei benachbarten Seiten erstreckt, umfasst.
  13. Verfahren nach einem der Ansprüche 9 bis 11, worin das Entfernen des Teils des mikroelektronischen Nacktchips zwischen den zumindest zwei benachbarten Seiten, um die abgeschrägte Ecke auszubilden, das Entfernen des Teils des mikroelektronischen Nacktchips zwischen den zumindest zwei benachbarten Seiten, um eine Vielzahl von im Wesentlichen planaren Abschrägungsseiten auszubilden, die sich zwischen den zumindest zwei benachbarten Seiten erstrecken, umfasst.
  14. Verfahren nach einem der Ansprüche 9 bis 11, worin das Entfernen des Teils des mikroelektronischen Nacktchips zwischen den zumindest zwei benachbarten Seiten, um die abgeschrägte Ecke auszubilden, das Entfernen des Teils des mikroelektronischen Nacktchips zwischen den zumindest zwei benachbarten Seiten, um eine gekrümmte Seite auszubilden, die sich zwischen den zumindest zwei benachbarten Seiten erstreckt, umfasst.
  15. Verfahren nach einem der Ansprüche 9 bis 11, das ferner das Ausbilden eines mikroelektronischen Substrats und das elektrische Verbinden des mikroelektronischen Nacktchips mit dem mikroelektronischen Substrat umfasst.
  16. Verfahren nach Anspruch 15, das ferner das Anordnen von Unterfüllungsmaterial zwischen dem mikroelektronischen Nacktchip und dem mikroelektronischen Substrat umfasst.
  17. Elektronisches System, das Folgendes umfasst: eine Platine; und ein mit der Platine verbundenes mikroelektronisches Gehäuse, worin das mikroelektronische Gehäuse Folgendes umfasst: einen mikroelektronischen Nacktchip mit einer aktiven Oberfläche, einer gegenüberliegenden rückwärtigen Oberfläche und zumindest zwei benachbarten Seiten, worin jede der benachbarten Seiten sich zwischen der aktiven Oberfläche des mikroelektronischen Nacktchips und der rückwärtigen Oberfläche des mikroelektronischen Nacktchips erstreckt; worin der mikroelektronische Nacktchip eine abgeschrägte Ecke umfasst, die zumindest eine Abschrägungsseite umfasst, die sich zwischen den zumindest zwei benachbarten Seiten erstreckt.
  18. Elektronisches System nach Anspruch 17, worin die zumindest eine Abschrägungsseite sich zwischen der aktiven Oberfläche des mikroelektronischen Nacktchips und der rückwärtigen Oberfläche des mikroelektronischen Nacktchips erstreckt.
  19. Elektronisches System nach Anspruch 17, worin die zumindest eine Abschrägungsseite sich zwischen der aktiven Oberfläche des mikroelektronischen Nacktchips und einer Ecke des mikroelektronischen Nacktchips erstreckt.
  20. Elektronisches System nach einem der Ansprüche 17 bis 19, worin die zumindest eine Abschrägungsseite des mikroelektronischen Nacktchips eine im Wesentlichen planare Seite umfasst, die sich zwischen den zumindest zwei benachbarten Seiten erstreckt.
  21. Elektronisches System nach einem der Ansprüche 17 bis 19, worin die zumindest eine Abschrägungsseite des mikroelektronischen Nacktchips eine Vielzahl von im Wesentlichen planaren Seiten umfasst, die sich zwischen den zumindest zwei benachbarten Seiten erstrecken.
  22. Elektronisches System nach einem der Ansprüche 17 bis 19, worin die zumindest eine Abschrägungsseite des mikroelektronischen Nacktchips eine gekrümmte Seite umfasst, die sich zwischen den zumindest zwei benachbarten Seiten erstreckt.
  23. Elektronisches System nach einem der Ansprüche 17 bis 19, worin das mikroelektronische Gehäuse ferner ein mikroelektronisches Substrat umfasst, worin der mikroelektronische Nacktchip elektrisch mit dem mikroelektronischen Substrat verbunden ist.
  24. Elektronisches System nach Anspruch 23, worin ein Unterfüllungsmaterial zwischen dem mikroelektronischen Nacktchip und dem mikroelektronischen Substrat angeordnet ist.
DE102016100160.0A 2015-02-10 2016-01-05 Mikroelektronische Nacktchips mit abgeschrägten Ecken Ceased DE102016100160A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/618,647 2015-02-10
US14/618,647 US9508660B2 (en) 2015-02-10 2015-02-10 Microelectronic die having chamfered corners

Publications (1)

Publication Number Publication Date
DE102016100160A1 true DE102016100160A1 (de) 2016-08-11

Family

ID=56498560

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016100160.0A Ceased DE102016100160A1 (de) 2015-02-10 2016-01-05 Mikroelektronische Nacktchips mit abgeschrägten Ecken

Country Status (5)

Country Link
US (1) US9508660B2 (de)
KR (1) KR101782348B1 (de)
CN (1) CN105858589A (de)
DE (1) DE102016100160A1 (de)
TW (1) TWI623973B (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI669789B (zh) * 2016-04-25 2019-08-21 矽品精密工業股份有限公司 電子封裝件
US10204893B2 (en) 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
CN108206161B (zh) * 2016-12-20 2020-06-02 晟碟半导体（上海）有限公司 包含角部凹陷的半导体装置
US20180182665A1 (en) 2016-12-28 2018-06-28 Invensas Bonding Technologies, Inc. Processed Substrate
US10879212B2 (en) 2017-05-11 2020-12-29 Invensas Bonding Technologies, Inc. Processed stacked dies
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
WO2020010265A1 (en) 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Microelectronic assemblies
WO2020010136A1 (en) 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
CN109166844A (zh) * 2018-08-28 2019-01-08 安徽星宇生产力促进中心有限公司 一种微电子管芯
US20200075533A1 (en) 2018-08-29 2020-03-05 Invensas Bonding Technologies, Inc. Bond enhancement in microelectronics by trapping contaminants and arresting cracks during direct-bonding processes
WO2020150159A1 (en) 2019-01-14 2020-07-23 Invensas Bonding Technologies, Inc. Bonded structures
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US12080672B2 (en) 2019-09-26 2024-09-03 Adeia Semiconductor Bonding Technologies Inc. Direct gang bonding methods including directly bonding first element to second element to form bonded structure without adhesive
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
US11557559B2 (en) * 2021-02-26 2023-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure
US11574861B2 (en) * 2021-03-25 2023-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package
US12035475B2 (en) * 2021-05-07 2024-07-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package with stress reduction design and method for forming the same
US20220406752A1 (en) * 2021-06-17 2022-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor die with tapered sidewall in package and fabricating method thereof
JPWO2023090137A1 (de) * 2021-11-16 2023-05-25

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006294688A (ja) * 2005-04-06 2006-10-26 Toshiba Corp 半導体装置およびその製造方法
US8624346B2 (en) * 2005-10-11 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Exclusion zone for stress-sensitive circuit design
JP2009182155A (ja) * 2008-01-30 2009-08-13 Nec Corp Ｌｓｉパッケージ及びｌｓｉパッケージ搭載型の電子部品
US8125054B2 (en) * 2008-09-23 2012-02-28 Texas Instruments Incorporated Semiconductor device having enhanced scribe and method for fabrication
JP2010251625A (ja) * 2009-04-20 2010-11-04 Renesas Electronics Corp 半導体装置、及び半導体装置の製造方法
JP2010272811A (ja) * 2009-05-25 2010-12-02 Fdk Module System Technology Corp 半導体装置
US8378458B2 (en) * 2010-03-22 2013-02-19 Advanced Micro Devices, Inc. Semiconductor chip with a rounded corner
JP2011243612A (ja) * 2010-05-14 2011-12-01 Sony Corp 半導体装置及びその製造方法並びに電子機器

Also Published As

Publication number Publication date
TW201640576A (zh) 2016-11-16
TWI623973B (zh) 2018-05-11
US9508660B2 (en) 2016-11-29
CN105858589A (zh) 2016-08-17
KR20160098034A (ko) 2016-08-18
US20160233175A1 (en) 2016-08-11
KR101782348B1 (ko) 2017-09-27

Similar Documents

Publication Publication Date Title
DE102016100160A1 (de) Mikroelektronische Nacktchips mit abgeschrägten Ecken
DE102014108992B4 (de) Fließverhalten von Unterfüllmaterial für reduzierte Abstände zwischen den Chiplagen in Halbleiterpaketen
DE102013223846B4 (de) Packungsanordnung für Logikchip und andere in Aufbauschichten eingebettete Komponenten, Herstellungsverfahren dafür und System diese umfassend
DE112016007304T5 (de) Eingebetteter die in interposer-gehäusen
DE102012104731B4 (de) Halbleitervorrichtungsbaugruppe und Verfahren zum Ausbilden dieser
DE102020131442A1 (de) Offener-hohlraum-brücken-koplanare-anordnung-architekturen und -prozesse
DE102016102955B4 (de) Chalkogenidglas-Zusammensetzung und Chalkogenid-Schaltervorrichtungen
DE102020121383A1 (de) Gemischte hybride Bondstrukturen und Verfahren zum Bilden derselben
DE102020103364A1 (de) Substrat-Patch-Rekonstitutionsoptionen
DE112017008336T5 (de) Mikroelektronische Anordnungen
DE112015007070T5 (de) Metallfreie Rahmengestaltung für Siliziumbrücken für Halbleitergehäuse
DE112017008326T5 (de) Mikroelektronische Anordnungen
DE112017008313T5 (de) Mikroelektronische anordnungen
DE102019106314A1 (de) Wärmeableitvorrichtung mit anisotropen thermisch leitfähigen abschnitten und isotropen thermisch leitfähigen abschnitten
DE112017008031T5 (de) Aktive silizium-brücke
DE102020122288A1 (de) Hybrider interposer aus glas und silizium zur reduzierung des thermischen übersprechens
DE112015006904T5 (de) Kostenreduktion bei hochentwickeltem Knoten durch ESD-Zwischenschalter
DE102018203820A1 (de) Substratverbinder mit eingebetteten Brücken und Verfahren zu deren Montage
DE102020130849A1 (de) Kühlkörper-aussparung und isolieren durch siliciumdurchverbindungen zum absenken von thermischem übersprechen
DE102020122314A1 (de) Koaxiale magnetische induktivitäten mit vorgefertigten ferritkernen
DE102020107019A1 (de) Fertigung einer abgestreiften redistributionsschicht für eine package-oberseiten-eingebettete multi-die-verbindungsbrücke
DE102020117971A1 (de) Ultradünn-brücken- und ultrafein-multi-die-patch-abstandarchtitektur und verfahren zur herstellung
DE102020132368A1 (de) Offener-hohlraum-brücke-leistungslieferungs-architekturen und prozesse
DE102020124814A1 (de) Hybridkernsubstratarchitektur für hochgeschwindigkeitssignalisierung und fli/slizuverlässigkeit und herstellung davon
DE112012006409T5 (de) Mehrfachstapel-BBUL-Paket

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final