DE102020107019A1 - Fertigung einer abgestreiften redistributionsschicht für eine package-oberseiten-eingebettete multi-die-verbindungsbrücke - Google Patents

Fertigung einer abgestreiften redistributionsschicht für eine package-oberseiten-eingebettete multi-die-verbindungsbrücke Download PDF

Info

Publication number
DE102020107019A1
DE102020107019A1 DE102020107019.5A DE102020107019A DE102020107019A1 DE 102020107019 A1 DE102020107019 A1 DE 102020107019A1 DE 102020107019 A DE102020107019 A DE 102020107019A DE 102020107019 A1 DE102020107019 A1 DE 102020107019A1
Authority
DE
Germany
Prior art keywords
integrated circuit
die
bridge
chiplet
subsequent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020107019.5A
Other languages
English (en)
Inventor
Jiun Hann Sir
Poh Boon Khoo
Eng Huat Goh
Amruthavalli Pallavi Alur
Debendra Mallik
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE102020107019A1 publication Critical patent/DE102020107019A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Eine eingebettete Multi-Die-Verbindungsbrücke (EMIB) wird auf einem Substrat gefertigt, unter Verwendung von photolitographischen Techniken, und die EMIB wird von dem Substrat getrennt und auf der vorletzten Schicht eines Integrierter-Schaltkreis-Package-Substrats, unter der oberen Lötresistschicht, platziert. Eine niedrige Z-Höhe der EMIB erlaubt eine nützliche Leiterbahn- und Via-Grundfläche unter der EMIB, die in dem Package-Substrat verwendet werden soll.

Description

  • GEBIET
  • Diese Offenbarung bezieht sich auf eingebettete Multi-Chip-Verbindungsbrücken, die in der Nähe der Die-Seite von Integrierter-Schaltkreis-Packages gesetzt sind.
  • HINTERGRUND
  • Integrierter-Schaltkreis-Miniaturisieren während des Verbindens erfährt Probleme bezüglich des Package-Grundflächen-Budgets.
  • Figurenliste
  • Offenbarte Ausführungsbeispiele sind in den Figuren der beiliegenden Zeichnungen beispielhaft und nicht einschränkend dargestellt, wobei gleiche Bezugszeichen Bezug auf ähnliche Elemente nehmen können, und dabei:
    • ist 1A ein Querschnitt eines Integrierter-Schaltkreis-Package-Substrats während der Anordnung, gemäß einem Ausführungsbeispiel.
    • ist 1B eine Querschnittsansicht des in 1A abgebildeten Integrierter-Schaltkreis-Package-Substrats nach einer weiteren Anordnung, gemäß einem Ausführungsbeispiel;
    • ist 1C eine Querschnittsansicht einer abgestreiften eingebetteten Multi-Die-Verbindungsbrücke während der Anordnung auf einem Glas-Substrat, gemäß einem Ausführungsbeispiel;
    • ist 1D eine Querschnittsansicht des in 1B abgebildeten Integrierter-Schaltkreis-Package-Substrats und der in 1C abgebildeten Glas-befestigten abgestreiften eingebetteten Multi-Die-Verbindungsbrücke nach einer Weiterverarbeitung, gemäß einem Ausführungsbeispiel;
    • ist 1E eine Querschnittsansicht des in 1D abgebildeten Integrierter-Schaltkreis-Package-Substrats nach einer Weiterverarbeitung, gemäß einem Ausführungsbeispiel;
    • ist 1F eine Querschnittsansicht des in 1E abgebildeten Integrierter-Schaltkreis-Package-Substrats nach einer Weiterverarbeitung, gemäß einem Ausführungsbeispiel;
    • ist 1G eine Querschnittsansicht des in 1F abgebildeten Integrierter-Schaltkreis-Package-Substrats nach einer Weiterverarbeitung, gemäß einem Ausführungsbeispiel;
    • stellt Einfügung 107i ein Bilden der Brücken-Via-Korridore dar, umfassend ein Durchdringen des Aufbaufilms sowie ein Durchdringen eines Brücken-Polyimid-Films, um z. B. eine Brücken-Bond-Anschlussfläche zu erreichen, gemäß mehreren Ausführungsbeispielen;
    • ist 1H eine Querschnittsansicht eines Integrierter-Schaltkreis-Vorrichtungs-Packages, das von dem Integrierter-Schaltkreis-Package angeordnet ist, und des in den 1G und der Einfügung 107i abgebildeten verarbeiteten Aufbaufilms, gemäß mehreren Ausführungsbeispielen;
    • bildet Einfügung 108i die abgestreifte Eingebettete-Multi-Die-Verbindungsbrücke ab, wie ausgelegt in einer Drei-Ebenen-Leiterbahn- und Bond-Anschlussflächen-Konfiguration, gemäß einem Ausführungsbeispiel;
    • ist 2 ein Prozessablaufdiagramm, gemäß mehreren Ausführungsbeispielen;
    • ist 3 umfasst, um ein Beispiel einer Bauelementanwendung einer höheren Ebene für die offenbarten Ausführungsbeispiele zu zeigen; und
    • ist 4 eine Draufsicht mit teilweise weggeschnittenen Abschnitten des in 1H abgebildeten Rechensystems, gemäß mehreren Ausführungsbeispielen.
  • DETAILLIERTE BESCHREIBUNG
  • Eine Silizium-Brücken-Verbindung wird knapp unter die obere Lötresist-Schicht gesetzt, nachdem die Brücken-Verbindung auf einem Glassubstrat gefertigt wird und das Glassubstrat entfernt wird. Ein Fertigen der Verbindungsschichten erfolgt in einer invertierten Konfiguration im Vergleich zu der des Fertigens einer existierenden Silizium-Brücken-Verbindung. Ein Abscheiden des Glassubstrats von den Verbindungsschichten erlaubt eine nützliche niedrige Z-Höhe der Verbindungsbrücke, wo nur die Verbindungsmaterialien bleiben, und ein Einbetten der „abgestreiften“ Verbindungsbrücke knapp unter der oberen Lötresist-Schicht spart wertvolle Verbindungsschichten in dem Package-Substrat, unter der Verbindungsbrücke; zumindest zwei Kupferschichten. Ein Abstreifen des Glassubstrats von den Verbindungsschichten der abgestreiften Brücke erlaubt auch dünnere obere Schichten in dem Dielektrikum des Package-Substrats, was eine Signal-Referenzierung verbessert. Folglich erlaubt die abgestreifte eingebettete Multi-Die-Verbindungsbrücke (sEMIB; stripped embedded multi-die interconnect bridge) einem Integrierter-Schaltkreis-Package-Substrat, z. B. eine 3-2-3-Package-Schicht-Anzahl anstelle einer größeren 4-2-4-Package-Schicht-Anzahl beizubehalten. Die sEMIB kann auch als eine abgestreifte Redistributionsschicht (sRDL; stripped redistribution layer) bezeichnet werden.
  • Ein integrierter Schaltkreis wird in einem Substrat gefertigt, das halbleitend sein kann, wie beispielsweise Silizium, dotiertes Silizium und III-V-Material-Kombinationen. Andere halbleitende Materialien können verwendet werden, wie beispielsweise Kohlenstoff in Nanoröhren-Konfigurationen. Nach der Fertigung kann der integrierte Schaltkreis von einem Array von integrierten Schaltkreisen in einen Integrierter-Schaltkreis-Chip, oder IC- (integrated circuit; integrierter Schaltkreis) Chip vereinzelt werden.
  • 1A ist eine Querschnittsansicht 101 eines Integrierter-Schaltkreis-Package-Substrats während der Anordnung, gemäß einem Ausführungsbeispiel. Ein Aufbaufilm 110 wird als Basis für das Bilden einer Metallplatte 112 und Bond-Anschlussflächen 114 verwendet, neben anderen Strukturen, zum Verbinden von zumindest zwei integrierten Schaltkreisen (siehe 1H) durch eine abgestreifte eingebettete Multi-Die-Verbindungsbrücke (sEMIB). Bei einem Ausführungsbeispiel erfolgt ein Strukturieren der Metallplatte 112 und der Bond-Anschlussflächen 114 durch Strukturieren der Strukturen 112 und 114 aus einer einzelnen kupferhaltigen Schicht.
  • Bei einem Ausführungsbeispiel ist der Aufbaufilm 110 ein teilweise fertiggestelltes Integrierter-Schaltkreis-Package-Substrat 110 mit einer temporären Die-Seite 109, die zumindest zwei integrierte Schaltkreise durch eine sEMIB aufnimmt, und einer Anschlussflächen-Seite 111, die an eine Platine, wie beispielsweise an eine gedruckte Verdrahtungsplatine, gebondet wird.
  • 1B ist eine Querschnittsansicht des in 1A abgebildeten Integrierter-Schaltkreis-Package-Substrats 101 nach einer weiteren Anordnung, gemäß einem Ausführungsbeispiel. Das Integrierter-Schaltkreis-Package-Substrat 102 wurde durch Setzen eines Die-Anbringungsfilms 116 auf die Metallplatte 112 verarbeitet, in Erwartung des Empfangs einer sEMIB-Redistributionsschicht.
  • 1C ist eine Querschnittsansicht 103 einer abgestreiften eingebetteten Multi-Die-Verbindungsbrücke (sEMIB) 120 während der Anordnung auf einem Glas-Substrat 118 gemäß einem Ausführungsbeispiel. Die Z-Richtungs-Koordinate ist im Vergleich zur Orientierung des Integrierter-Schaltkreis-Package-Substrats 102, das in 1B abgebildet ist, invertiert.
  • Ein Glassubstrat 118 wird zum Strukturieren und Bilden einer EMIB-Struktur 120 verwendet, indem lithographische Techniken verwendet werden und die EMIB 120 auf einer Trennschicht 122 gebaut wird. Das Glassubstrat 118 ist eine Halbleiter-Package-Substrat-Qualitäts-Struktur mit einer nützlichen Flachheit und thermischen und physikalischen Stabilität für die Fertigung von Silizium-Verbindungsbrücken. Techniken zum Bilden von Silizium-EMIBs auf Halbleitermaterial umfassen die Fertigung einer „Siliziumbrücke“ durch Fertigung der EMIB 120 auf dem Glassubstrat 118, gefolgt von einem Abstreifen des Glassubstrats 118.
  • Bei einem Ausführungsbeispiel umfasst die EMIB 120 Leiterbahnen, z. B. 124, Bond-Anschlussflächen, z. B. 126, und Vias, z. B. 128, mit einer organischen Matrix 130, das heißt mehreren Aufbau-Dielektrikumsschichten. Wie dargestellt und in einem Ausführungsbeispiel, wurde eine Drei-Leiterbahn-Schicht-Redistributionsschicht 120 gefertigt.
  • 1D ist eine Querschnittsansicht des in 1B abgebildeten Integrierter-Schaltkreis-Package-Substrats 102 und der in 1C abgebildeten Glas-befestigten EMIB 103 nach einer Weiterverarbeitung, gemäß einem Ausführungsbeispiel. Das Glassubstrat 118 und die EMIB 120 sind im Vergleich zu der Abbildung in 1C umgekehrt.
  • Bei einem Ausführungsbeispiel ist die EMIB 120 an dem Die-Anbringungsfilm 116 befestigt, und die Trennschicht 122 wird mit ultraviolettem Licht 121 bestrahlt, um es dem Glassubstrat 118 sowie der Trennschicht 122 zu ermöglichen, entfernt zu werden. Ein Strukturieren umfasst ein Übertragen von Lichtenergie durch das anorganische Substrat 118.
  • 1E ist eine Querschnittsansicht des in 1D abgebildeten Integrierter-Schaltkreis-Package-Substrats und nach einer Weiterverarbeitung gemäß einem Ausführungsbeispiel. Das Integrierter-Schaltkreis-Package-Substrat 105 wurde durch ein Entfernen der Trennschicht 122 und ein Abstreifen des Glassubstrats 118 (siehe 1D) verarbeitet, in Vorbereitung eines weiteren Aufbauens und Verbindens des Substrats 110 mit zumindest zwei integrierten Schaltkreisen durch die abgestreifte Redistributionsschicht 120.
  • 1F ist eine Querschnittsansicht des in 1E abgebildeten Integrierter-Schaltkreis-Package-Substrats nach einer Weiterverarbeitung gemäß einem Ausführungsbeispiel. Das Integrierter-Schaltkreis-Package-Substrat 106 wurde durch ein Bilden eines Aufbaufilms 132 in Vorbereitung für ein Bilden von Kontakt-Vias für sowohl das Integrierter-Schaltkreis-Package-Substrat als auch für die abgestreifte eingebettete Multi-Die-Verbindungsbrücke (sEMIB) 120 verarbeitet. Bei einem Ausführungsbeispiel ist der Aufbaufilm 132 ein einzelnes Lötresistmaterial, das durch nützliche Lichtwellenlängen aushärtbar ist, sei es ein positives Photoresist oder ein negatives Photoresist. Dementsprechend beträgt die Z-Höhe der Platte 112 und der Bond-Anschlussflächen 114 etwa 12 Mikrometer (µm), der Die-Anbringungsfilm beträgt ca. 5 µm, die sEMIB 120 beträgt etwa 10 µm und der Abschnitt des Aufbaufilms 132 über der sEMIB 120 beträgt etwa 5-10 µm.
  • 1G ist eine Querschnittsansicht des in 1F abgebildeten Integrierter-Schaltkreis-Package-Substrats 106 nach einer Weiterverarbeitung gemäß einem Ausführungsbeispiel. Das Integrierter-Schaltkreis-Package-Substrat 107 wurde durch Öffnen von Kontaktkorridoren in dem Aufbaufilm 132 und Füllen von Package-Vias 134 zu den Bond-Anschlussflächen 114 (siehe 1F) sowie durch Bilden von Package-Kupfer-Stiften 136, die die Package-Vias 134 kontaktieren, verarbeitet.
  • Die Weiterverarbeitung umfasst ein Öffnen von Brücken-Via-Korridoren in dem Aufbaufilm 132 und ein Füllen von Brücken-Vias 138 (siehe Einfügung 107i) sowie Brücken-Kupfer-Stiften 140.
  • Die Einfügung 107i stellt ein Bilden der Brücken-Via-Korridore dar, das ein Durchdringen des Aufbaufilms 132 umfasst sowie ein Durchdringen eines Brücken-Polyimid-Films 142, um z. B. eine Brücken-Bond-Anschlussfläche 144 zu erreichen. Der Brücken-Polyimid-Film 142 ist Teil der sEMIB 120, der zurückbleibt, nachdem die EMIB 120 (siehe 1D) von dem Glassubstrat 118 und der Trennschicht 122 getrennt wird.
  • Das Entfernen der Trennschicht 122 und des Glassubstrats 118 (siehe 1D) wird ausgeführt in Vorbereitung des weiteren Aufbaus und der Verbindung des Integrierter-Schaltkreis-Package-Substrats 110 mit zumindest zwei integrierten Schaltkreisen durch die sEMIB 120.
  • 1H ist eine Querschnittsansicht eines Integrierter-Schaltkreis-Vorrichtungs-Packages 108, das von dem Integrierter-Schaltkreis-Package-Substrat 110 angeordnet ist, und des in 1G und Einfügung 107i abgebildeten verarbeiteten Aufbaufilms 132, gemäß mehreren Ausführungsbeispielen.
  • Das Integrierter-Schaltkreis-Package-Substrat 110 bildet zusammen mit dem Aufbaufilm 132 einen Umfang eines Integrierter-Schaltkreis-Package-Substrats 180, das die abgestreifte eingebettete Multi-Die-Verbindungsbrücke (sEMIB) 120 trägt. Charakteristisch für ein sEMIB-Ausführungsbeispiel ist die sEMIB 120 auf dem Integrierter-Schaltkreis-Package-Substrat 110 mit dem Die-Attach-Film 116 angebracht und im Wesentlichen deckt nur der Aufbaufilm 132 die sEMIB 120 ab, da er sich in der letzten Aufbauschicht des Integrierter-Schaltkreis-Package-Substrats 180 befindet. Die sEMIB 120 hinterlässt eine nützliche Gedruckte-Verdrahtungsplatinen-Grundfläche innerhalb des Integrierter-Schaltkreis-Package-Substrats 110, wo sie unter der sEMIB 120 verfügbar ist. Ferner deckt eine Die-Seite 189 des Integrierter-Schaltkreis-Package-Substrats 180 nur die sEMIB 120 ab, die auf die temporäre Die-Seite 109 gesetzt ist und mit dem Die-Anbringungsfilm 116 angebracht ist. Dementsprechend erstreckt sich kein verbleibendes Glas oder sonstiges in die nützliche Grundfläche des Integrierter-Schaltkreis-Package-Substrats 110.
  • Bei einem Ausführungsbeispiel ist die sEMIB 120 ausgebildet, um sich mit einem ersten Integrierter-Schaltkreis-Chip 150 und einem nachfolgenden Integrierter-Schaltkreis-Chip 160 zu verbinden. Die Brücken-Bond-Anschlussflächen 156 und 166 koppeln mit der sEMIB 120 durch die Brücken-Vias 138 (zwei Referenzleitungen) sowie Brücken-Kupfer-Stiften 140 (zwei Referenzleitungen).
  • Jeder der jeweils ersten und nachfolgenden Integrierter-Schaltkreis-Chips 150 und 160 ist auch mit dem Integrierter-Schaltkreis-Package-Substrat 180 in Substrat-Vias 134 gekoppelt, die mit der Anschlussbereichs-Seite 111 kommunizieren.
  • Dementsprechend erscheint die sEMIB 120 als eine Redistributionsschicht (RDL; redistribution layer) mit photolithographisch gebildeten Leiterbahnen und Vias, wobei kein Glas und kein Halbleitersubstrat zurückbleibt und ein Die-Anbringungsfilm 116 die sEMIB 120 auf eine Metallplatte 112 setzt und nur der Aufbaufilm 132 die sEMIB 120 an der Die-Seite 189 des Integrierter-Schaltkreis-Package-Substrats 180 abdeckt.
  • Die Kupfersäule 136 kontaktiert einen elektrischen Höcker, der eine Bond-Anschlussfläche 154 kontaktiert, die Teil des ersten Integrierter-Schaltkreis-Dies 150 ist. In ähnlicher Weise kontaktiert die Kupfersäule einen elektrischen Höcker, der eine Bond-Ansschlussfläche 164 kontaktiert, die Teil des nachfolgenden Integrierter-Schaltkreis-Dies 160 ist.
  • Wie dargestellt ist, sind mehr Details von Leiterbahnen und Vias im Allgemeinen in der Querschnittsansicht des Integrierter-Schaltkreis-Package-Substrats 110 gegeben, umfassend unmittelbar unter der Grundfläche 119 der sEMIB 120, wo Leiterbahnen und Vias in dem Integrierter-Schaltkreis-Package-Substrat 110 innerhalb der Grundfläche 119 weder weniger dicht noch anders angeordnet erscheinen als in irgendeiner anderen Region des Integrierter-Schaltkreis-Package-Substrats 110. Eine spezifische Leiterbahn- und Via-Dichte wird abhängig von nützlichen Entwurfsregeln und Verbindungen zwischen Integrierter-Schaltkreis-Vorrichtungen, passiven Vorrichtungen und Verbindungen zu einer Platine 182 ausgewählt.
  • Bei einem Ausführungsbeispiel wird nach dem Bilden von elektrischen Höckern 186 auf der Anschlussbereichs-Seite 111 das Integrierter-Schaltkreis-Package-Substrat 110 auf eine Platine 182 gesetzt, wie z. B. eine Gedruckte-Verdrahtungsplatinen-Hauptplatine 182. Bei einem Ausführungsbeispiel umfasst die Platine 182 eine externe Hülle 184, die sowohl physische als auch elektrische Isolierung für Bauelemente innerhalb der externen Hülle 184 bereitstellt. Bei einem Ausführungsbeispiel enthält die Platine 182 einen Chipsatz (siehe 3).
  • Bei einem Ausführungsbeispiel ist das Integrierter-Schaltkreis-Vorrichtungs-Package 108 eine Basisstruktur für ein Disaggregierter-Die-Rechensystem 108, das Chiplets, z. B. 170, 170' und 170", umfasst, die mit dem ersten Integrierter-Schaltkreis-Die 150 gekoppelt sind, von denen ein Chiplet 170 als gekoppelt mit dem ersten Integrierter-Schaltkreis-Die 150 an aktiven Bauelementen und der Metallisierung 152 durch eine Silizium-Durchkontaktierung (TSV; through silicon via) dargestellt ist. Die Kupfersäule 136 kontaktiert einen elektrischen Höcker, der eine Bond-Anschlussfläche 145 kontaktiert, die Teil des ersten Integrierter-Schaltkreis-Dies 150 ist.
  • In ähnlicher Weise ist bei einem Ausführungsbeispiel das Integrierter-Schaltkreis-Bauelement-Package 108 eine Basisstruktur für ein Disaggregierter-Die-Rechensystem 108, das die Chiplets 174, 174' und 174" umfasst, die mit dem nachfolgenden Integrierter-Schaltkreis-Die 160 gekoppelt sind, von denen ein Chiplet 174" als gekoppelt mit dem nachfolgenden Integrierter-Schaltkreis-Die 174" an aktiven Bauelementen und der Metallisierung 162 durch eine TSV 168 dargestellt ist.
  • Bei einem Ausführungsbeispiel ist die sEMIB 120 in einer Drei-Ebenen-Leiterbahn- und Bond-Anschlussflächen-Konfiguration ausgelegt, wie in einer Einfügung 108i gemäß einem Ausführungsbeispiel abgebildet. Das Integrierter-Schaltkreis-Package-Substrat 110 ist teilweise abgebildet, und die Metallplatte 112 ist eine N-te Metallschicht in dem Integrierter-Schaltkreis-Package-Substrat 110. Die N-te Metallschicht in einem Ausführungsbeispiel ist die obere leitfähige Schicht in einer 3-2-3-Package-Schicht-Anzahl für das Integrierter-Schaltkreis-Substrat 110.
  • Die Brücken-Vias 138 sowie die Brücken-Kupfer-Stifte 140 sind mit einer Signalschicht 144 gekoppelt, die sich an der in Einfügung 7i abgebildeten Brücken-Bond-Anschlussflächen-Schicht 144 befindet. Die N-te Metallschicht 112 ist eine Spannungsquelle, Quell- (VSS) Schicht, sowie eine mittlere Schicht 193, die auch mit VSS gekoppelt ist. Wie dargestellt ist, grenzt eine Signalschicht 195 an den Die-Anbringungsfilm 116 an, und die Signalintegrität wird durch die Position der Signalschicht 195 gegenüber von dem Die-Anbringungsfilms 116 und gegenüberliegend von der N-ten Metallschicht 112 als eine VSS-Schicht 112 verbessert.
  • Bei einem Ausführungsbeispiel hinterlässt die Verarbeitung durch Verwendung der in 1D dargestellten Trennschicht 122 einen Trennschicht-Einschluss 197, der zwischen dem Polyimid-Film 142 und der letzten Schicht 132 detektiert werden kann. Solche Trennschicht-Einschlüsse 197 können beim Abstreifen des Glassubstrats 118 zufällig auftreten, was auch in 1D zu sehen ist.
  • Bei einem Ausführungsbeispiel ist der Aufbaufilm 132 ein einzelnes Lötresistmaterial, das durch nützliche Lichtwellenlängen aushärtbar ist, sei es ein positives Photoresist oder ein negatives Photoresist. Dementsprechend beträgt mit dem einzelnen Photoresist-Aufbaufilm 132, der die abgestreifte eingebettete Multi-Die-Verbindungsbrücke 120 abdeckt, die Z-Höhe der Platte 112 etwa 12 Mikrometer (µm), der Die-Anbringungsfilm beträgt ca. 5 µm, die sEMIB 120 beträgt etwa 10 µm und der Abschnitt des Aufbaufilms 132 über der sEMIB 120 beträgt etwa 5-10 µm.
  • Bei einem Ausführungsbeispiel bilden der erste Integrierter-Schaltkreis-Die 150 und zumindest ein Chiplet, z. B. 170', einen Disaggregierter-Die-Logik-Prozessor. Bei einem Ausführungsbeispiel bilden der nachfolgende Integrierter-Schaltkreis-Die 160 und zumindest ein Chiplet, z. B. 174', einen Disaggregierter-Die-Grafikprozessor.
  • Bei einem Ausführungsbeispiel bilden der erste Integrierter-Schaltkreis-Die 150 und alle Chiplets, z. B. 170, 170' und 170", sowie der nachfolgende Integrierter-Schaltkreis-Die 160 und alle Chiplets, z. B. 174, 174' und 174", einen Disaggregierter-Die-Logik-Prozessor. Bei einem Ausführungsbeispiel bilden der erste Integrierter-Schaltkreis-Die 150 und alle Chiplets, z. B. 170, 170' und 170", sowie der nachfolgende Integrierter-Schaltkreis-Die 160 und alle Chiplets, z. B. 174, 174' und 174", einen Disaggregierter-Die-Grafikprozessor.
  • Bei einem Ausführungsbeispiel ist die sEMIB 120 so hergestellt, dass sie zwischen zwei oder mehr Designregel-Geometrien übersetzt, wobei der erste Integrierter-Schaltkreis-Die 150 eine größere Designregel-Geometrie aufweist als die des nachfolgenden Integrierter-Schaltkreis-Dies 160. Folglich übersetzt die sEMIB 120 als eine abgestreifte RDL 120 zwischen zumindest zwei verschiedenen Designregel-Geometrien.
  • 2 ist ein Prozessablaufdiagramm gemäß mehreren Ausführungsbeispielen.
  • Bei 210 umfasst der Prozess ein Setzen einer glasbasiert hergestellten Verbindungsbrücke auf einen Die-Anbringungsfilm an einer vorletzten Schicht eines Integrierter-Schaltkreis-Package-Substrats. Bei einem Ausführungsbeispiel ist die anorganische Basis halbleitendes oder undotiertes Silizium, das ein Opfersubstrat ist.
  • Bei 220 umfasst der Prozess ein Freigeben des Glases von der Verbindungsbrücke.
  • Bei 230 umfasst der Prozess ein Bilden einer letzten dielektrischen Schicht auf dem Integrierter-Schaltkreis-Package-Substrat und der Verbindungsbrücke.
  • Bei 240 umfasst der Prozess ein Verbinden eines ersten Integrierter-Schaltkreis-Chips und eines nachfolgenden Integrierter-Schaltkreis-Chips mit der sEMIB, nur durch die letzte dielektrische Schicht.
  • Bei 250 umfasst der Prozess ein Anordnen der sEMIB an ein Rechensystem.
  • 3 ist umfasst, um ein Beispiel einer Bauelementanwendung einer höheren Ebene für die offenbarten Ausführungsbeispiele zu zeigen. Die Ausführungsbeispiele von abgestreiften eingebetteten Multi-Die-Verbindungsbrücken sind in verschiedenen Teilen eines Rechensystems zu finden. Bei einem Ausführungsbeispiel ist die abgestreifte, eingebettete Multi-Die-Verbindungsbrücke Teil einer Kommunikationsvorrichtung, wie sie z. B. an einem zellularen Kommunikationsturm befestigt ist. Bei einem Ausführungsbeispiel umfasst ein Rechensystem 300 einen Desktop-Computer, ist aber nicht darauf beschränkt. Bei einem Ausführungsbeispiel umfasst ein System 300 einen Laptop-Computer, ist aber nicht darauf beschränkt. Bei einem Ausführungsbeispiel umfasst ein System 300 ein Netbook, ist aber nicht darauf beschränkt. Bei einem Ausführungsbeispiel umfasst ein System 300 ein Tablet, ist aber nicht darauf beschränkt. Bei einem Ausführungsbeispiel umfasst ein System 300 einen Notebook-Computer, ist aber nicht darauf beschränkt. Bei einem Ausführungsbeispiel umfasst ein System 300 einen persönlichen digitalen Assistenten (PDA; personal digital assistant), ist aber nicht darauf beschränkt. Bei einem Ausführungsbeispiel umfasst ein System 300 einen Server, ist aber nicht darauf beschränkt. Bei einem Ausführungsbeispiel umfasst ein System 300 einen Arbeitsplatz, ist aber nicht darauf beschränkt. Bei einem Ausführungsbeispiel umfasst ein System 300 ein Mobiltelefon, ist aber nicht darauf beschränkt. Bei einem Ausführungsbeispiel umfasst ein System 300 eine mobile Rechenvorrichtung, ist aber nicht darauf beschränkt. Bei einem Ausführungsbeispiel umfasst ein System 300 ein Smartphone, ist aber nicht darauf beschränkt. Bei einem Ausführungsbeispiel umfasst ein System 300 eine Internet-Anwendung, ist aber nicht darauf beschränkt. Andere Arten von Rechenvorrichtungen können mit der mikroelektronischen Vorrichtung, die abgestreifte eingebettete Multi-Die-Verbindungsbrücken-Ausführungsbeispiele umfasst, ausgebildet sein.
  • Bei einem Ausführungsbeispiel weist der Prozessor 310 einen oder mehrere Verarbeitungskerne 312 und 312N auf, wobei 312N den Nten Prozessorkern innerhalb des Prozessors 310 repräsentiert, wobei N eine positive Ganzzahl ist. Bei einem Ausführungsbeispiel umfasst das elektronische Vorrichtungssystem 300, das ein Ausführungsbeispiel einer abgestreiften eingebetteten Multi-Die-Verbindungsbrücke verwendet, das mehrere Prozessoren umfasst, umfassend 310 und 305, wobei der Prozessor 305 eine Logik aufweist, die ähnlich oder identisch zu der Logik des Prozessors 310 ist. Bei einem Ausführungsbeispiel umfasst der Verarbeitungskern 312 Speichervorgriffslogik (pre-fetch logic), um auf Anweisungen zuzugreifen, Dekodierungslogik (decode logic) um die Anweisungen zu dekodieren, Ausführungslogik (execution logic), um Anweisungen auszuführen, und Ähnliches, ist aber nicht auf diese beschränkt. Bei einem Ausführungsbeispiel weist der Prozessor 310 einen Cache-Speicher 316 auf, um zumindest eines von Anweisungen und Daten für die abgestreifte eingebettete Multi-Die-Verbindungsbrücke in dem System 300 zwischenzuspeichern. Der Cache-Speicher 316 kann in einer hierarchischen Struktur, die eine oder mehrere Ebenen von Cache-Speicher umfasst, organisiert sein.
  • Bei einem Ausführungsbeispiel umfasst der Prozessor 310 eine Speichersteuerung (MC; memory controller) 314, die wirksam ist, Funktionen auszuführen, die es dem Prozessor 310 ermöglichen, auf einen Speicher 330, der zumindest eines aus einem flüchtigen Speicher 332 und einem nicht-flüchtigen Speicher 334 umfasst, zuzugreifen und mit demselben zu kommunizieren. Bei einem Ausführungsbeispiel ist der Prozessor 310 mit dem Speicher 330 und einem Chipsatz 320 gekoppelt. Bei einem Ausführungsbeispiel ist der Chipsatz 320 Teil eines System-in-Package mit einer abgestreiften eingebetteten Multi-Die-Verbindungsbrücke, die in 1H und Einfügung 108i abgebildet ist. Der Prozessor 310 kann auch mit einer drahtlosen Antenne 378 gekoppelt sein, um mit irgendeiner Vorrichtung zu kommunizieren, die ausgebildet zu zumindest einem von Senden und Empfangen von drahtlosen Signalen. Bei einem Ausführungsbeispiel arbeitet die drahtlose Antennenschnittstelle 378 gemäß dem IEEE 802,11-Standard und dessen Verwandten, Home Plug AV (HPAV), Ultrabreitband (UWB; Ultra Wide Band), Bluetooth, WiMax oder irgendeiner Art von drahtlosem Kommunikationsprotokoll, ist aber nicht auf diese beschränkt.
  • Bei einem Ausführungsbeispiel umfasst der flüchtige Speicher 332, ist aber nicht beschränkt auf, einen synchronen dynamischen Direktzugriffsspeicher (SDRAM; Synchronous Dynamic Random Access Memory), einen dynamischen Direktzugriffsspeicher (DRAM; Dynamic Random Access Memory), einen RAMBUS-dynamischen-Direktzugriffsspeicher (RDRAM; RAMBUS Dynamic Random Access Memory) und/oder irgendeine andere Art von Direktzugriffsspeichervorrichtung. Der nicht-flüchtige Speicher 334 umfasst Flash-Speicher, Phasenänderungsspeicher (PCM; phase change memory), Nur-Lese-Speicher (ROM; read-only memory), elektrisch löschbaren, programmierbaren Nur-Lese-Speicher (EEPROM; electrically erasable programmable read-only memory) oder irgendeine andere Art von nicht-flüchtiger Speichervorrichtung, ist aber nicht auf diese beschränkt.
  • Der Speicher 330 speichert Informationen und Anweisungen, die von dem Prozessor 310 auszuführen sind. Bei einem Ausführungsbeispiel kann der Speicher 330 auch temporäre Variablen oder andere Zwischeninformationen speichern, während der Prozessor 310 Anweisungen ausführt. Bei dem dargestellten Ausführungsbeispiel verbindet sich der Chipsatz 320 mit dem Prozessor 310 über Punkt-zu-Punkt- (PtP- oder P-P-) Schnittstellen 317 und 322. Jedes dieser PtP-Ausführungsbeispiele kann unter Verwendung eines Ausführungsbeispiels einer abgestreiften eingebetteten Multi-Die-Verbindungsbrücke erreicht werden, wie in dieser Offenbarung ausgeführt ist. Der Chipsatz 320 ermöglicht es dem Prozessor 310, sich mit anderen Elementen in einem Ausführungsbeispiel einer abgestreiften eingebetteten Multi-Die-Verbindungsbrücke in einem System 300 zu verbinden. Bei einem Ausführungsbeispiel arbeiten die Schnittstellen 317 und 322 gemäß einem PtP-Kommunikationsprotokoll wie beispielsweise dem Intel® QuickPath Interconnect (QPI) oder Ähnlichem. Bei anderen Ausführungsbeispielen kann eine unterschiedliche Verbindung verwendet werden.
  • Bei einem Ausführungsbeispiel ist der Chipsatz 320 wirksam, um mit dem Prozessor 310, 305N, der Anzeigevorrichtung 340 und anderen Vorrichtungen 372, 376, 374, 360, 362, 364, 366, 377 etc. zu kommunizieren. Der Chipsatz 320 kann auch mit einer drahtlosen Antenne 378 gekoppelt sein, um mit irgendeiner Vorrichtung zu kommunizieren, die ausgebildet ist, zumindest eines aus dem Senden und Empfangen von drahtlosen Signalen auszuführen.
  • Der Chipsatz 320 verbindet sich mit der Anzeigevorrichtung 340 über die Schnittstelle 326. Die Anzeige 340 kann beispielsweise eine Flüssigkristallanzeige (LCD; liquid crystal display), eine Plasmaanzeige, eine Kathodenstrahlröhren- (CRT-; cathode ray tube) Anzeige, oder irgendeine andere Art visueller Anzeigevorrichtung sein. Bei einem Ausführungsbeispiel werden der Prozessor 310 und der Chipsatz 320 in einem Rechensystem in einer abgestreiften, eingebetteten Multi-Die-Verbindungsbrücke vereint. Zusätzlich verbindet sich der Chipsatz 320 mit einem oder mehreren Bussen 350 und 355, die verschiedene Elemente 374, 360, 362, 364, und 366 verbinden. Die Busse 350 und 355 können über eine Busbrücke 372 miteinander verbunden werden, wie beispielsweise zumindest ein Ausführungsbeispiel einer abgestreiften eingebetteten Multi-Die-Verbindungsbrücken-Package-Vorrichtung. Bei einem Ausführungsbeispiel koppelt der Chipsatz 320 über die Schnittstelle 324 mit einem nicht-flüchtigen Speicher 360, einer oder mehreren Massenspeichervorrichtungen 362, einer Tastatur/Maus 364, einer Netzwerkschnittstelle 366, dem Smart-TV 376, und der Verbraucherelektronik 377, etc.
  • Bei einem Ausführungsbeispiel umfasst die Massenspeichervorrichtung 362 ein Solid-State-Laufwerk (SSD; solid state drive), ein Festplattenlaufwerk (hard disk drive), ein Universeller-Serieller-Bus-Flash-Speicherlaufwerk (universal serial bus flash memory drive) oder irgendeine andere Art von Computer-Datenspeichermedium, ist aber nicht auf diese beschränkt. Bei einem Ausführungsbeispiel ist die Netzwerkschnittstelle 366 durch irgendeine Art von gut bekanntem Netzwerkschnittstellenstandard implementiert, umfassend aber nicht beschränkt auf eine Ethernet-Schnittstelle, eine Universal-Serial-Bus- (USB) Schnittstelle, eine Peripheral-Component-Interconnect-(PCI) Express-Schnittstelle, eine drahtlose Schnittstelle, und/oder irgendeine andere geeignete Art von Schnittstelle. Bei einem Ausführungsbeispiel arbeitet die drahtlose Schnittstelle gemäß dem IEEE 802.11-Standard und dessen Verwandten, Home Plug AV (HPAV), Ultrabreitband (UWB; Ultra Wide Band), Bluetooth, WiMax oder irgendeiner Art von drahtlosem Kommunikationsprotokoll, ist aber nicht auf diese beschränkt.
  • Während die in 3 gezeigten Module als separate Blöcke innerhalb der eingebetteten magnetischen Induktivität und einem Abgestreifte-Eingebettete-Multi-Die-Verbindungsbrücken-Package in einem Rechensystem 300 abgebildet sind, können die durch einige dieser Blöcke ausgeführten Funktionen innerhalb einer einzelnen Halbleiterschaltung integriert sein oder können unter Verwendung von zwei oder mehr separaten integrierten Schaltkreisen implementiert sein. Beispielsweise kann der Cache-Speicher 316 (oder ausgewählte Aspekte von 316) in den Prozessorkern 312 eingebracht werden, obwohl der Cache-Speicher 316 als ein separater Block innerhalb des Prozessors 310 abgebildet ist.
  • Bei einem Ausführungsbeispiel umfasst ein einzelner Prozessor 310 Ausführungsbeispiele einer abgestreiften eingebetteten Multi-Die-Verbindungsbrücke mit Chiplets, wie beispielsweise einen, alle oder mehr als die Chiplets 170 bis 170" und optional einen, alle oder mehr als die Chiplets 174 bis 174", die den einzelnen Prozessor 310 bilden.
  • Wo es nützlich ist, kann das Rechensystem 300 eine Broadcasting-Struktur-Schnittstelle wie beispielsweise zum Befestigen der Vorrichtung an einem Zellenturm aufweisen.
  • 4 ist eine Draufsicht 400 mit teilweise weggeschnittenen Abschnitten des in 1H abgebildeten Rechensystems, 108 gemäß mehreren Ausführungsbeispielen. Das in 1H abgebildete Disaggregierter-Die-Rechensystem 108 ist an der Querschnittslinie 1H - - 1H zu sehen. Der erste Integrierter-Schaltkreis-Die 150 ist unter einem Chiplet-Array zu sehen, ebenso wie der nachfolgende Integrierter-Schaltkreis-Die 160. Die Erster-Die-Chiplets 170, 170' und 170" sind über dem ersten Die zu sehen, gemäß einem Ausführungsbeispiel. In ähnlicher Weise sind die Nachfolgender-Die-Chiplets 174, 174' und 174" über dem nachfolgenden Die 160 zu sehen, gemäß einem Ausführungsbeispiel.
  • Bei einem Ausführungsbeispiel ist ein 3 X 4-Array von Chiplet-Räumen an der Rückseiten-Oberfläche des ersten Integrierter-Schaltkreis-Chips 150 ausgebildet, aber vier der Räume werden von Wärmepolstern 463 eingenommen, um die Wärmeabfuhr vom ersten Chip 150 und in eine Wärmesenke wie beispielsweise einen integrierten Wärmeverteiler zu erleichtern, der die Wärmepolster kontaktiert. Bei einem Ausführungsbeispiel werden alle ersten Chiplet-Räume durch Integrierter-Schaltkreis-Chiplets eingenommen. In ähnlicher Weise ist bei einem Ausführungsbeispiel ein 3 X 4-Array von Chiplet-Räumen an der Rückseiten-Oberfläche des nachfolgenden Chips 160 ausgebildet, aber vier der Räume werden von Wärmepolstern 481 eingenommen, um die Wärmeabfuhr von dem nachfolgenden Die 160 und in die gleiche Wärmesenke zu erleichtern, die die Wärmepolster 463 kontaktiert, gemäß einem Ausführungsbeispiel. Bei einem Ausführungsbeispiel werden alle nachfolgenden Chiplet-Räume von Integrierter-Schaltkreis-Chiplets eingenommen.
  • Wie dargestellt ist, werden unterschiedliche nützliche Strukturen für Wärmepolster 463 und 481 über den jeweiligen ersten und nachfolgenden Integrierter-Schaltkreis-Chips 150 und 160 angewendet, abhängig von der Nützlichkeit der Wärmeauskopplung.
  • Um die hierin offenbarten Ausführungsbeispiele einer abgestreiften eingebetteten Multi-Die-Verbindungsbrücke und Verfahren darzustellen, ist hierin eine nicht einschränkende Liste von Beispielen bereitgestellt:
    • Beispiel 1 ist ein Integrierter-Schaltkreis-Vorrichtungs-Package, umfassend: einen ersten Integrierter-Schaltkreis-Die auf einem Integrierter-Schaltkreis-Package-Substrat, wobei das Integrierter-Schaltkreis-Package-Substrat eine Die-Seite und eine Anschlussbereichs-Seite umfasst; eine Verbindungsbrücke auf einer vorletzten Schicht des Integrierter-Schaltkreis-Package-Substrats; eine einzelne dielektrische Schicht über der Verbindungsbrücke, wobei die einzelne dielektrische Schicht die Die-Seite als eine letzte Schicht umfasst, durch ein Brücken-Via durchdrungen wird, das die Verbindungsbrücke kontaktiert, und wobei die einzelne dielektrische Schicht durch ein Package-Via durchdrungen wird, das mit der Anschlussbereichs-Seite elektrisch gekoppelt ist.
    • Bei Beispiel 2 umfasst der Gegenstand von Beispiel 1 optional, dass sich die Verbindungsbrücke auf einem Die-Anbringungsfilm befindet, der sich auf der vorletzten Schicht des Integrierter-Schaltkreis-Package-Substrats befindet.
    • Bei Beispiel 3 umfasst der Gegenstand von einem oder mehreren der Beispiele 1-2 optional, dass sich die Verbindungsbrücke auf einem Die-Anbringungsfilm befindet, der sich auf der vorletzten Schicht des Integrierter-Schaltkreis-Package-Substrats befindet, und dass die Verbindungsbrücke drei leitfähige Schichten aufweist, wobei eine untere leitfähige Schicht den Die-Anbringungsfilm kontaktiert, und eine obere leitfähige Schicht durch das Brücken-Via kontaktiert wird.
    • Bei Beispiel 4 umfasst der Gegenstand von einem oder mehreren der Beispiele 1-3 optional Mikrometer.
    • Bei Beispiel 5 umfasst der Gegenstand von einem oder mehreren der Beispiele 1-4 optional einen ersten Integrierter-Schaltkreis-Die, gekoppelt mit dem Brücken-Via, das die Verbindungsbrücke kontaktiert, und gekoppelt mit dem Package-Via.
    • Bei Beispiel 6 umfasst der Gegenstand von einem oder mehreren der Beispiele 1-5 optional einen ersten Integrierter-Schaltkreis-Die, gekoppelt mit dem Brücken-Via, wobei das Brücken-Via eine Kupfer-Brücken-Anschlussfläche kontaktiert, die einen elektrischen Höcker kontaktiert, der den ersten Integrierter-Schaltkreis-Die kontaktiert; und wobei der erste Integrierter-Schaltkreis-Die gekoppelt ist mit der Anschlussbereichs-Seite durch das Package-Via, das eine Kupfersäule kontaktiert, die einen elektrischen Höcker kontaktiert.
    • Bei Beispiel 7 umfasst der Gegenstand von einem oder mehreren der Beispiele 1-6 optional einen ersten Integrierter-Schaltkreis-Die, gekoppelt mit dem Brücken-Via, wobei das Brücken-Via eine Kupfer-Brücken-Anschlussfläche kontaktiert, die einen elektrischen Höcker kontaktiert, der den ersten Integrierter-Schaltkreis-Die kontaktiert; wobei der erste Integrierter-Schaltkreis-Die mit der Anschlussbereichs-Seite durch das Package-Via gekoppelt ist, das eine Kupfersäule kontaktiert, die einen elektrischen Höcker kontaktiert; einen nachfolgenden Integrierter-Schaltkreis-Die, gekoppelt mit einem nachfolgenden Brücken-Via, wobei das nachfolgende Brücken-Via eine Kupfer-Brücken-Anschlussfläche kontaktiert, die einen elektrischen Höcker kontaktiert, der den nachfolgenden Integrierter-Schaltkreis-Die kontaktiert; und wobei der nachfolgende Integrierter-Schaltkreis-Die gekoppelt ist mit der Anschlussbereichs-Seite durch ein nachfolgendes Package-Via, das eine Kupfersäule kontaktiert, die einen elektrischen Höcker kontaktiert.
    • Bei Beispiel 8 umfasst der Gegenstand von einem oder mehreren der Beispiele 1-7 optional, dass die einzelne Dielektrikumsschicht-Abdeckung sich auch über der vorletzten Schicht befindet und diese kontaktiert.
    • Bei Beispiel 9 umfasst der Gegenstand von Beispiel 8 optional, dass sich die Verbindungsbrücke auf einem Die-Anbringungsfilm befindet, der sich auf der vorletzten Schicht des Integrierter-Schaltkreis-Package-Substrats befindet.
    • Bei Beispiel 10 umfasst der Gegenstand von einem oder mehreren der Beispiele 8-9 optional, dass sich die Verbindungsbrücke sich auf einem Die-Anbringungsfilm befindet, der sich auf der vorletzten Schicht des Integrierter-Schaltkreis-Package-Substrats befindet, und dass die Verbindungsbrücke drei leitfähige Schichten aufweist, wobei eine untere leitfähige Schicht den Die-Anbringungsfilm kontaktiert.
    • Bei Beispiel 11 umfasst der Gegenstand von einem oder mehreren der Beispiele 1-10 optional einen ersten Integrierter-Schaltkreis-Die, gekoppelt mit dem Brücken-Via, das die Verbindungsbrücke kontaktiert, und gekoppelt mit dem Package-Via.
    • Bei Beispiel 12 umfasst der Gegenstand von einem oder mehreren der Beispiele 1-11 optional einen ersten Integrierter-Schaltkreis-Die, gekoppelt mit dem Brücken-Via, wobei das Brücken-Via eine Kupfer-Brücken-Anschlussfläche kontaktiert, die einen elektrischen Höcker kontaktiert, der den ersten Integrierter-Schaltkreis-Die kontaktiert; und wobei der erste Integrierter-Schaltkreis-Die gekoppelt ist mit der Anschlussbereichs-Seite durch das Package-Via, das eine Kupfersäule kontaktiert, die einen elektrischen Höcker kontaktiert.
    • Bei Beispiel 13 umfasst der Gegenstand von einem oder mehreren der Beispiele 1-12 optional, dass die letzte Schicht einen Trennschicht-Einschluss kontaktiert, wobei die Verbindungsbrücke ferner einen Polyimid-Film umfasst, der durch das Brücken-Via durchdrungen wird, und wobei der Trennschicht-Einschluss sich zwischen dem Polyimid-Film und der letzten Schicht befindet.
    • Beispiel 14 ist ein Rechensystem, umfassend: ein Integrierter-Schaltkreis-Vorrichtungs-Package, umfassend eine Die-Seite und eine Anschlussbereichs-Seite; einen ersten integrierten Schaltkreis auf der Integrierter-Schaltkreis-Package-Substrat-Die-Seite; eine Verbindungsbrücke auf einer vorletzten Schicht des Integrierter-Schaltkreis-Package-Substrats; eine einzelne dielektrische Schicht, die die Verbindungsbrücke überdeckt, wobei die einzelne dielektrische Schicht die Die-Seite als eine letzte Schicht umfasst, durch ein Brücken-Via durchdrungen wird, das die Verbindungsbrücke kontaktiert, und wobei die einzelne dielektrische Schicht durch ein Package-Via durchdrungen wird, das mit der Anschlussbereichs-Seite elektrisch gekoppelt ist; einen ersten Integrierter-Schaltkreis-Die, gekoppelt mit dem Brücken-Via, wobei das Brücken-Via eine Kupfer-Brücken-Anschlussfläche kontaktiert, die einen elektrischen Höcker kontaktiert, der den ersten Integrierter-Schaltkreis-Die kontaktiert; wobei der erste Integrierter-Schaltkreis-Die mit der Anschlussbereichs-Seite durch das Package-Via gekoppelt ist, das eine Kupfersäule kontaktiert, die einen elektrischen Höcker kontaktiert; einen nachfolgenden Integrierter-Schaltkreis-Die, gekoppelt mit einem nachfolgenden Brücken-Via, wobei das nachfolgende Brücken-Via eine Kupfer-Brücken-Anschlussfläche kontaktiert, die einen elektrischen Höcker kontaktiert, der den nachfolgenden Integrierter-Schaltkreis-Die kontaktiert; wobei der nachfolgende Integrierter-Schaltkreis-Die gekoppelt ist mit der Anschlussbereichs-Seite durch ein nachfolgendes Package-Via, das eine Kupfersäule kontaktiert, die einen elektrischen Höcker kontaktiert; und wobei der erste und nachfolgende Integrierter-Schaltkreis-Die Teil eines Chipsatzes sind.
    • Bei Beispiel 15 umfasst der Gegenstand von Beispiel 14 optional mehr als ein Chiplet auf dem ersten Integrierter-Schaltkreis-Die an einer Rückseite, wobei eines der mehr als ein Chiplet mit dem ersten Integrierter-Schaltkreis-Die durch eine Silizium-Durchkontaktierung kommuniziert.
    • Bei Beispiel 16 umfasst der Gegenstand von einem oder mehreren der Beispiele 14-15 optional mehr als ein Chiplet auf dem ersten Integrierter-Schaltkreis-Die an einer Rückseite, wobei eines der mehr als ein Chiplet mit dem ersten Integrierter-Schaltkreis-Die durch eine Silizium-Durchkontaktierung kommuniziert; und mehr als ein Chiplet auf dem nachfolgenden Integrierter-Schaltkreis-Die an einer Rückseite, wobei eines der mehr als ein Chiplet mit dem nachfolgenden Integrierter-Schaltkreis-Die durch eine Silizium-Durchkontaktierung kommuniziert.
    • Bei Beispiel 17 umfasst der Gegenstand von einem oder mehreren der Beispiele 14-16 optional mehr als ein Chiplet auf dem ersten Integrierter-Schaltkreis-Die an einer Rückseite, wobei eines der mehr als ein Chiplet mit dem ersten Integrierter-Schaltkreis-Die durch eine Silizium-Durchkontaktierung kommuniziert; mehr als ein Chiplet auf dem nachfolgenden Integrierter-Schaltkreis-Die an einer Rückseite, wobei eines der mehr als ein Chiplet mit dem nachfolgenden Integrierter-Schaltkreis-Die durch eine Silizium-Durchkontaktierung kommuniziert; und wobei zumindest eines der mehr als ein Chiplet auf dem ersten integrierten Schaltkreis, zumindest eines der mehr als ein Chiplet auf dem nachfolgenden Integrierter-Schaltkreis-Die und zumindest einer der ersten und nachfolgenden Integrierter-Schaltkreis-Dies einen disaggregierten Logik-Prozessor umfassen. Bei Beispiel 18 umfasst der Gegenstand von einem oder mehreren der Beispiele 14-17 optional mehr als ein Chiplet auf dem ersten Integrierter-Schaltkreis-Die an einer Rückseite, wobei eines der mehr als ein Chiplet mit dem ersten Integrierter-Schaltkreis-Die durch eine Silizium-Durchkontaktierung kommuniziert; mehr als ein Chiplet auf dem nachfolgenden Integrierter-Schaltkreis-Die an einer Rückseite, wobei eines der mehr als ein Chiplet mit dem nachfolgenden Integrierter-Schaltkreis-Die durch eine Silizium-Durchkontaktierung kommuniziert; und wobei zumindest eines der mehr als ein Chiplet auf dem ersten integrierten Schaltkreis, wobei zumindest eines der mehr als ein Chiplet auf dem nachfolgenden Integrierter-Schaltkreis-Die ist und zumindest einer der ersten und nachfolgenden Integrierter-Schaltkreis-Dies einen disaggregierten Grafik-Prozessor umfasst.
    • Bei Beispiel 19 umfasst der Gegenstand von einem oder mehreren der Beispiele 14-18 optional mehr als ein Chiplet auf dem ersten Integrierter-Schaltkreis-Die an einer Rückseite, wobei eines der mehr als ein Chiplet mit dem ersten Integrierter-Schaltkreis-Die durch eine Silizium-Durchkontaktierung kommuniziert; mehr als ein Chiplet auf dem nachfolgenden Integrierter-Schaltkreis-Die an einer Rückseite, wobei eines der mehr als ein Chiplet mit dem nachfolgenden Integrierter-Schaltkreis-Die durch eine Silizium-Durchkontaktierung kommuniziert; wobei zumindest eines der mehr als ein Chiplet auf dem ersten integrierten Schaltkreis, wobei zumindest eines der mehr als ein Chiplet auf dem nachfolgenden Integrierter-Schaltkreis-Die und zumindest einer der ersten und nachfolgenden Integrierter-Schaltkreis-Dies einen disaggregierten Logik-Prozessor umfasst, und wobei zumindest eines der mehr als ein Chiplet auf dem ersten integrierten Schaltkreis, wobei zumindest eines der mehr als ein Chiplet auf dem nachfolgenden Integrierter-Schaltkreis-Die und zumindest einer der ersten und nachfolgenden Integrierter-Schaltkreis-Dies einen disaggregierten Grafik-Prozessor umfassen.
    • Beispiel 20 ist ein Prozess zum Bilden einer Verbindungsbrücke, umfassend: Strukturieren einer Metallisierung auf einem anorganischen Substrat, umfassend ein Strukturieren von drei Metallisierungsschichten, umfassend Vias und Leiterbahnen; Abstreifen des anorganischen Substrats nach dem Setzen der Metallisierung auf einen Die-Anbringungsfilm eines Integrierter-Schaltkreis-Package-Substrats; und Bilden einer einzelnen dielektrischen Schicht über der Metallisierung und dem Integrierter-Schaltkreis-Package-Substrat.
    • Bei Beispiel 21 umfasst der Gegenstand von Beispiel 20 optional, dass das Strukturieren ein Strukturieren mit zuerst einer oberen Schicht und zuletzt einer unteren Schicht umfasst, gefolgt von einem Invertieren der Metallisierung beim Setzen auf den Die-Anbringungsfilm.
    • Bei Beispiel 22 umfasst der Gegenstand gemäß einem oder mehreren der Beispiele 20-21 optional ein Verbinden eines ersten und eines nachfolgenden Integrierter-Schaltkreis-Dies mit der Metallisierung durch die einzelne dielektrische Schicht.
    • Bei Beispiel 23 umfasst der Gegenstand gemäß einem oder mehreren der Beispiele 20-22 optional, wobei das Strukturieren der Metallisierung auf dem anorganischen Substrat ein Übertragen von Lichtenergie durch das anorganische Substrat umfasst.
  • Die obige detaillierte Beschreibung umfasst Referenzen auf die beiliegenden Zeichnungen, die Bestandteil der detaillierten Beschreibung sind. Veranschaulichend zeigen die Zeichnungen spezifische Ausführungsbeispiele, bei denen die Erfindung ausgeführt werden kann. Diese Ausführungsbeispiele werden hierin auch als „Beispiele“ bezeichnet. Solche Beispiele können Elemente zusätzlich zu den gezeigten oder beschriebenen umfassen. Allerdings betrachten die vorliegenden Erfinder auch Beispiele, bei denen nur jene Elemente, die gezeigt oder beschrieben sind, bereitgestellt sind. Ferner betrachten die vorliegenden Erfinder auch Beispiele, die irgendeine Kombination oder Permutation jener gezeigten oder beschriebenen Elemente (oder einen oder mehrere Aspekte derselben) verwenden, entweder im Hinblick auf ein bestimmtes Beispiel (oder einen oder mehrere Aspekte desselben) oder im Hinblick auf andere Beispiele (oder einen oder mehrere Aspekte derselben).
  • Im Fall von widersprüchlichen Verwendungen zwischen diesem Dokument und irgendwelchen auf diese Weise durch Bezugnahme aufgenommenen Dokumenten, regelt die Verwendung in diesem Dokument.
  • In diesem Dokument werden die Begriffe „ein, eine“ verwendet, wie in Patentdokumenten üblich, um einen oder mehr als einen zu umfassen, unabhängig von irgendwelchen anderen Fällen oder Verwendungen von „zumindest ein,e,s“ oder „ein,e,s oder mehrere“. In diesem Dokument wird der Begriff „oder“ verwendet, um auf ein nicht-exklusives oder Bezug zu nehmen, derart, dass „A oder B“ „A aber nicht B“, „B aber nicht A“ und „A und B“ umfasst, sofern es nicht anderweitig angegeben ist. In diesem Dokument werden die Begriffe „aufweisend“ und „bei dem,r“ als die einfachen Entsprechungen der jeweiligen Begriffe „umfassend“ und „wobei“ verwendet. In den folgenden Ansprüchen sind ferner die Begriffe „aufweisend“ und „umfassend“ offene Begriffe, d. h. ein System, Bauelement/Vorrichtung (device), Artikel, Zusammensetzung, Formulierung oder Prozess, der Elemente zusätzlich zu jenen umfasst, die nach einem solchen Begriff in einem Anspruch aufgeführt sind, fällt immer noch in den Schutzbereich dieses Anspruchs. Ferner werden in den folgenden Ansprüchen die Begriffe „erste,r,s“ „zweite,r,s“ und „dritte,r,s“ etc. lediglich als Kennzeichnungen verwendet und sollen ihren Objekten keine numerischen Anforderungen auferlegen.
  • Hierin beschriebene Verfahrensbeispiele können zumindest teilweise maschinen- oder computerimplementiert sein. Einige Beispiele können ein computerlesbares Medium oder maschinenlesbares Medium umfassen, das mit Anweisungen codiert ist, wirksam, um eine elektrische Vorrichtung zum Ausführen von Verfahren, wie in den obigen Beispielen beschrieben, zu konfigurieren. Eine Implementierung solcher Verfahren kann einen Code, z. B. Microcode, Assembliersprache-Code, einen Höhere-Ebene-Sprachcode oder Ähnliches, umfassen. Ein solcher Code kann computerlesbare Anweisungen zum Ausführen verschiedener Verfahren umfassen. Der Code kann Anteile von Computerprogrammprodukten bilden. Bei einem Beispiel kann der Code ferner auf einem oder mehreren flüchtigen, nicht-flüchtigen (non-transistory) oder nicht-flüchtigen (non-volatile), greifbaren, computerlesbaren Medien greifbar gespeichert sein, z. B. während der Ausführung oder zu anderen Zeitpunkten. Beispiele von diesen greifbaren computerlesbaren Medien können umfassen, sind aber nicht begrenzt auf, Festplatten, wechselbare Magnetplatten, wechselbare optische Platten (z. B. CDs (compact disks) und DVDs (digital video disks)), Magnetkassetten, Speicherkarten oder -stifte, Direktzugriffsspeicher (RAM; random access memory), Nur-Lese-Speicher (ROM) und Ähnliches.
  • Die obige Beschreibung soll veranschaulichend und nicht einschränkend sein. Zum Beispiel können die vorangehend beschriebenen Beispiele (oder einer oder mehrere Aspekte derselben) in Kombination miteinander verwendet werden. Andere Ausführungsbeispiele können verwendet werden, wie beispielsweise durch einen Durchschnittsfachmann nach Prüfung der obigen Beschreibung. Die Zusammenfassung ist bereitgestellt, um 37 C.F.R §1.72(b) zu entsprechen, um es dem Leser zu erlauben, das Wesen der technischen Offenbarung schnell zu verstehen. Sie wird mit dem Verständnis eingereicht, dass sie nicht benutzt wird, um den Schutzbereich oder die Bedeutung der Ansprüche zu interpretieren oder einzuschränken. Ferner können in der obigen detaillierten Beschreibung verschiedene Merkmale zu einer Gruppe zusammengefasst werden, um die Offenbarung zu vereinheitlichen. Dies soll nicht so ausgelegt werden, als ob beabsichtigt sei, dass ein nicht beanspruchtes, offenbartes Merkmal für einen Anspruch wesentlich ist. Im Gegenteil, der erfinderische Gegenstand kann in weniger als allen Merkmalen eines bestimmten offenbarten Ausführungsbeispiels liegen. Somit sind die folgenden Ansprüche hiermit als Beispiele oder Ausführungsbeispiele in die detaillierte Beschreibung aufgenommen, wobei jeder Anspruch als getrenntes Ausführungsbeispiel für sich steht, und es wird in Erwägung gezogen, dass solche Ausführungsbeispiele miteinander in verschiedenen Kombinationen oder Permutationen kombiniert werden können. Der Schutzbereich der vorliegenden Ausführungsbeispiele sollte Bezug nehmend auf die beigefügten Ansprüche bestimmt werden, zusammen mit dem vollständigen Schutzbereich von Entsprechungen, auf welche solche Ansprüche Anrecht haben.

Claims (23)

  1. Ein Integrierter-Schaltkreis-Vorrichtungs-Package, umfassend: einen ersten Integrierter-Schaltkreis-Die auf einem Integrierter-Schaltkreis-Package-Substrat, wobei das Integrierter-Schaltkreis-Package-Substrat eine Die-Seite und eine Anschlussbereichs-Seite umfasst; eine Verbindungsbrücke auf einer vorletzten Schicht des Integrierter-Schaltkreis-Package-Substrats; eine einzelne dielektrische Schicht über der Verbindungsbrücke, wobei die einzelne dielektrische Schicht die Die-Seite als eine letzte Schicht umfasst, wird durch ein Brücken-Via durchdrungen, das die Verbindungsbrücke kontaktiert, und wobei die einzelne dielektrische Schicht durch ein Package-Via durchdrungen wird, das mit der Anschlussbereichs-Seite elektrisch gekoppelt ist.
  2. Das Integrierter-Schaltkreis-Vorrichtungs-Package gemäß Anspruch 1, wobei sich die Verbindungsbrücke auf einem Die-Anbringungsfilm befindet, der sich auf der vorletzten Schicht des Integrierter-Schaltkreis-Package-Substrats befindet.
  3. Das Integrierter-Schaltkreis-Vorrichtungs-Package gemäß Anspruch 1 oder 2, wobei sich die Verbindungsbrücke auf einem Die-Anbringungsfilm befindet, der sich auf der vorletzten Schicht des Integrierter-Schaltkreis-Package-Substrats befindet, und wobei die Verbindungsbrücke drei leitfähige Schichten aufweist, wobei eine untere leitfähige Schicht den Die-Anbringungsfilm kontaktiert, und eine obere leitfähige Schicht durch das Brücken-Via kontaktiert wird.
  4. Das Integrierter-Schaltkreis-Vorrichtungs-Package gemäß Anspruch 1, 2 oder 3, wobei sich die Verbindungsbrücke auf einem Die-Anbringungsfilm befindet, der sich auf der vorletzten Schicht des Integrierter-Schaltkreis-Package-Substrats befindet, und wobei die Verbindungsbrücke drei leitfähige Schichten aufweist, wobei eine untere leitfähige Schicht den Die-Anbringungsfilm kontaktiert, eine obere leitfähige Schicht durch das Brücken-Via kontaktiert wird, und wobei die Verbindungsbrücke eine Z-Höhe von etwa 10 Mikrometern aufweist.
  5. Das Integrierter-Schaltkreis-Vorrichtungs-Package gemäß Anspruch 1, 2, 3 oder 4, ferner umfassend: einen ersten Integrierter-Schaltkreis-Die, gekoppelt mit dem Brücken-Via, das die Verbindungsbrücke kontaktiert, und gekoppelt mit dem Package-Via.
  6. Das Integrierter-Schaltkreis-Vorrichtungs-Package gemäß Anspruch 1, 2, 3, 4 oder 5, ferner umfassend: einen ersten Integrierter-Schaltkreis-Die, gekoppelt mit dem Brücken-Via, wobei das Brücken-Via eine Kupfer-Brücken-Anschlussfläche kontaktiert, die einen elektrischen Höcker kontaktiert, der den ersten Integrierter-Schaltkreis-Die kontaktiert; und wobei der erste Integrierter-Schaltkreis-Die gekoppelt ist mit der Anschlussbereichs-Seite durch das Package-Via, das eine Kupfersäule kontaktiert, die einen elektrischen Höcker kontaktiert.
  7. Das Integrierter-Schaltkreis-Vorrichtungs-Package gemäß Anspruch 1, 2, 3, 4, 5 oder 6, ferner umfassend: einen ersten Integrierter-Schaltkreis-Die, gekoppelt mit dem Brücken-Via, wobei das Brücken-Via eine Kupfer-Brücken-Anschlussfläche kontaktiert, die einen elektrischen Höcker kontaktiert, der den ersten Integrierter-Schaltkreis-Die kontaktiert; wobei der erste Integrierter-Schaltkreis-Die mit der Anschlussbereichs-Seite durch das Package-Via gekoppelt ist, das eine Kupfersäule kontaktiert, die einen elektrischen Höcker kontaktiert; einen nachfolgenden Integrierter-Schaltkreis-Die, gekoppelt mit einem nachfolgenden Brücken-Via, wobei das nachfolgende Brücken-Via eine Kupfer-Brücken-Anschlussfläche kontaktiert, die einen elektrischen Höcker kontaktiert, der den nachfolgenden Integrierter-Schaltkreis-Die kontaktiert; und wobei der nachfolgende Integrierter-Schaltkreis-Die gekoppelt ist mit der Anschlussbereichs-Seite durch ein nachfolgendes Package-Via, das eine Kupfersäule kontaktiert, die einen elektrischen Höcker kontaktiert.
  8. Das Integrierter-Schaltkreis-Vorrichtungs-Package gemäß einem der vorangehenden Ansprüche, wobei die einzelne Dielektrikumsschicht-Abdeckung sich auch über der vorletzten Schicht befindet und diese kontaktiert.
  9. Das Integrierter-Schaltkreis-Vorrichtungs-Package gemäß Anspruch 8, wobei sich die Verbindungsbrücke auf einem Die-Anbringungsfilm befindet, der sich auf der vorletzten Schicht des Integrierter-Schaltkreis-Package-Substrats befindet.
  10. Das Integrierter-Schaltkreis-Vorrichtungs-Package gemäß Anspruch 8 oder 9, wobei die Verbindungsbrücke sich auf einem Die-Anbringungsfilm befindet, der sich auf der vorletzten Schicht des Integrierter-Schaltkreis-Package-Substrats befindet, und wobei die Verbindungsbrücke drei leitfähige Schichten aufweist, wobei eine untere leitfähige Schicht den Die-Anbringungsfilm kontaktiert.
  11. Das Integrierter-Schaltkreis-Vorrichtungs-Package gemäß Anspruch 8, 9 oder 10, ferner umfassend: einen ersten Integrierter-Schaltkreis-Die, gekoppelt mit dem Brücken-Via, das die Verbindungsbrücke kontaktiert, und gekoppelt mit dem Package-Via.
  12. Das Integrierter-Schaltkreis-Vorrichtungs-Package gemäß Anspruch 8, 9, 10 oder 11, ferner umfassend: einen ersten Integrierter-Schaltkreis-Die, gekoppelt mit dem Brücken-Via, wobei das Brücken-Via eine Kupfer-Brücken-Anschlussfläche kontaktiert, die einen elektrischen Höcker kontaktiert, der den ersten Integrierter-Schaltkreis-Die kontaktiert; und wobei der erste Integrierter-Schaltkreis-Die gekoppelt ist mit der Anschlussbereichs-Seite durch das Package-Via, das eine Kupfersäule kontaktiert, die einen elektrischen Höcker kontaktiert.
  13. Das Integrierter-Schaltkreis-Vorrichtungs-Package gemäß einem der vorangehenden Ansprüche, wobei die letzte Schicht einen Trennschicht-Einschluss kontaktiert, wobei die Verbindungsbrücke ferner einen Polyimid-Film umfasst, der durch das Brücken-Via durchdrungen wird, und wobei der Trennschicht-Einschluss sich zwischen dem Polyimid-Film und der letzten Schicht befindet.
  14. Ein Rechensystem, umfassend: ein Integrierter-Schaltkreis-Vorrichtungs-Package, umfassend eine Die-Seite und eine Anschlussbereichs-Seite; einen ersten integrierten Schaltkreis auf der Integrierter-Schaltkreis-Package-Substrat-Die-Seite; eine Verbindungsbrücke auf einer vorletzten Schicht des Integrierter-Schaltkreis-Package-Substrats; eine einzelne dielektrische Schicht, die die Verbindungsbrücke überdeckt, wobei die einzelne dielektrische Schicht die Die-Seite als eine letzte Schicht umfasst, durch ein Brücken-Via durchdrungen wird, das die Verbindungsbrücke kontaktiert, und wobei die einzelne dielektrische Schicht durch ein Package-Via durchdrungen wird, das mit der Anschlussbereichs-Seite elektrisch gekoppelt ist; einen ersten Integrierter-Schaltkreis-Die, gekoppelt mit dem Brücken-Via, wobei das Brücken-Via eine Kupfer-Brücken-Anschlussfläche kontaktiert, die einen elektrischen Höcker kontaktiert, der den ersten Integrierter-Schaltkreis-Die kontaktiert; wobei der erste Integrierter-Schaltkreis-Die mit der Anschlussbereichs-Seite durch das Package-Via gekoppelt ist, das eine Kupfersäule kontaktiert, die einen elektrischen Höcker kontaktiert; einen nachfolgenden Integrierter-Schaltkreis-Die, gekoppelt mit einem nachfolgenden Brücken-Via, wobei das nachfolgende Brücken-Via eine Kupfer-Brücken-Anschlussfläche kontaktiert, die einen elektrischen Höcker kontaktiert, der den nachfolgenden Integrierter-Schaltkreis-Die kontaktiert; wobei der nachfolgende Integrierter-Schaltkreis-Die gekoppelt ist mit der Anschlussbereichs-Seite durch ein nachfolgendes Package-Via, das eine Kupfersäule kontaktiert, die einen elektrischen Höcker kontaktiert; und wobei der erste und nachfolgende Integrierter-Schaltkreis-Die Teil eines Chipsatzes sind.
  15. Das Rechensystem gemäß Anspruch 14, ferner umfassend mehr als ein Chiplet auf dem ersten Integrierter-Schaltkreis-Die an einer Rückseite, wobei eines der mehr als ein Chiplet mit dem ersten Integrierter-Schaltkreis-Die durch eine Silizium-Durchkontaktierung kommuniziert.
  16. Das Rechensystem gemäß Anspruch 14 oder 15, ferner umfassend: mehr als ein Chiplet auf dem ersten Integrierter-Schaltkreis-Die an einer Rückseite, wobei eines der mehr als ein Chiplet mit dem ersten Integrierter-Schaltkreis-Die durch eine Silizium-Durchkontaktierung kommuniziert; und mehr als ein Chiplet auf dem nachfolgenden Integrierter-Schaltkreis-Die an einer Rückseite, wobei eines der mehr als ein Chiplet mit dem nachfolgenden Integrierter-Schaltkreis-Die durch eine Silizium-Durchkontaktierung kommuniziert.
  17. Das Rechensystem gemäß Anspruch 14, 15 oder 16, ferner umfassend: mehr als ein Chiplet auf dem ersten Integrierter-Schaltkreis-Die an einer Rückseite, wobei eines der mehr als ein Chiplet mit dem ersten Integrierter-Schaltkreis-Die durch eine Silizium-Durchkontaktierung kommuniziert; mehr als ein Chiplet auf dem nachfolgenden Integrierter-Schaltkreis-Die an einer Rückseite, wobei eines der mehr als ein Chiplet mit dem nachfolgenden Integrierter-Schaltkreis-Die durch eine Silizium-Durchkontaktierung kommuniziert; und wobei zumindest eines der mehr als ein Chiplet auf dem ersten integrierten Schaltkreis, zumindest eines der mehr als ein Chiplet auf dem nachfolgenden Integrierter-Schaltkreis-Die und zumindest einer der ersten und nachfolgenden Integrierter-Schaltkreis-Dies einen disaggregierten Logik-Prozessor umfassen.
  18. Das Rechensystem gemäß einem der Ansprüche 14-17, ferner umfassend: mehr als ein Chiplet auf dem ersten Integrierter-Schaltkreis-Die an einer Rückseite, wobei eines der mehr als ein Chiplet mit dem ersten Integrierter-Schaltkreis-Die durch eine Silizium-Durchkontaktierung kommuniziert; mehr als ein Chiplet auf dem nachfolgenden Integrierter-Schaltkreis-Die an einer Rückseite, wobei eines der mehr als ein Chiplet mit dem nachfolgenden Integrierter-Schaltkreis-Die durch eine Silizium-Durchkontaktierung kommuniziert; und wobei zumindest eines der mehr als ein Chiplet auf dem ersten integrierten Schaltkreis, wobei zumindest eines der mehr als ein Chiplet auf dem nachfolgenden Integrierter-Schaltkreis-Die und zumindest einer der ersten und nachfolgenden Integrierter-Schaltkreis-Dies einen disaggregierten Grafik-Prozessor umfassen.
  19. Das Rechensystem gemäß einem der Ansprüche 14-18, ferner umfassend: mehr als ein Chiplet auf dem ersten Integrierter-Schaltkreis-Die an einer Rückseite, wobei eines der mehr als ein Chiplet mit dem ersten Integrierter-Schaltkreis-Die durch eine Silizium-Durchkontaktierung kommuniziert; mehr als ein Chiplet auf dem nachfolgenden Integrierter-Schaltkreis-Die an einer Rückseite, wobei eines der mehr als ein Chiplet mit dem nachfolgenden Integrierter-Schaltkreis-Die durch eine Silizium-Durchkontaktierung kommuniziert; wobei zumindest eines der mehr als ein Chiplet auf dem ersten integrierten Schaltkreis, wobei zumindest eines der mehr als ein Chiplet auf dem nachfolgenden Integrierter-Schaltkreis-Die und zumindest einer der ersten und nachfolgenden Integrierter-Schaltkreis-Dies einen disaggregierten Logik-Prozessor umfasst, und wobei zumindest eines der mehr als ein Chiplet auf dem ersten integrierten Schaltkreis, wobei zumindest eines der mehr als ein Chiplet auf dem nachfolgenden Integrierter-Schaltkreis-Die und zumindest einer der ersten und nachfolgenden Integrierter-Schaltkreis-Dies einen disaggregierten Grafik-Prozessor umfassen.
  20. Ein Prozess zum Bilden einer Verbindungsbrücke, umfassend: Strukturieren einer Metallisierung auf einem anorganischen Substrat, umfassend ein Strukturieren von drei Metallisierungsschichten, umfassend Vias und Leiterbahnen; Abstreifen des anorganischen Substrats nach dem Setzen der Metallisierung auf einen Die-Anbringungsfilm eines Integrierter-Schaltkreis-Package-Substrats; und Bilden einer einzelnen dielektrischen Schicht über der Metallisierung und dem Integrierter-Schaltkreis-Package-Substrat.
  21. Der Prozess gemäß Anspruch 20, wobei das Strukturieren ein Strukturieren mit zuerst einer oberen Schicht und zuletzt einer unteren Schicht umfasst, gefolgt von einem Invertieren der Metallisierung beim Setzen auf den Die-Anbringungsfilm.
  22. Der Prozess gemäß Anspruch 20 oder 21, ferner umfassend ein Verbinden eines ersten und eines nachfolgenden Integrierter-Schaltkreis-Dies mit der Metallisierung durch die einzelne dielektrische Schicht.
  23. Der Prozess gemäß Anspruch 20, 21 oder 22, wobei das Strukturieren der Metallisierung auf dem anorganischen Substrat ein Übertragen von Lichtenergie durch das anorganische Substrat umfasst.
DE102020107019.5A 2019-04-15 2020-03-13 Fertigung einer abgestreiften redistributionsschicht für eine package-oberseiten-eingebettete multi-die-verbindungsbrücke Pending DE102020107019A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/384,348 US10998262B2 (en) 2019-04-15 2019-04-15 Stripped redistrubution-layer fabrication for package-top embedded multi-die interconnect bridge
US16/384,348 2019-04-15

Publications (1)

Publication Number Publication Date
DE102020107019A1 true DE102020107019A1 (de) 2020-10-15

Family

ID=72613697

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102020002273.1A Active DE102020002273B4 (de) 2019-04-15 2020-03-13 Package-oberseiten-eingebettete multi-die-verbindungs-brücke
DE102020107019.5A Pending DE102020107019A1 (de) 2019-04-15 2020-03-13 Fertigung einer abgestreiften redistributionsschicht für eine package-oberseiten-eingebettete multi-die-verbindungsbrücke

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE102020002273.1A Active DE102020002273B4 (de) 2019-04-15 2020-03-13 Package-oberseiten-eingebettete multi-die-verbindungs-brücke

Country Status (3)

Country Link
US (4) US10998262B2 (de)
CN (3) CN115036289A (de)
DE (2) DE102020002273B4 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10998262B2 (en) * 2019-04-15 2021-05-04 Intel Corporation Stripped redistrubution-layer fabrication for package-top embedded multi-die interconnect bridge
US11600567B2 (en) * 2019-07-31 2023-03-07 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method for manufacturing the same
US11276650B2 (en) * 2019-10-31 2022-03-15 Avago Technologies International Sales Pte. Limited Stress mitigation structure
CN113410223B (zh) * 2021-06-15 2022-04-08 上海壁仞智能科技有限公司 芯片组及其制造方法
US20230187407A1 (en) * 2021-12-10 2023-06-15 Intel Corporation Fine-grained disaggregated server architecture

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8946900B2 (en) 2012-10-31 2015-02-03 Intel Corporation X-line routing for dense multi-chip-package interconnects
JP2016021496A (ja) 2014-07-15 2016-02-04 イビデン株式会社 配線基板及びその製造方法
JP2016066745A (ja) 2014-09-25 2016-04-28 イビデン株式会社 プリント配線基板およびこれを備えた半導体装置
WO2017074392A1 (en) * 2015-10-29 2017-05-04 Intel Corporation Metal-free frame design for silicon bridges for semiconductor packages
US10950550B2 (en) 2015-12-22 2021-03-16 Intel Corporation Semiconductor package with through bridge die connections
US10916486B2 (en) * 2016-09-26 2021-02-09 Intel Corporation Semiconductor device including silane based adhesion promoter and method of making
US10797022B2 (en) * 2017-10-06 2020-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US10643945B2 (en) * 2017-12-28 2020-05-05 Intel Corporation Pitch translation architecture for semiconductor package including embedded interconnect bridge
US11393758B2 (en) * 2018-09-12 2022-07-19 Intel Corporation Power delivery for embedded interconnect bridge devices and methods
US10666265B2 (en) 2018-09-28 2020-05-26 Intel Corporation Interface for parallel configuration of programmable devices
US11348909B2 (en) 2018-09-28 2022-05-31 Intel Corporation Multi-die packages with efficient memory storage
US10998262B2 (en) * 2019-04-15 2021-05-04 Intel Corporation Stripped redistrubution-layer fabrication for package-top embedded multi-die interconnect bridge

Also Published As

Publication number Publication date
DE102020002273A1 (de) 2021-07-01
CN117913071A (zh) 2024-04-19
US20200328151A1 (en) 2020-10-15
DE102020002273B4 (de) 2022-10-27
US11908793B2 (en) 2024-02-20
US10998262B2 (en) 2021-05-04
CN111834335A (zh) 2020-10-27
US11658111B2 (en) 2023-05-23
CN115036289A (zh) 2022-09-09
US20240136278A1 (en) 2024-04-25
US20210202380A1 (en) 2021-07-01
US20220230958A1 (en) 2022-07-21

Similar Documents

Publication Publication Date Title
DE102020107019A1 (de) Fertigung einer abgestreiften redistributionsschicht für eine package-oberseiten-eingebettete multi-die-verbindungsbrücke
DE102018203820A1 (de) Substratverbinder mit eingebetteten Brücken und Verfahren zu deren Montage
DE112019000670T5 (de) Leistungsabgabeverfahren für eingebettete multidieverbindungsbrücken und verfahren zu deren montage
DE112013003173T5 (de) Paketsubstrate mit mehreren Mikroplättchen
DE112017006496T5 (de) Skalierbare eingebettete siliziumbrücken-via-säulen in lithographisch definierten vias und verfahren zum herstellen derselben
DE102020106782A1 (de) Neue kernlose architektur und verarbeitungsstrategie für emib-basierte substrate mit hoher genauigkeit und hoher dichte
DE102018112868B4 (de) Monolitischer Siliziumbrückenstapel, umfassend einen hybriden Basisband-Prozessorchip, der Prozessoren und einen Speicher trägt und Verfahren zur Bildung eines monolithischen Chipstapels
DE102012109374A1 (de) Halbleitergehäuse und Verfahren zum Herstellen desselben
DE112009000383T5 (de) Package-on-Package unter Verwendung eines löthöckerlosen Aufbauschicht (BBUL)-Bausteins
DE112016007575T5 (de) Smarte ungehäuster-die-brücke, verbunden mit kupfersäulen für system-in-gehäuse-vorrichtung
DE102011055013A1 (de) Halbleitergehäuse und Verfahren zum Herstellen derselben
DE102020103364A1 (de) Substrat-Patch-Rekonstitutionsoptionen
DE112011105990T5 (de) Integriertes 3D-Schaltungspaket mit Fensterinterposer
DE112011105848B4 (de) Verfahren für das Bumping einer Chip-Rückseite
DE112011105992T5 (de) 3D-integriertes Schaltungspaket mit Through-Mold-Kopplungsstrukturen der ersten Ebene
DE112016007578T5 (de) Verbindungstruktur für einen gestapelten Die in einem mikroelektronischen Bauelement
DE112015006904T5 (de) Kostenreduktion bei hochentwickeltem Knoten durch ESD-Zwischenschalter
DE102015102682A1 (de) Elektronische baugruppe, die gestapelte elektronische komponenten enthält
DE102022120948A1 (de) Halbleiterbauelement mit lötfreier die-verbindung zur distributionsschicht
DE102022122467A1 (de) Dielektrische schicht, die ein metallpad einer glasdurchführung von einer oberfläche des glases trennt
DE102018129433A1 (de) Fan-Out-Gehäuse und Verfahren
DE112012006409T5 (de) Mehrfachstapel-BBUL-Paket
DE102020117971A1 (de) Ultradünn-brücken- und ultrafein-multi-die-patch-abstandarchtitektur und verfahren zur herstellung
DE112015007216T5 (de) Elektronische Baugruppen mit einer Brücke
DE112016007539T5 (de) VERTIKALES, GESTAPELTES CHIP-GRÖßENORDNUNG BONDDRAHTGEHÄUSE MIT ANWENDUNGSSPEZIFISCHEM INTEGRIERTEM SCHALTUNGS-DIE AUF DEM STAPEL UND VERFAHREN ZUM HERSTELLEN DESSELBEN

Legal Events

Date Code Title Description
R130 Divisional application to

Ref document number: 102020008161

Country of ref document: DE

Ref document number: 102020008269

Country of ref document: DE

Ref document number: 102020002273

Country of ref document: DE

R130 Divisional application to

Ref document number: 102020008161

Country of ref document: DE

Ref document number: 102020002273

Country of ref document: DE

Ref document number: 102020008269

Country of ref document: DE

R130 Divisional application to

Ref document number: 102020008161

Country of ref document: DE

Ref document number: 102020002273

Country of ref document: DE

Ref document number: 102020008269

Country of ref document: DE

R012 Request for examination validly filed