DE112019000670T5 - Leistungsabgabeverfahren für eingebettete multidieverbindungsbrücken und verfahren zu deren montage - Google Patents

Leistungsabgabeverfahren für eingebettete multidieverbindungsbrücken und verfahren zu deren montage Download PDF

Info

Publication number
DE112019000670T5
DE112019000670T5 DE112019000670.3T DE112019000670T DE112019000670T5 DE 112019000670 T5 DE112019000670 T5 DE 112019000670T5 DE 112019000670 T DE112019000670 T DE 112019000670T DE 112019000670 T5 DE112019000670 T5 DE 112019000670T5
Authority
DE
Germany
Prior art keywords
power
subsequent
semiconductor device
die
metallization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112019000670.3T
Other languages
English (en)
Inventor
Andrew Collins
Debendra Mallik
Mathew J. Manusharow
Jianyong Xie
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112019000670T5 publication Critical patent/DE112019000670T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Ein eingebettetes Multidiezwischenverbindungsbrückendie (EMIB-Die) ist mit einer Leistungsabgabe an die Mitte des EMIB-Dies konfiguriert und die Leistung wird an zwei Dies verteilt, die über das EMIB-Die verbunden sind.

Description

  • PRIORITÄTSANMELDUNG
  • Diese Anmeldung beansprucht die Priorität der US-Anmeldung mit Seriennr. 15/937,411, eingereicht am 27. März 2018, deren Offenbarung hierin durch Verweis vollumfänglich eingeschlossen ist.
  • FACHGEBIET
  • Diese Offenbarung bezieht sich auf die Leistungsabgabe für eingebettete Multidieverbindungsbrückenarchitekturen für Halbleitervorrichtungspackungen.
  • HINTERGRUND
  • Die Halbleitervorrichtungsminiaturisierung umfasst während des Packens Herausforderungen, um Hochgeschwindigkeits- und kleinvolumige Zwischenverbindungen zwischen Dies zu erlauben und um den Dies Leistung zuzuführen.
  • Figurenliste
  • Offenbarte Ausführungsformen sind beispielhaft, und nicht einschränkend, in den Figuren der beiliegenden Zeichnungen illustriert, wobei sich gleiche Referenzziffern auf ähnliche Elemente beziehen können. Dabei gilt:
    • 1 ist eine Draufsicht eines eingebetteten Multidieverbindungsbrückendies, das Mikrodurchkontaktierungsarrays für die Zwischenverbindung zwischen zwei halbleitenden Vorrichtungen nach einer Ausführungsform offenlegt;
    • 1A ist ein Querschnitts-Teilschnittaufriss und eine Projektion der Metallisierung für das Brückendie, das in 1 dargestellt ist, entlang der Schnittlinie 1A - 1A nach einer Ausführungsform;
    • 1B ist ein Querschnitts-Teilschnittaufriss und eine Projektion der Metallisierung für das Brückendie aus 1 entlang der Schnittlinie 1B - 1B nach einer Ausführungsform;
    • 2 ist ein Querschnitt und ein projektionsperspektivischer Aufriss eines eingebetteten Multidieverbindungsbrückenpakets nach einer Ausführungsform,
    • 3 ist eine Draufsicht eines Zwischenverbindungsbrückendies 310, wobei mehrere Leistungsdomänen in einen Brückendie verbunden sind, um ein erstes Die und ein nachfolgendes Die zu versorgen, nach einer Ausführungsform;
    • 3A ist ein Querschnitts-Teilschnittaufriss und eine Projektion der Metallisierung für das Brückendie, das in 3 dargestellt ist, entlang der Schnittlinie 3A - 3A nach einer Ausführungsform;
    • 4 ist eine Draufsicht eines Zwischenverbindungsbrückendies, wobei eine verbesserte EMIB-Leistungsabgabearchitektur mit einer einzigen Leistungsdomäne in ein Brückendie verbunden ist, nach einer Ausführungsform;
    • 4A ist ein Querschnitts-Teilschnittaufriss und eine Projektion der Metallisierung für das Brückendie, das in 4 dargestellt ist, entlang der Schnittlinie 4A - 4A nach einer Ausführungsform;
    • 5 ist eine Draufsicht eines eingebetteten Multidieverbindungsbrückenpakets nach einer Ausführungsform;
    • 6 ist ein Prozessablaufdiagramm nach einer Ausführungsform; und
    • 7 ist enthalten, um ein Beispiel einer Vorrichtungsanwendung auf höherer Ebene für die offenbarten Ausführungsformen darzustellen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Eine eingebettete Multidiezwischenverbindungsbrückenarchitektur (EMIB-Architektur) umfasst mindestens zwei Halbleitervorrichtungen, die über ein EMIB-Die hinweg verbunden sind. Die Leistungsabgabe an die verbundene Halbleitervorrichtung erfolgt durch Abgabe von Leistung an eine mittlere Region des EMIB-Dies, die als eine „Flutebene“ bezeichnet werden kann. Die Leistungsverteilung an jede der zwischenverbundenen Halbleitervorrichtungen durch die Metallisierung an dem EMIB-Die kann durch die Flutebene erfolgen und kann durch periphere Leistungseinführung in den EMIB-Die ergänzt werden.
  • Die Leistungs- und Erdungspräsenz in der EMIB-Metallisierung wird an die Flutebene abgegeben und der Stromfluss wird innerhalb der verschiedenen Metallisierungsschichten gewählt, um nach einigen Ausführungsformen in nützlicher Weise die induktiven Schleifenprobleme sowie die Probleme mit dem elektromagnetischen Rauschen zu beeinflussen. Ergänzende Leistung wird der Peripherie des EMIB-Die nach verschiedenen Ausführungsformen neben der Flutebenenleistungsabgabe an der EMIB-Die-Mitte zugeführt.
  • In einer Ausführungsform ist die Brücke teilweise in einem Paket eingebettet. In einer Ausführungsform ist die Brücke nicht eingebettet, sondern weist eine Konfiguration auf, die zwischen zwei Dies überbrückt.
  • 1 ist eine Draufsicht 100 eines eingebetteten Multidieverbindungsbrückendies (EMIB-Die) 110, das Mikrodurchkontaktierungsarrays für die Zwischenverbindung zwischen zwei halbleitenden Vorrichtungen nach einer Ausführungsform offenlegt. Der EMIB-Die 110 oder „Brückendie“ 110 umfasst eine Zwischenverbindungsfläche 112, auf der mehrere Mikrodurchkontaktierungsarrays konfiguriert sind. In einer Ausführungsform ist eine Mikrodurchkontaktierung als eine Durchkontaktierung quantifiziert, die kleiner als 1 Millimeter im Durchmesser ist. In einer Ausführungsform ist eine Mikrodurchkontaktierung in einem Bereich von 25 Mikron (Mikrometer) bis 500 Mikron quantifiziert.
  • Ein Abschnitt einer ersten Die-Grundfläche 114 (nachfolgend erstes Die 114 oder erste Dieseite 114) wird mit gestrichelten Linien auf die Zwischenverbindungsfläche 112 des Brückendies 110 projiziert und ein erstes Mikrodurchkontaktierungsarray 116 ist innerhalb des Brückendies 110 an der Zwischenverbindungsfläche 112 konfiguriert, um sich mit dem ersten Die 114 zu schneiden. Ein Abschnitt einer nachfolgenden Diegrundfläche 118 (nachfolgend, nachfolgendes Die 118 oder nachfolgende Dieseite 118) ist mit gestrichelten Linien dargestellt, die auf die Zwischenverbindungsfläche 112 des Brückendies 110 projiziert werden und ein nachfolgendes Mikrodurchkontaktierungsarray 120 ist innerhalb des Brückendies an der Zwischenverbindungsfläche 112 konfiguriert, um sich mit dem nachfolgenden Die 118 zu schneiden.
  • Elektrische Stromverbindungen an der Zwischenverbindungsfläche 112 umfassen Leistungsabgabemikrodurchkontaktierungen 124 und 126, und Leistungsverteilungsmikrodurchkontaktierungen 164 und 174. Die Leistungsverteilungsmikrodurchkontaktierungen sind massiv dunkel illustriert und befinden sich innerhalb eines Flutebenenabschnitts 122 des Brückendies 110. Wie illustriert befindet sich die Flutebene 122 zwischen dem ersten Mikrodurchkontaktierungsarray 116 und dem nachfolgenden Mikrodurchkontaktierungsarray 120. Die Leistungsverteilungsmikrodurchkontaktierungen 124 und 126 befinden sich zwischen einer Leistungs-Source (nicht illustriert) und einer Stromschiene 128 (siehe 1A). Die Leistungsverteilungsmikrodurchkontaktierungen 164 und 174 befinden sich zwischen der Stromschiene 128 und den Verbindungen mit den jeweiligen ersten und nachfolgenden Dies 114 und 118.
  • Elektrische Erdungsverbindungen an der Zwischenverbindungsfläche 112 umfassen Erdungsmikrodurchkontaktierungen 166 und 176. Erdungsmikrodurchkontaktierungen sind schattiert illustriert. Elektrische Signal-E/A-Verbindungen an der Zwischenverbindungsfläche 112 umfassen Signal-E/A-Durchkontaktierungen 168 und 178. Signal-E/A-Mikrodurchkontaktierungen sind in dieser Offenbarung unschattiert illustriert.
  • Die Leistungsflutebene ist 122 befindet sich an der Zwischenverbindungsfläche 112 des Brückendies 110 zwischen dem jeweiligen ersten und nachfolgenden Die 114 und 118. Die Leistungsflutebene 122 ist zentral platziert, was bedeutet, dass sie zwischen den Grundflächenregionen platziert ist, die durch die das jeweilige erste und nachfolgende Die 114 und 118, gebildet werden, wobei jedoch die Leistungsflutebene 122 möglicherweise nicht genau geometrisch in der Mittelregion der Zwischenverbindungsfläche 112 des Brückendies 110 liegt. In einer Ausführungsform befindet sich die Leistungsflutebene 122 in der ungefähren bilateralen Mitte (Y-Richtung beschreibt eine ungefähre Symmetrieachse) des Brückendies 110, sodass Leistung, die an das jeweilige erste und nachfolgende Die 114 und 118 zugeführt werden soll, in das Brückendie 110 an der Flutebene 122 eingeführt wird, und der Strom durch Metallisierung des Brückendies 110 peripher an das jeweilige Die 114 und 118 abgegeben wird (siehe 1A). Leitung wird in das Brückendie 110 an Leistungsbumps 130 nahe der Peripherie des Brückendies 110 zugeführt, und Strom wird zu Leistungsabgabemikrodurchkontaktierungen 124 und 126, der Stromschiene 128 und den Leistungsverteilungsmikrodurchkontaktierungen 164 und 174 geleitet.
  • In einer Ausführungsform verlangt der erste Die 114 mehr Leistung als das nachfolgende Die 118. In dieser Ausführungsform kann der erste Die 114 als ein Mutterdie 114 bezeichnet werden und das nachfolgende Die 118 kann als ein Tochterdie 118 bezeichnet werden. In einer beispielhaften Ausführungsform ist der erste Die 114 ein Logikdie, wie etwa ein Prozessor, der von der Intel Corporation aus Santa Clara, Kalifornien, hergestellt wurde, und das nachfolgende Die 118 ist ein Speicherdie.
  • Die Aufmerksamkeit wird auf die Querschnittslinie 1A - 1A gelenkt. In einer Ausführungsform befinden sich Leistungsabgabemikrodurchkontaktierungen 124 innerhalb der Leistungsflutebene 122, acht Leistungsverteilungsmikrodurchkontaktierungen 164 befinden sich innerhalb des ersten Mikrodurchkontaktierungsarrays 116, und vier Leistungsverteilungsmikrodurchkontaktierungen 174 befinden sich innerhalb des nachfolgenden Mikrodurchkontaktierungsarrays 120. Wenn am Mutterdie 114 mehr Leistung benötigt wird, und wie entlang der Schnittlinie 1A - 1A gesehen ist, bedienen acht Leistungsverteilungsmikrodurchkontaktierungen 164 innerhalb des ersten Mikrodurchkontaktierungsarrays 116 das Mutterdie 114. Wenn am Tochterdie 118 weniger Leistung benötigt wird, bedienen vier Leistungsverteilungsmikrodurchkontaktierungen 174 innerhalb des ersten Mikrodurchkontaktierungsarrays 120 das Tochterdie 118.
  • 1A ist ein Querschnitts-Teilschnittaufriss und eine Projektion der Metallisierung 101 für das Brückendie 110, das in 1 dargestellt ist, entlang der Schnittlinie 1A - 1A nach einer Ausführungsform. Die Metallisierung 101 ist in der Illustration vertikal (Z-Richtung) erstreckt und umfasst in einem Ausführungsform Metall-1 (M1), M2, M3 und M4. Die Metallisierungsleitungen, die vertikale Mikrodurchkontaktierungen (Z-Richtung) und horizontale Traces (X-Richtung) umfassen, umfassen Nichtkurzschlusskupplungen unter den verschiedenen Metallisierungsstrukturen, aber die allgemeine Struktur der Metallisierungen wird von der Zeichnung projiziert. In anderen Worten, die verschiedenen illustrierten Metallisierungen sind Projektionen und nicht notwendigerweise verbunden.
  • Wie illustriert, können die Leistungsabgabemikrodurchkontaktierungen 124 und 126, die in 1 entlang der Schnittlinie 1A - 1A dargestellt sind, vertikal (Z-Richtung) ausgewählten Leistungsbondpads 123 und 125 innerhalb der Metallisierung 101 zugeordnet werden. Die beiden referenzleitungsnummerierten Leistungsabgabemikrodurchkontaktierungsorte 124 und 126, die in 1 dargestellt sind, entsprechen den jeweiligen beiden referenzleitungsnummerierten Leistungsbondpads 123 und 125, die ebenfalls massiv dunkel illustriert sind. Die referenzleitungsnummerierten Leistungsbondpads 123 und 125 jedoch sind ein integraler Teil eines Leistungsheaders 127, der in 1 nicht illustriert ist.
  • Leistungsrouting durch die Metallisierung 101 beginnt an den Leistungsbumps 130 (1) und Strom wird nach einer Ausführungsform durch die Leistungsflutebene 122 an die illustrierten Leistungsabgabemikrodurchkontaktierungen 124 und 126 (Details nicht illustriert), durch den Leistungsheader 127 und an die Stromschiene 128 an M1 innerhalb der Metallisierung 101 geführt.
  • Für den ersten Die 114 fließt Strom von dem Leistungsheader 127 innerhalb der Flutebene 122 des Brückendies 110 an M1 (die Stromschiene 128), und wird dann peripher durch eine erste Leistungsverteilungsmikrodurchkontaktierung 164 an den ersten Die 114 verteilt. Für den nachfolgenden Die 118 fließt Strom von dem Leistungsheader 127 innerhalb der Flutebene 122 des Brückendies 110 an M1 (die Stromschiene 128), und wird dann peripher durch eine nachfolgende Leistungsverteilungsmikrodurchkontaktierung 174 an den nachfolgenden Die 118 verteilt. Wie illustriert, treten die Leistungsverteilungsmikrodurchkontaktierungen 164 und 174 aus der Metallisierung 101 heraus, um die Halbleitervorrichtungsstrukturen 163 und 173 zu koppeln. Durch Darstellung der 1 und 1A wird gesehen, dass die Leistungsverteilungsmikrodurchkontaktierungen 164 und 174 an der jeweiligen ersten Dieseite 114 und einer nachfolgenden Dieseite 118 des Brückendies 110 austreten.
  • Eine verbesserte EMIB-Leistungsabgabe wird wie illustriert erreicht, indem weitere Brückenpads und EMIB-Durchkontaktierungsverbindungen in interne Schichten der Metallisierung 101 des Brückendies 110 an der Flutebene 122, und weitere Mikrodurchkontaktierungsverbindungen zwischen elektrischen Bumpfeldern für die oberflächenmontierten ersten und nachfolgenden Dies 114 und 118 verwendet werden. In der illustrierten Ausführungsform 24 befinden sich erste Dieleistungsverteilungsmikrodurchkontaktierungen 164 innerhalb des ersten Mikrodurchkontaktierungsarrays 116 und 12 nachfolgende Dieleistungsverteilungsmikrodurchkontaktierungen 174 befinden sich innerhalb des nachfolgenden Mikrodurchkontaktierungsarrays 120. Für die ersten Dieleistungsverteilungsmikrodurchkontaktierungen 164, stellt ein Bondpad 163 eine Schnittstellenfläche für das erste Die 114 bereit, wie etwa für ein elektrisches Bump. Für die nachfolgenden Dieleistungsverteilungsmikrodurchkontaktierungen 174, stellt ein Bondpad 173 eine Schnittstellenfläche für das nachfolgenden Die 118 bereit, wie etwa für ein elektrisches Bump.
  • Wie in dieser Ausführungsform illustriert sind zwei Metallisierungsebenen, M2 und M4 der Metallisierung 101 mit Eingabe- /Ausgabesignalschienen konfiguriert. Die Signal-E/A-Mikrodurchkontaktierung 168 kontaktiert die M2-Signal-E/A-Schiene innerhalb des ersten Diemikrodurchkontaktierungsarrays 116. Die Signal-E/A-Mikrodurchkontaktierung 178 kontaktiert die M4-Signal-E/A-Schiene innerhalb des nachfolgenden Diemikrodurchkontaktierungsarrays 120.
  • 1B ist ein Querschnitts-Teilschnittaufriss und eine Projektion der Metallisierung 102 für das Brückendie 110 aus 1 entlang der Schnittlinie 1B - 1B nach einer Ausführungsform. Verbesserte VSS-Rücklaufpfade sind dargestellt, um flexiblere EMIB-Leistungsabgabelösungen bereitzustellen. Die Metallisierung 102 ist in der Illustration vertikal (Z-Richtung) erstreckt und umfasst in einem Ausführungsform, M1, M2, M3 und M4, die in 1A illustriert sind. Wie illustriert sind Erdungsmikrodurchkontaktierungen 166 und 176 entlang der Schnittlinie 1B - 1B in 1 dargestellt. Die Erdungsmikrodurchkontaktierungen 166 und 176 kann jeweiligen Erdungsbondpads 165 und 175 innerhalb der Metallisierung 102 zugeordnet werden und die Erdungsbondpads 165 und 175 sind ebenfalls schattiert illustriert. Die beiden referenzleitungsnummerierten Erdungsmikrodurchkontaktierungen 166 und 176, die ebenfalls in 1 dargestellt sind, entsprechen den beiden referenzleitungsnummerierten Erdungsbondpads 165 und 175, die ebenfalls schattiert illustriert sind. Insgesamt acht Erdungsbondpads 166 sind durch die Schnittlinie 1B - 1B innerhalb des ersten Diemikrodurchkontaktierungsarrays 116 geschnitten. Insgesamt vier Erdungsbondpads 176 sind durch die Schnittlinie 1B - 1B innerhalb des nachfolgenden Diemikrodurchkontaktierungsarrays 120 geschnitten. Stromfluss für Erdungsverbindungen umfasst eine Erdungsschiene bei M3, wobei VSS erfasst wird.
  • In einer Ausführungsform sind die Stromschiene 128 und die Erdungsschiene 136 so weit voneinander entfernt angeordnet wie möglich, wie in M1 für die Stromschiene 128 und in Mn (in der Zeichnung ist Mn M4) für die Erdungsschiene 136. In der illustrierten Ausführungsform jedoch befinden sich die Stromschiene 128 und die Erdungsschiene 136 in einem Abstand von nur einem einzelnen Metallisierungstrace voneinander an M2. In einer Ausführungsform, in der induktive Stromschleifen zwischen Leistungs- und Erdungsschienen minimiert werden sollen, befinden sich die Leistungs- und Erdungsschienen aneinander angrenzend, wie etwa an M2 und M3. In einer Ausführungsform der Stromrauschen zwischen Leistungs- und Erdungsschienen minimiert werden sollen, befinden sich die Leistungs- und Erdungsschienen in einem Abstand, wie etwa an M1 und M4.
  • 2 ist ein Querschnitt und ein projektionsperspektivischer Aufriss eines eingebetteten Multidieverbindungsbrückenpakets 200 nach einer Ausführungsform. Ein Brückendie 210 umfasst eine Metallisierung 201 wie die illustrierten Abschnitte der jeweiligen Metallisierungen 101 und 102, die in den 1A und 1B dargestellt sind. Das EMIB-Paket 200 umfasst eine erste Halbleitervorrichtung 214 und eine nachfolgende Halbleitervorrichtung 218, die durch die Metallisierung 201 des Brückendies 210 gekoppelt sind. Leistung wird an einer Flutebene 222 an das Brückendie 210 abgegeben, die sich zwischen oberflächenmontierten Diebumpfeldern befindet, um eine verbesserte Leistungsabgabe an die Halbleitervorrichtung 214 und 218 zu erlauben. Die oberflächenmontierten Diebumpfelder befinden sich ungefähr innerhalb entsprechender erster und nachfolgender Diemikrodurchkontaktierungsarrays 216 und 220.
  • In einer Ausführungsform ist die Metallisierung 201 in vereinfachter Form mit einer Stromschiene 228 dargestellt, die eine der mehreren Schichten der Metallisierung 201 ist, und weitere Auf-Brücke-Leistungs- und Erdungspads Sind mit EMIB-Leistungsabgabemikrodurchkontaktierungen 224 und 226 (jeweils ein Auftreten illustriert) zwischen jeweiligen ersten und nachfolgenden Diemikrodurchkontaktierungsarrays 216 und 220 illustriert. Leistung wird an Leistungskontakte 223 und 225 über der Flutebene 222 des Brückendies 210 zentral an das Brückendie 210 geleitet, Strom wird an die Leistungsabgabemikrodurchkontaktierungen 224 und 226 an die Stromschiene 228 und dann durch jeweilige Leistungsverteilungsmikrodurchkontaktierungen 264 und 274 an jeweilige erste und nachfolgende Dies 214 und 218 geleitet.
  • In einer Ausführungsform ist das Brückendie 210 durch das erste Mikrodurchkontaktierungsarray 216 mit der ersten Halbleitervorrichtung 214 gekoppelt. Innerhalb des ersten Mikrodurchkontaktierungsarrays 216 sind Leistungsverteilungsmikrodurchkontaktierungen 264, enthalten, von denen jede mit der ersten Halbleitervorrichtung 214 durch leistungselektrische Bumps 232 gekoppelt ist (drei beispielhafte Vorkommen). Weiterhin koppeln in dem illustrierten Querschnitt E/A-Elektrobumps 234 (zwei beispielhafte Vorkommen) ebenfalls die erste Halbleitervorrichtung 214 mit dem Brückendie 210.
  • In einer Ausführungsform ist das Brückendie 210 durch das nachfolgende Mikrodurchkontaktierungsarray 220 mit der nachfolgenden Halbleitervorrichtung 218 gekoppelt. Innerhalb des nachfolgenden Mikrodurchkontaktierungsarrays 220 sind Leistungsverteilungsmikrodurchkontaktierungen 274, enthalten, von denen jede mit der nachfolgenden Halbleitervorrichtung 218 durch leistungselektrische Bumps 232 gekoppelt ist (zwei beispielhafte Vorkommen). Weiterhin koppeln in dem illustrierten Querschnitt E/A-Elektrobumps 234 (drei beispielhafte Vorkommen) ebenfalls die nachfolgende Halbleitervorrichtung 218 mit dem Brückendie 210.
  • In einer Ausführungsform umfasst Verpackungsmaterial 240 verschiedene Aufbauschichten, die zwischen den jeweiligen Leistungsabgabe- und Leistungsverteilungsmikrodurchkontaktierungen 224 und 226, und 264 und 274 und den elektrischen Bumps 232 konfiguriert sind. Ein Teil des Verpackungsmaterials 240 umfasst eine obere Dielektrikumschicht 241, die durch Planarisierung eines Materials nach Füllen eines lasergebohrten Durchkontaktierungsausschnitts gebildet werden kann.
  • Von den Leistungskontakten 223 und 225 wird Leistung an die jeweils erste und nachfolgende Halbleitervorrichtung 214 und 218 geleitet, indem zentral Leistung an die Brückendie 210 geleitet und peripher durch die Metallisierung 201 des Brückendies 210 an die jeweilige Halbleitervorrichtung 214 und 218 abgegeben wird.
  • In einer Ausführungsform wird Leistung über das Brückendie 210 durch eine Leistungsabgabemikrodurchkontaktierung 238 innerhalb der Packungsmaterialien 240 an die Leistungsflutebene 222 geleitet, und die Leistung wird (nicht illustriert) an die Leistungskontakte 223 und 225 geleitet. Strom fließt von den Leistungskontakten 223 und 225, durch Leistungsabgabemikrodurchkontaktierungen 224 und 226.
  • Für die Leistungsabgabe an die erste Halbleitervorrichtung 214 entsteht Leistung für das Brückendie 210 in der Flutebene 222 an dem Leistungskontakt 223. Strom wird von dem Leistungskontakt 223 durch die Leistungsabgabemikrodurchkontaktierung 224 zu der Stromschiene 228, durch die ersten Dieleistungsverteilungsmikrodurchkontaktierungen 264 und die elektrischen Leistungsbumps 232 geleitet, die an die erste Halbleitervorrichtung 214 anstoßen.
  • Für die Leistungsabgabe an die nachfolgende Halbleitervorrichtung 218 entsteht Leistung für das Brückendie 210 in der Flutebene 222 an dem Leistungskontakt 225. Strom wird von dem Leistungskontakt 225 durch die Leistungsabgabemikrodurchkontaktierung 226 zu der Stromschiene 228, durch die nachfolgenden Dieleistungsverteilungsmikrodurchkontaktierungen 274 und die elektrischen Leistungsbumps 232 geleitet, die an die nachfolgende Halbleitervorrichtung 218 anstoßen.
  • In einer Ausführungsform wird die Ergänzungsleistung richtungsgebunden an die erste Halbleitervorrichtung 214 abgegeben, wie etwa durch eine Leistungsabgabemikrodurchkontaktierung 244 innerhalb der Packungsmaterialien 240 des EMIB-Pakets 200, an ergänzende Leistungsbumps 242, die sich in der Peripherie des ersten Dies 214 befinden. Wenn das erste Die 214 mehr Leistung benötigt als das nachfolgende Die 218 kann der erste Die 214 als ein Mutterdie 214 bezeichnet werden und das nachfolgende Die 218 kann als ein Tochterdie 218 bezeichnet werden.
  • In einer Ausführungsform ist das EMIB-Paket 200 nützlich ein tragbares Rechnersystem und das Rechnungssystem umfasst eine Platine 294, wie etwa ein Motherboard 294. In einer Ausführungsform umfasst die Platine 294 eine Hülle 296, die einen physischen und dielektrischen Schutz für die Kombination des ersten Dies 214, des Brückendies 210 und des nachfolgenden Dies 218 bereitstellt.
  • 3 ist eine Draufsicht 300 eines Zwischenverbindungsbrückendies 310, wobei mehrere Leistungsdomänen in einen Die 310 verbunden sind, um ein erstes Die 314 und ein nachfolgendes Die 318 zu versorgen, nach einer Ausführungsform. Der Brückendie 310 umfasst eine Zwischenverbindungsfläche 312, auf der mehrere Mikrodurchkontaktierungsarrays und Verbindungstraces konfiguriert sind. Die Brückendie 310 offenbart Mikrodurchkontaktierungsarrays und Verbindungstraces für mehrere Leistungsdomains für eine Zwischenverbindung zwischen den beiden Halbleitervorrichtung 314 und 318 nach einer Ausführungsform.
  • Das Brückendie 310 verwendet eine verbesserte EMIB-Leistungsabgabekonfiguration mit mehreren Leistungsdomänen, die in die Metallisierung 301 verbunden sind (siehe 3A). Die Zwischenverbindungsfläche 312 umfasst eine erste Leistungs-Source-Flutebene 316 für eine erste Leistungs-Source VCCI, zweite Leistungs-Source-Flutebenen 317 und 317' für eine zweite Leistungs-Source VCC2, und eine Erdung oder gemeinsame VSS-Flutebene 387 und 387'.
  • Die erste Leistungs-Source-VCCI-Flutebene 316 umfasst vollständig massive schwarze Kontakte 330 und Mikrodurchkontaktierungen 324 und 326, die von der Draufsicht 300 illustriert sind. Die zweiten Leistungs-Source-VCC2-Flutebenen 317 und 317' umfassen schraffierte Abschnitte und nachfolgende Leistungs-Source-Kontaktpads 348.
  • Ein Abschnitt einer ersten Diegrundfläche 314 ist mit gestrichelten Linien auf die Zwischenverbindungsfläche 312 des Brückendies 310 projiziert und ein erstes Leistungs-Source-Tracearray 363 (ein beispielhaftes Trace nummeriert) befindet sich an der Zwischenverbindungsfläche 312 innerhalb der ersten Diegrundfläche 314. Ein Abschnitt einer nachfolgenden Diegrundfläche 318 ist mit gestrichelten Linien auf die Zwischenverbindungsfläche 312 des Brückendies 310 projiziert und ein erstes Leistungs-Source-Tracearray 373 (ein beispielhaftes Trace nummeriert) befindet sich an der Zwischenverbindungsfläche 312 innerhalb der nachfolgenden Diegrundfläche 318.
  • Die zweiten Leistungs-Source-VCC2-Flutebenen 317 und 317' umfassen vollständig schraffierte Abschnitte, die von der Draufsicht 300 illustriert sind. Die zweite Leistungs-Source befindet sich an der oberen Fläche der Metallisierung 301 (siehe 3A), und die erste Leistungs-Source mit den Leistungsabgabemikrodurchkontaktierungen 324 und 236 sind zentral eingeführt, dringen in die Metallisierung 310 ein und die Leistung wird peripher an die jeweilige erste und nachfolgende Halbleitervorrichtung 314 und 318 verteilt.
  • Ein zweites Leistungs-Source-Tracearray 365 (ein beispielhaftes Trace nummeriert) befindet sich an der Zwischenverbindungsfläche 312 innerhalb der ersten Diegrundfläche 314. Ein Abschnitt des zweiten Leistungs-Source-Tracearrays 375 (ein beispielhaftes Trace nummeriert) befindet sich an der Zwischenverbindungsfläche 312 innerhalb der nachfolgenden Diegrundfläche 318.
  • Die Erdungs-VSS-Flutebenen 387 und 387' mit runden elektrischen Bumps und Mikrodurchkontaktierungen 388, die mit schattierten Querschnitten dargestellt sind. Ein Erdungs-Source-Tracearray 367 (ein beispielhaftes Trace nummeriert) befindet sich an der Zwischenverbindungsfläche 312 innerhalb der ersten Diegrundfläche 314. Ein Abschnitt eines Erdungs-Source-Tracearrays 377 (ein beispielhaftes Trace nummeriert) befindet sich an der Zwischenverbindungsfläche 312 innerhalb der nachfolgenden Diegrundfläche 318.
  • Eingabe-/Ausgabe-Traces (E/A-Traces) befinden sich ebenfalls an der Zwischenverbindungsfläche 312 des Brückendies 310. Ein E/A-Tracearray 369 (ein beispielhaftes Trace nummeriert) befindet sich an der Zwischenverbindungsfläche 312 innerhalb der ersten Diegrundfläche 314. Ein E/A-Tracearray 379 (ein beispielhaftes Trace nummeriert) befindet sich an der Zwischenverbindungsfläche 312 innerhalb der ersten Diegrundfläche 318.
  • Wie illustriert, sind Leistungs-Source-Flutebenen 316, 317 und 317' sowie Erdungs-Source-Flutebenen 387 und 387' zentral an der Zwischenverbindungsfläche 312 des Brückendies 310 platziert, während E/A-Tracearrays 369 und 379 nur innerhalb der jeweiligen Diegrundflächen 314 und 318 platziert sind.
  • Die Leistungabgabe in dieser Ausführungsform ist an die Mitte des Brückendies 310 gerichtet und die beiden Halbleitervorrichtungen, die als Mutter- 314 bzw. Tochterdies 318 bezeichnet werden können, können jeweils mehrere Leistungsources aufnehmen.
  • 3A ist ein Querschnitts-Teilschnittaufriss und eine Projektion der Metallisierung 301 für das Brückendie 310, das in 3 dargestellt ist, entlang der Schnittlinie 3A - 3A nach einer Ausführungsform. Die Metallisierung 301 ist in der Illustration vertikal (Z-Richtung) erstreckt und umfasst in einem Ausführungsform Metall-1 (M1), M2, M3 und M4.
  • Die Projektionen von Metallisierungsleitungen, die vertikale Mikrodurchkontaktierungen (Z-Richtung) und horizontale Traces (X-Richtung) umfassen, umfassen Nichtkurzschlusskupplungen unter den verschiedenen Metallisierungsstrukturen, aber die allgemeine Struktur der Metallisierung 301 wird von der Zeichnung projiziert. In anderen Worten, die verschiedenen illustrierten Metallisierungen sind Projektionen und nicht notwendigerweise verbunden.
  • In dem illustrierten Leistungsabgabeplan werden VCCI in Verbindung mit Leistungsabgabemikrodurchkontaktierungen 324 und 326, und VSS in Verbindung mit Erdungsmikrodurchkontaktierungen 388 von der Zwischenverbindungsfläche 312, die in 3 dargestellt wird, abwärts in die Metallisierung 301 geführt und dann seitwärts und vertikal an den jeweiligen ersten und nachfolgenden Die 314 und 318. Für VCC2 von den zweiten Leistungsflutebenen 317 und 317' werden zusätzliche Diebumps an den ersten und nachfolgenden Dies 314 und 318 verwendet und die Leistungsabgabe bleibt über der Ebene von M4.
  • Wie illustriert, können die Leistungsabgabemikrodurchkontaktierungen 324 und 326, die in 3 entlang der Schnittlinie 3A - 3A und innerhalb der ersten Leistungsmikrodurchkontaktierungsflutebene 316 dargestellt sind, vertikal (Z-Richtung) ausgewählten Leistungsbondpads 323 und 325 innerhalb der Metallisierung 301 zugeordnet werden. Weiterhin entsprechen die referenzleitungsnummerierten Mikrotraces 363 und 373, die in 3 dargestellt sind, zwei referenzleitungsnummerierten Leistungsverteilungsmikrodurchkontaktierungen 364 und 374, die ebenfalls massiv dunkel illustriert sind. Stromfluss für die Leistungstraces 363 und 373 entsteht an der Flutebene 316, fließt abwärts (negative-Z-Richtung) in die Leistungsabgabemikrodurchkontaktierungen 324 und 326, lateral durch die Stromschiene 328 an M1, vertikal durch jeweilige Leistungsverteilungsmikrodurchkontaktierungen 364 und 374, an die jeweiligen Leistungstraces 363 und 373 und dann an die jeweiligen Mutter- und Tochterdies 314 und 318.
  • Eine zweite Leistungs-Source wird wie illustriert abgegeben, um die nachfolgenden Leistungsflutebenen 317 und 317' zu umfassen, wie in 3 gezeigt, und ist in 3A dargestellt, wobei jedoch der Querschnitt 3A - 3A ein zweites Leistungs-Source-Tracearray 365 schneidet, das sich an der Zwischenverbindungsfläche 312 innerhalb der ersten Diegrundfläche 314 befindet. Ein Abschnitt der zweiten VCC2-Leistungs-Source wird über der Mnten Metallisierungsebene an den Leistungstraces 365 und 375 von Headern innerhalb der jeweiligen zweiten Leistungsflutebenen 317 und 317' abgegeben, die ebenfalls nicht durch vertikale Mikrodurchkontaktierungen in die Metallisierung schneiden.
  • Die Erdungs-Source-Koppelung wird durch die Erdungsmikrodurchkontaktierungen 388 illustriert, die als von den Erdungs-Source-Flutebenen 387 und 387' an die Erdungs-Source-Traces 367 und 377 gekoppelt dargestellt sind. Wie in diesem Querschnittsaufriss illustriert, kann die Erdungs-Source-Koppelung vertikal (Z-Richtung) auf eine M3-Metallisierung mit Erdungs-Source-Mikrodurchkontaktierungen 388 zugeordnet werden. Ähnlich wie illustriert, sind E/A-Traces innerhalb der Metallisierung 301 nach einer Ausführungsform an M2 und M4 dargestellt.
  • 4 ist eine Draufsicht 400 eines eingebetteten Multidie-Zwischenverbindungsdies 410, wobei eine verbesserte EMIB-Leistungsabgabearchitektur mit einer einzigen Leistungsdomäne in dem Brückendie 410 verbunden ist, nach einer Ausführungsform. Der Brückendie 410 umfasst eine Zwischenverbindungsfläche 412, auf der die mehreren Mikrodurchkontaktierungsarrays und Verbindungstraces konfiguriert sind. Das Brückendie 410 verwendet eine einzige Leistungsdomäne zum Bedienen eines ersten Dies 414 und eines nachfolgenden Dies 418 nach einer Ausführungsform.
  • Das Brückendie 410 umfasst eine VCCI-Flutebene 416, die durch EMIB-Leistungsabgabemikrodurchkontaktierungen 424 und 426 an die An-Brücke-VCC1-Netzschicht gebunden ist. Leistung wird an die ersten und nachfolgenden Dies 414 und 418 verbunden, beginnend von der VCCI-Flutebene 416 und durch die Leistungsabgabemikrodurchkontaktierungen 424 und 426.
  • Erdungskontakte 466 sind innerhalb einer Erdungsebene 427 konfiguriert, und die Erdungskontakte 466 dienen als Erdungsmikrodurchkontaktierungen 466. Weiterhin sind auch Signal-E/A-Traces 428 (siehe 4A) an der Zwischenverbindungsfläche 412, konfiguriert und durch eine Metallisierung 401 verbunden.
  • 4A ist ein Querschnitts-Teilschnittaufriss und eine Projektion der Metallisierung 401 für das Brückendie 410, das in 4 dargestellt ist, entlang der Schnittlinie 4A - 4A nach einer Ausführungsform. Die Metallisierung 401 ist in der Illustration vertikal (Z-Richtung) erstreckt und umfasst in einem Ausführungsform Metall-1 (M1), M2, M3 und M4. Richtungspfeile 443 zeigen einen Stromfluss an eine Stromschiene 428 durch jeweilige Leistungsabgabemikrodurchkontaktierungen 424 und 426 nach einer Ausführungsform an. Von der Stromschiene 428 fließt Strom an Leistungsverteilungsmikrodurchkontaktierungen 464 und 474, und an jeweilige Leistungs-Source-Traces 463 und 473.
  • In einer Ausführungsform wird die ergänzende Leistung 444 peripher über die Mn-te Metallisierungsschicht eingeführt. In einer Ausführungsform sind Stromflusspfade durch Richtungspfeile 444 angezeigt, sowohl durch Einführen von Leistung in das Brückendie 410 zentral 443 an der Flutebene 416 (siehe 4) und peripher 444 an jedes Leistungs-Source-Trace 463 und 473.
  • In einer Ausführungsform ist die Leistungsabgabe im Vergleich mit der gesamten peripheren Leistungsabgabe analysiert, wo Leistung ausschließlich von einem Packungsmaterial für ein EMIB-Die zu dem illustrierten Brückendie 410 kommt, wo Gleichstromspannung (DC-Spannung) um 11 % und um 17 % für die VCCI-Leistung gesenkt wird.
  • 5 ist eine Draufsicht eines eingebetteten Multidieverbindungsbrückenpakets 500 nach einer Ausführungsform. Eine erste Halbleitervorrichtung 514 ist mit einem Brückendie 510 durch Mikrodurchkontaktierungen gekoppelt, wie etwa jede der Mikrodurchkontaktierungsausführungsformen, die in dieser Offenbarung dargestellt sind. Weiterhin ist eine nachfolgende Halbleitervorrichtung 518 ebenfalls mit der ersten Halbleitervorrichtung 514 über den Brückendie 510 gekoppelt. Weiterhin ist eine dritte Halbleitervorrichtung 519 ebenfalls mit der ersten Halbleitervorrichtung 514 über den Brückendie 510 gekoppelt. In einer Ausführungsform ist das EMIB-Paket 500 in die Verpackungsmaterialien 540 eingebaut.
  • Eine Leistungsflutebene ist durch die Leistungsabgabemikrodurchkontaktierungen 524 und 526 dargestellt, sodass Leistung zentral an den Brückendie 510 eingeführt wird, und wird peripher an Leistungsverteilungsmikrodurchkontaktierungen 564, 574 und 575 an die jeweilige erste, nachfolgende und dritte Halbleitervorrichtung 514, 518 und 519 abgegeben.
  • Die Erdung erfolgt durch VCC-Mikrodurchkontaktierungen 566, 576 und 577. Ähnlich wie die Ausführungsformen aus allen vorherigen Figuren erfolgt die Erdung mit einer VCC Erdungsschiene (nicht dargestellt), die sich an einer der Metallisierungsschichten innerhalb der Metallisierung befindet. Signal-E/A-Mikrodurchkontaktierungen sind unschattiert illustriert.
  • Wie in den verschiedenen Ausführungsformen illustriert, können die verschiedenen Brückendies 110, 210, 310, 410 und 510 als Leistungsflutebenen-EMIB-Dies charakterisiert sein.
  • 6 ist ein Prozessablaufdiagramm 600 nach einer Ausführungsform.
  • Bei 610 umfasst der Prozess das Bilden einer Metallisierung an einem Brückendie mit Leistungsabgabemikrodurchkontaktierungen, die sich zentral an dem Brückendie befinden, wobei eine Stromschiene innerhalb der Metallisierung platziert sind, und Leistungsverteilungsmikrodurchkontaktierungen, die sich peripher an dem Brückendie befinden.
  • Bei 620 umfasst der Prozess die Montage des Brückendies mit einem Leistungs-Flutebenen-EMIB-Paket.
  • Bei 630, umfasst der Prozess die Montage des Leistungs-Flutebenen-EMIB-Pakets an einem Rechnersystem.
  • 7 ist enthalten, um ein Beispiel einer Vorrichtungsanwendung auf höherer Ebene für die offenbarten Ausführungsformen darzustellen.
  • Ausführungsformen des Leistungs-Flutebenen-EMIB-Pakets können in verschiedenen Abschnitten des Rechnersystems gefunden werden. In einer Ausführungsform können Ausführungsformen des Leistungs-Flutebenen-EMIB-Pakets ein Teil einer Kommunikationsvorrichtung sein, die an einem zellulären Kommunikationsturm befestigt ist. In einer Ausführungsform umfasst ein Rechnersystem 700 einen Desktopcomputer, ist jedoch nicht darauf beschränkt. In einer Ausführungsform umfasst ein System 700 einen Laptopcomputer, ist jedoch nicht darauf beschränkt. In einer Ausführungsform umfasst ein System 700 ein Tablet, ist jedoch nicht darauf beschränkt. In einer Ausführungsform umfasst ein System 700 einen Notebookcomputer, ist jedoch nicht darauf beschränkt. In einer Ausführungsform umfasst ein System 700 einen Personal Digital Assistant (PDA), ist jedoch nicht darauf beschränkt. In einer Ausführungsform umfasst ein System 700 einen Server, ist jedoch nicht darauf beschränkt. In einer Ausführungsform umfasst ein System 700 eine Workstation, ist jedoch nicht darauf beschränkt. In einer Ausführungsform umfasst ein System 700 ein Handy, ist jedoch nicht darauf beschränkt. In einer Ausführungsform umfasst ein System 700 eine mobile Rechnervorrichtung, ist jedoch nicht darauf beschränkt Vorrichtung. In einer Ausführungsform umfasst ein System 700 ein Smartphone, ist jedoch nicht darauf beschränkt. In einer Ausführungsform umfasst ein System 700 eine Internetvorrichtung, ist jedoch nicht darauf beschränkt. Andere Arten von Rechnervorrichtungen können mit mikroelektronischen Vorrichtungen konfiguriert sein, die Ausführungsformen des Leistungs-Flutebenen-EMIB-Pakets umfassen.
  • In einer Ausführungsform weist der Prozessor 710 einen oder mehrere Verarbeitungskerne 712 und 712N auf, wobei 712N den N-ten Prozessorkern in dem Prozessor 710 darstellen, wobei N eine positive ganze Zahl ist. In einer Ausführungsform weist das elektronische Vorrichtungssystem 700 unter Verwendung einer Ausführungsform von Leistungs-Flutebenen-EMIB-Paket mehrere Prozessoren auf, die 710 und 705 umfassen, wobei der Prozessor 705 eine ähnliche oder identische Logik wie die Logik des Prozessors 710 aufweisen. In einer Ausführungsform umfasst der Prozessorkern 712, eine Pre-Fetch-Logik zum Abrufen von Anweisungen, eine Decodierungslogik zum Decodieren der Anweisungen, eine Ausführungslogik zum Ausführen von Anweisungen und dergleichen, ist jedoch nicht darauf beschränkt. In einer Ausführungsform weist der Prozessor 710 einen Cachespeicher 716 auf, um mindestens eine der Anweisungen und Daten für den mehrschichtigen Lötstopplack an einem Halbleitervorrichtungspaketsubstrat in dem System 700 zu cachen. Der Cachespeicher 716 kann in eine hierarchische Struktur organisiert sein, die eine oder mehrere Ebenen von Cachespeichern umfasst.
  • In einer Ausführungsform umfasst der Prozessor 710 einen Speichercontroller 714, der bedienbar ist, Funktionen auszuführen, die den Prozessor 710 in die Lage versetzen, auf Speicher 730 zuzugreifen, der mindestens einen aus einem flüchtigen Speicher 732 und einen nichtflüchtigen Speicher 734 umfasst, und damit zu kommunizieren. In einer Ausführungsform ist der Prozessor 710 ist mit dem Speicher 730 und dem Chipsatz 720 gekoppelt. In einer Ausführungsform ist der Chipsatz 720 Teil einer Ausführung des Leistungs-Flutebenen-EMIB-Pakets, das in 2 dargestellt ist. Der Prozessor 710 kann auch mit einer drahtlosen Antenne 778 gekoppelt sein, um mit jeder Vorrichtung zu kommunizieren, die konfiguriert ist, Drahtlossignale mindestens entweder zu senden oder zu empfangen. In einer Ausführungsform funktioniert die drahtlose Antennenschnittstelle 778 nach dem IEEE 802.11-Standard und seiner verbundenen Familie, Home Plug AV (HPAV), Ultra Wide Band (UWB), Bluetooth, WiMax, oder einer Form von drahtlosem Kommunikationsprotokoll, ist jedoch nicht darauf beschränkt.
  • In einer Ausführungsform umfasst der flüchtige Speicher 732 synchronen Direktzugriffspeicher (SDRAM), dynamischen Direktzugriffspeicher (DRAM), RAMBUS dynamischen Direktzugriffspeicher (RDRAM) und/oder jede andere Art von Direktzugriffspeichervorrichtung, ist jedoch nicht darauf beschränkt. Der nichtflüchtige Speicher 734 umfasst Flashspeicher, Phasenwechselspeicher (PCM), Festwertspeicher (ROM), elektrisch löschbaren Festwertspeicher (EEPROM) oder jede andere Art von nichtflüchtiger Speichervorrichtung, ist jedoch nicht darauf beschränkt.
  • Der Speicher 730 speichert Informationen und Anweisungen, die durch den Prozessor 710 ausgeführt werden sollen. In einer Ausführungsform kann der Speicher 730 auch temporäre Variablen oder andere Zwischeninformationen speichern, während der Prozessor 710 Anweisungen ausführt. In der illustrierten Ausführungsform verbindet sich der Chipsatz 720 mit dem Prozessor 710 über Punkt-zu-Punkt-Schnittstellen (PtP- oder P-P-Schnittstellen) 717 und 722. Jede dieser PtP-Ausführungsformen kann unter Verwendung einer Leistungs-Flutebenen-EMIB-Paketausführungsform wie in dieser Offenbarung dargelegt ausgeführt werden. Der Chipsatz 720 ermöglicht dem Prozessor 710 die Verbindung mit anderen Elementen in einer Ausführungsform eines Leistungs-Flutebenen-EMIB-Pakets in einem System 700. In einer Ausführungsform funktionieren die Schnittstellen 717 und 722 nach einem PtP-Kommunikationsprotokoll wie etwa dem Intel® QuickPath Interconnect (QPI) oder dergleichen. In anderen Ausführungsformen kann eine andere Zwischenverbindung verwendet werden.
  • In einer Ausführungsform funktioniert der Chipsatz 720 zur Kommunikation mit dem Prozessor 710, 705N, der Anzeigevorrichtung 740, und anderer Vorrichtungen 772, 776, 774, 760, 762, 764, 766, 777, usw. Der Chipsatz 720 kann auch mit einer drahtlosen Antenne 778 gekoppelt sein, um mit jeder Vorrichtung zu kommunizieren, die konfiguriert ist, drahtlose Signale mindestens entweder zu senden oder zu empfangen.
  • Der Chipsatz 720 verbindet sich mit der Anzeigevorrichtung 740 über die Schnittstelle 726. Die Anzeige 740 kann beispielsweise ein Liquid Crystal Display (LCD), eine Plasmaanzeige, eine Kathodenstrahröhresnanzeige (CRT-Anzeige) oder reine andere Form optischer Anzeigevorrichtung sein. In einer Ausführungsform sind der Prozessor 710 und der Chipsatz 720 in eine Leistungs-Flutebenen-EMIB-Paketausführungsform in einem System verschmolzen. Weiterhin verbindet sich der Chipsatz 720 mit einem oder mehreren Bussen 750 und 755, die verschiedene Elemente 774, 760, 762, 764 und 766 verbinden. Die Busse 750 und 755 können zusammen über eine Busbrücke 772 verbunden sein, wie etwa mindestens eine EMIB-Paketausführungsform. In einer Ausführungsform koppelt sich der Chipsatz 720 über die Schnittstelle 724 mit einem nichtflüchtigen Speicher 760, einer oder mehreren Massespeichervorrichtungen 762, einer Tastatur/Maus 764, einer Netzwerkschnittstelle 766, einem Smart-TV 776 und der Verbraucherelektronik 777 usw.
  • In einer Ausführungsform umfasst die Massespeichervorrichtung 762 ein Solid-State-Laufwerk, ein Festplattenlaufwerk, ein Universal-Serial-Bus-Flashspeicherlaufwerk oder eine andere Form von Computerdatenspeichermedium, ist jedoch nicht darauf beschränkt. In einer Ausführungsform ist die Netzwerkschnittstelle 766 durch eine Art von bekanntem Netzwerkschnittstellenstandard umgesetzt, einschließlich einer Ethernetschnittstelle, einer Universal-Serial-Bus-Schnittstelle (USB-Schnittstelle), einer peripheren Komponentenverbindungs-Express-Schnittstelle (PCI-Express-Schnittstelle), einer drahtlosen, Schnittstelle und/oder einer anderen geeigneten Art von Schnittstelle, ist jedoch nicht darauf beschränkt. In einer Ausführungsform funktioniert die drahtlose Schnittstelle nach dem IEEE 802.11-Standard und seiner verbundenen Familie, Home Plug AV (HPAV), Ultra Wide Band (UWB), Bluetooth, WiMax, oder einer Form von drahtlosem Kommunikationsprotokoll, ist jedoch nicht darauf beschränkt.
  • Während die Module aus 7 als separate Blocks innerhalb der Ausführungsformen des EMIB-Pakets in einem Rechnersystem 700 dargestellt sind, können die Funktionen, die durch einige dieser Blocks ausgeführt werden, innerhalb einer einzigen Halbleiterschaltung integriert oder unter Verwendung von zwei oder mehreren getrennten integrierten Schaltungen umgesetzt sein. Beispielsweise wird zwar der Cachespeicher 716 als ein separater Block innerhalb von Prozessor 710 dargestellt, der Cachespeicher 716 (oder ausgewählte Aspekte von 716) kann jedoch in den Prozessorkern 712 integriert sein.
  • Um die hierin offenbarten Ausführungsformen und Verfahren des EMIB-Pakets zu illustrieren, wird hierin eine nicht einschränkende Liste von Beispielen bereitgestellt:
    • Beispiel 1 ist ein eingebettetes Multidieverbindungsbrückenpaket, umfassend: eine Leistungsflutebene, die sich zentral an einem eingebetteten Multidiezwischenverbindungsbrückendie (EMIB-Die) befindet, wobei das EMIB-Die in ein Halbleitervorrichtungspaket eingebettet ist; eine erste Leistungsabgabemikrodurchkontaktierung an der Leistungsflutebene, wobei die erste Leistungsabgabemikrodurchkontaktierung Teil einer Metallisierung an einer Zwischenverbindungsfläche des EMIB-Dies ist; eine nachfolgende Leistungsabgabemikrodurchkontaktierung an der Leistungsflutebene und innerhalb der Metallisierung; eine Stromschiene innerhalb der Metallisierung, wobei die Stromschiene die ersten und nachfolgenden Leistungsabgabemikrodurchkontaktierungen kontaktiert; eine erste Leistungsverteilungsmikrodurchkontaktierung, die die Stromschiene kontaktiert, wobei die erste Leistungsverteilungsmikrodurchkontaktierung aus der Metallisierung an einer ersten Dieseite austritt; und eine nachfolgende Leistungsverteilungsmikrodurchkontaktierung, die die Stromschiene kontaktiert, wobei die nachfolgende Leistungsverteilungsmikrodurchkontaktierung aus der Metallisierung an einer nachfolgenden Dieseite austritt.
  • In Beispiel 2 umfasst der Inhalt von Beispiel 1 optional keine Belegung durch die Stromschiene.
  • In Beispiel 3 umfasst der Inhalt von einem oder mehreren der Beispiele 1 bis 2 optional eine erste Erdungsmikrodurchkontaktierung innerhalb der Metallisierung der ersten Dieseite; eine nachfolgende Erdungsmikrodurchkontaktierung innerhalb der nachfolgenden Dieseite; und eine Erdungsschiene innerhalb der Metallisierung, die die jeweilige erste und nachfolgende Erdungsmikrodurchkontaktierung kontaktiert.
  • Beispiel 4 ist ein Halbleitervorrichtungspaket, umfassend: ein Brückendie, das an einem Packungssubstrat angeordnet ist, wobei das Brückendie eine Metallisierung an einer Zwischenverbindungsfläche umfasst; eine erste Halbleitervorrichtung, die mit dem Brückendie gekoppelt ist, wobei die erste Halbleitervorrichtung eine erste Grundfläche über einen ersten Abschnitt der Metallisierung projiziert; und eine nachfolgende Halbleitervorrichtung, die mit dem Brückendie gekoppelt ist, wobei die nachfolgende Halbleitervorrichtung eine nachfolgende Grundfläche über einen nachfolgenden Abschnitt der Metallisierung projiziert; und wobei die Metallisierung eine Leistungsflutebene umfasst, die eine erste Leistungsabgabemikrodurchkontaktierung mit einer Stromschiene und mit einer ersten Dieleistungsverteilungsmikrodurchkontaktierung, die mit der ersten Halbleitervorrichtung gekoppelt ist, koppelt, wobei die Leistungsflutebene eine nachfolgende Leistungsabgabemikrodurchkontaktierung mit der Stromschiene und mit einer nachfolgenden Dieleistungsverteilungsmikrodurchkontaktierung koppelt, die mit der nachfolgenden Halbleitervorrichtung gekoppelt ist, und wobei die Leistungsflutebene zwischen der ersten Leistungsverteilungsmikrodurchkontaktierung und der nachfolgenden Leistungsverteilungsmikrodurchkontaktierung angeordnet ist.
  • In Beispiel 5 umfasst der Inhalt von Beispiel 4 optional, dass die erste Leistungsverteilungsmikrodurchkontaktierung eine von mehr als einer ersten Leistungsverteilungsmikrodurchkontaktierungen ist, wobei die nachfolgende Leistungsverteilungsmikrodurchkontaktierung eine aus mehr als einer nachfolgenden Leistungsverteilungsmikrodurchkontaktierung ist, und wobei die mehr als einen ersten Leistungsverteilungsmikrodurchkontaktierungen mehr als die mehr als einen nachfolgenden Leistungsverteilungsmikrodurchkontaktierungen sind.
  • In Beispiel 6 umfasst der Inhalt von einem oder mehreren der Beispiele 4 bis 5 optional eine erste Erdungsmikrodurchkontaktierung, die innerhalb der ersten Grundfläche angeordnet sind; eine nachfolgende Erdungsmikrodurchkontaktierung, die innerhalb der nachfolgenden Grundfläche angeordnet sind; und eine Erdungsschiene innerhalb der Metallisierung, die die jeweilige erste und nachfolgende Erdungsmikrodurchkontaktierung kontaktiert.
  • In Beispiel 7 umfasst der Inhalt von einem oder mehreren der Beispiele 4 bis 6 optional keine Belegung durch die Stromschiene.
  • In Beispiel 8 umfasst der Inhalt von einem oder mehreren der Beispiele 4 bis 7 optional keine Belegung durch die Stromschiene und umfasst ferner, dass zwei der Metallisierungsebenen mit Eingabe-/Ausgabeschienen konfiguriert sind.
  • In Beispiel 9 umfasst der Inhalt von einem oder mehreren der Beispiele 4 bis 8 optional, dass die erste Halbleitervorrichtung ein Logikdie ist und die nachfolgende Halbleitervorrichtung ein Speicherdie ist.
  • In Beispiel 10 umfasst der Inhalt von einem oder mehreren der Beispiele 4 bis 9 optional, dass die Leistungsflutebene zwischen der ersten Grundfläche und der nachfolgenden Grundfläche angeordnet ist.
  • In Beispiel 11 umfasst der Inhalt von einem oder mehreren der Beispiele 4 bis 10 optional die Leistungsflutebene, ferner umfassend: eine zweite Leistungsflutebene (VCC2-Leistungsflutebene), wobei die VCC2-Leistungsflutebene zwischen der ersten Grundfläche und der nachfolgenden Grundfläche angeordnet ist und wobei die VCC2-Leistungsflutebene zwei VCC2-Flutebenen umfasst, die durch die VCC1-Leistungsflutebene getrennt sind; eine erste Mehrzahl von Leistungstraces, die sich von einer der beiden VCC2-Leistungsflutebenen in die erste Grundfläche erstrecken; und eine nachfolgende Mehrzahl von Leistungstraces, die sich von der anderen der beiden VCC2-Leistungsflutebenen in die nachfolgende Grundfläche erstrecken.
  • In Beispiel 12 umfasst der Inhalt von einem oder mehreren der Beispiele 4 bis 11 optional die Leistungsflutebene, ferner umfassend: eine zweite Leistungsflutebene (VCC2-Leistungsflutebene), wobei die VCC2-Leistungsflutebene zwischen der ersten Grundfläche und der nachfolgenden Grundfläche angeordnet ist und wobei die VCC2-Leistungsflutebene zwei VCC2-Flutebenen umfasst, die durch die VCC1-Leistungsflutebene getrennt sind; eine erste Mehrzahl von Leistungstraces, die sich von einer der beiden VCC2-Leistungsflutebenen in die erste Grundfläche erstrecken; eine nachfolgende Mehrzahl von Leistungstraces, die sich von der anderen der beiden VCC2-Leistungsflutebenen in die nachfolgende Grundfläche erstrecken; und eine Erdungsflutebene, die zwei Abschnitte umfasst, die durch die VCC1-Leistungsflutebene getrennt sind, wobei einer der beiden Erdungsflutebenenabschnitte eine erste Erdungsmikrodurchkontaktierung umfasst, die eine Erdungsschiene in der Metallisierung kontaktiert, und wobei der andere der beiden Erdungsflutebenenabschnitte eine nachfolgende Erdungsmikrodurchkontaktierung umfasst, die die Erdungsschiene kontaktiert.
  • In Beispiel 13 umfasst der Inhalt von einem oder mehreren der Beispiele 4 bis 12 optional eine dritte Halbleitervorrichtung, die mit der ersten Halbleitervorrichtung über das Brückendie gekoppelt ist, wobei sich die nachfolgende Halbleitervorrichtung und die dritte Halbleitervorrichtung die Zwischenverbindungsfläche gegenüber der ersten Halbleitervorrichtung teilen.
  • In Beispiel 14 umfasst der Inhalt von Beispiel 13 optional eine erste Erdungsmikrodurchkontaktierung, die innerhalb der ersten Grundfläche angeordnet ist; eine nachfolgende Erdungsmikrodurchkontaktierung, die innerhalb der nachfolgenden Grundfläche angeordnet ist; eine dritte Erdungsmikrodurchkontaktierung, die innerhalb einer dritten Grundfläche angeordnet ist; und eine Erdungsschiene innerhalb der Metallisierung, die die jeweilige erste, nachfolgende und dritte Erdungsmikrodurchkontaktierung kontaktiert.
  • Beispiel 15 ist ein Verfahren zum Betreiben einer eingebetteten Multidiezwischenverbindungsbrückenvorrichtung (EMIB-Vorrichtung), umfassend: Einführen von Leistung an einen Brückendie an einer Zwischenverbindungsfläche an einem Ort, der sich zwischen elektrischen Verbindungen einer ersten Halbleitervorrichtung und einer nachfolgenden befindet Halbleitervorrichtung; Zuführen von Leistung zu der ersten Halbleitervorrichtung durch Leiten von Strom durch eine erste Leistungsabgabemikrodurchkontaktierung, eine Stromschiene, die die erste Leistungsabgabe-Durchkontaktierung kontaktiert, eine erste Leistungsverteilungsmikrodurchkontaktierung, die die Stromschiene kontaktiert, und eine elektrische Verbindung, die die erste Halbleitervorrichtung kontaktiert; Zuführen von Leistung zu der nachfolgenden Halbleitervorrichtung durch Leiten von Strom durch eine nachfolgende Leistunsabgabedurchkontaktierung, die Stromschiene, eine nachfolgende Leistungsverteilungsmikrodurchkontaktierung, die die Stromschiene kontaktiert, und eine elektrische Verbindung, die die nachfolgende Halbleitervorrichtung kontaktiert.
  • In Beispiel 16 umfasst der Inhalt von Beispiel 15 optional, dass elektrischer Strom peripher in einer ersten Richtung innerhalb des Brückendies entlang der Stromschiene zwischen der ersten Leistungsabgabemikrodurchkontaktierung und der ersten Leistungsverteilungsmikrodurchkontaktierung fließt, und wobei elektrischer Strom peripher in eine nachfolgende Richtung innerhalb des Brückendies entlang der Stromschiene zwischen der nachfolgenden Leistungsabgabemikrodurchkontaktierung und der nachfolgenden Leistungsverteilungsmikrodurchkontaktierung fließt.
  • In Beispiel 17 umfasst der Inhalt von einem oder mehreren der Beispiele 15 bis 16 optional, dass die erste Leistungsverteilungsmikrodurchkontaktierung eine der ersten Mehrzahl von Leistungsverteilungsmikrodurchkontaktierungen ist, wobei die nachfolgende Leistungsverteilungsmikrodurchkontaktierung eine aus einer nachfolgenden Mehrzahl von Leistungsverteilungsmikrodurchkontaktierungen ist, und wobei die erste Mehrzahl von mehr Elemente umfasst als die nachfolgende Mehrzahl.
  • Beispiel 18 ist ein Rechnersystem, umfassend: eine Leistungsflutebene, die sich zentral an einem eingebetteten Multidiezwischenverbindungsbrückendie (EMIB-Die) befindet, wobei das EMIB-Die in ein Halbleitervorrichtungspaket eingebettet ist; eine erste Leistungsabgabemikrodurchkontaktierung an der Leistungsflutebene, wobei die erste Leistungsabgabemikrodurchkontaktierung Teil einer Metallisierung an einer Zwischenverbindungsfläche des EMIB-Dies ist; eine nachfolgende Leistungsabgabemikrodurchkontaktierung an der Leistungsflutebene und innerhalb der Metallisierung; eine Stromschiene innerhalb der Metallisierung, wobei die Stromschiene die ersten und nachfolgenden Leistungsabgabemikrodurchkontaktierungen kontaktiert; eine erste Leistungsverteilungsmikrodurchkontaktierung, die die Stromschiene kontaktiert, wobei die erste Leistungsverteilungsmikrodurchkontaktierung aus der Metallisierung an einer ersten Dieseite austritt; und eine nachfolgende Leistungsverteilungsmikrodurchkontaktierung, die die Stromschiene kontaktiert, wobei die nachfolgende Leistungsverteilungsmikrodurchkontaktierung aus der Metallisierung an einer nachfolgenden Dieseite austritt; eine erste Halbleitervorrichtung, die mit der ersten Leistungsverteilungsmikrodurchkontaktierung gekoppelt ist, wobei die erste Halbleitervorrichtung eine erste Grundfläche an der Metallisierung belegt; und eine nachfolgende Halbleitervorrichtung, die mit der nachfolgenden Leistungsverteilungsmikrodurchkontaktierung gekoppelt ist, wobei die nachfolgende Halbleitervorrichtung eine nachfolgende Grundfläche auf der Metallisierung belegt; und wobei das EMIB-Die Teil eines Chipsatzes ist.
  • In Beispiel 19 umfasst der Inhalt von Beispiel 18 optional, dass das Halbleitervorrichtungspaket an einer Platine befestigt ist, und wobei die Platine eine Hülle umfasst, die physischen und dielektrischen Schutz für die Kombination des ersten Dies, des EMIB-Dies und des nachfolgenden Dies bereitstellt.
  • In Beispiel 20 umfasst der Inhalt von einem oder mehreren der Beispiele 18 bis 19 optional, dass das Halbleitervorrichtungspaket an einer Platine befestigt ist, wobei die erste Halbleitervorrichtung ein Logikdie ist, ferner umfassend: eine Anzeigevorrichtung; und wobei die Metallisierung vier Metallisierungsebenen umfasst, einschließlich Metall-1 (M1), M2, M3 und M4, und wobei die Stromschiene an einem von M1, M2, M3 und M4 angeordnet ist, ferner umfassend eine Erdungsschiene, die an einem von M1, M2, M3 und M4 angeordnet ist, das nicht durch die Stromschiene belegt ist.
  • Die oben detaillierte Beschreibung umfasst Referenzen auf die beiliegenden Zeichnungen, die einen Abschnitt der ausführlichen Beschreibung bilden. Die Zeichnungen zeigen illustrierend spezifische Ausführungsformen, in denen die Erfindung praktiziert werden kann. Diese Ausführungsformen werden hierin auch als „Beispiele“ bezeichnet. Solche Beispiele können Elemente umfassen, die über die dargestellten oder beschriebenen hinauszugehen. Die Erfinder betrachten jedoch ebenfalls Beispiele, in denen nur solche Elemente bereitgestellt sind, die gezeigt oder beschrieben sind. Weiterhin betrachten die Erfindung auch Beispiele unter Verwendung jeder Kombination oder Permutation dieser dargestellten oder beschriebenen Elemente (oder eines oder mehrere Aspekte davon), entweder bezüglich eines bestimmten Beispiels (oder eines oder mehrerer Aspekte davon), oder bezüglich anderer Beispiele (oder eines oder mehrerer Aspekte davon), die hierin dargestellt oder beschrieben werden.
  • Bei einer uneinheitlichen Verwendung zwischen diesem Dokument und einem durch Verweis hierin eingeschlossenen Dokument, gilt die Verwendung in diesem Dokument.
  • In diesem Dokument werden die Begriffe „ein“ oder „eine“ wie in Patentdokumenten üblich verwendet, um eines oder mehr als eines zu umfassen, unabhängig von anderen Instanzen oder Verwendungen von „Mindestens eines“ oder „eines oder mehrere“. In diesem Dokument wird der Begriff „oder“ verwendet, um sich auf ein nichtexklusives Element zu beziehen, sodass „A oder B“ „A aber nicht B“, „B aber nicht A“ und „A und B“ umfasst, sofern dies nicht anders angegeben ist. In diesem Dokument werden die Begriffe „einschließlich“ und „in dem“ als die einfachen Äquivalente der jeweiligen Begriffe „umfassend“ und „„wobei“ verwendet. Außerdem verstehen sich in den folgenden Ansprüchen die Begriffe „einschließlich“ und „umfassend“ mit offenem Ende, d. h. ein System, eine Vorrichtung, ein Artikel, eine Komposition, eine Formulierung oder ein Prozess, der/die/das Elemente neben den nach einem solchen Begriff in einem Anspruch aufgeführten umfasst, fällt dennoch in den Umfang des Anspruchs. Weiterhin werden in den folgenden Ansprüchen die Begriffe „erstes“, „zweites“ und „drittes“ usw. nur als Labels verwendet, und dienen nicht dazu, ihren Objekten eine numerische Anforderung aufzuerlegen.
  • Verfahrensbeispiele, die hierin beschrieben sind, können mindestens teilweise maschinen- oder computerumgesetzt sein. Einige Beispiele können ein computerlesbares Medium oder ein maschinenlesbares Medium umfassen, das mit Anweisungen codiert ist, die bedienbar sind, eine elektrische Vorrichtung zur Ausführung von Verfahren zu konfigurieren, wie in den obigen Beispielen beschrieben. Eine Umsetzung solcher Verfahren kann Code, wie etwa Mikrocode, Assembliersprachcode, einen Sprachcode auf höherer Ebene oder dergleichen umfassen. Ein solcher Code kann computerlesbare Anweisungen zur Ausführung verschiedener Verfahren umfassen. Der Code kann Abschnitte von Computerprogrammprodukten bilden. Ferner kann der Code in einem Beispiel greifbar auf einem oder mehreren flüchtigen, nichttransitorischen oder nichtflüchtigen greifbaren Computermedien gesichert sein, wie etwa während der Ausführung oder zu anderen Zeitpunkten. Beispiele dieser greifbaren computerlesbaren Medien können Festplatten, magnetische Wechseldatenträger, optische Wechseldatenträger (z. B. Compact Disks und Digital Video Disks), Magnetcassetten, Speicherkarten oder -sticks, Direktzugriffspeicher (RAMs), Festwertspeicher (ROMs) und dergleichen umfassen, sind jedoch nicht darauf beschränkt.
  • Die obige Beschreibung soll illustrativ und nicht einschränkend sein. Beispielsweise können die oben beschriebenen Beispiele (oder ein oder mehrere Aspekte davon) in Kombination miteinander verwendet werden. Andere Ausführungsformen können etwa durch einen gewöhnlichen Fachmann auf dem Gebiet bei Betrachtung der obigen Beschreibung verwendet werden. Die Zusammenfassung wird in Übereinstimmung mit 37 C.F.R. §1.72(b) bereitgestellt, damit der Leser schnell die Art der technischen Offenbarung bestimmen kann. Sie wird mit dem Verständnis vorgelegt, dass sie nicht verwendet wird, um den Umfang oder die Bedeutung der Ansprüche auszulegen oder einzuschränken. Außerdem können in der obigen detaillierten Beschreibung verschiedene Merkmale gruppiert sein, um die Offenbarung zu verschlanken. Dies sollte nicht so ausgelegt werden, dass ein nicht beanspruchtes offenbartes Merkmal für einen Anspruch wesentlich ist. Stattdessen kann der Inhalt der Erfindung in weniger als allen Merkmalen einer bestimmten offenbarten Ausführungsform liegen. So werden die folgenden Ansprüche hiermit in die ausführliche Beschreibung als Beispiele oder Ausführungsformen aufgenommen, wobei jeder Anspruch alleine als eine separate Ausführungsform steht und es beachtet wird, dass solche Ausführungsformen miteinander in unterschiedlichen Kombinationen oder Permutationen kombiniert werden können. Der Umfang der offenbarten Ausführungsformen sollte mit Verweis auf die beiliegenden Ansprüche bestimmt werden, zusammen mit dem vollen Umfang der Äquivalente, zu denen solche Ansprüche berechtigt sind.

Claims (20)

  1. Eingebettetes Multidieverbindungsbrückenpaket, umfassend: eine Leistungsflutebene, die sich zentral an einem eingebetteten Multidiezwischenverbindungsbrückendie (EMIB-Die) befindet, wobei das EMIB-Die in ein Halbleitervorrichtungspaket eingebettet ist; eine erste Leistungsabgabemikrodurchkontaktierung an der Leistungsflutebene, wobei die erste Leistungsabgabemikrodurchkontaktierung Teil einer Metallisierung an einer Zwischenverbindungsfläche des EMIB-Dies ist; eine nachfolgende Leistungsabgabemikrodurchkontaktierung an der Leistungsflutebene und innerhalb der Metallisierung; eine Stromschiene innerhalb der Metallisierung, wobei die Stromschiene die ersten und nachfolgenden Leistungsabgabemikrodurchkontaktierungen kontaktiert; eine erste Leistungsverteilungsmikrodurchkontaktierung, die die Stromschiene kontaktiert, wobei die erste Leistungsverteilungsmikrodurchkontaktierung aus der Metallisierung an einer ersten Dieseite austritt; und eine nachfolgende Leistungsverteilungsmikrodurchkontaktierung, die die Stromschiene kontaktiert, wobei die nachfolgende Leistungsverteilungsmikrodurchkontaktierung aus der Metallisierung an einer nachfolgenden Dieseite austritt.
  2. EMIB-Paket nach Anspruch 1, wobei die Metallisierung vier Metallisierungsebenen umfasst, einschließlich Metall-1 (M1), M2, M3 und M4, und wobei die Stromschiene an einem von M1, M2, M3 und M4 angeordnet ist, ferner umfassend eine Erdungsschiene, die an einem von M1, M2, M3 und M4 angeordnet ist, das nicht durch die Stromschiene belegt ist.
  3. EMIB-Paket nach Anspruch 1, ferner umfassend: eine erste Erdungsdurchkontaktierung innerhalb der Metallisierung der ersten Dieseite; eine nachfolgende Erdungsdurchkontaktierung innerhalb der nachfolgenden Dieseite; und eine Erdungsschiene innerhalb der Metallisierung, die die jeweilige erste und nachfolgende Erdungsdurchkontaktierung kontaktiert.
  4. Halbleitervorrichtungspaket, umfassend: ein Brückendie, das an einem Packungssubstrat angeordnet ist, wobei das Brückendie eine Metallisierung an einer Zwischenverbindungsfläche umfasst; eine erste Halbleitervorrichtung, die mit dem Brückendie gekoppelt ist, wobei die erste Halbleitervorrichtung eine erste Grundfläche über einen ersten Abschnitt der Metallisierung projiziert; und eine nachfolgende Halbleitervorrichtung, die mit dem Brückendie gekoppelt ist, wobei die nachfolgende Halbleitervorrichtung eine nachfolgende Grundfläche über einen nachfolgenden Abschnitt der Metallisierung projiziert; und wobei die Metallisierung eine Leistungsflutebene umfasst, die eine erste Leistungsabgabemikrodurchkontaktierung mit einer Stromschiene und mit einer ersten Dieleistungsverteilungsmikrodurchkontaktierung, die mit der ersten Halbleitervorrichtung gekoppelt ist, koppelt, wobei die Leistungsflutebene eine nachfolgende Leistungsabgabemikrodurchkontaktierung mit der Stromschiene und mit einer nachfolgenden Dieleistungsverteilungsmikrodurchkontaktierung koppelt, die mit der nachfolgenden Halbleitervorrichtung gekoppelt ist, und wobei die Leistungsflutebene zwischen der ersten Leistungsverteilungsmikrodurchkontaktierung und der nachfolgenden Leistungsverteilungsmikrodurchkontaktierung angeordnet ist.
  5. Halbleitervorrichtungspaket nach Anspruch 4, wobei die erste Leistungsverteilungsmikrodurchkontaktierung eine aus mehr als einer ersten Leistungsverteilungsmikrodurchkontaktierung ist, wobei die nachfolgende Leistungsverteilungsmikrodurchkontaktierung eine aus mehr als einer nachfolgenden Leistungsverteilungsmikrodurchkontaktierung ist, und wobei die mehr als einen ersten Leistungsverteilungsmikrodurchkontaktierungen mehr als die mehr als einen nachfolgenden Leistungsverteilungsmikrodurchkontaktierungen sind.
  6. Halbleitervorrichtungspaket nach Anspruch 4, ferner umfassend: eine erste Erdungsdurchkontaktierung, die in einer ersten Grundfläche angeordnet ist; eine nachfolgende Erdungsdurchkontaktierung, die in einer nachfolgenden Grundfläche angeordnet ist; und eine Erdungsschiene innerhalb der Metallisierung, die die jeweilige erste und nachfolgende Erdungsdurchkontaktierung kontaktiert.
  7. Halbleitervorrichtungspaket nach Anspruch 4, wobei die Metallisierung vier Metallisierungsebenen umfasst, einschließlich Metall-1 (M1), M2, M3 und M4, und wobei die Stromschiene an einem von M1, M2, M3 und M4 angeordnet ist, ferner umfassend eine Erdungsschiene, die an einem von M1, M2, M3 und M4 angeordnet ist, das nicht durch die Stromschiene belegt ist.
  8. Halbleitervorrichtungspaket nach Anspruch 4, wobei die Metallisierung vier Metallisierungsebenen umfasst, einschließlich Metall-1 (M1), M2, M3 und M4, und wobei die Stromschiene an einem von M1, M2, M3 und M4 angeordnet ist, ferner umfassend eine Erdungsschiene, die an einem von M1, M2, M3 und M4 angeordnet ist, das nicht durch die Stromschiene belegt ist, ferner umfassend, dass zwei der Metallisierungsebenen mit Eingabe-/Ausgabeschienen konfiguriert sind.
  9. Halbleitervorrichtungspaket nach Anspruch 4, wobei die erste Halbleitervorrichtung ein Logikdie und die nachfolgende Halbleitervorrichtung ein Speicherdie ist.
  10. Halbleitervorrichtungspaket nach Anspruch 4, wobei die Leistungsflutebene eine erste Leistungsflutebene (VCCI-Leistungsflutebene) ist, ferner umfassend eine zweite Leistungsflutebene (VCC2-Leistungsflutebene) und wobei die VCC2-Leistungsflutebene zwischen der ersten Grundfläche und der nachfolgenden Grundfläche angeordnet ist.
  11. Halbleitervorrichtungspaket nach Anspruch 4, wobei die Leistungsflutebene eine erste Leistungsflutebene (VCC1-Leistungsflutebene) ist, ferner umfassend: eine zweite Leistungsflutebene (VCC2-Leistungsflutebene), wobei die VCC2-Leistungsflutebene zwischen der ersten Grundfläche und der nachfolgenden Grundfläche angeordnet ist und wobei die VCC2-Leistungsflutebene zwei VCC2-Flutebenen umfasst, die durch die VCC1-Leistungsflutebene getrennt sind, eine erste Mehrzahl von Leistungstraces, die sich von einer der beiden VCC2-Leistungsflutebenen in die erste Grundfläche erstrecken; und eine nachfolgende Mehrzahl von Leistungstraces, die sich von der anderen der beiden VCC2-Leistungsflutebenen in die nachfolgende Grundfläche erstrecken.
  12. Halbleitervorrichtungspaket nach Anspruch 4, wobei die Leistungsflutebene eine erste Leistungsflutebene (VCCI-Leistungsflutebene) ist, ferner umfassend: eine zweite Leistungsflutebene (VCC2-Leistungsflutebene), wobei die VCC2-Leistungsflutebene zwischen der ersten Grundfläche und der nachfolgenden Grundfläche angeordnet ist und wobei die VCC2-Leistungsflutebene zwei VCC2-Flutebenen umfasst, die durch die VCC1-Leistungsflutebene getrennt sind; eine erste Mehrzahl von Leistungstraces, die sich von einer der beiden VCC2-Leistungsflutebenen in die erste Grundfläche erstrecken; eine nachfolgende Mehrzahl von Leistungstraces, die sich von der anderen der beiden VCC2-Leistungsflutebenen in die nachfolgende Grundfläche erstrecken; und eine Erdungsflutebene, die zwei Abschnitte umfasst, die durch die VCC1-Leistungsflutebene getrennt sind, wobei einer der beiden Erdungs-Flutebenenabschnitte eine erste Erdungsdurchkontaktierung umfasst, die eine Erdungsschiene in der Metallisierung kontaktiert, und wobei der andere der beiden Erdungs-Flutebenenabschnitte eine nachfolgende ErdungsDurchkontaktierung umfasst, die die Erdungsschiene kontaktiert.
  13. Halbleitervorrichtungspaket nach Anspruch 4, ferner umfassend: eine dritte Halbleitervorrichtung, die mit der ersten Halbleitervorrichtung über das Brückendie gekoppelt ist, wobei sich die nachfolgende Halbleitervorrichtung und die dritte Halbleitervorrichtung die Zwischenverbindungsfläche gegenüber der ersten Halbleitervorrichtung teilen.
  14. Halbleitervorrichtungspaket nach Anspruch 13, ferner umfassend: eine erste Erdungsdurchkontaktierung, die in einer ersten Grundfläche angeordnet ist; eine nachfolgende Erdungsdurchkontaktierung, die in einer nachfolgenden Grundfläche angeordnet ist; eine dritte Erdungsdurchkontaktierung, die in einer dritten Grundfläche angeordnet ist; und eine Erdungsschiene innerhalb der Metallisierung, die die jeweilige erste, nachfolgende und dritte Erdungsdurchkontaktierung kontaktiert.
  15. Verfahren des Betriebs einer eingebetteten Multidiezwischenverbindungsbrückenvorrichtung (EMIB-Vorrichtung), umfassend: Einführen von Leistung an einen Brückendie an einer Zwischenverbindungsfläche an einem Ort, der sich zwischen elektrischen Verbindungen einer ersten Halbleitervorrichtung und einer nachfolgenden Halbleitervorrichtung befindet; Zuführen von Leistung zu der ersten Halbleitervorrichtung durch Leiten von Strom durch eine erste Leistungsabgabemikrodurchkontaktierung, eine Stromschiene, die die erste Leistungsabgabedurchkontaktierung kontaktiert, eine erste Leistungsverteilungsmikrodurchkontaktierung, die die Stromschiene kontaktiert, und eine elektrische Verbindung, die die erste Halbleitervorrichtung kontaktiert; Zuführen von Leistung zu der nachfolgenden Halbleitervorrichtung durch Leiten von Strom durch eine nachfolgende Leistungsabgabemikrodurchkontaktierung, die Stromschiene, eine nachfolgende Leistungsverteilungsmikrodurchkontaktierung, die die Stromschiene kontaktiert, und eine elektrische Verbindung, die die nachfolgende Halbleitervorrichtung kontaktiert.
  16. Verfahren nach Anspruch 15, wobei elektrischer Strom peripher in einer ersten Richtung innerhalb des Brückendies entlang der Stromschiene zwischen der ersten Leistungsabgabemikrodurchkontaktierung und der ersten Leistungsverteilungsmikrodurchkontaktierung fließt, und wobei elektrischer Strom peripher in eine nachfolgende Richtung innerhalb des Brückendies entlang der Stromschiene zwischen der nachfolgenden Leistungsabgabemikrodurchkontaktierung und der nachfolgenden Leistungsverteilungsmikrodurchkontaktierung fließt.
  17. Verfahren nach Anspruch 15, wobei die erste Leistungsverteilungsmikrodurchkontaktierung eine der ersten Mehrzahl von Leistungsverteilungsmikrodurchkontaktierungen ist, wobei die nachfolgende Leistungsverteilungsmikrodurchkontaktierung eine aus einer nachfolgenden Mehrzahl von Leistungsverteilungsmikrodurchkontaktierungen ist, und wobei die erste Mehrzahl mehr Elemente umfasst als die nachfolgende Mehrzahl.
  18. Rechnersystem, umfassend: eine Leistungsflutebene, die sich zentral an einem eingebetteten Multidiezwischenverbindungsbrückendie (EMIB-Die) befindet, wobei das EMIB-Die in ein Halbleitervorrichtungspaket eingebettet ist; eine erste Leistungsabgabemikrodurchkontaktierung an der Leistungsflutebene, wobei die erste Leistungsabgabemikrodurchkontaktierung Teil einer Metallisierung an einer Zwischenverbindungsfläche des EMIB-Dies ist; eine nachfolgende Leistungsabgabemikrodurchkontaktierung an der Leistungsflutebene und innerhalb der Metallisierung; eine Stromschiene innerhalb der Metallisierung, wobei die Stromschiene die ersten und nachfolgenden Leistungsabgabemikrodurchkontaktierungen kontaktiert; eine erste Leistungsverteilungsmikrodurchkontaktierung, die die Stromschiene kontaktiert, wobei die erste Leistungsverteilungsmikrodurchkontaktierung aus der Metallisierung an einer ersten Dieseite austritt; und eine nachfolgende Leistungsverteilungsmikrodurchkontaktierung, die die Stromschiene kontaktiert, wobei die nachfolgende Leistungsverteilungsmikrodurchkontaktierung aus der Metallisierung an einer nachfolgenden Dieseite austritt; eine erste Halbleitervorrichtung, die mit der ersten Leistungsverteilungsmikrodurchkontaktierung gekoppelt ist, wobei die erste Halbleitervorrichtung eine erste Grundfläche an der Metallisierung belegt; und eine nachfolgende Halbleitervorrichtung, die mit der nachfolgenden Leistungsverteilungsmikrodurchkontaktierung gekoppelt ist, wobei die nachfolgende Halbleitervorrichtung eine nachfolgende Grundfläche an der Metallisierung bewegt; und wobei das EMIB-Die Teil eines Chipsatzes ist.
  19. Rechnersystem nach Anspruch 18, wobei das Halbleitervorrichtungspaket an einer Platine befestigt ist, und wobei die Platine eine Hülle umfasst, die physischen und dielektrischen Schutz für die Kombination des ersten Dies, des EMIB-Dies und des nachfolgenden Dies bereitstellt.
  20. Rechnersystem nach Anspruch 18, wobei das Halbleitervorrichtungspaket an einer Platine befestigt ist und wobei die erste Halbleitervorrichtung ein Logikdie ist, ferner umfassend: eine Anzeigevorrichtung; und wobei die Metallisierung vier Metallisierungsebenen umfasst, einschließlich Metall-1 (M1), M2, M3 und M4, und wobei die Stromschiene an einem von M1, M2, M3 und M4 angeordnet ist, ferner umfassend eine Erdungsschiene, die an einem von M1, M2, M3 und M4 angeordnet ist, das nicht durch die Stromschiene belegt ist.
DE112019000670.3T 2018-03-27 2019-02-28 Leistungsabgabeverfahren für eingebettete multidieverbindungsbrücken und verfahren zu deren montage Pending DE112019000670T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/937,411 2018-03-27
US15/937,411 US10490503B2 (en) 2018-03-27 2018-03-27 Power-delivery methods for embedded multi-die interconnect bridges and methods of assembling same
PCT/US2019/020020 WO2019190690A1 (en) 2018-03-27 2019-02-28 Power-delivery methods for embedded multi-die interconnect bridges and methods of assembling same

Publications (1)

Publication Number Publication Date
DE112019000670T5 true DE112019000670T5 (de) 2020-11-12

Family

ID=68055535

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112019000670.3T Pending DE112019000670T5 (de) 2018-03-27 2019-02-28 Leistungsabgabeverfahren für eingebettete multidieverbindungsbrücken und verfahren zu deren montage

Country Status (5)

Country Link
US (2) US10490503B2 (de)
CN (1) CN111492475A (de)
DE (1) DE112019000670T5 (de)
TW (1) TWI795532B (de)
WO (1) WO2019190690A1 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11393758B2 (en) * 2018-09-12 2022-07-19 Intel Corporation Power delivery for embedded interconnect bridge devices and methods
MY202246A (en) * 2018-10-22 2024-04-19 Intel Corp Devices and methods for signal integrity protection technique
US11036002B2 (en) 2019-03-06 2021-06-15 Lightmatter, Inc. Photonic communication platform
KR20200116573A (ko) 2019-04-01 2020-10-13 삼성전자주식회사 반도체 소자
US11381999B2 (en) 2019-05-10 2022-07-05 Qualcomm Incorporated Multi-link aggregation link management
US11855124B2 (en) 2019-11-15 2023-12-26 Qualcomm Incorporated Vertically integrated device stack including system on chip and power management integrated circuit
US11270947B2 (en) * 2019-11-27 2022-03-08 Intel Corporation Composite interposer structure and method of providing same
EP4100773A4 (de) * 2020-02-03 2024-03-20 Lightmatter Inc Photonische wafer-kommunikationssysteme und zugehörige verpackungen
KR20220018754A (ko) * 2020-08-07 2022-02-15 삼성전자주식회사 전원 연결 배선을 포함하는 반도체 장치
US20220199537A1 (en) * 2020-12-18 2022-06-23 Intel Corporation Power-forwarding bridge for inter-chip data signal transfer
US11735575B2 (en) 2021-05-27 2023-08-22 International Business Machines Corporation Bonding of bridge to multiple semiconductor chips
WO2023064337A1 (en) 2021-10-13 2023-04-20 Lightmatter, Inc. Multi-tenant isolation on a multi-reticle photonic communication platform

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8227904B2 (en) 2009-06-24 2012-07-24 Intel Corporation Multi-chip package and method of providing die-to-die interconnects in same
US8426961B2 (en) * 2010-06-25 2013-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded 3D interposer structure
US9059179B2 (en) 2011-12-28 2015-06-16 Broadcom Corporation Semiconductor package with a bridge interposer
US8946900B2 (en) 2012-10-31 2015-02-03 Intel Corporation X-line routing for dense multi-chip-package interconnects
US8618651B1 (en) * 2012-11-01 2013-12-31 Nvidia Corporation Buried TSVs used for decaps
US8957525B2 (en) * 2012-12-06 2015-02-17 Texas Instruments Incorporated 3D semiconductor interposer for heterogeneous integration of standard memory and split-architecture processor
US9418877B2 (en) * 2014-05-05 2016-08-16 Qualcomm Incorporated Integrated device comprising high density interconnects in inorganic layers and redistribution layers in organic layers
US9666559B2 (en) * 2014-09-05 2017-05-30 Invensas Corporation Multichip modules and methods of fabrication
US9595496B2 (en) 2014-11-07 2017-03-14 Qualcomm Incorporated Integrated device package comprising silicon bridge in an encapsulation layer
US9806128B2 (en) * 2015-05-22 2017-10-31 Globalfoundries Singapore Pte. Ltd. Interposers for integrated circuits with multiple-time programming and methods for manufacturing the same
US9748184B2 (en) * 2015-10-15 2017-08-29 Micron Technology, Inc. Wafer level package with TSV-less interposer
US10123419B2 (en) 2016-03-30 2018-11-06 Intel Corporation Surface-mountable power delivery bus board
US10580738B2 (en) * 2018-03-20 2020-03-03 International Business Machines Corporation Direct bonded heterogeneous integration packaging structures

Also Published As

Publication number Publication date
TWI795532B (zh) 2023-03-11
US20190304911A1 (en) 2019-10-03
US10490503B2 (en) 2019-11-26
TW201943051A (zh) 2019-11-01
US10847467B2 (en) 2020-11-24
US20200051916A1 (en) 2020-02-13
WO2019190690A1 (en) 2019-10-03
CN111492475A (zh) 2020-08-04

Similar Documents

Publication Publication Date Title
DE112019000670T5 (de) Leistungsabgabeverfahren für eingebettete multidieverbindungsbrücken und verfahren zu deren montage
DE112009000383B4 (de) Package-on-Package unter Verwendung eines löthöckerlosen Aufbauschicht (BBUL)-Bausteins
DE102020002273B4 (de) Package-oberseiten-eingebettete multi-die-verbindungs-brücke
DE102018203820A1 (de) Substratverbinder mit eingebetteten Brücken und Verfahren zu deren Montage
DE102016212796B4 (de) Halbleitervorrichtung mit Struktur zum Verbessern von Spannungsabfall und Vorrichtung, die diese umfasst
DE102018112868B4 (de) Monolitischer Siliziumbrückenstapel, umfassend einen hybriden Basisband-Prozessorchip, der Prozessoren und einen Speicher trägt und Verfahren zur Bildung eines monolithischen Chipstapels
DE112017006496T5 (de) Skalierbare eingebettete siliziumbrücken-via-säulen in lithographisch definierten vias und verfahren zum herstellen derselben
DE102018112990A1 (de) Wärmesenke für große 5G-Antennenanordnung und Verfahren zum Zusammenbauen derselben
DE112016007575T5 (de) Smarte ungehäuster-die-brücke, verbunden mit kupfersäulen für system-in-gehäuse-vorrichtung
DE102020133243A1 (de) Skalierbare und interoperable phy-freie die-zu-die-ea-lösung
DE102016103820B4 (de) Halbleitervorrichtung, Layoutsystem und Standardzellbibliothek
DE102012109374A1 (de) Halbleitergehäuse und Verfahren zum Herstellen desselben
DE112017008333T5 (de) Mikroelektronische anordnungen
DE112019000902T5 (de) Gehäuse für skalierbare phased-array-antennen
DE102013223846A1 (de) Logikchip und andere in Aufbauschichten eingebettete Komponenten
DE112013000419T5 (de) System-In-Package mit eingebetteter RF-Chiplage in kernlosem Substrat
DE112006000862T5 (de) Induktor
DE102019116952B4 (de) Integrierte-schaltkreis-struktur, layout-schaubild-verfahren und system
DE112015006975T5 (de) Mikroelektronische Packung mit drahtloser Zwischenverbindung
DE102018129645A1 (de) Verfahren zum Einbetten magnetischer Strukturen in Substrate
DE112015007233T5 (de) Mikroprozessorgehäuse mit masseisolationsgewebestruktur mit kontakthöckern auf erster ebene
DE112011104326T5 (de) Hybridkern-Durchgangslöcher und -Durchkontakte
DE102018204096A1 (de) Integrierte Antenne für Konnektivitätsmodul-Packungsstrukturen mit direkter Chipanbringung
DE202019005487U1 (de) Antennenmodul, enthaltend dielektrisches Material und elektronische Vorrichtung, enthaltend das Antennenmodul
DE102015214848A1 (de) Metallsegmente als Landing-Pads und lokale Zwischenverbindungen in einer IC-Vorrichtung