DE112016007539T5 - VERTIKALES, GESTAPELTES CHIP-GRÖßENORDNUNG BONDDRAHTGEHÄUSE MIT ANWENDUNGSSPEZIFISCHEM INTEGRIERTEM SCHALTUNGS-DIE AUF DEM STAPEL UND VERFAHREN ZUM HERSTELLEN DESSELBEN - Google Patents

VERTIKALES, GESTAPELTES CHIP-GRÖßENORDNUNG BONDDRAHTGEHÄUSE MIT ANWENDUNGSSPEZIFISCHEM INTEGRIERTEM SCHALTUNGS-DIE AUF DEM STAPEL UND VERFAHREN ZUM HERSTELLEN DESSELBEN Download PDF

Info

Publication number
DE112016007539T5
DE112016007539T5 DE112016007539.1T DE112016007539T DE112016007539T5 DE 112016007539 T5 DE112016007539 T5 DE 112016007539T5 DE 112016007539 T DE112016007539 T DE 112016007539T DE 112016007539 T5 DE112016007539 T5 DE 112016007539T5
Authority
DE
Germany
Prior art keywords
memory die
die
memory
subsequent
active surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112016007539.1T
Other languages
English (en)
Inventor
Zhicheng DING
Yong She
Bin Liu
Aiping Tan
Li Deng
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112016007539T5 publication Critical patent/DE112016007539T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73217—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

Ein System-in-einem-Gehäuse umfasst einen Speicher-Die-Stapel in einem Speichermodul, das vertikal im Hinblick auf einen Prozessor-Die gestapelt ist. Jeder Speicher-Die in dem Speicher-Die-Stapel umfasst einen vertikalen Bonddraht, der aus einer Matrix zur Verbindung austritt. Einige Konfigurationen umfassen den vertikalen Bonddraht, der orthogonal von einer Bonddraht-Anschlussfläche ausgehend austritt. Die Matrix umschließt den Speicher-Die-Stapel, den Abstandhalter und zumindest einen Abschnitt des Prozessor-Dies.

Description

  • GEBIET
  • Diese Offenbarung bezieht sich auf einen Speicher-Die-Stapel mit vertikalen Bonddrähten. Der Speicher-Die-Stapel ist Teil eines Chip-Größenordnungs-Häusungs-Speichermoduls. Das Speichermodul ist als eine System-in-einem-Gehäuse (SiP; system-in-package) -Vorrichtung ausgebildet, die Verarbeitung, Speicher und anwendungsspezifische integrierte Schaltungsvorrichtungen in einem Speichermodul umfasst.
  • HINTERGRUND
  • Rechenvorrichtungen wie beispielsweise Mobiltelefone, Smartphones und Tablet-Computer sind in verfügbaren Raum eingeschränkt, da es Größenbeschränkungen gibt, die durch die vorgesehene Verwendung bedingt sind. Eine Größenreduzierung stellt Herausforderungen für das Häusen dar.
  • Figurenliste
  • Verschiedene offenbarte Ausführungsbeispiele von sind in den Figuren der beiliegenden Zeichnungen beispielhaft und nicht einschränkend dargestellt, und dabei:
    • ist 1 gemäß einem Ausführungsbeispiel eine detaillierte Perspektivenansicht eines Abschnitts eines Speicher-Die-Stapels mit orthogonalen Drahtbonden;
    • ist 1A eine Querschnittsansicht eines Speichermoduls, das gemäß einem Verarbeitungsausführungsbeispiel einen Speicher-Die-Stapel mit orthogonalen Bonddrähten umfasst;
    • ist 1B gemäß einem Ausführungsbeispiel eine Querschnittsansicht des in 1A dargestellten Speichermoduls nach einer Weiterverarbeitung;
    • ist 1C eine Querschnittsansicht eines Speichermoduls, das ein Teil einer System-in-einem-Gehäuse-Vorrichtung ist, die eine orthogonale Drahtbondtechnologie verwendet, die gemäß einem Ausführungsbeispiel einen Prozessor-Die umfasst;
    • ist 1D ist gemäß einem Ausführungsbeispiel eine Querschnittsansicht eines Platinen-befestigten Speichermoduls als Teil einer System-in-einem-Gehäuse-Vorrichtung;
    • ist 2C ist eine Querschnittsansicht eines Systems-in-einem-Gehäuse eines Speicher-Die-Stapels als Teil eines Speichermoduls, das mit einer Umverteilungsschicht befestigt ist, wo das Speichermodul gemäß einem Ausführungsbeispiel eine orthogonale Bonddrahttechnologie umfasst;
    • ist 2D eine Querschnittsansicht eines Platinen-befestigten Speichermoduls, das mit einer Umverteilungsschicht in einem System-in-einem-Gehäuse befestigt ist, gemäß einem Ausführungsbeispiel.
    • ist 3 ein Prozessablaufdiagramm, das Verarbeitungsausführungsbeispiele darstellt;
    • ist 4 umfasst, um ein Beispiel einer Bauelementanwendung einer höheren Ebene für die vorliegenden Ausführungsbeispiele zu zeigen; und
    • ist 5C eine Querschnittsansicht eines Speichermoduls, das ein Teil einer System-in-einem-Gehäuse-Vorrichtung ist, die eine vertikale Bonddrahttechnologie verwendet, die gemäß einem Ausführungsbeispiel einen Prozessor-Die umfasst.
  • DETAILLIERTE BESCHREIBUNG
  • Ein Speicher-Die-Stapel wird in einem Speichermodul verwendet, indem Pins des Speicher-Die-Stapels mit vertikalen Bonddrähten nach außen geführt werden, die eine Matrix an einer Landungsoberfläche durchbrechen. Bei einem Ausführungsbeispiel umfasst der Speicher-Die-Stapel einen DRAM-Speicher. Bei einem Ausführungsbeispiel umfasst der Speicher-Die-Stapel einen SRAM-Speicher. Bei einem Ausführungsbeispiel umfasst der Speicher-Die-Stapel einen von der Intel Corporation aus Santa Clara, Kalifornien, entwickelten Cross-Point-Speicher. Bei einem Ausführungsbeispiel ist das Speichermodul ein Solid-State-Laufwerk. Bei einem Ausführungsbeispiel wird das Speichermodul für Massenspeicher (mass storage) verwendet. Bei einem Ausführungsbeispiel wird das Speichermodul als eine System-in-einem-Gehäuse-Vorrichtung verwendet.
  • 1 ist gemäß einem Ausführungsbeispiel eine detaillierte Perspektivenansicht 100 eines Abschnitts eines Speicher-Die-Stapels 10 mit orthogonalen Drahtbonden 11, 13, 15 und 17. Jeder Drahtbond bildet, wenn er ausgehend von einer Bondanschlussfläche (nicht abgebildet) gebondet wird, ein Bonddrahtkügelchen. Eine Bonddrahtkügelchen 17' ist dargestellt.
  • Der Speicher-Die-Stapel 10 ist ein Teil eines Speichermoduls 110 (siehe z.B. 1A) gemäß einem Ausführungsbeispiel. Das Speichermodul 110 umfasst den Speicher-Die-Stapel 10 und zumindest ein anderes aktives Bauelement, wie beispielsweise einen Prozessor. Wie dargestellt ist, zeigt der Speicher-Die-Stapel 10 einen ersten, zweiten, dritten und vierten Speicher-Die 12, 14, 16 und 18, die in die Z-Richtung gestapelt sind und in einer treppenstufigen Konfiguration in eine X-Richtung aufgebaut sind. Das Speichermodul 10 wird unter Verwendung eines ersten Adhäsionsfilms 113, eines zweiten Adhäsionsfilms 115 und eines dritten Adhäsionsfilms 117 angeordnet. Bei einem Ausführungsbeispiel kann die nachfolgende Klebemittelschicht 119 verwendet werden, um das Speichermodul 10 während einer Stapelanordnung zu stabilisieren. Andere Funktionalitäten für Speichermodulausführungsbeispiele sind offenbart.
  • Es ist zu erkennen, dass eine Reihe von orthogonalen ersten Speicher-Die-Bonddrähten 11 auf dem ersten Speicher-Die 12 seriell in die Y-Richtung ausgebildet sind und sie sich von dem ersten Speicher-Die 12 aus erstrecken. Ähnlich ist eine Reihe von orthogonalen zweiten Speicher-Die-Bonddrähten 13 auf dem zweiten Speicher-Die 14 ausgebildet. Gleichermaßen ist eine Reihe von orthogonalen dritten Speicher-Die-Bonddrähten 15 auf dem dritten Speicher-Die 16 ausgebildet. Und ähnlich ist eine Reihe von orthogonalen nachfolgenden Speicher-Die-Bonddrähten 17 auf dem nachfolgenden Speicher-Die 18 ausgebildet. Ein Aufbau der Reihe von orthogonalen Speicher-Die-Bonddrähten ist in dieser Offenbarung dargestellt und beschrieben.
  • 1A ist eine Querschnittsansicht 101 eines Speichermoduls 110, das gemäß einem Verarbeitungsausführungsbeispiel einen Speicher-Die-Stapel 10 mit orthogonalen Bonddrähten 11, 13, 15 und 17 umfasst. Während einer Verarbeitung wird das Speichermodul 110 für eine Chip-Größenordnungs-Gehäusevorrichtung ausgebildet. Ein Bezug auf 1 für den Speicher-Die-Stapel 10 ist nützlich.
  • Während einer Verarbeitung umfasst das Speichermodul 110 eine zusätzliche Vorrichtungsfunktionalität, wie beispielsweise mit einem ersten Prozessor-Die 20 angeordnet zu werden. Bei einem Ausführungsbeispiel wird auch ein Abstandhalter 30 mit dem ersten Prozessor-Die 20 angeordnet, beispielsweise durch Kleben an einen Klebemittel-Prozessor-Die-Film 123. Bei einem Ausführungsbeispiel weist der erste Prozessor-Die die Funktionalität einer Anwendungsspezifischen integrierten Schaltung (ASIC; Application Specific Integrated Circuit) auf, wie beispielsweise eine Speichersteuerung. Bei einem Ausführungsbeispiel ist der Abstandhalter 30 elektronikfähiges Aluminium. Ähnlich zu dem Speicher-Die-Stapel 10, der in 1 dargestellt ist, umfasst der Speicher-Die Stapel 10 einen nachfolgenden Speicher-Die 18, sowie eine nachfolgende Klebemittelschicht 119, die verwendet werden kann, um den Speicher-Die-Stapel 10 während einer Stapelanordnung zu stabilisieren.
  • Bei einem Ausführungsbeispiel kann der Abstandhalter 30 tatsächlich ein aktives Bauelement sein, wie beispielsweise ein Speichersteuerungshub 30, und ein Klebemittel 31 ist ausreichend robust, um vor-angebrachte Höcker (siehe Höcker 132, die in 1C dargestellt sind) zu bedecken, sodass der Abstandhalter 30 zeitweise die Schleifen-verankerten Bonddrähte auf dem Klebemittel 31 unterbringt, aber die Höcker 132) werden später ähnlich zu dem Höcker-Array 122 auf dem ersten Prozessor-Die freigelegt. Durch diese Terminologie kann der Abstandhalter 30 ein zweiter Die 30 sein, der robust von dem Klebemittel 31 beschützt wird, bis eine Freilegung der Höcker 132 nützlich ist. Bei einem Ausführungsbeispiel ist der Abstandhalter 30 ein passives Bauelement, wie beispielsweise ein Balun 30, der unter dem Klebemittel 31 vorangehend mit Höckern 132 versehen sein kann.
  • Es ist ersichtlich, dass jeweilige vertikale erste, zweite, dritte und nachfolgende Speicher-Bonddrähte 11, 13, 15, und 17 an ihrem entsprechenden Speicher-Die 12, 14, 16 und 18 verankert sind, aber sie sind auch vertikal mit einer Drahtschleife an dem Abstandhalter 30 verankert. Der Abstandhalter 30 wird verwendet, um die Schleifen-verankerten vertikalen Bonddrähte 11, 13, 15, und 17 während der Anordnung des Speicher-Die-Stapels 10 und des ersten Prozessor-Dies 20 zu stabilisieren und zu positionieren. Bei einem Ausführungsbeispiel ist der Abstandhalter 30 ein Aluminiummaterial oder ein anderes Material, das während einer Anordnung ausreichend starr ist, um gestärkte Schleifen-verankerte Drähte 11, 13, 15 und 17 bereitzustellen. Bei einem Ausführungsbeispiel sind die Bonddrähte schleifenmäßig auf den Abstandhalter 30 geführt und an einem Klebemittel 31, wie beispielsweise einem dielektrischen Material angebracht. Das Klebemittel 31 kann ausgebildet sein, durch thermische Freigabeverarbeitung freizugeben, oder es kann nach einem Rückschleifen einer Formmassematrix (molding matrix) aufgelöst werden, wie weiter dargestellt werden wird.
  • 1B ist gemäß einem Ausführungsbeispiel eine Querschnittsansicht 102 des Speichermoduls 110, das in 1A nach einer Weiterverarbeitung dargestellt ist. Ein Matrix- Precursor 39 wurde über dem Speichermodul 110, umfassend den Speicher-Die-Stapel und den ersten Prozessor-Die 20 gebildet, sowie über dem Abstandhalter 30. Die Schleifen-verankerten vertikalen Bonddrähte 11, 13, 15 und 17 sind auch in dem Matrix-Precursor 39 befestigt, aber einer Bewegung der vertikalen Abschnitte wird durch deren Schleifen-verankerte Konfiguration an jedem Bonddrahtausgangspunkt auf jedem entsprechenden Die, sowie an dem Abstandhalter 30 widerstanden. Die Schleifen-verankerten Bonddrähte können verschieden für ein Anbringen an die Speicher-Dies in dem Speicher-Die-Stapel 10 und an den Abstandhalter 30 gebogen werden, um ein paar Kurzschlüsse oder kein Kurzschließen zwischen Bonddrähten während einem Anordnen zu ermöglichen. Wie dargestellt ist, erstrecken sich die Bonddrähte orthogonal von ihren entsprechenden Dies gemäß einem Ausführungsbeispiel.
  • Bei einem Ausführungsbeispiel ist der Matrix-Precursor 39 an den verschiedenen Strukturen angeordnet. Bei einem Ausführungsbeispiel wird ein ausgewähltes Sprüh-Abscheiden des Matrix-Precursor 39 zuerst ausgeführt, um Räume einzufüllen, die zu eng für nützliche Bulk-Überform-(overmolding) Bedingungen (wie beispielsweise an den Bonddrähten) sind, gefolgt von einem Injektionsformen (injection molding) von mehr Matrix-Precursor-Material 39.
  • Weiteres Verarbeiten kann mit Bezug auf die 1C und 1D verstanden werden. Nach einem Erreichen einer Struktur mit dem Matrix-Precursor 39, nachdem dieser in eine Matrix 40 (siehe 1C und 1D) ausgehärtet wurde, können die Strukturen, die in 1C und 1D dargestellt sind, durch ein Schleifen des Matrix-Precursor 39 und ein schließliches Annähern an eine Freilegung eines Höcker-Arrays 122 (1C), sowie von vertikalen Abschnitten der Bonddrähte 11, 13, 15 und 17, erreicht werden.
  • Auch werden durch ein Schleifen in diesem Ausmaß die zuvor Schleifen-verankerten Drähte 11, 13, 15 und 17, die in 1B dargestellt sind, größenreduziert, um sich an die vertikalen Drähte 11, 13, 15 und 17, die in den 1C und 1D dargestellt sind, anzunähern. Aufgrund einer nützlichen Starrheit der Matrix 40 und da die Schleifen-verankerten Bonddrähte zu vertikalen Bonddrähten reduziert sind, hält die Matrix 40 die Bonddrähte in Position und hält die vertikalen Abschnitte von einem Ablenken ab.
  • Bei einem Ausführungsbeispiel wird ein Entfernen von mehr der Matrix 40 durch chemisches Ätzen durchgeführt, wenn ein Schleifen des Matrix-Precursors 39 (1B) sich einem nützlichen Endpunkt nähert. Bei einem Ausführungsbeispiel wird das chemische Ätzen durch chemisch-mechanisches Polieren (CMP; chemical-mechanical polishing) ausgeführt, wobei Ätz-Lösungsmittel selektiv dazu sind, metallische Materialien wie beispielsweise das Höcker-Array 122 und die Anschlussenden der vertikalen Bonddrähte 11, 13, 15 und 17 zu lassen, derart, dass sowohl die Höcker des Höcker-Arrays 122 und die Anschlussenden der vertikalen Bonddrähte 11, 13, 15 und 17 aus der Matrix 40 hervorstehen, wie in den 1C und 1D dargestellt ist. Bei einem Ausführungsbeispiel wird ein Ätzen nach einem Schleifen durchgeführt. Bei einem Ausführungsbeispiel wird ein Ätzen alleine, ohne mechanisches Polieren durchgeführt.
  • 1C ist eine Querschnittsansicht des Speichermoduls 110, das ein Teil einer System-in-einem-Gehäuse- (SiP-) Vorrichtung ist, die eine vertikale Bonddrahttechnologie verwendet, die gemäß einem Ausführungsbeispiel einen Prozessor-Die 20 umfasst. Der erste Speicher-Die 12 umfasst eine aktive Oberfläche 111 und eine rückseitige Oberfläche (nicht angezeigt), die mit einem ersten Klebemittelfilm 113 bedeckt ist. Die aktive Oberfläche 111 umfasst sowohl halbleitende Strukturen wie auch Metallisierung. Der erste Speicher-Die 12 ist in der Matrix 40, wie beispielsweise ein Formmassematerial, befestigt, und ein vertikaler Bonddraht 11 eines ersten Dies kontaktiert die aktive Oberfläche 111 und steht durch die Matrix 40 an einer Landungsoberfläche 141 für das Speichermodul 110 hervor. Die Landungsoberfläche 141 wird daher als das Speichermodul 110 bezeichnet, das auf eine Struktur an dieser Oberfläche angeordnet wird. Bei einem Ausführungsbeispiel erstreckt sich der vertikale Bonddraht 11 des ersten Dies orthogonal von der aktiven Oberfläche 111 des ersten Speicher-Dies 12. Mit „orthogonal“ ist gemeint, dass der Bonddraht 11 optisch als sich gleichmäßig und direkt in einem rechten Winkel von der aktiven Oberfläche 111 des ersten Speicher-Dies 12 weg zu dem Anschlussende des Bonddrahtes 11 erstreckend erscheint. Bei einem Ausführungsbeispiel wird „orthogonal“ quantifiziert, indem eingehalten wird, dass das Anschlussende des Bonddrahts 11 über die Landungsoberfläche 141 der Matrix 40 hervorsteht, und das hervorstehende Ende des Bonddrahts 11 innerhalb der Matrix 40 nicht in irgendeine der Seiten in der X-Richtung um mehr als den Treppenrand 1 des ersten Speicher-Dies 12 oder mehr als die äquivalente Distanz von dem Bonddraht 11 weg von dem Treppenrand 1 abgelenkt wurde. Diese Definition gilt auch für äquivalente Distanzbeschränkungen in die Y-Richtung. Bei einem Ausführungsbeispiel wird „orthogonal“ quantifiziert, indem eingehalten wird, dass das Anschlussende des vertikalen Bonddrahts 11 nicht innerhalb der Matrix 40 zu irgendeiner der Seiten in die X-Richtung des Bondanschlussflächenrands 2 abgelenkt wurde, an den der vertikale Bonddraht 11 gebondet ist. Diese Definition gilt auch für äquivalente Distanzbeschränkungen in die Y-Richtung.
  • Die Matrix 40 kann gemäß einem Ausführungsbeispiel auch als ein Gehäusematerial 40 bezeichnet werden. Die Matrix 40 kann gemäß einem Ausführungsbeispiel auch als eine Kapselungsformmasse (EMC; encapsulation molding compound) 40 bezeichnet werden. Für die Matrix 40 können verschiedene organische Gehäusematerialien verwendet werden. Für die Matrix 40 können verschiedene EMC-Materialien verwendet werden.
  • Bei einem Ausführungsbeispiel umfasst das Speichermodul 110 den ersten Speicher-Die 12 (der Teil eines treppenförmig gestapelten Speicher-Die-Stapels 10 ist), der durch den Klebemittel-Prozessor-Die-Film 123 gegen den ersten Prozessor-Die 20 an der aktiven Oberfläche 111 gestapelt ist. Der Speicher-Die-Stapel 10 und der erste Prozessor-Die sind in der Matrix 40 eingesetzt, aber eine Verarbeitung kann dazu führen, dass eine Formmasse über und um den Speicher-Die-Stapel 10 geflossen wird, sodass sie auch als in der Matrix 40 befestigt bezeichnet werden kann.
  • Bei einem Ausführungsbeispiel ist der erste Prozessor-Die 20 ein Prozessor-Die, wie derjenige, der von der Intel Corporation aus Santa Clara, Kalifornien, hergestellt wird. Der erste Prozessor-Die 20 umfasst eine aktive Oberfläche 121 und eine rückseitige Oberfläche, die mit dem Klebemittel-Prozessor-Die-Film 123 bedeckt ist. Die aktive Oberfläche 121 weist sowohl halbleitende Strukturen als auch eine Metallisierung auf, die zu einem Prozessor-Höcker-Array 122 führt. Der erste Prozessor-Die 20 ist auch in der Matrix 40 eingesetzt, aber eine Verarbeitung kann dazu führen, dass eine Formmasse über und um den ersten Prozessor-Die 20 geflossen wird, sodass er auch als in der Matrix 40 befestigt bezeichnet werden kann. Bei einem Ausführungsbeispiel ist der erste Prozessor-Die 20 eine ASIC, wie beispielsweise für einen Speichersteuerungshub. Bei einem Ausführungsbeispiel umfasst der erste Prozessor-Die 20 eine ASIC, wie beispielsweise für einen Speichersteuerungshub, aber er umfasst auch zusätzliche mikroelektronische Bauelementfähigkeit, wie beispielsweise Kernverarbeitung, sowie Cache-Funktionalität, wie beispielsweise Level-Null- (L0) und L1-Caches.
  • Bei einem Ausführungsbeispiel umfasst das Speichermodul 110 vier gestapelte Speicher-Dies, umfassend den ersten Speicher-Die 12, den zweiten Speicher-Die 14, den dritten Speicher-Die 16 und den vierten Speicher-Die 18. Wo der zweite Speicher-Die 14 der letzte Die in dem Speicher-Die-Stapel 10 ist, kann er auch als nachfolgender Speicher-Die 14 bezeichnet werden. Ähnlich, wo der dritte Speicher-Die 16 der letzte Die in dem Speicher-Die-Stapel 10 ist, kann er auch als nachfolgender Speicher-Die 16 bezeichnet werden. Ebenso, wo der vierte Speicher-Die 18 der letzte Die in dem Speicher-Die-Stapel 10 ist, kann er auch als ein nachfolgender Speicher-Die 18 bezeichnet werden. Es wird nun darauf hingewiesen, dass mehr als vier Speicher-Dies treppenförmig gestapelt sein können, wie beispielsweise acht Speicher-Dies mit einem ersten bis siebten Speicher-Die und einem nachfolgenden Speicher-Die, gemäß einem Ausführungsbeispiel.
  • Im Folgenden bezieht sich die Beschreibung des Speicher-Die-Stapels 10, der in 1A dargestellt ist, jeweils auf den ersten, zweiten, dritten und nachfolgenden Speicher-Die 12, 14, 16 und 18. Es wird nun darauf hingewiesen, dass mehr als vier treppenförmig gestapelte Speicher-Dies verwendet werden können.
  • Bei einem Ausführungsbeispiel ist der erste Prozessor-Die 20 benachbart zu dem Abstandhalter 30 ausgebildet, der unter nützlichen Gehäuseanordnungsparametern eine ähnliche vertikale Abmessung zu dem ersten Prozessor-Die 20 aufweist. Eine Einstellung der vertikalen Höhe des Abstandhalters 30 kann durch einen Abstandhalteranpasser 31, wie beispielsweise ein Klebemittel, wie in 1A dargestellt, ausgeführt werden. Bei einem Ausführungsbeispiel sind der erste Prozessor-Die 20 und der Abstandhalter 30 ebenfalls in die Matrix 40 eingesetzt.
  • 1D ist gemäß einem Ausführungsbeispiel eine Querschnittsansicht 104 eines Platinen-befestigten Speichermoduls 110 als Teil einer System-in-einem-Gehäuse-Vorrichtung. Die Struktur 103, die aus 1C entnommen wurde, wurde um 180° rotiert und an Gegenstand 80 angeordnet. Eine Platine 80, wie beispielsweise eine Hauptplatine, wurde elektrisch und physisch mit dem Speichermodul 110 verbunden. Die vertikalen Bonddrähte 11, 13, 15 und 17 erstrecken sich orthogonal zu der Platine 80 und sind mit dieser gekoppelt, und das Prozessor-Höcker-Array 122 ist ebenfalls mit der Platine 80 gekoppelt. Bei einem Ausführungsbeispiel ist die Platine 80 eine Hauptplatine eines Rechensystems. Bei einem Ausführungsbeispiel umfasst die Platine 80 eine Umverteilungsschicht (nicht detailliert dargestellt), die mit dem Prozessor-Höcker-Array 122 und den vertikalen Bonddrähten 11, 13, 15 und 17 Schnittstellen aufweist. Bei einem Ausführungsbeispiel umfasst die Platine 80 eine Umverteilungsschicht, die mit dem Prozessor-Höcker-Array 122 und den vertikalen Bonddrähten 11, 13, 15 und 17 Schnittstellen aufweist, und die Platine 80 umfasst auch die äußere Hülle 81 eines Rechensystems, wie beispielsweise einer mobilen Rechenvorrichtung. Wo die Platine 80 ein Ausführungsbeispiel einer äußeren Hülle umfasst, ist die äußere Hülle 81 ausreichend elektrisch von den Leiterbahnen und anderen Bauelementen sowohl in als auch auf der Platine 80 isoliert.
  • 2C ist eine Querschnittsansicht eines Systems-in-einem-Gehäuse (SiP) 203 eines Speicher-Die-Stapels 10 als Teil eines Speichermoduls 210, wobei der Speicher-Die-Stapel 10 gemäß einem Ausführungsbeispiel eine vertikale Bonddrahttechnologie umfasst. Die Gegenstände 2A und 2B werden nicht verwendet. Die Struktur 203 wird nach einer Weiterverarbeitung des Artikels, der in 1B gemäß einem Ausführungsbeispiel dargestellt ist, dargestellt. Dieses SiP 203 ist ähnlich zu dem SiP 103, das in 1C dargestellt ist, mit einer zusätzlichen Struktur einer Umverteilungsschicht (RDL; redistribution layer) 50, die an der Landungsoberfläche 141 befestigt wurde, und ein Landungs-Kugelgitter-Array 60 ist mit der RDL 50 gekoppelt.
  • Das SiP 203 ist mit der RDL 50 und dem Kugelgitter-Array 60 ausgebildet, um mit einer Platine, wie beispielsweise einer Hauptplatine eines Rechensystems, zu koppeln. Eine Einstellung der vertikalen Höhe des Abstandhalters 30 kann durch einen Abstandhalteranpasser 31, wie beispielsweise ein Klebemittel ausgeführt werden.
  • 2D ist gemäß einem Ausführungsbeispiel eine Querschnittsansicht 204 eines Platinen-befestigten Speichermoduls 210 in einem System-in-einem-Gehäuse. Die Struktur 204 wurde aus 2C entnommen, wurde um 180° rotiert und an den Gegenstand 80 angeordnet. Eine Platine 80, wie beispielsweise eine Hauptplatine, wurde elektrisch und physisch mit dem Speichermodul 210 durch die RDL 50 verbunden. Die vertikalen Bonddrähte 11, 13, 15 und 17 erstrecken sich orthogonal zu der Platine 80 und sind mit dieser durch die RDL 50 gekoppelt, und ein Prozessor-Höcker-Array 122 ist auch mit der Platine 80 durch die RDL 50 gekoppelt. Bei einem Ausführungsbeispiel ist die Platine 80 eine Hauptplatine eines Rechensystems. Bei einem Ausführungsbeispiel umfasst die Platine 80 auch die äußere Hülle 81 eines Rechensystems, wie beispielsweise einer mobilen Rechenvorrichtung.
  • Durch einen Vergleich zwischen einigen Ausführungsbeispielen, die in 1C dargestellt sind, und einigen Ausführungsbeispielen, die in 2C dargestellt sind, kann die Struktur 203 in 2C als ein „Flip-Gehäuse“ mit einer zusätzlichen Struktur einer RDL 50 und optional einem Kugelgitter-Array 60, das zwischen Wirtschaftsentitäten zur Installation in ein Rechensystem geliefert werden kann, betrachtet werden, während die Struktur 103 in 1C als ein „Flip-Gehäuse“ betrachtet werden kann, das ähnlich ist zu einem Flip-Chip, wobei es direkt auf einer Platine befestigt werden kann.
  • Bei einem Ausführungsbeispiel kann das angeordnete Speichermodul wie es in 1C dargestellt ist, bei Höckern und vertikalen Bonddrähten 11, 13, 15 und 17, die freigelegt sind, getestet werden. Da eine nützliche Anzahl und Art von Höckern 122 und vertikalen Bonddrähten 11, 13, 15 und 17 freigelegt sind, kann ein Testen an allen der dargestellten Bauelemente durchgeführt werden, umfassend den ersten Prozessor-Die 20 und die mehreren gestapelten Speicher-Dies 12, 14, 16 und 18. Testverfahren können ein Platzieren einer individuellen Sonde auf einem ausgewählten Höcker in dem Höcker-Array 122 sowie ein Platzieren einer individuellen Sonde auf einem ausgewählten vertikalen Bonddraht aus irgendeinem der vertikalen Bonddrähte 11, 13, 15 und 17 umfassen, wenn sie an ihren Anschlussenden oberhalb der Landungsoberfläche 141 freiliegen.
  • Nachdem das Testen abgeschlossen ist und eine nützliche Ausbeute bestätigt wurde, kann eine RDL 50 (siehe 2C) gefertigt werden, um den Prozessor 20 mit den Dies in dem Speicher-Die-Stapel 10 zu koppeln.
  • 3 ist ein Prozessablaufdiagramm 300, das Verarbeitungsausführungsbeispiele darstellt.
  • Bei 310 umfasst der Prozess ein Anordnen einer treppenstufigen Mehrzahl von Speicher-Dies in einen Speicher-Die-Stapel. Bei einem nicht einschränkenden, beispielhaften Ausführungsbeispiel wird der Speicher-Die-Stapel 10, der in 1 dargestellt ist, angeordnet.
  • Bei 320 umfasst der Prozess ein Anordnen des Speicher-Die-Stapels an einen Prozessor-Die und einen Abstandhalter. Bei einem nicht einschränkenden, beispielhaften Ausführungsbeispiel wird der in 1A dargestellte Klebemittel-Prozessor-Die-Film 123 verwendet, um den Speicher-Die-Stapel 10 an der ersten Prozessor-Die 20 und an dem Abstandhalter 30 anzuordnen.
  • Bei 330 umfasst der Prozess ein Schleifen-Bonden der vertikalen Bonddraht-Precursoren zwischen die jeweiligen ersten-zu-nachfolgenden Speicher-Dies und auf die Dummy-Schicht. Bei einem nicht einschränkenden beispielhaften Ausführungsbeispiel wird das in 1A dargestellte schleifenförmige Drahtbonden zwischen den ersten-bis nachfolgenden Speicher-Die 12 bis 18 und dem Abstandhalter 30 erreicht.
  • Bei 340 umfasst der Prozess ein Stabilisieren der vertikalen Bonddraht-Precursoren in einen Matrix-Precursor und ein Einschließen des Speicher-Die-Stapels und des Prozessor-Dies in den Matrix-Precursor. Bei einem nicht einschränkenden, beispielhaften Ausführungsbeispiel wird der Matrix-Precursor 39 über die relevanten Strukturen injektionsgeformt, wie in 1B dargestellt ist.
  • Bei 342 umfasst der Prozess ein Aushärten des Matrix-Precursor. Bei einem nichteinschränkenden, beispielhaften Ausführungsbeispiel wird der Matrix-Precursor 39 thermisch ausgehärtet, derart, wie es für ein dielektrisches Epoxidmaterial nützlich ist. Bei einem nichteinschränkenden, beispielhaften Ausführungsbeispiel wird der Matrix-Precursor 39 thermisch ausgehärtet und lichtausgehärtet, wo ein nützliches Spektrum von Lichtenergie organische Materialien aushärtet und quervernetzt.
  • Bei 350 umfasst der Prozess ein Entfernen eines Teils des Matrix-Precursors, wie beispielsweise durch Schleifen von genug der ausgehärteten Matrix, um die elektrischen Höcker auf dem ersten Prozessor-Die freizulegen und um vertikale Bonddrähte in der Matrix zu erreichen.
  • Bei 360 umfasst ein Verfahrensausführungsbeispiel ein Testen der Prozessor- und Speicher-Dies. Bei einem nicht einschränkenden, beispielhaften Ausführungsbeispiel kann ein Testen des angeordneten SiPs, das in 1C dargestellt ist, ausgeführt werden, wo Höcker 122 und vertikale Bonddrähte 11, 13, 15 und 17 freigelegt sind.
  • Bei 370 umfasst der Prozess ein Anordnen einer Umverteilungsschicht an den Prozessor-Die an den elektrischen Höckern und an den Speicher-Die-Stapel an den vertikalen Bonddrahtanschlussspitzen.
  • Bei 380 umfasst der Prozess ein Anordnen des Speichermoduls SiP an eine Platine. Bei einem nicht einschränkenden, beispielhaften Ausführungsbeispiel ist das Speichermodul SiP 103 an eine Platine 80, wie beispielsweise einer Hauptplatine, angeordnet. Bei einem nicht einschränkenden, beispielhaften Ausführungsbeispiel ist das Speichermodul SiP 203 an eine Platine 80, wie beispielsweise einer Hauptplatine, angeordnet. Es ist ersichtlich, dass das SiP ohne die Verwendung einer RDL (siehe z.B. 1D) an eine Platine angeordnet werden kann.
  • Bei 392 umfasst der Prozess ein Anordnen des SiP an ein Rechensystem. Bei einem nicht einschränkenden, beispielhaften Ausführungsbeispiel wird das SiP 104 an eine Platine, wie beispielsweise einer Hauptplatine, und dann an ein Rechensystem wie das, das in 1D dargestellt und beschrieben ist, angeordnet. Bei einem nicht einschränkenden, beispielhaften Ausführungsbeispiel wird das SiP 204 an eine Platine, wie beispielsweise eine Hauptplatine, und dann an ein Rechensystem wie das, das in 2D dargestellt und beschrieben ist, angeordnet.
  • 4 ist umfasst, um ein Beispiel einer Bauelementanwendung einer höheren Ebene für die vorliegenden Ausführungsbeispiele zu zeigen. Bei einem Ausführungsbeispiel umfasst ein System 400 einen Desktop-Computer, einen Laptop-Computer, ein Netbook, ein Tablet, einen Notebook-Computer, einen Personaldigitalassistenten (PDA; personal digital assistant), einen Server, einen Arbeitsplatz, ein Mobiltelefon, eine mobile Rechenvorrichtung, ein Smartphone, eine Internetanwendung oder irgendeine andere Art von Rechenvorrichtung, ist aber nicht auf diese beschränkt. Bei einigen Ausführungsbeispielen ist die System-in-einem-Gehäuse-Vorrichtung mit einem Speicher-Die-Stapel in einer Speichermodul-Ausführungsbeispiel 400 ein System-aufeinem-Chip- (SOC; system on a chip) System.
  • Bei einem Ausführungsbeispiel weist der Prozessor 410 einen oder mehrere Prozessorkerne 412 und 412N auf, wobei 412N den Nten Prozessorkern innerhalb des Prozessors 410 repräsentiert, wobei N eine positive Ganzzahl ist. Bei einem Ausführungsbeispiel verwendet das elektronische Vorrichtungssystem 400 eine System-in-einem-Gehäuse-Vorrichtung mit einem Speicher-Die-Stapel in einem Speichermodul-Ausführungsbeispiel das mehrere Prozessoren umfasst, umfassend 410 und 405, umfasst, wobei der Prozessor 405 eine Logik aufweist, die ähnlich oder identisch zu der Logik des Prozessors 410 ist. Bei einem Ausführungsbeispiel umfasst der Prozessorkern 412 Speichervorgriffslogik (pre-fetch logic), um auf Anweisungen zuzugreifen, Dekodierungslogik (decode logic) um die Anweisungen zu dekodieren, Ausführungslogik (execution logic), um die Anweisungen auszuführen, und Ähnliches, ist aber nicht auf diese beschränkt. Bei einem Ausführungsbeispiel weist der Prozessor 410 einen Cache-Speicher 416 auf, um zumindest eines von Anweisungen und Daten für das SiP-Vorrichtungssystem 400 zwischenzuspeichern. Der Cache-Speicher 416 kann in einer hierarchischen Struktur, die eine oder mehrere Ebenen von Cache-Speicher umfasst, organisiert sein.
  • Bei einem Ausführungsbeispiel umfasst der Prozessor 410 eine Speichersteuerung 414, die wirksam ist, Funktionen auszuführen, die es dem Prozessor 410 ermöglichen, auf einen Speicher 430, der zumindest eines aus einem flüchtigen Speicher 432 und einem nicht-flüchtigen Speicher 434 umfasst, zuzugreifen und mit demselben zu kommunizieren. Bei einem Ausführungsbeispiel ist der Prozessor 410 mit dem Speicher 430 und einem Chipsatz 420 gekoppelt. Der Prozessor 410 kann auch mit einer drahtlosen Antenne 478 gekoppelt sein, um mit irgendeiner Vorrichtung zu kommunizieren, die ausgebildet ist, drahtlose Signale zumindest eines von zu senden und zu empfangen. Bei einem Ausführungsbeispiel arbeitet die drahtlose Antennenschnittstelle 478 gemäß dem IEEE 802.11-Standard und dessen Verwandten, Home Plug AV (HPAV), Ultrabreitband (UWB; Ultra Wide Band), Bluetooth, WiMax oder irgendeiner Art von drahtlosem Kommunikationsprotokoll, ist aber nicht auf diese beschränkt.
  • Bei einem Ausführungsbeispiel umfasst der flüchtige Speicher 432, ist aber nicht beschränkt auf, einen synchronen dynamischen Direktzugriffsspeicher (SDRAM; Synchronous Dynamic Random Access Memory), einen dynamischen Direktzugriffsspeicher (DRAM; Dynamic Random Access Memory), einen RAMBUS-dynamischen-Direktzugriffsspeicher (RDRAM; RAMBUS Dynamic Random Access Memory) und/oder irgendeine andere Art von Direktzugriffsspeichervorrichtung. Der nicht-flüchtige Speicher 434 umfasst Flash-Speicher, Phasenänderungsspeicher (PCM; phase change memory), Nur-Lese-Speicher (ROM; read-only memory), elektrisch löschbaren, programmierbaren Nur-Lese-Speicher (EEPROM; electrically erasable programmable read-only memory) oder irgendeine andere Art von nicht-flüchtiger Speichervorrichtung, ist aber nicht auf diese beschränkt.
  • Der Speicher 430 speichert Informationen und Anweisungen, die von den Prozessor 410 auszuführen sind. Bei einem Ausführungsbeispiel kann der Speicher 430 auch temporäre Variablen oder andere Zwischeninformationen speichern, während der Prozessor 410 Anweisungen ausführt. Bei dem dargestellten Ausführungsbeispiel verbindet sich der Chipsatz 420 mit dem Prozessor 410 via Punkt-zu-Punkt- (PtP- oder P-P-) Schnittstellen 417 und 422. Jedes dieser PtP-Ausführungsbeispiele kann unter Verwendung einer System-in-einem-Gehäuse-Vorrichtung mit einem Speicher-Die-Stapel in einem Speichermodul-Ausführungsbeispiel erreicht werden, wie in dieser Offenbarung ausgeführt ist. Der Chipsatz 420 ermöglicht es dem Prozessor 410, sich mit anderen Elementen in dem SiP-Vorrichtungssystem 400 zu verbinden. Bei einem Ausführungsbeispiel arbeiten die Schnittstellen 417 und 422 gemäß einem PtP-Kommunikationsprotokoll wie beispielsweise dem Intel® QuickPath Interconnect (QPI) oder Ähnlichem. Bei anderen Ausführungsbeispielen kann eine unterschiedliche Zwischenverbindung verwendet werden.
  • Bei einem Ausführungsbeispiel ist der Chipsatz 420 wirksam, um mit dem Prozessor 410, 405N, der Anzeigevorrichtung 440 und anderen Vorrichtungen 472, 476, 474, 460, 462, 464, 466, 477 etc. zu kommunizieren. Der Chipsatz 420 kann auch mit einer drahtlosen Antenne 478 gekoppelt sein, um mit irgendeiner Vorrichtung zu kommunizieren, die ausgebildet ist, zumindest eines aus dem Senden und Empfangen von drahtlosen Signalen auszuführen.
  • Der Chipsatz 420 verbindet sich mit der Anzeigevorrichtung 440 via die Schnittstelle 426. Die Anzeige 440 kann beispielsweise eine Flüssigkristallanzeige (LCD; liquid crystal display), eine Plasmaanzeige, eine Kathodenstrahlröhren- (CRT-; cathode ray tube) Anzeige, oder irgendeine andere Art visueller Anzeigevorrichtung sein. Bei einem Ausführungsbeispiel sind der Prozessor 410 und der Chipsatz 420 in einem einzelnen SOC vereint. Zusätzlich verbindet sich der Chipsatz 420 ist mit einem oder mehreren Bussen 450 und 455, die verschiedene Elemente 474, 460, 462, 464, und 466 zwischenverbinden. Die Busse 450 und 455 können zusammen via eine Bus-Brücke 472 zwischenverbunden sein. Bei einem Ausführungsbeispiel koppelt der Chipsatz 420 mit einem nicht-flüchtigen Speicher 460, einer oder mehreren Massenspeichervorrichtungen 462, einer Tastatur/Maus 464 und einer Netzwerkschnittstelle 466 via zumindest eine der Schnittstellen 424 und 474, dem Smart-TV 476, und der Verbraucherelektronik 477, etc.
  • Bei einem Ausführungsbeispiel umfasst die Massenspeichervorrichtung 462 ein Solid-State-Laufwerk (SSD; solid state drive), ein Festplattenlaufwerk (hard disk drive), ein Universellen-Seriellen-Bus-Flash-Speicherlaufwerk (universal serial bus flash memory drive) oder irgendeine andere Art von Computer-Datenspeichermedium, ist aber nicht auf diese beschränkt. Bei einem Ausführungsbeispiel ist eine Netzwerkschnittstelle 466 durch irgendeine Art von gut bekanntem Netzwerkschnittstellenstandard implementiert, umfassend aber nicht beschränkt auf eine Ethernet-Schnittstelle, eine Universellen-Seriellen-Bus- (USB-; universal serial bus) Schnittstelle, eine PCI-(Peripheral Component Interconnect-) Express-Schnittstelle, eine drahtlose Schnittstelle, und/oder irgendeine andere geeignete Art von Schnittstelle. Bei einem Ausführungsbeispiel arbeitet die drahtlose Schnittstelle gemäß dem IEEE 802.11-Standard und dessen Verwandten, Home Plug AV (HPAV), Ultrabreitband (UWB; Ultra Wide Band), Bluetooth, WiMax oder irgendeiner Art von drahtlosem Kommunikationsprotokoll, ist aber nicht auf diese beschränkt.
  • Während die in 4 gezeigten Module als separate Blöcke innerhalb der SiP-Vorrichtung in einem Rechensystem 400 dargestellt sind, können die durch einige dieser Blöcke ausgeführten Funktionen innerhalb einer einzelnen Halbleiterschaltung integriert sein oder können unter Verwendung von zwei oder mehr separaten integrierten Schaltungen implementiert sein. Beispielsweise kann der Cache-Speicher 416 (oder ausgewählte Aspekte von 416) in den Prozessorkern 412 eingebracht werden, obwohl der Cache-Speicher 416 als ein separater Block innerhalb des Prozessors 410 dargestellt ist. Wo dies sinnvoll ist, kann das Rechensystem 400 eine äußere Hülle aufweisen, die Teil der mehreren, in dieser Offenbarung beschriebenen Landungs-Seiten-Platinen-Ausführungsbeispiele ist. Beispielsweise weist die in 1 dargestellte Landungs-Seiten-Platine 140 eine äußere Oberfläche 142 auf, die ausreichend isoliert ist, dass sie als eine äußere Hülle des Rechensystems 400, das in 4 dargestellt ist, fungieren kann. Dieses Ausführungsbeispiel kann in jeder der Querschnittsansichten zu sehen sein, die eine äußere Oberfläche 642 für die System-in-einem-Gehäuse-Vorrichtung mit einem Speicher-Die-Stapel in einer Speichermodulausführungsbeispiel umfassen, wie in den 1C und 2C dargestellt ist.
  • 5C ist eine Querschnittsansicht 503 eines Speichermoduls 510, das ein Teil einer System-in-einem-Gehäuse- (SiP-) Vorrichtung ist, die eine vertikale Bonddrahttechnologie verwendet, die gemäß einem Ausführungsbeispiel einen Prozessor-Die 20 umfasst. Während einer Verarbeitung von Ausführungsbeispielen, die in 5C dargestellt und beschrieben sind, kann eine Verarbeitung ähnlich sein zu was aus 1A und 1B für eine Vorrichtung dargestellt ist, die verarbeitet wird. Ein Unterschied für die Ausführungsbeispiele von 5C umfasst ein Bilden der Bondverdrahteten vertikal, aber nicht orthogonal. Bei einem Ausführungsbeispiel kann ein Nachaußenführen der Pins der vertikalen Bonddrähte an einer anderen Stelle als direkt orthogonal von den ausgehenden Bond-Anschlussflächen von den Mehrzahl-Dies in dem Speicher-Die-Stapel nützlich sein.
  • Der erste Speicher-Die 12 umfasst eine aktive Oberfläche 111 und eine rückseitige Oberfläche (nicht angezeigt), die mit einem ersten Klebemittelfilm 113 bedeckt ist. Die aktive Oberfläche 11 umfasst sowohl halbleitende Strukturen wie auch Metallisierung. Der erste Speicher-Die 12 ist in der Matrix 40 wie beispielsweise einem Formmassematerial, befestigt, und ein vertikaler (aber nicht orthogonaler) Bonddraht 51 eines ersten Dies kontaktiert die aktive Oberfläche 111 und steht durch die Matrix 40 an einer Landungsoberfläche 141 für das Speichermodul 110 hervor. Die Landungsoberfläche 141 wird daher als das Speichermodul 110 bezeichnet, das auf eine Struktur an dieser Oberfläche angeordnet wird. Der vertikale Bonddraht 51 des ersten Dies erstreckt sich vertikal von der aktiven Oberfläche 111 des ersten Speicher-Dies 12. Mit „vertikal“ ist gemeint, dass der Bonddraht 51 optisch als sich linear gleichmäßig und direkt weg von der aktiven Oberfläche 111 des ersten Speicher-Dies 12 zu dem Anschlussende des Bonddrahts 51 erstreckend erscheint, aber nicht orthogonal.
  • Bei einem Ausführungsbeispiel ist „vertikal, aber nicht orthogonal“ qualifiziert, indem beachtet wird, dass das Anschlussende des Bonddrahts 51 über die Landungsoberfläche 141 der Matrix 40 hervorsteht und das hervorstehende Ende des Bonddrahts 51 innerhalb der Matrix 40 in irgendeine der Seiten in die X-Richtung abgelenkt hat. Der Grad der Ablenkung kann quantifiziert werden, das hervorstehende Ende wird abgelenkt mehr als zumindest eine von dem Treppenrand 1 oder des Bond-Anschlussflächenrands 2 des ersten Speicher-Dies. Es ist zu erkennen, dass diese Definition von den relativen Längen irgendeines der Bonddrähte 51, 53, 55 und 57 abhängig ist, und wobei der Bonddraht 51 nur mehr als den Bond-Anschlussflächenrand 2 ablenken kann, wenn er die Landungsoberfläche 141 durchbricht, können die verbleibenden Bonddrähte beide Ränder 1 und 2 ablenken und schneiden.
  • Zusammen bei einem Ausführungsbeispiel ist eine Mehrzahl von vertikalen Bonddrähten im Wesentlichen koparallel, da jeder von seinen jeweiligen Bond-Anschlussflächen ausgeht und dort endet, wo er die Landungsoberfläche 141 durchbricht. Bei einem Ausführungsbeispiel ist „koparallel“ quantifiziert, indem jeder vertikale Bonddraht in einem projizierten Korridor entlang der Trajektorie des Bonddrahtes 57 begrenzt ist, die von einem rechtwinkligen Abstand 55-57 beabstandet sind, der zwischen zwei benachbarten Bonddrähten, z.B. 55 und 57, gemessen werden kann, und der Abstand 55-57 wird dort genommen, wo ein Bonddraht 57 aus dem Bonddrahtkügelchen 57' austritt. Der Abstand 55-57 variiert nicht mehr als das Doppelte der X-dimensionalen Breite eines Bonddrahtkügelchens 57' bis zu der Stelle, an der der Bonddraht die Landungsoberfläche 141 durchbricht. Folglich bleibt jeder vertikale Bonddraht im Vergleich zu z.B. und benachbartem Bonddraht innerhalb des projizierten Korridors, der durch den Abstand 55-57 gemessen wurde, plus die doppelte Breite 57' des Bonddrahtkügelchens.
  • Es kann nun verstanden werden, dass Permutationen von orthogonalen und nicht-orthogonalen Bonddrähten in einem einzigen Gehäuse sein können. Beispielsweise könnten orthogonale Bonddrähte 11 und 13, wie sie in 1C dargestellt sind, mit vertikalen Bonddrähten 55 und 57, wie sie in 5C dargestellt sind, kombiniert werden. Ein so vielfältiges Bonddraht-Schema bringt bei einem Ausführungsbeispiel eingeschränkte Pin-Nachaußenführungs-Anforderungen unter. Ein so vielfältiges Bonddrahtschema bringt bei einem Ausführungsbeispiel verschiedene Dies unter, wie beispielsweise, wo der erste und zweite Die 12 und 14 einander ähnlich sind, sich aber von dem dritten und nachfolgenden Die 16 und 18 unterscheiden und wo der dritte und nachfolgende Die 16 und 18 einander ähnlich sind. Es kann nun auch verstanden werden, dass das Speichermodul 503, das in 5C dargestellt ist, mit einer Verteilungsschicht wie beispielsweise der in 2C dargestellten Verteilungsschicht 50 befestigt werden kann.
  • Bei einem Ausführungsbeispiel ist der erste Prozessor-Die 20 ein Prozessor-Die, wie derjenige, der von der Intel Corporation aus Santa Clara, Kalifornien, hergestellt wird. Der erste Prozessor-Die 20 umfasst eine aktive Oberfläche 121 und eine rückseitige Oberfläche, die mit dem Klebemittel-Prozessor-Die-Film 123 bedeckt ist. Die aktive Oberfläche 121 weist sowohl halbleitende Strukturen als auch eine Metallisierung auf, die zu einem Prozessor-Höcker-Array 122 führt. Der erste Prozessor-Die 20 ist auch in der Matrix 40 eingesetzt, aber eine Verarbeitung kann dazu führen, dass eine Formmasse über und um den ersten Prozessor-Die 20 geflossen wird, sodass er auch als in der Matrix 40 befestigt bezeichnet werden kann. Bei einem Ausführungsbeispiel ist der erste Prozessor-Die 20 eine ASIC, wie beispielsweise für einen Speichersteuerungshub. Bei einem Ausführungsbeispiel umfasst der erste Prozessor-Die 20 eine ASIC, wie beispielsweise für einen Speichersteuerungshub, aber er umfasst auch zusätzliche mikroelektronische Bauelementfähigkeit, wie beispielsweise Kernverarbeitung, sowie Cache-Funktionalität, wie beispielsweise Level-Null- (L0) und L1-Caches.
  • Bei einem Ausführungsbeispiel umfasst das Speichermodul 110 vier gestapelte Speicher-Dies, umfassend den ersten Speicher-Die 12, den zweiten Speicher-Die 14, den dritten Speicher-Die 16 und den vierten Speicher-Die 18. Wo der zweite Speicher-Die 14 der letzte Die in dem Speicher-Die-Stapel 10 ist, kann er auch als nachfolgender Speicher-Die 14 bezeichnet werden. Ähnlich, wo der dritte Speicher-Die 16 der letzte Die in dem Speicher-Die-Stapel 10 ist, kann er auch als nachfolgender Speicher-Die 16 bezeichnet werden. Ebenso, wo der vierte Speicher-Die 18 der letzte Die in dem Speicher-Die-Stapel 10 ist, kann er auch als ein nachfolgender Speicher-Die 18 bezeichnet werden. Es wird nun darauf hingewiesen, dass mehr als vier Speicher-Dies treppenförmig gestapelt sein können, wie beispielsweise acht Speicher-Dies mit einem ersten bis siebten Speicher-Die und einem nachfolgenden Speicher-Die, gemäß einem Ausführungsbeispiel. Im Folgenden bezieht sich die Beschreibung des Speicher-Die-Stapels 10, der in 4C dargestellt ist, jeweils auf den ersten, zweiten, dritten und nachfolgenden Speicher-Die 12, 14, 16 und 18. Es wird nun darauf hingewiesen, dass mehr als vier treppenförmig gestapelte Speicher-Dies verwendet werden können.
  • Bei einem Ausführungsbeispiel ist der erste Prozessor-Die 20 benachbart zu dem Abstandhalter 30 ausgebildet, der unter nützlichen Gehäuseanordnungsparametern eine ähnliche vertikale Abmessung zu dem ersten Prozessor-Die 20 aufweist. Eine Einstellung der vertikalen Höhe des Abstandhalters 30 kann durch einen Abstandhalteranpasser 31, wie beispielsweise ein Klebmittel, wie in 1A dargestellt, ausgeführt werden. Bei einem Ausführungsbeispiel sind der erste Prozessor-Die 20 und der Abstandhalter 30 auch in die Matrix 40 eingesetzt. Bei einem Ausführungsbeispiel wird der erste Prozessor-Die 20 durch den Abstandhalter 30 bedient, wobei der Abstandhalter 30 ein zweiter Die ist. Bei einem Ausführungsbeispiel wird der erste Prozessor-Die 20 von dem Abstandhalter 30 begleitet, wobei der Abstandhalter 30 ein passives Bauelement ist.
  • Um die Ausführungsbeispiele zu einem gestapelten Speicher-Die-Speichermodul in einer System-in-einem-Gehäuse-Vorrichtung und solchen Verfahren, die hierin offenbart sind, darzustellen, ist hierin eine nicht einschränkende Liste von Beispielen bereitgestellt:
  • Beispiel 1 ist ein Speichermodul in einer System-in-einem-Gehäuse-Vorrichtung, umfassend eine Matrix umfassend eine Landungsoberfläche; einen Speicher-Die-Stapel, der in einer treppenstufigen Beziehung ausgebildet ist und in die Matrix eingesetzt ist, der Speicher-Die-Stapel umfassend einen ersten Speicher-Die und einen nachfolgenden Speicher-Die, der erste Speicher-Die umfassend eine aktive Oberfläche und eine rückseitige Oberfläche, und der nachfolgende Speicher-Die umfassend eine aktive Oberfläche und eine rückseitige Oberfläche, wobei der erste Speicher-Die einen orthogonalen ersten Bonddraht umfasst, der sich von der aktiven Oberfläche des ersten Speicher-Dies erstreckt und die Matrix-Landungsoberfläche durchbricht, und wobei der nachfolgende Speicher-Die einen orthogonalen nachfolgenden Bonddraht umfasst, der sich von der aktiven Oberfläche des nachfolgenden Speicher-Dies erstreckt und die Matrix-Landungsoberfläche durchbricht; einen ersten Prozessor-Die, der auf dem ersten Speicher-Die angeordnet ist und zumindest teilweise in die Matrix eingesetzt ist, der erste Prozessor-Die umfassend eine aktive Oberfläche und eine rückseitige Oberfläche, wobei ein Prozessor-Höcker-Array auf der aktiven Oberfläche des ersten Speicher-Dies angeordnet ist, und wobei das Prozessor-Höcker-Array sich zumindest teilweise von der Matrix-Landungsoberfläche weg erstreckt; einen Abstandhalter, der auf dem ersten Speicher-Die angeordnet ist, und wobei der Abstandhalter zwischen dem ersten Prozessor-Die und dem orthogonalen ersten Bonddraht des ersten Speicher-Dies angeordnet ist.
  • Bei Beispiel 2 umfasst der Gegenstand gemäß Beispiel 1 optional wobei sich der orthogonale erste Bonddraht von der aktiven Oberfläche des ersten Speicher-Dies weg erstreckt, und wobei sich der orthogonale nachfolgende Bonddraht von der aktiven Oberfläche des nachfolgenden Speicher-Dies weg erstreckt.
  • Bei Beispiel 3 umfasst der Gegenstand gemäß einem oder mehreren der Beispiele 1-2 optional einen zweiten Speicher-Die, der auf der aktiven Oberfläche des ersten Speicher-Dies und zwischen dem ersten Speicher-Die und dem nachfolgenden Speicher-Die angeordnet ist, und einen orthogonalen zweiten Bonddraht, der auf dem zweiten Speicher-Die angeordnet ist, wobei der orthogonale zweite Bonddraht sich von dem zweiten Speicher-Die weg erstreckt.
  • Bei Beispiel 4 umfasst der Gegenstand gemäß einem oder mehreren der Beispiele 1-3 optional einen zweiten Speicher-Die, der auf der aktiven Oberfläche des ersten Speicher-Dies und zwischen dem ersten Speicher-Die und dem nachfolgenden Speicher-Die angeordnet ist; und einen dritten Speicher-Die, der auf der aktiven Oberfläche des zweiten Speicher-Dies und zwischen dem zweiten Speicher-Die und dem nachfolgenden Speicher-Die angeordnet ist.
  • Bei Beispiel 5 umfasst der Gegenstand gemäß einem oder mehreren der Beispiele 1-4 optional einen zweiten Speicher-Die, der auf der aktiven Oberfläche des ersten Speicher-Dies und zwischen dem ersten Speicher-Die und dem nachfolgenden Speicher-Die angeordnet ist; und einen dritten Speicher-Die, der auf der aktiven Oberfläche des zweiten Speicher-Dies und zwischen dem zweiten Speicher-Die und dem nachfolgenden Speicher-Die angeordnet ist, und wobei der dritte Speicher-Die auf dem nachfolgenden Speicher-Die angeordnet ist.
  • Bei Beispiel 6 umfasst der Gegenstand gemäß einem oder mehreren der Beispiele 1-5 optional eine Umverteilungsschicht, die das Prozessor-Höcker-Array und den orthogonalen Bonddraht des ersten Speicher-Dies und den orthogonalen Bonddraht des nachfolgenden Speicher-Dies kontaktiert; und ein Kugelgitter-Array, das auf der Umverteilungsschicht angeordnet ist.
  • Bei Beispiel 7 umfasst der Gegenstand gemäß Beispiel 6 optional einen zweiten Speicher-Die, der auf der aktiven Oberfläche des ersten Speicher-Dies und zwischen dem ersten Speicher-Die und dem nachfolgenden Speicher-Die angeordnet ist.
  • Bei Beispiel 8 umfasst der Gegenstand gemäß einem oder mehreren der Beispiele 6-7 optional einen zweiten Speicher-Die, der auf der aktiven Oberfläche des ersten Speicher-Dies und zwischen dem ersten Speicher-Die und dem nachfolgenden Speicher-Die angeordnet ist; und einen dritten Speicher-Die, der auf der aktiven Oberfläche des zweiten Speicher-Dies und zwischen dem zweiten Speicher-Die und dem nachfolgenden Speicher-Die angeordnet ist.
  • Bei Beispiel 9 umfasst der Gegenstand gemäß einem oder mehreren der Beispiele 1-8 optional, wobei der erste Prozessor-Die eine Speichersteuerungshubfunktion umfasst.
  • Bei Beispiel 10 umfasst der Gegenstand gemäß einem oder mehreren der Beispiele 1-9 optional, wobei der Abstandhalter ein zweiter Die ist.
  • Beispiel 11 ist ein Speichermodul in einer System-in-einem-Gehäuse-Vorrichtung, umfassend eine Matrix umfassend eine Landungsoberfläche; einen Speicher-Die-Stapel, der in einer treppenstufigen Beziehung ausgebildet ist und in die Matrix eingesetzt ist, der Speicher-Die-Stapel umfassend einen ersten Speicher-Die und einen nachfolgenden Speicher-Die, der erste Speicher-Die umfassend eine aktive Oberfläche und eine rückseitige Oberfläche, und der nachfolgende Speicher-Die umfassend eine aktive Oberfläche und eine rückseitige Oberfläche, wobei der erste Speicher-Die einen vertikalen ersten Bonddraht umfasst, der sich in einem nicht-orthogonalen Winkel von der aktiven Oberfläche des ersten Speicher-Dies erstreckt und die Matrix-Landungsoberfläche durchbricht, und wobei der nachfolgende Speicher-Die einen vertikalen nachfolgenden Bonddraht umfasst, der sich von der aktiven Oberfläche des nachfolgenden Speicher-Dies erstreckt und die Matrix-Landungsoberfläche durchbricht; einen ersten Prozessor-Die, der auf dem ersten Speicher-Die angeordnet ist und zumindest teilweise in die Matrix eingesetzt ist, der erste Prozessor-Die umfassend eine aktive Oberfläche und eine rückseitige Oberfläche, wobei ein Prozessor-Höcker-Array auf der aktiven Oberfläche des ersten Speicher-Dies angeordnet ist, und wobei das Prozessor-Höcker-Array sich zumindest teilweise von der Matrix-Landungsoberfläche weg erstreckt; einen Abstandhalter, der auf dem ersten Speicher-Die angeordnet ist, und wobei der Abstandhalter zwischen dem ersten Prozessor-Die und dem vertikalen ersten Bonddraht des ersten Speicher-Dies angeordnet ist.
  • Bei Beispiel 12 umfasst der Gegenstand gemäß Beispiel 11 optional wobei sich der vertikale erste Bonddraht von der aktiven Oberfläche des ersten Speicher-Dies weg erstreckt, und wobei sich der vertikale nachfolgende Bonddraht in einem nicht-orthogonalen Winkel von der aktiven Oberfläche des nachfolgenden Speicher-Dies weg erstreckt.
  • Bei Beispiel 13 umfasst der Gegenstand gemäß einem oder mehreren der Beispiele 11-12 optional, wobei der vertikale erste Bonddraht sich von der aktiven Oberfläche des ersten Speicher-Dies weg erstreckt, wobei der vertikale nachfolgende Bonddraht sich in einem nicht-orthogonalen Winkel von der aktiven Oberfläche des nachfolgenden Speicher-Dies weg erstreckt; und wobei der vertikale erste Bonddraht und der vertikale nachfolgende Bonddraht sich koparallel von jeweils der ersten und dem nachfolgenden Bondanschlussfläche erstrecken, bis jeder die Landungsoberfläche durchbricht.
  • Bei Beispiel 14 umfasst der Gegenstand gemäß einem oder mehreren der Beispiele 11-13 optional einen zweiten Speicher-Die, der auf der aktiven Oberfläche des ersten Speicher-Dies und zwischen dem ersten Speicher-Die und dem nachfolgenden Speicher-Die angeordnet ist, und einen vertikalen zweiten Bonddraht, der auf dem zweiten Speicher-Die angeordnet ist, wobei der vertikale zweite Bonddraht sich in einem nicht-orthogonalen Winkel von dem zweiten Speicher-Die erstreckt.
  • Bei Beispiel 15 umfasst der Gegenstand gemäß einem oder mehreren der Beispiele 11-14 optional einen zweiten Speicher-Die, der auf der aktiven Oberfläche des ersten Speicher-Dies und zwischen dem ersten Speicher-Die und dem nachfolgenden Speicher-Die angeordnet ist; und einen dritten Speicher-Die, der auf der aktiven Oberfläche des zweiten Speicher-Dies und zwischen dem zweiten Speicher-Die und dem nachfolgenden Speicher-Die angeordnet ist.
  • Beispiel 16 ist ein Verfahren zum Testen und Anordnen eines Speichermoduls in einer System-in-einem-Gehäuse-Vorrichtung, umfassend Anwenden einer Testsonde an einen Höcker in einem Höcker-Array eines ersten Prozessor-Dies, der in einer Matrix eingesetzt ist, die Matrix umfassend eine Landungsoberfläche, und die Matrix ebenfalls umfassend einen Speicher-Die-Stapel in einer treppenförmig gestapelten Konfiguration, der Speicher-Die-Stapel umfassend einen ersten Speicher-Die und einen nachfolgenden Speicher-Die; Anwenden einer Testsonde an einem Ende eines orthogonalen ersten Bonddraht-Anschlusses, das sich über die Matrix an der Landungsoberfläche erstreckt, wobei der erste Speicher-Die eine aktive Oberfläche und eine rückseitige Oberfläche umfasst und der nachfolgende Speicher-Die eine aktive Oberfläche und eine rückseitige Oberfläche umfasst, wobei der erste Speicher-Die den orthogonalen ersten Bonddraht umfasst, der sich von der aktiven Oberfläche des ersten Speicher-Dies erstreckt und wobei der nachfolgende Speicher-Die einen orthogonalen nachfolgenden Bonddraht umfasst, der sich von der aktiven Oberfläche des nachfolgenden Speicher-Dies erstreckt und die Matrix-Landungsoberfläche durchbricht.
  • Bei Beispiel 17 umfasst der Gegenstand gemäß Beispiel 16 optional wobei ein Testen ein Testen des ersten Speicher-Dies, eines zweiten Speicher-Dies und des nachfolgenden Speicher-Dies umfasst, nach Erzielen einer Testausbeute ferner umfassend: Anordnen einer Umverteilungsschicht an den ersten Prozessor-Die und den ersten Speicher-Die, den zweiten Speicher-Die und den nachfolgenden Speicher-Die.
  • Bei Beispiel 18 umfasst der Gegenstand gemäß einem oder mehreren der Beispiel 16-17 optional wobei ein Testen ein Testen des ersten Speicher-Dies, eines zweiten Speicher-Dies und des nachfolgenden Speicher-Dies umfasst, nach Erzielen einer Testausbeute ferner umfassend: Anordnen einer Platine an den ersten Prozessor-Die und den ersten Speicher-Die, den zweiten Speicher-Die und den nachfolgenden Speicher-Die.
  • Beispiel 19 ist ein Verfahren zum Anordnen eines Speichermoduls in einer System-in-einem-Gehäuse-Vorrichtung, umfassend Anordnen eines Speicher-Die-Stapels in einer treppenförmig gestapelten Konfiguration an einen ersten Prozessor-Die und einen Abstandhalter; Drahtbonden einer Mehrzahl von Speicher-Dies in den Speicher-Die-Stapel, wobei zumindest ein einziger Bonddraht zwischen dem ersten Speicher-Die und dem Abstandhalter spannt; mit einem Matrixmaterial-Precursor, Überformen des ersten Prozessor-Dies, des Abstandhalters und des Speicher-Die-Stapels unter Bedingungen, um den Bonddraht teilweise einzukapseln; Aushärten des Matrixmaterials; Entfernen eines Abschnitts des Matrixmaterials unter Bedingungen, um den Bonddraht auf einen orthogonalen Bonddraht zu reduzieren und einen elektrischen Höcker freizulegen, der ein Teil eines Höcker-Arrays auf dem ersten Prozessor-Die ist, wobei ein Entfernen eines Abschnitts der Matrix auch eine Landungsoberfläche freilegt.
  • Bei Beispiel 20 umfasst der Gegenstand gemäß Beispiel 19 optional wobei der Speicher-Die-Stapel einen ersten Speicher-Die mit einer aktiven Oberfläche und einer rückseitigen Oberfläche und einen nachfolgenden Speicher-Die, umfassend eine aktive Oberfläche und eine rückseitige Oberfläche, umfasst, wobei der erste Speicher-Die den zumindest einen Bonddraht umfasst, der als ein orthogonaler erster Bonddraht ausgebildet ist, ferner umfassend einen orthogonalen, nachfolgenden Bonddraht, der sich von der aktiven Oberfläche des nachfolgenden Speicher-Dies erstreckt, wobei ein Entfernen eines Abschnitts der Matrix zuerst ein Schleifen der Matrix gefolgt von einem Ätzen der Matrix, um bei einer Landungsoberfläche anzukommen, umfasst.
  • Bei Beispiel 21 umfasst der Gegenstand gemäß einem oder mehreren der Beispiele 19-20 optional wobei der Speicher-Die-Stapel einen ersten Speicher-Die mit einer aktiven Oberfläche und einer rückseitigen Oberfläche und einen nachfolgenden Speicher-Die, umfassend eine aktive Oberfläche und eine rückseitige Oberfläche, umfasst, wobei der erste Speicher-Die den zumindest einen Bonddraht umfasst, der als ein orthogonaler erster Bonddraht ausgebildet ist, ferner umfassend einen orthogonalen, nachfolgenden Bonddraht, der sich von der aktiven Oberfläche des nachfolgenden Speicher-Dies erstreckt, wobei ein Entfernen eines Abschnitts der Matrix zuerst ein Schleifen der Matrix, gefolgt von einem Polieren der Matrix, gefolgt von einem Ätzen der Matrix, um bei der Landungsoberfläche anzukommen, umfasst.
  • Bei Beispiel 22 umfasst der Gegenstand gemäß einem oder mehreren der Beispiele 19-21 optional ein Anordnen einer Umverteilungsschicht, um das Prozessor-Höcker-Array und den orthogonalen ersten Bonddraht des ersten Speicher-Dies und den orthogonalen, nachfolgenden Bonddraht des nachfolgenden Speicher-Dies zu kontaktieren; und Anordnen eines Kugelgitter-Arrays auf der Umverteilungsschicht.
  • Bei Beispiel 23 umfasst der Gegenstand gemäß Beispiel 22 optional ein Anordnen der Umverteilungsschicht an eine Platine.
  • Bei Beispiel 24 umfasst der Gegenstand gemäß einem oder mehreren der Beispiele 19-23 optional ein Anordnen des orthogonalen ersten Bonddrahtes, des orthogonalen nachfolgenden Bonddrahtes und des Höcker-Arrays an eine Platine.
  • Beispiel 25 ist ein Rechensystem umfassend einen Speicher-Die-Stapel in einem Speichermodul in einer System-in-einem-Gehäuse-Vorrichtung, die eine Platine umfasst und auf der Platine befestigt ist: eine Matrix umfassend eine Landungsoberfläche; einen Speicher-Die-Stapel, der in einer treppenstufigen Beziehung ausgebildet ist und in die Matrix eingesetzt ist, der Speicher-Die-Stapel umfassend einen ersten Speicher-Die und einen nachfolgenden Speicher-Die, der erste Speicher-Die umfassend eine aktiver Oberfläche und eine rückseitige Oberfläche, und der nachfolgende Speicher-Die umfassend eine aktive Oberfläche und eine rückseitige Oberfläche, wobei der erste Speicher-Die einen orthogonalen ersten Bonddraht umfasst, der sich von der aktiven Oberfläche des ersten Speicher-Dies erstreckt und die Matrix-Landungsoberfläche durchbricht, und wobei der nachfolgende Speicher-Die einen orthogonalen nachfolgenden Bonddraht umfasst, der sich von der aktiven Oberfläche des nachfolgenden Speicher-Dies erstreckt und die Matrix-Landungsoberfläche durchbricht; einen ersten Prozessor-Die, der auf dem ersten Speicher-Die angeordnet ist und zumindest teilweise in die Matrix eingesetzt ist, der erste Prozessor-Die umfassend eine aktive Oberfläche und eine rückseitige Oberfläche, wobei ein Prozessor-Höcker-Array auf der aktiven Oberfläche des ersten Prozessor-Dies angeordnet ist, und wobei das Prozessor-Höcker-Array sich zumindest teilweise von der Matrix-Landungsoberfläche weg erstreckt; einen Abstandhalter, der auf dem ersten Speicher-Die angeordnet ist, und wobei der Abstandhalter zwischen dem ersten Prozessor-Die und dem orthogonalen ersten Bonddraht des ersten Speicher-Dies angeordnet ist; und wobei die Platine eine äußere Hülle umfasst, die den Speicher-Die-Stapel und den ersten Prozessor-Die elektrisch isoliert.
  • Bei Beispiel 26 umfasst der Gegenstand gemäß Beispiel 25 optional eine Umverteilungsschicht, die das Prozessor-Höcker-Array und den orthogonalen ersten Bonddraht des ersten Speicher-Dies und den orthogonalen, nachfolgenden Bonddraht des nachfolgenden Speicher-Dies kontaktiert; und ein Kugelgitter-Array, das auf der Umverteilungsschicht angeordnet ist, und wobei die Umverteilungsschicht zwischen dem ersten Prozessor-Die, dem Abstandhalter und der Platine angeordnet ist.
  • Die obige detaillierte Beschreibung nimmt Bezug auf die beiliegenden Zeichnungen, die Bestandteil der detaillierten Beschreibung sind. Veranschaulichend zeigen die Zeichnungen spezifische Ausführungsbeispiele, bei denen die Erfindung ausgeführt werden kann. Diese Ausführungsbeispiele werden hierin auch als „Beispiele“ bezeichnet. Solche Beispiele können Elemente zusätzlich zu den Gezeigten oder Beschriebenen umfassen. Allerdings betrachten die vorliegenden Erfinder auch Beispiele, bei denen nur jene Elemente, die gezeigt oder beschrieben sind, bereitgestellt sind. Ferner betrachten die vorliegenden Erfinder auch Beispiele, die irgendeine Kombination oder Permutation jener gezeigten oder beschriebenen Elemente (oder einen oder mehrere Aspekte derselben) verwenden, entweder im Hinblick auf ein bestimmtes Beispiel (oder einen oder mehrere Aspekte desselben) oder im Hinblick auf andere Beispiele (oder einen oder mehrere Aspekte derselben).
  • Im Fall von widersprüchlichen Verwendungen zwischen diesem Dokument und irgendwelchen auf diese Weise durch Bezugnahme aufgenommenen Dokumenten, regelt die Verwendung in diesem Dokument.
  • In diesem Dokument werden die Begriffe „ein, eine“ verwendet, wie in Patentdokumenten üblich, um einen oder mehrere als einen zu umfassen, unabhängig von irgendwelchen anderen Fällen oder Verwendungen von „zumindest ein,e,s“ oder „ein,e,s oder mehrere“. In diesem Dokument wird der Begriff „oder“ verwendet, um auf ein nicht-exklusives oder Bezug zu nehmen, derart, dass „A oder B“ „A aber nicht B“, „B aber nicht A“ und „A und B“ umfasst, sofern es nicht anderweitig angegeben ist. In diesem Dokument werden die Begriffe „aufweisend“ und „bei dem,r“ als die einfachen Entsprechungen der jeweiligen Begriffe „umfassend“ und „wobei“ verwendet. In den folgenden Ansprüchen sind ferner die Begriffe „aufweisend“ und „umfassend“ offene Begriffe, d.h. ein System, Bauelement/Vorrichtung (device), Artikel, Zusammensetzung, Formulierung oder Prozess, der Elemente zusätzlich zu jenen umfasst, die nach einem solchen Begriff in einem Anspruch aufgeführt sind, fällt immer noch in den Schutzbereich dieses Anspruchs. Ferner werden in den folgenden Ansprüchen die Begriffe „erste,r,s“ „zweite,r,s“ und „dritte,r,s“ etc. lediglich als Kennzeichnungen verwendet und sollen ihren Objekten keine numerischen Anforderungen auferlegen.
  • Hierin beschriebene Verfahrensbeispiele können zumindest teilweise maschinen- oder computerimplementiert sein. Einige Beispiele können ein computerlesbares Medium oder maschinenlesbares Medium umfassen, das mit Anweisungen codiert ist, wirksam, um eine elektrische Vorrichtung zum Ausführen von Verfahren, wie in den obigen Beispielen beschrieben, zu konfigurieren. Eine Implementierung solcher Verfahren kann einen Code, z. B. Microcode, Assembliersprache-Code, einen Höhere-Ebene-Sprachcode oder Ähnliches, umfassen. Ein solcher Code kann computerlesbare Anweisungen zum Ausführen verschiedener Verfahren umfassen. Der Code kann Anteile von Computerprogrammprodukten bilden. Bei einem Beispiel kann der Code ferner auf einem oder mehreren flüchtigen, nicht-flüchtigen (non-transistory) oder nicht-flüchtigen (non-volatile), greifbaren, computerlesbaren Medien greifbar gespeichert sein, z. B. während der Ausführung oder zu anderen Zeitpunkten. Beispiele von diesen greifbaren computerlesbaren Medien können umfassen, sind aber nicht begrenzt auf, Festplatten, wechselbare Magnetplatten, wechselbare optische Platten (z. B. CDs (compact disks) und DVDs (digital video disks)), Magnetkassetten, Speicherkarten oder -stifte, Direktzugriffsspeicher (RAM), Nur-Lese-Speicher (ROM) und Ähnliches.
  • Die obige Beschreibung soll veranschaulichend und nicht einschränkend sein. Zum Beispiel können die vorangehend beschriebenen Beispiele (oder einer oder mehrere Aspekte derselben) in Kombination miteinander verwendet werden. Andere Ausführungsbeispiele können verwendet werden, wie beispielsweise durch einen Durchschnittsfachmann nach Prüfung der obigen Beschreibung. Die Zusammenfassung ist bereitgestellt, um 37 C.F.R §1.72(b) zu entsprechen, um es dem Leser zu erlauben, das Wesen der technischen Offenbarung schnell zu verstehen. Sie wird mit dem Verständnis eingereicht, dass sie nicht benutzt werden wird, um den Schutzbereich oder die Bedeutung der Ansprüche zu interpretieren oder einzuschränken. Ferner können in der obigen detaillierten Beschreibung verschiedene Merkmale zu einer Gruppe zusammengefasst werden, um die Offenbarung zu vereinheitlichen. Dies soll nicht so ausgelegt werden, als ob beabsichtigt sei, dass ein nicht beanspruchtes, offenbartes Merkmal für einen Anspruch wesentlich ist. Im Gegenteil, der erfinderische Gegenstand kann in weniger als allen Merkmalen eines bestimmten offenbarten Ausführungsbeispiels liegen. Somit sind die folgenden Ansprüche hiermit als Beispiele oder Ausführungsbeispiele in die detaillierte Beschreibung aufgenommen, wobei jeder Anspruch als getrenntes Ausführungsbeispiel für sich steht, und es wird in Erwägung gezogen, dass solche Ausführungsbeispiele miteinander in verschiedenen Kombinationen oder Permutationen kombiniert werden können. Der Schutzbereich der Erfindung sollte Bezug nehmend auf die beigefügten Ansprüche bestimmt werden, zusammen mit dem vollständigen Schutzbereich von Entsprechungen, auf welche solche Ansprüche Anrecht haben.

Claims (26)

  1. Ein Speichermodul in einer System-in-einem-Gehäuse-Vorrichtung, umfassend: eine Matrix umfassend eine Landungsoberfläche; einen Speicher-Die-Stapel, der in einer treppenstufigen Beziehung ausgebildet ist und in die Matrix eingesetzt ist, der Speicher-Die-Stapel umfassend einen ersten Speicher-Die und einen nachfolgenden Speicher-Die, der erste Speicher-Die umfassend eine aktive Oberfläche und eine rückseitige Oberfläche, und der nachfolgende Speicher-Die umfassend eine aktive Oberfläche und eine rückseitige Oberfläche, wobei der erste Speicher-Die einen orthogonalen ersten Bonddraht umfasst, der sich von der aktiven Oberfläche des ersten Speicher-Dies erstreckt und die Matrix-Landungsoberfläche durchbricht, und wobei der nachfolgende Speicher-Die einen orthogonalen nachfolgenden Bonddraht umfasst, der sich von der aktiven Oberfläche des nachfolgenden Speicher-Dies erstreckt und die Matrix-Landungsoberfläche durchbricht; einen ersten Prozessor-Die, der auf dem ersten Speicher-Die angeordnet ist und zumindest teilweise in die Matrix eingesetzt ist, der erste Prozessor-Die umfassend eine aktive Oberfläche und eine rückseitige Oberfläche, wobei ein Prozessor-Höcker-Array auf der aktiven Oberfläche des ersten Speicher-Dies angeordnet ist, und wobei das Prozessor-Höcker-Array sich zumindest teilweise von der Matrix-Landungsoberfläche weg erstreckt; einen Abstandhalter, der auf dem ersten Speicher-Die angeordnet ist, und wobei der Abstandhalter zwischen dem ersten Prozessor-Die und dem orthogonalen ersten Bonddraht des ersten Speicher-Dies angeordnet ist.
  2. Das Speichermodul in einer System-in-einem-Gehäuse-Vorrichtung gemäß Anspruch 1, wobei sich der orthogonale erste Bonddraht von der aktiven Oberfläche des ersten Speicher-Dies weg erstreckt, und wobei sich der orthogonale nachfolgende Bonddraht von der aktiven Oberfläche des nachfolgenden Speicher-Dies weg erstreckt.
  3. Das Speichermodul in einer System-in-einem-Gehäuse-Vorrichtung gemäß Anspruch 1, ferner umfassend einen zweiten Speicher-Die, der auf der aktiven Oberfläche des ersten Speicher-Dies und zwischen dem ersten Speicher-Die und dem nachfolgenden Speicher-Die angeordnet ist, und einen orthogonalen zweiten Bonddraht, der auf dem zweiten Speicher-Die angeordnet ist, wobei der orthogonale zweite Bonddraht sich von dem zweiten Speicher-Die weg erstreckt.
  4. Das Speichermodul in einer System-in-einem-Gehäuse-Vorrichtung gemäß Anspruch 1, ferner umfassend: einen zweiten Speicher-Die, der auf der aktiven Oberfläche des ersten Speicher-Dies und zwischen dem ersten Speicher-Die und dem nachfolgenden Speicher-Die angeordnet ist; und einen dritten Speicher-Die, der auf der aktiven Oberfläche des zweiten Speicher-Dies und zwischen dem zweiten Speicher-Die und dem nachfolgenden Speicher-Die angeordnet ist.
  5. Das Speichermodul in einer System-in-einem-Gehäuse-Vorrichtung gemäß Anspruch 1, ferner umfassend: einen zweiten Speicher-Die, der auf der aktiven Oberfläche des ersten Speicher-Dies und zwischen dem ersten Speicher-Die und dem nachfolgenden Speicher-Die angeordnet ist; und einen dritten Speicher-Die, der auf der aktiven Oberfläche des zweiten Speicher-Dies und zwischen dem zweiten Speicher-Die und dem nachfolgenden Speicher-Die angeordnet ist, und wobei der dritte Speicher-Die auf dem nachfolgenden Speicher-Die angeordnet ist.
  6. Das Speichermodul in einer System-in-einem-Gehäuse-Vorrichtung gemäß Anspruch 1, ferner umfassend: eine Umverteilungsschicht, die das Prozessor-Höcker-Array und den orthogonalen Bonddraht des ersten Speicher-Dies und den orthogonalen Bonddraht des nachfolgenden Speicher-Dies kontaktiert; und ein Kugelgitter-Array, das auf der Umverteilungsschicht angeordnet ist.
  7. Das Speichermodul in einer System-in-einem-Gehäuse-Vorrichtung gemäß Anspruch 6, ferner umfassend einen zweiten Speicher-Die, der auf der aktiven Oberfläche des ersten Speicher-Dies und zwischen dem ersten Speicher-Die und dem nachfolgenden Speicher-Die angeordnet ist.
  8. Das Speichermodul in einer System-in-einem-Gehäuse-Vorrichtung gemäß Anspruch 6, ferner umfassend: einen zweiten Speicher-Die, der auf der aktiven Oberfläche des ersten Speicher-Dies und zwischen dem ersten Speicher-Die und dem nachfolgenden Speicher-Die angeordnet ist; und einen dritten Speicher-Die, der auf der aktiven Oberfläche des zweiten Speicher-Dies und zwischen dem zweiten Speicher-Die und dem nachfolgenden Speicher-Die angeordnet ist.
  9. Das Speichermodul in einer System-in-einem-Gehäuse-Vorrichtung gemäß Anspruch 1, wobei der erste Prozessor-Die eine Speichersteuerungshubfunktion umfasst.
  10. Das Speichermodul in einer System-in-einem-Gehäuse-Vorrichtung gemäß Anspruch 1, wobei der Abstandhalter ein zweiter Die ist.
  11. Ein Speichermodul in einer System-in-einem-Gehäuse-Vorrichtung, umfassend: eine Matrix umfassend eine Landungsoberfläche; einen Speicher-Die-Stapel, der in einer treppenstufigen Beziehung ausgebildet ist und in die Matrix eingesetzt ist, der Speicher-Die-Stapel umfassend einen ersten Speicher-Die und einen nachfolgenden Speicher-Die, der erste Speicher-Die umfassend eine aktive Oberfläche und eine rückseitige Oberfläche, und der nachfolgende Speicher-Die umfassend eine aktive Oberfläche und eine rückseitige Oberfläche, wobei der erste Speicher-Die einen vertikalen ersten Bonddraht umfasst, der sich in einem nicht-orthogonalen Winkel von der aktiven Oberfläche des ersten Speicher-Dies erstreckt und die Matrix-Landungsoberfläche durchbricht, und wobei der nachfolgende Speicher-Die einen vertikalen nachfolgenden Bonddraht umfasst, der sich von der aktiven Oberfläche des nachfolgenden Speicher-Dies erstreckt und die Matrix-Landungsoberfläche durchbricht; einen ersten Prozessor-Die, der auf dem ersten Speicher-Die angeordnet ist und zumindest teilweise in die Matrix eingesetzt ist, der erste Prozessor-Die umfassend eine aktive Oberfläche und eine rückseitige Oberfläche, wobei ein Prozessor-Höcker-Array auf der aktiven Oberfläche des ersten Speicher-Dies angeordnet ist, und wobei das Prozessor-Höcker-Array sich zumindest teilweise von der Matrix-Landungsoberfläche weg erstreckt; einen Abstandhalter, der auf dem ersten Speicher-Die angeordnet ist, und wobei der Abstandhalter zwischen dem ersten Prozessor-Die und dem vertikalen ersten Bonddraht des ersten Speicher-Dies angeordnet ist.
  12. Das Speichermodul in einer System-in-einem-Gehäuse-Vorrichtung gemäß Anspruch 11, wobei sich der vertikale erste Bonddraht von der aktiven Oberfläche des ersten Speicher-Dies weg erstreckt, und wobei sich der vertikale nachfolgende Bonddraht in einem nicht-orthogonalen Winkel von der aktiven Oberfläche des nachfolgenden Speicher-Dies weg erstreckt.
  13. Das Speichermodul in einer System-in-einem-Gehäuse-Vorrichtung gemäß Anspruch 11, wobei der vertikale erste Bonddraht sich von der aktiven Oberfläche des ersten Speicher-Dies weg erstreckt, wobei der vertikale nachfolgende Bonddraht sich in einem nicht-orthogonalen Winkel von der aktiven Oberfläche des nachfolgenden Speicher-Dies weg erstreckt; und wobei der vertikale erste Bonddraht und der vertikale nachfolgende Bonddraht sich koparallel von jeweils der ersten und der nachfolgenden Bondanschlussfläche erstrecken, bis jeder die Landungsoberfläche durchbricht.
  14. Das Speichermodul in einer System-in-einem-Gehäuse-Vorrichtung gemäß Anspruch 11, ferner umfassend einen zweiten Speicher-Die, der auf der aktiven Oberfläche des ersten Speicher-Dies und zwischen dem ersten Speicher-Die und dem nachfolgenden Speicher-Die angeordnet ist, und einen vertikalen zweiten Bonddraht, der auf dem zweiten Speicher-Die angeordnet ist, wobei der vertikale zweite Bonddraht sich in einem nicht-orthogonalen Winkel von dem zweiten Speicher-Die erstreckt.
  15. Das Speichermodul in einer System-in-einem-Gehäuse-Vorrichtung gemäß Anspruch 11, ferner umfassend: einen zweiten Speicher-Die, der auf der aktiven Oberfläche des ersten Speicher-Dies und zwischen dem ersten Speicher-Die und dem nachfolgenden Speicher-Die angeordnet ist; und einen dritten Speicher-Die, der auf der aktiven Oberfläche des zweiten Speicher-Dies und zwischen dem zweiten Speicher-Die und dem nachfolgenden Speicher-Die angeordnet ist.
  16. Ein Verfahren zum Testen und Anordnen eines Speichermoduls in einer System-in-einem-Gehäuse-Vorrichtung, umfassend: Anwenden einer Testsonde an einen Höcker in einem Höcker-Array eines ersten Prozessor-Dies, der in eine Matrix eingesetzt wird, die Matrix umfassend eine Landungsoberfläche, und die Matrix ebenfalls umfassend einen Speicher-Die-Stapel in einer treppenförmig gestapelten Konfiguration, der Speicher-Die-Stapel umfassend einen ersten Speicher-Die und einen nachfolgenden Speicher-Die; Anwenden einer Testsonde an einem Ende eines orthogonalen ersten Bonddraht-Anschlusses, das sich über die Matrix an der Landungsoberfläche erstreckt, wobei der erste Speicher-Die eine aktive Oberfläche und eine rückseitige Oberfläche umfasst und der nachfolgende Speicher-Die eine aktive Oberfläche und eine rückseitige Oberfläche umfasst, wobei der erste Speicher-Die den orthogonalen ersten Bonddraht umfasst, der sich von der aktiven Oberfläche des ersten Speicher-Dies erstreckt und wobei der nachfolgende Speicher-Die einen orthogonalen nachfolgenden Bonddraht umfasst, der sich von der aktiven Oberfläche des nachfolgenden Speicher-Dies erstreckt und die Matrix-Landungsoberfläche durchbricht.
  17. Das Verfahren gemäß Anspruch 16, wobei ein Testen ein Testen des ersten Speicher-Dies, eines zweiten Speicher-Dies und des nachfolgenden Speicher-Dies umfasst, nach Erzielen einer Testausbeute ferner umfassend: Anordnen einer Umverteilungsschicht an den ersten Prozessor-Die und den ersten Speicher-Die, den zweiten Speicher-Die und den nachfolgenden Speicher-Die.
  18. Das Verfahren gemäß Anspruch 16, wobei ein Testen ein Testen des ersten Speicher-Dies, eines zweiten Speicher-Dies und des nachfolgenden Speicher-Dies umfasst, nach Erzielen einer Testausbeute ferner umfassend: Anordnen einer Platine an den ersten Prozessor-Die und den ersten Speicher-Die, den zweiten Speicher-Die und den nachfolgenden Speicher-Die.
  19. Ein Verfahren zum Anordnen eines Speichermoduls in einer System-in-einem-Gehäuse-Vorrichtung, umfassend: Anordnen eines Speicher-Die-Stapels in einer treppenförmig gestapelten Konfiguration an einen ersten Prozessor-Die und einen Abstandhalter; Drahtbonden einer Mehrzahl von Speicher-Dies in den Speicher-Die-Stapel, wobei sich zumindest ein Bonddraht zwischen dem ersten Speicher-Die und dem Abstandhalter erstreckt, mit einem Matrixmaterial-Precursor, Überformen des ersten Prozessor-Dies, des Abstandhalters und des Speicher-Die-Stapels unter Bedingungen, um den Bonddraht teilweise einzukapseln; Aushärten des Matrixmaterials; Entfernen eines Abschnitts des Matrixmaterials unter Bedingungen, um den Bonddraht auf einen orthogonalen Bonddraht zu reduzieren und einen elektrischen Höcker freizulegen, der ein Teil eines Höcker-Arrays auf dem ersten Prozessor-Die ist, wobei ein Entfernen eines Abschnitts der Matrix auch eine Landungsoberfläche freilegt.
  20. Das Verfahren gemäß Anspruch 19, wobei der Speicher-Die-Stapel einen ersten Speicher-Die mit einer aktiven Oberfläche und einer rückseitigen Oberfläche und einen nachfolgenden Speicher-Die, umfassend eine aktive Oberfläche und eine rückseitige Oberfläche, umfasst, wobei der erste Speicher-Die den zumindest einen Bonddraht umfasst, der als ein orthogonaler erster Bonddraht ausgebildet ist, ferner umfassend einen orthogonalen, nachfolgenden Bonddraht, der sich von der aktiven Oberfläche des nachfolgenden Speicher-Dies erstreckt, wobei ein Entfernen eines Abschnitts der Matrix zuerst ein Schleifen der Matrix gefolgt von einem Ätzen der Matrix, um bei einer Landungsoberfläche anzukommen, umfasst.
  21. Das Verfahren gemäß Anspruch 19, wobei der Speicher-Die-Stapel einen ersten Speicher-Die mit einer aktiven Oberfläche und einer rückseitigen Oberfläche und einen nachfolgenden Speicher-Die, umfassend eine aktive Oberfläche und eine rückseitige Oberfläche, umfasst, wobei der erste Speicher-Die den zumindest einen Bonddraht umfasst, der als ein orthogonaler erster Bonddraht ausgebildet ist, ferner umfassend einen orthogonalen, nachfolgenden Bonddraht, der sich von der aktiven Oberfläche des nachfolgenden Speicher-Dies erstreckt, wobei ein Entfernen eines Abschnitts der Matrix zuerst ein Schleifen der Matrix, gefolgt von einem Polieren der Matrix, gefolgt von einem Ätzen der Matrix, um bei der Landungsoberfläche anzukommen, umfasst.
  22. Das Verfahren gemäß Anspruch 19, ferner umfassend: Anordnen einer Umverteilungsschicht, um das Prozessor-Höcker-Array und den orthogonalen ersten Bonddraht des ersten Speicher-Dies und den orthogonalen, nachfolgenden Bonddraht des nachfolgenden Speicher-Dies zu kontaktieren; und Anordnen eines Kugelgitter-Arrays auf der Umverteilungsschicht.
  23. Das Verfahren gemäß Anspruch 22, ferner umfassend ein Anordnen der Umverteilungsschicht an eine Platine.
  24. Das Verfahren gemäß Anspruch 19, ferner umfassend ein Anordnen des orthogonalen ersten Bonddrahtes, des orthogonalen nachfolgenden Bonddrahtes und des Höcker-Arrays an eine Platine.
  25. Ein Rechensystem umfassend einen Speicher-Die-Stapel in einem Speichermodul in einer System-in-einem-Gehäuse-Vorrichtung, die eine Platine umfasst und auf der Platine befestigt ist: eine Matrix umfassend eine Landungsoberfläche; ein Speicher-Die-Stapel, der in einer treppenstufigen Beziehung ausgebildet ist und in die Matrix eingesetzt ist, der Speicher-Die-Stapel umfassend einen ersten Speicher-Die und einen nachfolgenden Speicher-Die, der erste Speicher-Die umfassend eine aktive Oberfläche und eine rückseitige Oberfläche, und der nachfolgende Speicher-Die umfassend eine aktive Oberfläche und eine rückseitige Oberfläche, wobei der erste Speicher-Die einen orthogonalen ersten Bonddraht umfasst, der sich von der aktiven Oberfläche des ersten Speicher-Dies erstreckt und die Matrix-Landungsoberfläche durchbricht, und wobei der nachfolgende Speicher-Die einen orthogonalen nachfolgenden Bonddraht umfasst, der sich von der aktiven Oberfläche des nachfolgenden Speicher-Dies erstreckt und die Matrix-Landungsoberfläche durchbricht; einen ersten Prozessor-Die, der auf dem ersten Speicher-Die angeordnet ist und zumindest teilweise in die Matrix eingesetzt ist, der erste Prozessor-Die umfassend eine aktive Oberfläche und eine rückseitige Oberfläche, wobei ein Prozessor-Höcker-Array auf der aktiven Oberfläche des ersten Prozessor-Dies angeordnet ist, und wobei das Prozessor-Höcker-Array sich zumindest teilweise von der Matrix-Landungsoberfläche weg erstreckt; einen Abstandhalter, der auf dem ersten Speicher-Die angeordnet ist, und wobei der Abstandhalter zwischen dem ersten Prozessor-Die und dem orthogonalen ersten Bonddraht des ersten Speicher-Dies angeordnet ist; und wobei die Platine eine äußere Hülle umfasst, die den Speicher-Die-Stapel und den ersten Prozessor-Die elektrisch isoliert.
  26. Das Rechensystem gemäß Anspruch 25, ferner umfassend: eine Umverteilungsschicht, die das Prozessor-Höcker-Array und den orthogonalen ersten Bonddraht des ersten Speicher-Dies und den orthogonalen, nachfolgenden Bonddraht des nachfolgenden Speicher-Dies kontaktiert; und ein Kugelgitter-Array, das auf der Umverteilungsschicht angeordnet ist, und wobei die Umverteilungsschicht zwischen dem ersten Prozessor-Die, dem Abstandhalter und der Platine angeordnet ist.
DE112016007539.1T 2016-12-23 2016-12-23 VERTIKALES, GESTAPELTES CHIP-GRÖßENORDNUNG BONDDRAHTGEHÄUSE MIT ANWENDUNGSSPEZIFISCHEM INTEGRIERTEM SCHALTUNGS-DIE AUF DEM STAPEL UND VERFAHREN ZUM HERSTELLEN DESSELBEN Pending DE112016007539T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2016/111785 WO2018112914A1 (en) 2016-12-23 2016-12-23 Vertical bond- wire stacked chip-scale package with application-specific integrated circuit die on stack, and methods of making same

Publications (1)

Publication Number Publication Date
DE112016007539T5 true DE112016007539T5 (de) 2019-09-12

Family

ID=62624281

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112016007539.1T Pending DE112016007539T5 (de) 2016-12-23 2016-12-23 VERTIKALES, GESTAPELTES CHIP-GRÖßENORDNUNG BONDDRAHTGEHÄUSE MIT ANWENDUNGSSPEZIFISCHEM INTEGRIERTEM SCHALTUNGS-DIE AUF DEM STAPEL UND VERFAHREN ZUM HERSTELLEN DESSELBEN

Country Status (5)

Country Link
US (1) US11538746B2 (de)
KR (1) KR102647620B1 (de)
CN (1) CN110050340B (de)
DE (1) DE112016007539T5 (de)
WO (1) WO2018112914A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190229093A1 (en) * 2016-10-01 2019-07-25 Intel Corporation Electronic device package
WO2018112914A1 (en) 2016-12-23 2018-06-28 Intel Corporation Vertical bond- wire stacked chip-scale package with application-specific integrated circuit die on stack, and methods of making same
JP2022002249A (ja) * 2020-06-19 2022-01-06 キオクシア株式会社 半導体装置およびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100583491B1 (ko) * 2000-04-07 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법
JP2009152385A (ja) * 2007-12-20 2009-07-09 Shinko Electric Ind Co Ltd 電子装置及びその製造方法
US20100193930A1 (en) * 2009-02-02 2010-08-05 Samsung Electronics Co., Ltd. Multi-chip semiconductor devices having conductive vias and methods of forming the same
KR20100134354A (ko) * 2009-06-15 2010-12-23 삼성전자주식회사 반도체 패키지, 스택 모듈, 카드 및 전자 시스템
KR20120024099A (ko) * 2010-09-06 2012-03-14 삼성전자주식회사 멀티-칩 패키지 및 그의 제조 방법
BR122017018407B1 (pt) * 2013-09-27 2022-09-20 Intel Corporation Montagem de semicondutor e processo para produzir uma montagem de semicondutor
US9209110B2 (en) * 2014-05-07 2015-12-08 Qualcomm Incorporated Integrated device comprising wires as vias in an encapsulation layer
WO2016049940A1 (en) 2014-10-03 2016-04-07 Intel Corporation Overlapping stacked die package with vertical columns
US10636773B2 (en) * 2015-09-23 2020-04-28 Mediatek Inc. Semiconductor package structure and method for forming the same
WO2018112914A1 (en) 2016-12-23 2018-06-28 Intel Corporation Vertical bond- wire stacked chip-scale package with application-specific integrated circuit die on stack, and methods of making same

Also Published As

Publication number Publication date
US20190273037A1 (en) 2019-09-05
CN110050340A (zh) 2019-07-23
US11538746B2 (en) 2022-12-27
KR20190094345A (ko) 2019-08-13
WO2018112914A1 (en) 2018-06-28
KR102647620B1 (ko) 2024-03-13
CN110050340B (zh) 2021-11-02

Similar Documents

Publication Publication Date Title
DE112016007575T5 (de) Smarte ungehäuster-die-brücke, verbunden mit kupfersäulen für system-in-gehäuse-vorrichtung
DE112008002459T5 (de) Integrierte-Schaltkreis-Bausteine mit hoch-dichten bumpless bild-up layers und einem Substrat mit dichtevermindertem Kern oder einem kernlosen Substrat
DE102014116417A1 (de) Ein Paket integrierter Schaltungen mit eingebetteter Brücke
DE102020002273B4 (de) Package-oberseiten-eingebettete multi-die-verbindungs-brücke
DE102011055013A1 (de) Halbleitergehäuse und Verfahren zum Herstellen derselben
DE102020103364A1 (de) Substrat-Patch-Rekonstitutionsoptionen
DE102018112868B4 (de) Monolitischer Siliziumbrückenstapel, umfassend einen hybriden Basisband-Prozessorchip, der Prozessoren und einen Speicher trägt und Verfahren zur Bildung eines monolithischen Chipstapels
DE112017006496T5 (de) Skalierbare eingebettete siliziumbrücken-via-säulen in lithographisch definierten vias und verfahren zum herstellen derselben
DE102013223846A1 (de) Logikchip und andere in Aufbauschichten eingebettete Komponenten
DE102018203820A1 (de) Substratverbinder mit eingebetteten Brücken und Verfahren zu deren Montage
DE112012006469T5 (de) Mikroelektronisches Gehäuse mit nicht komplanaren gekapselten mikroelektronischen Bauelementen und einer Aufbauschicht ohne Kontaktierhügel
DE102014109096A1 (de) Mehrstufige Umverdrahtungsschicht für die Integration mehrerer Chips
DE102020122288A1 (de) Hybrider interposer aus glas und silizium zur reduzierung des thermischen übersprechens
DE112016007578T5 (de) Verbindungstruktur für einen gestapelten Die in einem mikroelektronischen Bauelement
DE112017008031T5 (de) Aktive silizium-brücke
DE102018129433B4 (de) Fan-Out-Gehäuse und Verfahren
DE112015007234T5 (de) Vertikale masseebenenisolierung, masseleiter-koaxialisolierung und impedanzabstimmung von durch gehäusevorrichtungen geführten horizontalen datensignalübertragungsleitungen
US10991679B2 (en) Stair-stacked dice device in a system in package, and methods of making same
DE112016005492T5 (de) Integrierte Schaltung mit Chip-auf-Chip- und Chip-auf-Substrat-Konfiguration
DE112016007539T5 (de) VERTIKALES, GESTAPELTES CHIP-GRÖßENORDNUNG BONDDRAHTGEHÄUSE MIT ANWENDUNGSSPEZIFISCHEM INTEGRIERTEM SCHALTUNGS-DIE AUF DEM STAPEL UND VERFAHREN ZUM HERSTELLEN DESSELBEN
DE112011105977T5 (de) Raster-Interposer
DE102020117971A1 (de) Ultradünn-brücken- und ultrafein-multi-die-patch-abstandarchtitektur und verfahren zur herstellung
DE112012006409T5 (de) Mehrfachstapel-BBUL-Paket
DE102020124814A1 (de) Hybridkernsubstratarchitektur für hochgeschwindigkeitssignalisierung und fli/slizuverlässigkeit und herstellung davon
DE102020112106A1 (de) Wärmeausbreitungsmanagement von 3d-gestapelten integrierten schaltungen

Legal Events

Date Code Title Description
R012 Request for examination validly filed