DE102020124814A1 - Hybridkernsubstratarchitektur für hochgeschwindigkeitssignalisierung und fli/slizuverlässigkeit und herstellung davon - Google Patents

Hybridkernsubstratarchitektur für hochgeschwindigkeitssignalisierung und fli/slizuverlässigkeit und herstellung davon Download PDF

Info

Publication number
DE102020124814A1
DE102020124814A1 DE102020124814.8A DE102020124814A DE102020124814A1 DE 102020124814 A1 DE102020124814 A1 DE 102020124814A1 DE 102020124814 A DE102020124814 A DE 102020124814A DE 102020124814 A1 DE102020124814 A1 DE 102020124814A1
Authority
DE
Germany
Prior art keywords
core substrate
substrate
alternative
layer
substrates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020124814.8A
Other languages
English (en)
Inventor
Sri Chaitra Jyotsna Chavali
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE102020124814A1 publication Critical patent/DE102020124814A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

Ausführungsformen beinhalten ein Gehäusesubstrat, ein Halbleitergehäuse und ein Verfahren zum Bilden des Gehäusesubstrats. Ein Gehäusesubstrat beinhaltet ein Kernsubstrat zwischen einem ersten alternativen Kernsubstrat und einem zweiten alternativen Kernsubstrat. Das erste alternative Kernsubstrat beinhaltet leitfähige Schichten und Vias. Das Gehäusesubstrat beinhaltet eine dielektrische Schicht, die den Kern und das erste und zweite alternative Substrat umgibt, eine erste leitfähige Schicht auf einer oberen Oberfläche der dielektrischen Schicht und eine zweite leitfähige Schicht auf oberen Oberflächen des Kerns und des ersten und zweiten alternativen Substrats, wobei sich die dielektrische Schicht über/unter dem Kern und dem ersten und zweiten alternativen Substrat befindet. Das Gehäusesubstrat beinhaltet eine dritte leitfähige Schicht auf unteren Oberflächen des Kerns und des ersten und zweiten alternativen Substrats. Die leitfähigen Schichten sind mit den Vias innerhalb des ersten alternativen Kernsubstrats gekoppelt, wobei die leitfähigen Schichten und Vias die zweite und dritte Schicht koppeln.

Description

  • GEBIET
  • Ausführungsformen betreffen die Kapselung elektronischer Vorrichtungen. Insbesondere betreffen Ausführungsformen elektronische Vorrichtungen mit Hybridkernsubstratarchitekturen für Hochgeschwindigkeitssignalisierung und Erstebenen- und Zweitebenenzwischenverbindungszuverlässigkeit.
  • HINTERGRUND
  • In den letzten Jahrzehnten war die Skalierung von Merkmalen in integrierten Schaltkreisen (ICs) eine treibende Kraft hinter einer ständig wachsenden Halbleiterindustrie. Die Skalierung zu immer kleineren Merkmalen ermöglicht erhöhte Dichten funktionaler Einheiten auf der begrenzten Nutzfläche von Halbleitervorrichtungen. Das Bestreben, Merkmale in ICs, wie etwa mit Hochgeschwindigkeitsgehäusesubstraten, herabzuskalieren, während die Leistungsfähigkeit für jede Vorrichtung optimiert wird, ist jedoch nicht ohne Probleme.
  • Wenn die Geschwindigkeiten und Bandbreiten der Gehäuse von Generation zu Generation zunehmen, wird die Anzahl an Rechenvorrichtungen (oder IP-Blöcken), die von diesen Gehäusen zu Hauptplatinen und hin und her interagieren müssen, zunehmen (z. B. beinhalten solche Routing-Schemata Peripheral-Component-Interconnect-Express-Generation X(PCIe genX)-Spuren, Serialisierer/Deserialisierer (SERDES) usw.). Dies führt dazu, dass bestehende Technologien im Wesentlichen dicke Dielektrika einbinden und Schichten auslassen und hinzugefügte Schichten und komplexe Routing-Schemata gestalten, um die immer weiter zunehmenden Leistungsfähigkeitsanforderungen zu erfüllen. Des Weiteren erhöhen vergangene Routing-Schemata die Komplexität von Nichthochgeschwindigkeit-Signalisierung und lateraler Leistungslieferung aufgrund von Diskontinuitäten in der Metallebene einer gegebenen Schicht solcher komplexer Routing-Schemata.
  • Figurenliste
  • Hier beschriebene Ausführungsformen sind beispielhaft und nicht beschränkend in den Figuren der beigefügten Zeichnungen veranschaulicht, in denen gleiche Referenzen ähnliche Merkmale angeben. Des Weiteren wurden manche herkömmlichen Einzelheiten weggelassen, um nicht von den hier beschriebenen erfinderischen Konzepten abzulenken.
    • 1 ist eine Veranschaulichung einer Querschnittsansicht eines Halbleitergehäuses mit mehreren Dies und einem Gehäusesubstrat, wobei das Gehäusesubstrat ein Kernsubstrat und mehrere alternative Kernsubstrate aufweist, gemäß einer Ausführungsform.
    • 2A-2F sind Veranschaulichungen von Querschnittsansichten eines Prozessflusses zum Bilden eines Halbleitergehäuses mit einem Gehäusesubstrat, das ein Kernsubstrat und mehrere alternative Kernsubstrate aufweist, gemäß manchen Ausführungsformen.
    • 3 ist eine Veranschaulichung eines schematischen Blockdiagramms, das ein Computersystem veranschaulicht, das ein Vorrichtungsgehäuse mit mehreren Dies und einem Gehäusesubstrat nutzt, wobei das Gehäusesubstrat ein Kernsubstrat und mehrere alternative Kernsubstrate aufweist, gemäß einer Ausführungsform.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Hier sind Halbleitergehäuse mit Hybridkernsubstratarchitekturen und Verfahren zum Bilden solcher Halbleitergehäuse beschrieben. Die unten beschriebenen Halbleitergehäuse und Verfahren zum Bilden solcher Halbleitergehäuse können gemäß manchen Ausführungsformen mehrere Dies, eine Brücke und ein Gehäusesubstrat beinhalten. Die hier beschriebenen Ausführungsformen können das Gehäusesubstrat als ein Hybridkerngehäusesubstrat implementieren, das ein Kernsubstrat und ein alternatives Substrat beinhaltet. Bei diesen Ausführungsformen kann ein solches hier beschriebenes Hybridkerngehäusesubstrat für Hochgeschwindigkeitssignalisierung und Zuverlässigkeit der Erstebenenzwischenverbindungen (FLIs: First-Level Interconnects) und Zweitebenenzwischenverbindungen (SLIs: Second-Level Interconnects) implementiert werden.
  • Wie hier verwendet, kann ein „Hybridkerngehäusesubstrat‟ auf eine Hybridkernsubstratarchitektur verweisen, die ein Kernsubstrat mit einem alternativen Kernsubstrat implementiert (oder kombiniert), wobei das alternative Kernsubstrat zusätzliche Routing-Fähigkeiten durch Erschließen und Anordnen (oder Bilden) mehrerer Schichten innerhalb des alternativen Kernsubstrats bereitstellt. Außerdem kann, wie hier verwendet, ein „alternatives Kernsubstrat“ auf mehrere Routing-Schemata verweisen, die aus dünnen leitfähigen Schichten und Vias bestehen, die innerhalb eines Kernsubstrats oder dergleichen angeordnet sind. Das heißt, das hier beschriebene alternative Kernsubstrat kann mit einem Gestapeltes-Via-Laminat-Kernsubstrat, einem Mehrfachlaminat-Kernsubstrat, einem Flip-Chip-Kugelgitteranordnung/Chip-Scale-Gehäuse(BGA/CSP)-Substrat, einem Keramik/Glas-Kernsubstrat und/oder beliebigen andere ähnlichen Kernsubstratmaterialien implementiert werden.
  • Die hier beschriebenen Ausführungsformen stellen Verbesserungen an bestehenden Kapselungslösungen bereit, indem sie Routing-Schemata ermöglichen, die mit dünnen (oder ultradünnen) Routing-Schichten innerhalb der Dicke des alternativen Kernsubstrats implementiert werden, während zusätzliche Routing-Schichten zu dem Gehäusesubstrat hinzugefügt werden - ohne Folgendes erhöhen zu müssen: (i) die Gesamtdicke (oder z-Höhe) des Gehäusesubstrats, und (ii) die Routings (oder FLIs) auf der oberen Schicht des Gehäusesubstrats. Zum Beispiel ermöglichen solche Ausführungsformen, dass die Aufbauschichten des Gehäusesubstrats eine im Wesentlichen geringe Dicke durch Erschließen (oder Implementieren) zusätzlicher Routing-Schichten durch/innerhalb der Kerndicke des alternativen Kernsubstrats beibehalten, anstatt solche zusätzliche Routing-Schichten in den Aufbauschichten des Gehäusesubstrats anzuordnen. Diese Ausführungsformen ermöglichen auch das Erhöhen der Hochgeschwindigkeitssignalisierung und Bandbreite des Gehäusesubstrats, ohne dass zusätzliche Routing-Schichtpaare und komplexe Routing-Schemata benötigt werden. Des Weiteren können die unten beschriebenen Ausführungsformen des Halbleitergehäuses das Hybridkerngehäusesubstrat implementieren, um eine thermomechanische Entlastung auf den SLIs bereitzustellen, ohne die Zuverlässigkeit auf den FLIs zu opfern, und um die Rückseiten-Routings zu verbessern, während die Belastungen auf solchen Routings reduziert werden.
  • Die hierin beschriebenen Technologien können in einer oder mehreren elektronischen Vorrichtungen implementiert sein. Nicht beschränkende Beispiele für elektronische Vorrichtungen, die die hier beschriebenen Technologien nutzen können, beinhalten eine beliebige Art von mobiler Vorrichtung und/oder stationärer Vorrichtung, wie etwa elektrische Systeme auf Basis mikroelektromechanischer Systeme, Gyroskope, Fahrerassistenzsysteme (ADAS), 5G-Kommunikationssysteme, Kameras, Mobiltelefone, Computerterminals, Desktop-Computer, elektronische Lesegeräte, Faxgeräte, Kioske, Netbook-Computer, Notebook-Computer, Internetvorrichtungen, Zahlungsterminals, Personal Digital Assistants, Medienplayer und/oder -recorder, Server (z. B. Blade-Server, Rack-Mount-Server, Kombinationen davon usw.), Set-Top-Boxen, Smartphones, Tablet-Personal-Computer, ultramobile Personal-Computer, drahtgebundene Telefone, Kombinationen davon und dergleichen. Solche Vorrichtungen können portabel oder stationär sein. Bei manchen Ausführungsformen können die hier beschriebenen Technologien in einem Desktop-Computer, Laptop-Computer, Smartphone, Tablet-Computer, Netbook-Computer, Notebook-Computer, persönlichen digitalen Assistenten, Server, Kombinationen davon und dergleichen eingesetzt werden. Allgemeiner können die hier beschriebenen Technologien in beliebigen einer Vielzahl elektronischer Vorrichtungen eingesetzt werden, einschließlich Halbleitergehäusen mit Dies, Brücken und Hybridkerngehäusesubstraten, die Kernsubstrate, alternative Kernsubstrate, leitfähige Schichten und Vias, dielektrische Schichten und Lötstoppschichten beinhalten.
  • In der folgenden Beschreibung werden verschiedene Aspekte der veranschaulichenden Implementierungen unter Verwendung von Begriffen beschrieben, die üblicherweise von einem Fachmann eingesetzt werden, um einem anderen Fachmann den Inhalt ihrer Arbeit zu vermitteln. Es wird für einen Fachmann jedoch offensichtlich sein, dass die vorliegenden Ausführungsformen mit nur manchen der beschriebenen Aspekte umsetzbar sind. Zu Erklärungszwecken sind spezielle Zahlen, Materialien und Konfigurationen dargelegt, um ein umfassendes Verständnis der veranschaulichenden Implementierungen zu vermitteln. Es wird jedoch für den Fachmann offensichtlich sein, dass die vorliegenden Ausführungsformen auch ohne die speziellen Details umgesetzt werden können. In anderen Fällen werden wohlbekannte Merkmale weggelassen oder vereinfacht, um die veranschaulichenden Implementierungen nicht zu verschleiern.
  • Verschiedene Vorgänge sind wiederum als mehrere diskrete Vorgänge auf eine Weise beschrieben, die für das Verständnis der vorliegenden Ausführungsformen am hilfreichsten ist, aber die Reihenfolge der Beschreibung sollte nicht derart ausgelegt werden, dass sie impliziert, dass diese Vorgänge notwendigerweise reihenfolgeabhängig sind. Insbesondere müssen diese Operationen nicht in der Reihenfolge der Präsentation durchgeführt werden.
  • Wie hier verwendet, sollen die Ausdrücke „oben“, „unten“, „oberer“, „unterer“, „unterster“ und „oberster“, wenn sie in Bezug auf ein oder mehrere Elemente verwendet werden, eine relative anstelle einer absoluten physischen Konfiguration vermitteln. Dementsprechend kann ein Element, das als ein „oberstes Element“ oder ein „oberes Element“ in einer Vorrichtung beschrieben ist, stattdessen das „unterste Element“ oder „untere Element“ in der Vorrichtung bilden, wenn die Vorrichtung umgedreht wird. Gleichermaßen kann ein Element, das als ein „unterstes Element“ oder ein „unteres Element“ in der Vorrichtung beschrieben ist, stattdessen das „oberste Element“ oder „obere Element“ in der Vorrichtung bilden, wenn die Vorrichtung umgedreht wird.
  • Nun unter Bezugnahme auf 1 ist eine Querschnittsveranschaulichung eines Halbleitergehäuses 100 gemäß einer Ausführungsform gezeigt. Bei einer Ausführungsform kann das Halbleitergehäuse 100 mehrere Dies 110-111, eine Brücke 140 und ein Gehäusesubstrat 103 beinhalten. Für eine Ausführungsform können die Dies 110-111 auf dem Gehäusesubstrat 103 angeordnet sein. Bei manchen Ausführungsformen kann die Brücke 140 in dem Gehäusesubstrat 103 eingebettet sein, um den Die 110 (oder den ersten Die) leitfähig (und/oder kommunikativ) mit dem Die 111 (oder dem zweiten Die) zu koppeln. Zum Beispiel kann die Brücke 140 mit mehreren leitfähigen Pads 145 gekoppelt sein, die auch leitfähig mit mehreren Lötkugeln 144 der Dies 110-111 gekoppelt sind. Es wird angemerkt, dass das Halbleitergehäuse 100 nicht auf das veranschaulichte gekapselte Halbleitersystem beschränkt ist und dementsprechend mit weniger, alternativen oder zusätzlichen Kapselungskomponenten und/oder mit anderen Zwischenverbindungsstrukturen gestaltet/gebildet werden kann.
  • Gemäß einer Ausführungsform ist das Halbleitergehäuse 100 lediglich ein Beispiel für eine Ausführungsform eines gekapselten Halbleitersystems. Für eine Ausführungsform kann das Halbleitergehäuse 100 ein BGA-Gehäuse, ein Kontaktfleckgitteranordnung(LGA: Land Grid Array)-Gehäuse und/oder ein Pingitteranordnung(PGA: Pin Grid Array)-Gehäuse beinhalten. Für eine Ausführungsform, wie oben beschrieben, können die Dies 110-111 und die Brücke 140 über die Lötkugeln 144, die als Lötkontakthügel/-stellen implementiert werden können, die aus jeweiligen Mikrokontakthügeln gebildet sind, mit dem Gehäusesubstrat 103 gekoppelt sein. Eine Lötstelle, die durch Löten eines Mikrokontakthügels gebildet wird, gemäß einer Ausführungsform kann selbst als ein „Kontakthügel“ und/oder ein „Mikrokontakthügel“ bezeichnet werden. Außerdem können die Dies 110-111, die Brücke 140 und das Gehäusesubstrat 103 für andere Ausführungsformen unter Verwendung eines anisotropen leitfähigen Films (ACF: Anisotropic Conductive Film) oder dergleichen gekoppelt sein.
  • Für eine Ausführungsform kann das Gehäusesubstrat 100 unter anderem ein Gehäuse, ein Substrat, eine Leiterplatte (PCB) und eine Hauptplatine einschließen. Für eine Ausführungsform ist das Gehäusesubstrat 100 eine PCB. Für eine Ausführungsform ist die PCB aus einer FR-4-Glas-Epoxid-Basis mit dünner Kupferfolie auf beiden Seiten laminiert gebildet. Für gewisse Ausführungsformen kann eine mehrschichtige PCB verwendet werden, wobei Pre-Preg und Kupferfolie zum Fertigen zusätzlicher Schichten verwendet werden. Zum Beispiel kann die mehrschichtige PCB eine Resist-Schicht 132 und eine dielektrische Schicht 130 beinhalten, wobei die Resist-Schicht 132 eine Lötstopplackmaske (oder -Schicht) sein kann und die dielektrische Schicht 130 eine fotoempfindliche dielektrische Schicht sein kann. Für eine Ausführungsform kann die PCB 100 auch mehrere leitfähige Schichten 120, 121a-b und 122 und mehrere Vias 135 beinhalten, die ferner Kupfer (oder metallische) Leiterbahnen, Leitungen, Pads, Vias, Via-Pads, Löcher und/oder Ebenen beinhalten können.
  • Für eine Ausführungsform können die Dies 110-111 unter anderem einen Halbleiter-Die, eine elektronische Vorrichtung (z. B. eine Drahtlosvorrichtung), einen integrierten Schaltkreis (IC) (z. B. einen Serialisierer/Deserialisierer (SERDES)), eine Zentralverarbeitungseinheit (CPU), einen Mikroprozessor, einen Plattform Controller Hub (PCH), einen Speicher und/oder ein feldprogrammierbares Gatterarray (FPGA) beinhalten. Die Dies 110-111 können aus einem Material, wie etwa Silicium, gebildet sein und weisen eine Schaltungsanordnung darauf auf, die mit dem Gehäusesubstrat 103 gekoppelt ist. Obwohl manche Ausführungsformen in dieser Hinsicht nicht beschränkt sind, kann das Gehäusesubstrat 103 wiederum mit einem anderen Körper, zum Beispiel einer Computerhauptplatine (oder dergleichen) mit einer oder mehreren Lötkugeln 143, gekoppelt sein. Eine oder mehrere Verbindungen zwischen dem Gehäusesubstrat 103, den Dies 110-111 und der Brücke 140 - z. B. einschließlich mancher oder aller Kontakthügel 143-144 - können, falls erwünscht, eine oder mehrere Zwischenverbindungsstrukturen und Unterfüllungsschichten beinhalten. Bei manchen Ausführungsformen können diese Zwischenverbindungsstrukturen (oder Verbindungen) verschiedentlich eine Legierung aus Nickel, Palladium und Zinn (und bei manchen Ausführungsformen Kupfer) umfassen. Für eine Ausführungsform können die Unterfüllungsschichten ein oder mehrere Polymermaterialien sein, die zwischen den jeweiligen Komponenten injiziert werden. Für andere Ausführungsformen können die Unterfüllungsschichten gegossene Unterfüllungen (MUF: Molded Underfill) sein.
  • Verbindungen zwischen dem Gehäusesubstrat 103 und einem anderen Körper können unter Verwendung einer beliebigen geeigneten Struktur erfolgen, wie etwa der gezeigten veranschaulichenden Lötkontakthügel 143. Das Gehäusesubstrat 103 kann eine Vielzahl an elektronischen Strukturen beinhalten, die darauf oder darin gebildet sind. Für eine Ausführungsform können ein oder mehrere verschiedene Materialien zum Bilden des Gehäusesubstrats 103, einschließlich zum Beispiel eines Kernsubstrats 150, alternativer Kernsubstrate 151a-b und so weiter, verwendet werden. Bei gewissen Ausführungsformen ist das Gehäusesubstrat 103 ein organisches Substrat, das aus einer oder mehreren Schichten aus einem Polymerbasismaterial mit leitfähigen Gebieten zum Übertragen von Signalen aufgebaut ist.
  • Bei manchen Ausführungsformen kann die Brücke 140 (oder der Brücken-Die) direkt unterhalb der Dies 110-111 angeordnet sein. Die Brücke 140 kann leitfähige Pads 145 aufweisen, die mittels der Lötkugeln 144 mit den Dies 110-111 gekoppelt sind. Bei einer Ausführungsform kann die Brücke 140 eine Siliciumbrücke oder eine Brücke sein, die aus einem beliebigen anderen Substratmaterial gefertigt ist, das zum Bilden von Brücken geeignet ist. Bei einer Ausführungsform kann die Brücke 140 eine eingebettete Mehrfach-Die-Zwischenverbindungsbrücke (EMIB) sein. Bei einer Ausführungsform kann die Brücke 140 mehrere Zwischenverbindungen aufweisen, wie etwa Silicium-Durchkontaktierungen (TSVs: Through-Silicon Vias). Bei einer Ausführungsform kann die Brücke 140 in dem Gehäusesubstrat 103 eingebettet sein. Bei einer Ausführungsform kann die dielektrische Schicht 130 des Gehäusesubstrats 103 die Brücke 140 einbetten (oder umgeben).
  • Des Weiteren kann, wie oben beschrieben, das Gehäusesubstrat 103 ein Hybridkerngehäusesubstrat sein. Bei manchen Ausführungsformen kann das Gehäusesubstrat 103 ein Kernsubstrat 150 (oder ein erstes Kernsubstrat) und mehrere alternative Kernsubstrate 151a-b (oder ein zweites Kernsubstrat, ein drittes Kernsubstrat usw.) beinhalten. Bei diesen Ausführungsformen kann das Kernsubstrat 150 zwischen den alternativen Kernsubstraten 151a-b angeordnet sein (oder positioniert sein/sich dort befinden). Für eine Ausführungsform kann die dielektrische Schicht 130 das Kernsubstrat 150 und die alternativen Kernsubstrate 151a-b umgeben (oder einbetten). Bei manchen Ausführungsformen können mehrere Öffnungen 166-167 (oder Spalte) das Kernsubstrat 150 und die jeweiligen alternativen Kernsubstrate 151a-b separieren und zwischen diesen angeordnet sein. Für manche Ausführungsformen können, wie in 1 gezeigt, die Öffnungen 166-167 mit der dielektrischen Schicht 130 angeordnet (oder gefüllt) sein. Dagegen können bei anderen Ausführungsformen, wie in 2F gezeigt, die Öffnungen 166-167 mit mehreren Stopfen oder dergleichen angeordnet (oder gestopft) sein. Zum Beispiel können die Öffnungen 166-167 (oder Spalte) mit den Stopfen gefüllt sein, die aus beliebigen organischen Polymermaterialien gebildet sein können, und/oder mit der dielektrischen Schicht 130 gefüllt sein, die oberhalb und unterhalb des/der jeweiligen Kernsubstrats und alternativen Kernsubstrate 150 und 151a-b angeordnet sein kann und die auch in den Öffnungen 166-167 zwischen solchen jeweiligen Kern- und alternativen Kernsubstraten 150 und 151a-b angeordnet sein kann, um die veranschaulichte Sandwichstruktur des Gehäusesubstrats 103 zu bilden.
  • Für eine Ausführungsform kann das Kernsubstrat 150 ein Substrat mit Kern sein, das aus Glas(oder Glasfaser)-Materialien, magnetischen Materialien, organischen Materialien und/oder dergleichen besteht. Bei manchen Ausführungsformen kann das Kernsubstrat 150 ein oder mehrere Materialien, wie etwa Epoxid, Glas (oder Glasfaser) und/oder dergleichen beinhalten. Zum Beispiel kann das Kernsubstrat 150 ein glasfaserverstärktes Kernsubstrat sein. Bei manchen Ausführungsformen kann das Kernsubstrat 150 eine Dicke von näherungsweise 18 µm bis 1,5 mm aufweisen. Bei einer anderen Ausführungsform kann das Kernsubstrat 150 eine Dicke von näherungsweise 1,5 mm oder mehr aufweisen. Für manche Ausführungsformen kann das Kernsubstrat 150 eine Dicke aufweisen, die im Wesentlichen gleich einer Dicke der alternativen Kernsubstrate 151a-b ist. Bei einer anderen Ausführungsform kann das Kernsubstrat 150 eine Dicke aufweisen, die verschieden von einer Dicke der alternativen Kernsubstrate 151a-b ist.
  • Gemäß manchen Ausführungsformen kann das Kernsubstrat 150 mehrere Plattiertes-Durchgangsloch(PTH: Plated-Through Hole)-Vias 180 beinhalten, die mit den leitfähigen Schichten 121a-b gekoppelt sind. Zum Beispiel können sich die PTH-Vias 180 von der unteren Oberfläche zu der oberen Oberfläche des Kernsubstrats 150 erstrecken. Bei einer Ausführungsform kann das leitfähige Pad der leitfähigen Schicht 121a direkt über den oberen Oberflächen des Kernsubstrats 150 und der PTH-Vias 180 angeordnet sein, während das leitfähige Pad der leitfähigen Schicht 121b direkt unter den unteren Oberflächen des Kernsubstrats 150 und der PTH-Vias 180 angeordnet sein kann.
  • Bei manchen Ausführungsformen können die PTH-Vias 180 und die leitfähigen Schichten 121a-b aus einem leitfähigen Material, wie etwa einem Metall (z. B. Kupfer) und/oder dergleichen, bestehen. Bei einer Ausführungsform können die PTH-Vias 180 durch einen Laser/Bohr-Prozess (d. h. einen Laserdurchgangsloch(LTH: Laser Through Hole)-Prozess), einen stromlosen Abscheidungsprozess und/oder dergleichen implementiert werden, um die Via-Öffnungen, Vias, leitfähigen Pads, leitfähigen Seitenwände und so weiter in/auf dem Kernsubstrat 150 zu strukturieren/bilden. Für eine Ausführungsform können die PTH-Vias 180 laserplattierte Vias sein, die mit einem beliebigen herkömmlichen Prozess, einschließlich zum Beispiel eines stromlosen Plattierungsprozesses oder dergleichen, gebildet werden. Bei manchen Ausführungsformen können die PTH-Vias 180 des Kernsubstrats 150 genutzt werden, um den Die 110 (oder den zentralen CPU-Die) mit Leistung zu versorgen.
  • Bei manchen Ausführungsformen können die alternativen Kernsubstrate 151a-b ein einziges alternatives Kernsubstrat sein, das in das alternative Kernsubstrat 151a und das alternative Kernsubstrat 151b vorstrukturiert ist (wie z. B. mit dem alternativen Kernsubstrat 251 aus 2A in die alternativen Kernsubstrate 251a-b aus 2B gezeigt ist), wobei das Kernsubstrat 150 zwischen dem alternativen Kernsubstrat 151a von dem alternativen Kernsubstrat 151b angeordnet ist. Für eine Ausführungsform können die hier beschriebenen alternative Kernsubstrate 151a-b ein Gestapeltes-Via-Laminat-Kernsubstrat, ein Mehrfachlaminat-Kernsubstrat, ein Flip-Chip-BGA/CSP-Substrat, ein Keramik/Glas-Kernsubstrat und/oder ein beliebiges anderes Kernsubstrat sein. Bei einer Ausführungsform kann das alternative Kernsubstrat 151a im Wesentlichen ähnlich dem alternativen Kernsubstrat 151b sein, mit der Ausnahme, dass das alternative Kernsubstrat 151b eine oder mehrere leitfähige Schichten 181 und Vias 182 beinhalten kann, die innerhalb des Kerns des alternativen Kernsubstrats 151b angeordnet sind. Bei anderen Ausführungsformen können die alternativen Kernsubstrate 151a-b mit dem gleichen Routing-Schema strukturiert und im Wesentlichen ähnlich zueinander sein.
  • Wie oben beschrieben, können die alternativen Kernsubstrate 151a-b bei manchen Ausführungsformen zusätzliche Routing-Fähigkeiten für das Gehäusesubstrat 103 bereitstellen, indem die leitfähigen Schichten 182 und Vias 181 innerhalb des alternativen Kernsubstrats 151b implementiert werden. Die alternativen Kernsubstrate 151a-b können mit einer beliebigen Anzahl an Routing-Schemata basierend auf der gewünschten Kapselungsgestaltung und/oder Anwendung strukturiert werden (d. h. diese Routing-Schemata können basierend auf den gewünschten Anforderungen ohne irgendwelche Gestaltungsregeln implementiert werden). Zum Beispiel kann das alternative Kernsubstrat 151b mit einer beliebigen gewünschten Anzahl an leitfähigen Schichten 182 und Vias 181 innerhalb der Kerndicke des alternativen Kernsubstrats 151b implementiert werden.
  • Entsprechend ermöglicht das Gehäusesubstrat 103 ein Routing innerhalb des Kerns (der Kerne) der alternativen Kernsubstrate 151a-b und außerhalb des Bereichs/Schattens des Die 110 (oder des Zentralhaupt-CPU-Bereichs/Schattens) - ohne die Leistungslieferungsschaltungsanordnung zu beeinträchtigen, die sich unter einem solchen Bereich/Schatten des Die 110 befindet. Außerdem stellen die alternativen Kernsubstrate 151a-b eine erhöhte Isolation zwischen einer SERDES-Signalleitung und der Masse(GND)-Ebene des Gehäusesubstrats 103 bereit. Das heißt, basierend auf den Kerndicken innerhalb Server-/Hochleistungsrechensegmenten des Kern- und alternativer Kernsubstrate 150 und 151a-b kann das Gehäusesubstrat 103 mehrere Schichten einer Masseisolation für das SERDES-Routing innerhalb der Kerndicken der alternativen Kernsubstrate 151a-b implementieren.
  • Für manche Ausführungsformen können die alternativen Kernsubstrate 151a-b einen reduzierten Wärmeausdehnungskoeffizienten (CTE: Coefficient of Thermal Expansion) für die FLIs und die SLIs des Gehäusesubstrats 103 bereitstellen, während dieser reduzierte CTE auch bei den jeweiligen Ecken des Gehäusesubstrats 103 bereitgestellt wird. Zum Beispiel können die Routing-Schemata der alternativen Kernsubstrate 151a-b die Belastungen der FLIs, der SLIs, der Lötstellenzuverlässigkeit (SJR: Solder Joint Reliability) und des Integrierter-Wärmeverteiler(IHS: Integrated Heat Spreader)-Dichtungsmittels des Gehäusesubstrats 103 minimieren. Es wird angemerkt, dass bei manchen Ausführungsformen die FLI-Belastungen des Gehäusesubstrats 103 auf ein Minimum gesteuert werden können, indem das Kernsubstrat 150 unter dem Die-Schatten des Die 110 angeordnet (oder positioniert) wird.
  • Bei manchen Ausführungsformen können die alternativen Kernsubstrate 151a-b eine Dicke von näherungsweise 18 µm bis 1,5 mm aufweisen. Bei einer anderen Ausführungsform kann das Kernsubstrat 150 eine Dicke von näherungsweise 1,5 mm oder mehr aufweisen. Für manche Ausführungsformen kann das alternative Kernsubstrat 151a eine Dicke aufweisen, die im Wesentlichen gleich einer Dicke des alternativen Kernsubstrats 151b ist. Bei einer anderen Ausführungsform kann das alternative Kernsubstrat 151a eine Dicke aufweisen, die verschieden von einer Dicke des alternativen Kernsubstrats 151b ist. Außerdem können die alternativen Kernsubstrate 151a-b bei einer Ausführungsform eine Dicke aufweisen, die im Wesentlichen gleich einer Dicke des Kernsubstrats 150 ist, während die alternativen Substrate 151a-b bei einer anderen Ausführungsform eine Dicke aufweisen können, die im Wesentlichen gleich einer Dicke des Kernsubstrats 150 ist.
  • Wie oben beschrieben, stellt die Hybridkernsubstratarchitektur des Gehäusesubstrats 103 die Flexibilität bereit, Signale innerhalb der alternativen Kernsubstrate 151a-b bis zu der BGA-Kugel-Pinbelegung-‚X-Y‘-Stelle zu führen, bevor sie als ein gestapelter Via mit den Vias 135 vertikal abwärts verschoben werden, die mit den leitfähigen Schichten 120 und 121b gekoppelt sind. Gleichermaßen kann das Gehäusesubstrat 103 bei diesen Ausführungsformen die leitfähigen Schichten 121a und 122 und die Vias 135 zum leitfähigen Koppeln des alternativen Kernsubstrats 151b mit den Dies 110-111 und der Brücke 140 implementieren, wobei die leitfähige Schicht 122 als die FLIs implementiert sein kann und die leitfähige Schicht 121a als die SLIs implementiert sein kann.
  • Es wird angemerkt, dass bei manchen alternativen Ausführungsformen das Gehäusesubstrat 103 das Kernsubstrat 150 leitfähig mit dem alternativen Kernsubstrat 151a und/oder dem alternativen Kernsubstrat 151b über eine oder mehrere leitfähige Routings koppeln kann, die oberhalb und/oder unterhalb des Kernsubstrats 150 und der alternativen Kernsubstrate 151a-b implementiert werden können. Es wird außerdem angemerkt, dass, selbst wenn in 1 ein Satz gestapelter Vias 135 mit den leitfähigen Schichten 120, 121a-b und 122 der Einfachheit halber veranschaulicht ist, es sich versteht, dass eine beliebige Anzahl an gestapelten Vias und leitfähigen Schichten, Pads, Leiterbahnen, Ebenen usw., innerhalb des Gehäusesubstrats 103 implementiert und gekoppelt werden kann.
  • Es wird angemerkt, dass das Halbleitergehäuse 100 basierend auf der gewünschten Kapselungsgestaltung weniger oder zusätzliche Kapselungskomponenten beinhalten kann.
  • 2A-2F sind Veranschaulichungen von Querschnittsansichten eines Prozessflusses zum Bilden eines Halbleitergehäuses 200 mit einem Gehäusesubstrat 203, das ein Kernsubstrat 250 und alternative Kernsubstrate 251a-b aufweist, gemäß manchen Ausführungsformen. Der in 2A-2F veranschaulichte Prozessfluss bildet das Halbleitergehäuse 200, das im Wesentlichen dem oben in 1 beschriebenen Halbleitergehäuse 100 ähnlich ist. Gleichermaßen sind die Komponenten des Halbleitergehäuses 200 im Wesentlichen den Komponenten des oben in 1 beschriebenen Halbleitergehäuses 100 ähnlich. Entsprechend veranschaulicht, wie oben beschrieben, der Prozessfluss des Halbleitergehäuses 200 einen der Ansätze zum Implementieren einer Hybridkernsubstratarchitektur mit dem Gehäusesubstrat 203, das aus dem Kernsubstrat 250 besteht, das zwischen den alternativen Kernsubstraten 251a-b angeordnet ist, wobei eine solche Hybridkernsubstratarchitektur eine erhöhte Hochgeschwindigkeitssignalisierung, eine verbesserte FLIs/SLIs-Zuverlässigkeit, zusätzliche Routing-Schichten innerhalb des Kerns (der Kerne) der alternativen Kernsubstrate 251a-b, verbesserte Rückseiten-Routings und eine zusätzliche thermomechanische Entlastung an den SLIs ermöglicht, ohne die verbesserte Zuverlässigkeit der FLIs zu opfern.
  • Nun unter Bezugnahme auf 2A ist eine Querschnittsveranschaulichung eines Halbleitergehäuses 200 gemäß einer Ausführungsform gezeigt. Bei einer Ausführungsform kann das Halbleitergehäuse 200 ein Gehäusesubstrat 203 mit einem alternativen Kernsubstrat 250 beinhalten. Das Gehäusesubstrat 203 und das alternative Kernsubstrat 250 können im Wesentlichen dem Gehäusesubstrat 103 und den alternativen Kernsubstraten 151a-b, die oben in 1 beschrieben sind, ähnlich sein, mit der Ausnahme, dass das alternative Kernsubstrat 250 dazu implementiert sein kann, die veranschaulichenden leitfähigen Routings einschließlich der leitfähigen Schichten 221ab, der leitfähigen Schicht 282 und der Vias 281 anfänglich zu bilden (oder vorzustrukturieren). Bei einer Ausführungsform kann das alternative Kernsubstrat 250 die leitfähige Schicht 221a auf der oberen Oberfläche angeordnet und die leitfähige Schicht 221b auf der unteren Oberfläche angeordnet aufweisen, wobei die leitfähigen Schichten 221a-b mit der leitfähigen Schicht 282 und den Vias 281 gekoppelt sein können, die innerhalb des Kerns selbst implementiert sind. Die leitfähigen Schichten 221a-b, die leitfähige Schicht 282 und die Vias 281 können den leitfähigen Schichten 121a-b, der leitfähigen Schicht 182 und den Vias 181, die oben in 1 beschrieben sind, im Wesentlichen ähnlich sein.
  • Nun unter Bezugnahme auf 2B ist eine Querschnittsveranschaulichung eines Halbleitergehäuses 200 gemäß einer Ausführungsform gezeigt. Bei einer Ausführungsform kann eine Öffnung 265 in das anfängliche alternative Kernsubstrat (wie in 2A gezeigt) strukturiert werden, um ein alternatives Kernsubstrat 251a und ein alternatives Kernsubstrat 251b zu bilden, wobei die strukturierte Öffnung 265 verwendet werden kann, um das alternative Kernsubstrat 251a von dem alternativen Kernsubstrat 251b zu separieren. Die alternativen Kernsubstrate 251a-b können den oben in 1 beschriebenen alternativen Kernsubstraten 151a-b im Wesentlichen ähnlich sein. Für manche Ausführungsformen kann die Öffnung 265 so implementiert werden, dass sie eine spezifizierte Breite zwischen den alternativen Kernsubstraten 251a-b aufweist, die nachfolgend verwendet werden kann, um ein Kernsubstrat zu beherbergen (wie unten in 2C gezeigt ist).
  • Nun unter Bezugnahme auf 2C ist eine Querschnittsveranschaulichung eines Halbleitergehäuses 200 gemäß einer Ausführungsform gezeigt. Bei einer Ausführungsform kann ein Kernsubstrat 250 in der anfänglichen Öffnung angeordnet und zwischen den alternativen Kernsubstraten 251a-b angeordnet werden, wobei das Kernsubstrat 250 mehrere PTH-Vias 280 beinhalten kann, die mit den leitfähigen Schichten 221a-b gekoppelt sind. Das Kernsubstrat 250 und die PTH-Vias 280 können dem Kernsubstrat 150 und den PTH-Vias 180, die oben in 1 beschrieben sind, im Wesentlichen ähnlich sein. Bei manchen Ausführungsformen können die PTH-Vias 280 des Kernsubstrats 250 implementiert werden, um anschließend einen Hauptzentral-CPU-Die (wie z. B. mit dem Die 110 aus 1 gezeigt) mit Leistung zu versorgen. Außerdem können, wie in 2C gezeigt ist, nachdem das Kernsubstrat 250 in der anfänglichen Öffnung angeordnet wurde, mehrere Öffnungen 266-267 (oder Spalte) zwischen dem Kernsubstrat 250 und den jeweiligen alternativen Kernsubstraten 251a-b gebildet werden, wobei die Öffnungen 266-267 dementsprechend das Kernsubstrat 250 von den jeweiligen alternativen Kernsubstraten 251a-b separieren können.
  • Nun unter Bezugnahme auf 2D ist eine Querschnittsveranschaulichung eines Halbleitergehäuses 200 gemäß einer Ausführungsform gezeigt. Bei einer Ausführungsform kann das Halbleitergehäuse 200 mehrere Stopfen 290 beinhalten, die in den Öffnungen angeordnet werden, die zwischen dem Kernsubstrat 250 und den alternativen Kernsubstraten 251a-b gebildet sind. Bei einer Ausführungsform können die Stopfen 290 aus einem oder mehreren Materialien gebildet werden, wie etwa dielektrischen Materialien, Verkapselungs-/Vergussmaterialien und/oder dergleichen. Bei anderen Ausführungsformen können die Stopfen 290 aus einem oder mehreren organischen Polymermaterialien bestehen.
  • Es wird auch angemerkt, dass die Stopfen 290 bei anderen Ausführungsformen weggelassen werden können (wie z. B. in 1 gezeigt ist), wobei solche Öffnungen zwischen dem Kernsubstrat 250 und den alternativen Kernsubstraten 251a-b mit einer dielektrischen Schicht (oder Material) gefüllt werden können. Zum Beispiel können die Öffnungen 266-267 (oder Spalte) mit den Stopfen 290 gefüllt sein oder mit der dielektrischen Schicht (z. B. der dielektrischen Schicht 230 aus 2E) gefüllt sein, die oberhalb und unterhalb des/der jeweiligen Kernsubstrats und alternativen Kernsubstrate 250 und 251a-b angeordnet sein kann und die auch in den Öffnungen 266-267 zwischen solchen jeweiligen Kern- und alternativen Kernsubstraten 250 und 251a-b angeordnet sein kann, um die veranschaulichte Sandwichstruktur des Gehäusesubstrats 203 zu bilden.
  • Nun unter Bezugnahme auf 2E ist eine Querschnittsveranschaulichung eines Halbleitergehäuses 200 gemäß einer Ausführungsform gezeigt. Bei einer Ausführungsform kann eine dielektrische Schicht 230 über/unter dem Kernsubstrat 250, den alternativen Kernsubstraten 251a-b, der leitfähigen Schicht 221a-b und den Stopfen 290 oder um diese herum angeordnet sein. Die dielektrische Schicht 230 kann dementsprechend das Kernsubstrat 250 und die alternativen Kernsubstrate 251a-b umgeben. Bei einer Ausführungsform kann die dielektrische Schicht 230 mit einem Laminierungs- und Aushärtungsprozess (oder einem zweiseitigen Laminierungs- und Aushärtungsprozess) oder dergleichen implementiert werden. Außerdem kann die dielektrische Schicht 230 bei einer anderen Ausführungsform mit einem Polier-/Schleifprozess oder dergleichen planarisiert werden. Die dielektrische Schicht 230 kann der oben in 1 beschriebenen dielektrischen Schicht 130 im Wesentlichen ähnlich sein.
  • Nun unter Bezugnahme auf 2F ist eine Querschnittsveranschaulichung eines Halbleitergehäuses 200 gemäß einer Ausführungsform gezeigt. Bei einer Ausführungsform können mehrere Vias 235 und mehrere leitfähige Schichten 220 und 222 in dem Gehäusesubstrat 203 angeordnet werden, wobei die Vias 235 aufeinander und/oder auf die leitfähigen Schichten 220, 221a-b und 222 gestapelt werden können. Bei manchen Ausführungsformen, wie in 2F gezeigt, kann ein Satz gestapelter Vias 235 implementiert werden, um die leitfähige Schicht 221a des alternativen Kernsubstrats 251b leitfähig mit der leitfähigen Schicht 222 zu koppeln, während ein anderer Satz gestapelter Vias 235 implementiert werden kann, um die leitfähige Schicht 221b des alternativen Kernsubstrats 251b leitfähig mit der leitfähigen Schicht 220 zu koppeln. Außerdem können bei manchen Ausführungsformen mehrere Resist-Schichten 232 auf der oberen und unteren Oberfläche des Gehäusesubstrats 203 angeordnet werden, wobei die Resist-Schichten 232 die jeweiligen leitfähigen Schichten 220 und 222 umgeben können.
  • Die Vias 235, die leitfähigen Schichten 220 und 222 und die Resist-Schichten 232 können den Vias 135, den leitfähigen Schichten 120 und 122 und den Resist-Schichten 132, die oben in 1 beschrieben sind, im Wesentlichen ähnlich sein. Bei manchen Ausführungsformen können die Vias 235 und die leitfähigen Schichten 220 und 222 mit einem oder mehreren Prozessen, wie etwa einem Laminierungsprozess, einem Laserprozess, einem lithografischen Prozess und/oder dergleichen implementiert (oder gebildet) werden. Bei zusätzlichen Ausführungsformen können mehrere Dies und/oder Brücken (oder andere elektronische Vorrichtung) auf dem Gehäusesubstrat 203 angeordnet und auf die leitfähige Schicht 222 gekoppelt werden (wie z. B. mit den Dies 110-111 und der Brücke 140 aus 1 gezeigt ist). Dadurch können solche Dies und Brücken durch die leitfähigen Routings des alternativen Kernsubstrats 251a, des alternativen Kernsubstrats 251b und/oder des Kernsubstrats 250 leitfähig mit dem Gehäusesubstrat 203 gekoppelt werden, wobei diese leitfähigen Routings dementsprechend die jeweiligen Dies und/oder Brücken über die leitfähige Schicht 220 und einen oder mehrere Lötkugeln (wie z. B. mit der leitfähigen Schicht 120 und der Lötkugel 143 aus 1 gezeigt ist) mit einem beliebigen anderen zusätzlichen Substrat (z. B. einer Hauptplatine) koppeln.
  • Es wird angemerkt, dass das Halbleitergehäuse 200 aus 2A-2F basierend auf der gewünschten Kapselungsgestaltung weniger oder zusätzliche Kapselungskomponenten beinhalten kann.
  • 3 ist eine Veranschaulichung eines schematischen Blockdiagramms, das ein Computersystem 300 veranschaulicht, das ein Vorrichtungsgehäuse 310 (oder ein Halbleitergehäuse) mit mehreren Dies und einem Gehäusesubstrat nutzt, das ein Kernsubstrat und mehrere alternative Kernsubstrate aufweist, gemäß einer Ausführungsform. 3 veranschaulicht ein Beispiel für eine Rechenvorrichtung 300. Die Rechenvorrichtung 300 beherbergt eine Hauptplatine 302. Die Hauptplatine 302 kann eine Anzahl an Komponenten, einschließlich unter anderem eines Prozessors 304, Vorrichtungsgehäuses 310 (oder Halbleitergehäuses) und wenigstens eines Kommunikationschips 306, beinhalten. Der Prozessor 304 ist physisch und elektrisch mit der Hauptplatine 302 gekoppelt. Für manche Ausführungsformen ist der wenigstens eine Kommunikationschip 306 auch physisch und elektrisch mit der Hauptplatine 302 gekoppelt. Für andere Ausführungsformen ist wenigstens ein Kommunikationschip 306 Teil des Prozessors 304.
  • In Abhängigkeit von ihren Anwendungen kann die Rechenvorrichtung 300 andere Komponenten beinhalten, die mit der Hauptplatine 302 physisch und elektrisch gekoppelt sein können oder auch nicht. Diese anderen Komponenten beinhalten unter anderem flüchtigen Speicher (z. B. DRAM), nichtflüchtigen Speicher (z. B. ROM), Flash-Speicher, einen Grafikprozessor, einen Digitalsignalprozessor, einen Kryptoprozessor, einen Chipsatz, eine Antenne, eine Anzeige, eine Berührungsbildschirmanzeige, eine Berührungsbildschirmsteuerung, eine Batterie, einen Audiocodec, einen Videocodec, einen Leistungsverstärker, eine Globales-Positionierungssystem(GPS)-Vorrichtung, einen Kompass, einen Beschleunigungsmesser, ein Gyroskop, einen Lautsprecher, eine Kamera und eine Massenspeicherungsvorrichtung (wie etwa ein Festplattenlaufwerk, eine Compact-Disk (CD), eine Digital-Versatile-Disk (DVD) und so weiter).
  • Wenigstens ein Kommunikationschip 306 ermöglicht drahtlose Kommunikationen für die Übertragung von Daten zu und von der Rechenvorrichtung 300. Der Begriff „drahtlos“ und seine Ableitungen können verwendet werden, um Schaltkreise, Vorrichtungen, Systeme, Verfahren, Techniken, Kommunikationskanäle usw. zu beschreiben, die durch die Verwendung von modulierter elektromagnetischer Strahlung durch ein nichtfestes Medium Daten kommunizieren können. Der Ausdruck impliziert nicht, dass die assoziierten Vorrichtungen keinerlei Drähte enthalten, obwohl dies bei manchen Ausführungsformen der Fall sein kann. Wenigstens ein Kommunikationschip 306 kann beliebige einer Anzahl von drahtlosen Standards oder Protokollen implementieren, einschließlich unter anderem Wi-Fi (IEEE 802.11-Familie), WiMAX (IEEE 802.112-Familie), IEEE 802.20, Long Term Evolution (LTE), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth, Ableitungen davon sowie beliebiger anderer drahtloser Protokolle, die als 3G, 4G, 5G und darüber hinaus designt sind. Die Rechenvorrichtung 300 kann mehrere Kommunikationschips 306 beinhalten. Beispielsweise kann ein erster Kommunikationschip 306 für kürzerreichweitige drahtlose Kommunikation dediziert sein, wie etwa Wi-Fi und Bluetooth, und kann ein zweiter Kommunikationschip 306 für längerreichweitige drahtlose Kommunikation dediziert sein, wie etwa GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO und andere.
  • Der Prozessor 304 der Rechenvorrichtung 300 beinhaltet einen Integrierter-Schaltkreis-Die, der innerhalb des Prozessors 304 gekapselt ist. Das Vorrichtungsgehäuse 310 kann ein Halbleitergehäuse oder dergleichen sein. Das Vorrichtungsgehäuse 310 kann unter anderem ein Substrat, ein Gehäusesubstrat und/oder eine PCB beinhalten. Bei einer Ausführungsform kann das Vorrichtungsgehäuse 310 den hier beschriebenen Halbleitergehäusen 100 und 200 aus 1 und 2A-2F im Wesentlichen ähnlich sein. Das Vorrichtungsgehäuse 310 kann mehrere Dies, eine Brücke und ein Gehäusesubstrat sein, wobei die Dies und die Brücke mit dem Gehäusesubstrat gekoppelt sein können. Das Vorrichtungsgehäuse 310 kann das Gehäusesubstrat mit einem Kernsubstrat, mehreren alternativen Kernsubstraten und mehreren leitfähigen Schichten und Vias implementieren, wobei die alternativen Kernsubstrate zusätzliche Routing-Schichten (oder Routing-Schemata) innerhalb der Kerne der alternativen Kernsubstrate selbst, wie hier beschrieben (wie z. B. oben mit den alternativen Kernsubstraten 151a-b und 251a-b aus 1 und 2A-2F veranschaulicht und beschrieben), - oder beliebige andere Komponenten aus den hier beschriebenen Figuren - bereitstellen können.
  • Es wird angemerkt, dass das Vorrichtungsgehäuse 310 eine einzige Komponente/Vorrichtung, eine Teilmenge von Komponenten und/oder ein gesamtes System sein kann, da die Materialien, Merkmale und Komponenten auf das Vorrichtungsgehäuse 310 und/oder eine beliebige andere Komponente der Rechenvorrichtung 300 beschränkt sein können, die die alternativen Kernsubstrate, wie hier beschrieben, benötigen können (z. B. die Hauptplatine 302, der Prozessor 304 und/oder eine beliebige andere Komponente der Rechenvorrichtung 300, die die Ausführungsformen der alternativen Kernsubstrate der hier beschriebenen Halbleitergehäuse benötigen kann).
  • Für gewisse Ausführungsformen kann der Integrierter-Schaltkreis-Die mit einer oder mehreren Vorrichtungen auf einem Gehäusesubstrat gekapselt sein, das einen thermisch stabilen RFIC und eine Antenne zur Verwendung mit Drahtloskommunikationen und dem Vorrichtungsgehäuse, wie hier beschrieben, beinhaltet, um die z-Höhe der Rechenvorrichtung zu reduzieren. Der Begriff „Prozessor“ kann sich auf eine beliebige Vorrichtung oder einen beliebigen Teil einer Vorrichtung beziehen, die bzw. der elektronische Daten aus Registern und/oder einem Speicher verarbeitet, um diese elektronischen Daten in andere elektronische Daten, die in Registern und/oder einem Speicher gespeichert werden können, umzuwandeln.
  • Wenigstens ein Kommunikationschip 306 beinhaltet auch einen Integrierter-Schaltkreis-Die, der innerhalb des Kommunikationschips 306 gekapselt ist. Für manche Ausführungsformen kann der Integrierter-Schaltkreis-Die des Kommunikationschips 306 mit einer oder mehreren Vorrichtungen auf einem Gehäusesubstrat gekapselt sein, das ein oder mehrere Vorrichtungsgehäuse, wie hier beschrieben, beinhaltet.
  • In der vorstehenden Patentschrift wurden Ausführungsformen unter Bezugnahme auf spezifische Ausführungsbeispiele davon beschrieben. Es sollte jedoch beachtet werden, dass alle dieser und ähnlicher Begriffe den geeigneten physikalischen Größen zugeordnet werden sollen und lediglich auf diese Größen angewandte zweckmäßige Bezeichnungen sind. Es wird offensichtlich sein, dass verschiedene Modifikationen daran vorgenommen werden können, ohne von der breiteren Idee und dem Schutzumfang abzuweichen. Die Patentschrift und Zeichnungen sind dementsprechend in einem veranschaulichenden Sinne statt in einem beschränkenden Sinne zu verstehen.
  • Die folgenden Beispiele betreffen weitere Ausführungsformen. Die verschiedenen Merkmale der unterschiedlichen Ausführungsformen können verschiedenartig kombiniert werden, wobei manche Merkmale eingeschlossen und andere ausgeschlossen werden, um für eine Vielzahl von unterschiedlichen Anwendungen geeignet zu sein.
  • Die folgenden Beispiele betreffen weitere Ausführungsformen:
    • Beispiel 1 ist ein Gehäusesubstrat, das Folgendes umfasst: ein Kernsubstrat zwischen einem ersten alternativen Kernsubstrat und einem zweiten alternativen Kernsubstrat, wobei das erste alternative Kernsubstrat mehrere leitfähige Schichten und mehrere Vias beinhaltet; eine dielektrische Schicht, die das Kernsubstrat und das erste und zweite alternative Substrat umgibt, wobei sich die dielektrische Schicht über und unter dem Kernsubstrat und dem ersten und zweiten alternativen Substrat befindet; eine erste leitfähige Schicht auf einer oberen Oberfläche der dielektrischen Schicht; eine zweite leitfähige Schicht auf oberen Oberflächen des Kernsubstrats und des ersten und zweiten alternativen Substrats; und eine dritte leitfähige Schicht auf unteren Oberflächen des Kernsubstrats und des ersten und zweiten alternativen Substrats, wobei die mehreren leitfähigen Schichten mit den mehreren Vias innerhalb des ersten alternativen Kernsubstrats gekoppelt sind und wobei die mehreren leitfähigen Schichten und Vias die zweite Schicht mit der dritten Schicht koppeln.
    • Bei Beispiel 2 kann der Gegenstand aus Beispiel 1 optional beinhalten, dass das Kernsubstrat eine Dicke aufweist, die im Wesentlichen gleich einer Dicke des ersten und zweiten alternativen Kernsubstrats ist.
    • Bei Beispiel 3 kann der Gegenstand aus Beispielen 1-2 optional beinhalten, dass sich die mehreren leitfähigen Schichten und Vias vertikal von der unteren Oberfläche des ersten alternativen Kernsubstrats zu der oberen Oberfläche des ersten alternativen Kernsubstrats erstrecken.
    • Bei Beispiel 4 kann der Gegenstand aus Beispielen 1-3 optional beinhalten, dass das Kernsubstrat Spalte zwischen dem ersten und zweiten alternativen Kernsubstrat aufweist.
    • Bei Beispiel 5 kann der Gegenstand aus Beispielen 1-4 optional beinhalten, dass die Spalte mit der dielektrischen Schicht oder den Stopfen gefüllt sind.
    • Bei Beispiel 6 kann der Gegenstand aus Beispielen 1-5 optional beinhalten, dass das Kernsubstrat mehrere PTH-Vias beinhaltet und wobei die PTH-Vias die zweite leitfähige Schicht mit der dritten leitfähigen Schicht koppeln.
    • Bei Beispiel 7 kann der Gegenstand aus Beispielen 1-6 optional beinhalten, dass das erste und zweite alternative Kernsubstrat ein Gestapeltes-Via-Laminat-Kernsubstrat, ein Mehrfachlaminat-Kernsubstrat, ein Flip-Chip-BGA-Substrat, ein Flip-Chip-CSP-Substrat, ein Keramikkernsubstrat oder ein Glaskernsubstrat sind.
    • Bei Beispiel 8 kann der Gegenstand aus Beispielen 1-7 optional Folgendes beinhalten: eine vierte leitfähige Schicht auf einer unteren Oberfläche der dielektrischen Schicht; eine erste Resist-Schicht über der ersten leitfähigen Schicht und der oberen Oberfläche der dielektrischen Schicht; eine zweite Resist-Schicht unter der vierten leitfähigen Schicht und der unteren Oberfläche der dielektrischen Schicht; eine Brücke in der dielektrischen Schicht, wobei die Brücke nahe der oberen Oberfläche der dielektrischen Schicht positioniert ist, und mehrere Dies über der ersten Resist-Schicht und der Brücke, wobei die Brücke die mehreren Dies miteinander koppelt und wobei einer oder mehrere der mehreren Dies direkt mit der ersten leitfähigen Schicht gekoppelt sind.
    • Bei Beispiel 9 kann der Gegenstand aus Beispielen 1-8 optional beinhalten, dass die Brücke eine EMTB sein kann.
    • Bei Beispiel 10 kann der Gegenstand aus Beispielen 1-9 optional beinhalten, dass das Kernsubstrat leitfähig mit dem ersten alternativen Kernsubstrat oder dem zweiten alternativen Kernsubstrat gekoppelt ist.
    • Beispiel 11 ist ein Halbleitergehäuse, das Folgendes umfasst: ein erstes Gehäusesubstrat auf einem zweiten Gehäusesubstrat; eine Brücke in dem ersten Gehäusesubstrat; und mehrere Dies auf dem ersten Gehäusesubstrat, wobei das erste Gehäusesubstrat Folgendes beinhaltet: ein Kernsubstrat zwischen einem ersten alternativen Kernsubstrat und einem zweiten alternativen Kernsubstrat, wobei das erste alternative Kernsubstrat mehrere leitfähige Schichten und mehrere Vias beinhaltet; eine dielektrische Schicht, die die Brücke, das Kernsubstrat und das erste und zweite alternative Substrat umgibt, wobei sich die dielektrische Schicht über und unter dem Kernsubstrat und dem ersten und zweiten alternativen Substrat befindet; eine erste leitfähige Schicht auf einer oberen Oberfläche der dielektrischen Schicht; eine zweite leitfähige Schicht auf oberen Oberflächen des Kernsubstrats und des ersten und zweiten alternativen Substrats; und eine dritte leitfähige Schicht auf unteren Oberflächen des Kernsubstrats und des ersten und zweiten alternativen Substrats, wobei die mehreren leitfähigen Schichten mit den mehreren Vias innerhalb des ersten alternativen Kernsubstrats gekoppelt sind, wobei die mehreren leitfähigen Schichten und Vias die zweite Schicht mit der dritten Schicht koppeln, und wobei das erste alternative Kernsubstrat des ersten Gehäusesubstrats die mehreren Dies leitfähig mit dem zweiten Gehäusesubstrat koppelt.
    • Bei Beispiel 12 kann der Gegenstand aus Beispiel 11 optional beinhalten, dass das Kernsubstrat eine Dicke aufweist, die im Wesentlichen gleich einer Dicke des ersten und zweiten alternativen Kernsubstrats ist.
    • Bei Beispiel 13 kann der Gegenstand aus Beispielen 11-12 optional beinhalten, dass sich die mehreren leitfähigen Schichten und Vias vertikal von der unteren Oberfläche des ersten alternativen Kernsubstrats zu der oberen Oberfläche des ersten alternativen Kernsubstrats erstrecken.
    • Bei Beispiel 14 kann der Gegenstand aus Beispielen 11-13 optional beinhalten, dass das Kernsubstrat Spalte zwischen dem ersten und zweiten alternativen Kernsubstrat aufweist.
    • Bei Beispiel 15 kann der Gegenstand aus Beispielen 11-14 optional beinhalten, dass die Spalte mit der dielektrischen Schicht oder den Stopfen gefüllt sind.
    • Bei Beispiel 16 kann der Gegenstand aus Beispielen 11-15 optional beinhalten, dass das Kernsubstrat mehrere PTH-Vias beinhaltet und wobei die PTH-Vias die zweite leitfähige Schicht mit der dritten leitfähigen Schicht koppeln.
    • Bei Beispiel 17 kann der Gegenstand aus Beispielen 11-16 optional beinhalten, dass das erste und zweite alternative Kernsubstrat ein Gestapeltes-Via-Laminat-Kernsubstrat, ein Mehrfachlaminat-Kernsubstrat, ein Flip-Chip-BGA-Substrat, ein Flip-Chip-CSP-Substrat, ein Keramikkernsubstrat oder ein Glaskernsubstrat sind.
    • Bei Beispiel 18 kann der Gegenstand aus Beispielen 11-17 optional beinhalten, dass das erste Gehäusesubstrat ferner Folgendes umfasst: eine vierte leitfähige Schicht auf einer unteren Oberfläche der dielektrischen Schicht; eine erste Resist-Schicht über der ersten leitfähigen Schicht und der oberen Oberfläche der dielektrischen Schicht; und eine zweite Resist-Schicht unter der vierten leitfähigen Schicht und der unteren Oberfläche der dielektrischen Schicht, wobei die Brücke nahe der oberen Oberfläche der dielektrischen Schicht positioniert ist, wobei sich die mehreren Dies über der ersten Resist-Schicht und der Brücke befinden, wobei die Brücke die mehreren Dies miteinander koppelt und wobei einer oder mehrere der mehreren Dies direkt mit der ersten leitfähigen Schicht gekoppelt sind.
    • Bei Beispiel 19 kann der Gegenstand aus Beispielen 11-18 optional beinhalten, dass die Brücke eine EMIB sein kann.
    • Bei Beispiel 20 kann der Gegenstand aus Beispielen 11-19 optional beinhalten, dass das Kernsubstrat leitfähig mit dem ersten alternativen Kernsubstrat oder dem zweiten alternativen Kernsubstrat gekoppelt ist.
    • Beispiel 21 ist ein Verfahren zum Bilden eines Gehäusesubstrats, das Folgendes umfasst: Strukturieren einer Öffnung durch ein alternatives Kernsubstrat, um ein erstes alternatives Kernsubstrat und ein zweites alternatives Kernsubstrat zu bilden; Anordnen eines Kernsubstrats in der Öffnung und zwischen dem ersten alternativen Kernsubstrat und dem zweiten alternativen Kernsubstrat, wobei das erste alternative Kernsubstrat mehrere leitfähige Schichten und mehrere Vias beinhaltet und wobei die mehreren leitfähigen Schichten mit den mehreren Vias innerhalb des ersten alternativen Kernsubstrats gekoppelt sind; Anordnen einer zweiten leitfähigen Schicht auf oberen Oberflächen des Kernsubstrats und des ersten und zweiten alternativen Substrats; Anordnen einer dritten leitfähigen Schicht auf unteren Oberflächen des Kernsubstrats und dem ersten und zweiten alternativen Substrat, wobei die mehreren leitfähigen Schichten und Vias die zweite Schicht mit der dritten Schicht koppeln; Anordnen einer dielektrischen Schicht über dem Kernsubstrat und dem ersten und zweiten alternativen Substrat und um diese herum, wobei sich die dielektrische Schicht über und unter dem Kernsubstrat und dem ersten und zweiten alternativen Substrat befindet; Anordnen einer ersten leitfähigen Schicht auf einer oberen Oberfläche der dielektrischen Schicht; Anordnen einer vierten leitfähigen Schicht auf einer unteren Oberfläche der dielektrischen Schicht; Anordnen einer ersten Resist-Schicht über der ersten leitfähigen Schicht und der oberen Oberfläche der dielektrischen Schicht; und Anordnen einer zweiten Resist-Schicht unter der vierten leitfähigen Schicht und der unteren Oberfläche der dielektrischen Schicht.
    • Bei Beispiel 22 kann der Gegenstand aus Beispiel 21 optional beinhalten, dass das Kernsubstrat eine Dicke aufweist, die im Wesentlichen gleich einer Dicke des ersten und zweiten alternativen Kernsubstrats ist, wobei das Kernsubstrat Spalte zwischen dem ersten und zweiten alternativen Kernsubstrat aufweist, wobei die Spalte mit der dielektrischen Schicht oder den Stopfen gefüllt sind und wobei sich die mehreren leitfähigen Schichten und Vias vertikal von der unteren Oberfläche des ersten alternativen Kernsubstrats zu der oberen Oberfläche des ersten alternativen Kernsubstrats erstrecken.
    • Bei Beispiel 23 kann der Gegenstand nach Beispielen 21-22 optional beinhalten, dass das Kernsubstrat mehrere PTH-Vias beinhaltet, wobei die PTH-Vias die zweite leitfähige Schicht mit der dritten leitfähigen Schicht koppeln, wobei das erste und zweite alternative Kernsubstrat ein Gestapeltes-Via-Laminat-Kernsubstrat, ein Mehrfachlaminat-Kernsubstrat, ein Flip-Chip-BGA-Substrat, ein Flip-Chip-CSP-Substrat, ein Keramikkernsubstrat oder ein Glaskernsubstrat sind.
    • Bei Beispiel 24 kann der Gegenstand aus Beispielen 21-23 optional Folgendes beinhalten: eine Brücke in der dielektrischen Schicht, wobei die Brücke nahe der oberen Oberfläche der dielektrischen Schicht positioniert ist; und mehrere Dies über der ersten Resist-Schicht und der Brücke, wobei die Brücke die mehreren Dies miteinander koppelt und wobei einer oder mehrere der mehreren Dies direkt mit der ersten leitfähigen Schicht gekoppelt sind.
    • Bei Beispiel 25 kann der Gegenstand nach Beispielen 21-24 optional beinhalten, dass die Brücke eine EMIB sein kann, und wobei das Kernsubstrat leitfähig mit dem ersten alternativen Kernsubstrat oder dem zweiten alternativen Kernsubstrat gekoppelt ist.
  • In der vorstehenden Patentschrift wurden Verfahren und Einrichtungen unter Bezugnahme auf spezifische Ausführungsbeispiele davon beschrieben. Es wird offensichtlich sein, dass verschiedene Modifikationen daran vorgenommen werden können, ohne von der breiteren Idee und dem Schutzumfang abzuweichen. Die Patentschrift und Zeichnungen sind dementsprechend in einem veranschaulichenden Sinne statt in einem beschränkenden Sinne zu verstehen.

Claims (25)

  1. Gehäusesubstrat, das Folgendes umfasst: ein Kernsubstrat zwischen einem ersten alternativen Kernsubstrat und einem zweiten alternativen Kernsubstrat, wobei das erste alternative Kernsubstrat mehrere leitfähige Schichten und mehrere Vias beinhaltet; eine dielektrische Schicht, die das Kernsubstrat und das erste und zweite alternative Substrat umgibt, wobei sich die dielektrische Schicht über und unter dem Kernsubstrat und dem ersten und zweiten alternativen Substrat befindet; eine erste leitfähige Schicht auf einer oberen Oberfläche der dielektrischen Schicht; eine zweite leitfähige Schicht auf oberen Oberflächen des Kernsubstrats und des ersten und zweiten alternativen Substrats; und eine dritte leitfähige Schicht auf unteren Oberflächen des Kernsubstrats und des ersten und zweiten alternativen Substrats, wobei die mehreren leitfähigen Schichten mit den mehreren Vias innerhalb des ersten alternativen Kernsubstrats gekoppelt sind und wobei die mehreren leitfähigen Schichten und Vias die zweite Schicht mit der dritten Schicht koppeln.
  2. Gehäusesubstrat nach Anspruch 1, wobei das Kernsubstrat eine Dicke aufweist, die im Wesentlichen gleich einer Dicke des ersten und zweiten alternativen Kernsubstrats ist.
  3. Gehäusesubstrat nach Anspruch 1 oder 2, wobei sich die mehreren leitfähigen Schichten und Vias vertikal von der unteren Oberfläche des ersten alternativen Kernsubstrats zu der oberen Oberfläche des ersten alternativen Kernsubstrats erstrecken.
  4. Gehäusesubstrat nach Anspruch 1, 2 oder 3, wobei das Kernsubstrat Spalte zwischen dem ersten und zweiten alternativen Kernsubstrat aufweist.
  5. Gehäusesubstrat nach Anspruch 4, wobei die Spalte mit der dielektrischen Schicht oder Stopfen gefüllt sind und wobei die Stopfen ein oder mehrere organische Polymermaterialien beinhalten.
  6. Gehäusesubstrat nach Anspruch 1, 2, 3, 4 oder 5, wobei das Kernsubstrat mehrere Plattiertes-Durchgangsloch(PTH)-Vias beinhaltet und wobei die PTH-Vias die zweite leitfähige Schicht mit der dritten leitfähigen Schicht koppeln.
  7. Gehäusesubstrat nach Anspruch 1, 2, 3, 4, 5 oder 6, wobei das erste und zweite alternative Kernsubstrat ein Gestapeltes-Via-Laminat-Kernsubstrat, ein Mehrfachlaminat-Kernsubstrat, ein Flip-Chip-Kugelgitteranordnung(BGA)-Substrat, ein Flip-Chip-Chip-Scale-Package(CSP)-Substrat, ein Keramikkernsubstrat oder ein Glaskernsubstrat sind.
  8. Gehäusesubstrat nach Anspruch 1, 2, 3, 4, 5, 6 oder 7, das ferner Folgendes umfasst: eine vierte leitfähige Schicht auf einer unteren Oberfläche der dielektrischen Schicht; eine erste Resist-Schicht über der ersten leitfähigen Schicht und der oberen Oberfläche der dielektrischen Schicht; eine zweite Resist-Schicht unter der vierten leitfähigen Schicht und der unteren Oberfläche der dielektrischen Schicht; eine Brücke in der dielektrischen Schicht, wobei die Brücke nahe der oberen Oberfläche der dielektrischen Schicht positioniert ist; und mehrere Dies über der ersten Resist-Schicht und der Brücke, wobei die Brücke die mehreren Dies miteinander koppelt und wobei einer oder mehrere der mehreren Dies direkt mit der ersten leitfähigen Schicht gekoppelt sind.
  9. Gehäusesubstrat nach Anspruch 8, wobei die Brücke eine eingebettete Mehrfach-Die-Zwischenverbindungsbrücke (EMIB) sein kann.
  10. Gehäusesubstrat nach Anspruch 1, 2, 3, 4, 5, 6, 7, 8 oder 9, wobei das Kernsubstrat leitfähig mit dem ersten alternativen Kernsubstrat oder dem zweiten alternativen Kernsubstrat gekoppelt ist.
  11. Halbleitergehäuse, das Folgendes umfasst: ein erstes Gehäusesubstrat auf einem zweiten Gehäusesubstrat; eine Brücke in dem ersten Gehäusesubstrat; und mehrere Dies auf dem ersten Gehäusesubstrat, wobei das erste Gehäusesubstrat Folgendes beinhaltet: ein Kernsubstrat zwischen einem ersten alternativen Kernsubstrat und einem zweiten alternativen Kernsubstrat, wobei das erste alternative Kernsubstrat mehrere leitfähige Schichten und mehrere Vias beinhaltet; eine dielektrische Schicht, die die Brücke, das Kernsubstrat und das erste und zweite alternative Substrat umgibt, wobei sich die dielektrische Schicht über und unter dem Kernsubstrat und dem ersten und zweiten alternativen Substrat befindet; eine erste leitfähige Schicht auf einer oberen Oberfläche der dielektrischen Schicht; eine zweite leitfähige Schicht auf oberen Oberflächen des Kernsubstrats und des ersten und zweiten alternativen Substrats; und eine dritte leitfähige Schicht auf unteren Oberflächen des Kernsubstrats und des ersten und zweiten alternativen Substrats, wobei die mehreren leitfähigen Schichten mit den mehreren Vias innerhalb des ersten alternativen Kernsubstrats gekoppelt sind, wobei die mehreren leitfähigen Schichten und Vias die zweite Schicht mit der dritten Schicht koppeln, und wobei das erste alternative Kernsubstrat des ersten Gehäusesubstrats die mehreren Dies leitfähig mit dem zweiten Gehäusesubstrat koppelt.
  12. Halbleitergehäuse nach Anspruch 11, wobei das Kernsubstrat eine Dicke aufweist, die im Wesentlichen gleich einer Dicke des ersten und zweiten alternativen Kernsubstrats ist.
  13. Halbleitergehäuse nach Anspruch 11 oder 12, wobei sich die mehreren leitfähigen Schichten und Vias vertikal von der unteren Oberfläche des ersten alternativen Kernsubstrats zu der oberen Oberfläche des ersten alternativen Kernsubstrats erstrecken.
  14. Halbleitergehäuse nach Anspruch 11, 12 oder 13, wobei das Kernsubstrat Spalte zwischen dem ersten und zweiten alternativen Kernsubstrat aufweist.
  15. Halbleitergehäuse nach Anspruch 14, wobei die Spalte mit der dielektrischen Schicht oder Stopfen gefüllt sind und wobei die Stopfen ein oder mehrere organische Polymermaterialien beinhalten.
  16. Halbleitergehäuse nach Anspruch 11, 12, 13, 14 oder 15, wobei das Kernsubstrat mehrere PTH-Vias beinhaltet und wobei die PTH-Vias die zweite leitfähige Schicht mit der dritten leitfähigen Schicht koppeln.
  17. Halbleitergehäuse nach Anspruch 11, 12, 13, 14, 15 oder 16, wobei das erste und zweite alternative Kernsubstrat ein Gestapeltes-Via-Laminat-Kernsubstrat, ein Mehrfachlaminat-Kernsubstrat, ein Flip-Chip-BGA-Substrat, ein Flip-Chip-CSP-Substrat, ein Keramikkernsubstrat oder ein Glaskernsubstrat sind.
  18. Halbleitergehäuse nach Anspruch 11, 12, 13, 14, 15, 16 oder 17, wobei das erste Gehäusesubstrat ferner Folgendes umfasst: eine vierte leitfähige Schicht auf einer unteren Oberfläche der dielektrischen Schicht; eine erste Resist-Schicht über der ersten leitfähigen Schicht und der oberen Oberfläche der dielektrischen Schicht; und eine zweite Resist-Schicht unter der vierten ersten leitfähigen Schicht und der unteren Oberfläche der dielektrischen Schicht, wobei die Brücke nahe der oberen Oberfläche der dielektrischen Schicht positioniert ist, wobei sich die mehreren Dies über der ersten Resist-Schicht und der Brücke befinden, wobei die Brücke die mehreren Dies miteinander koppelt und wobei einer oder mehrere der mehreren Dies direkt mit der ersten leitfähigen Schicht gekoppelt sind.
  19. Halbleitergehäuse nach Anspruch 11, 12, 13, 14, 15, 16, 17 oder 18, wobei die Brücke eine EMTB sein kann.
  20. Halbleitergehäuse nach Anspruch 11, 12, 13, 14, 15, 16, 17, 18 oder 19, wobei das Kernsubstrat leitfähig mit dem ersten alternativen Kernsubstrat oder dem zweiten alternativen Kernsubstrat gekoppelt ist.
  21. Verfahren zum Bilden eines Gehäusesubstrats, das Folgendes umfasst: Strukturieren einer Öffnung durch ein alternatives Kernsubstrat, um ein erstes alternatives Kernsubstrat und ein zweites alternatives Kernsubstrat zu bilden; Anordnen eines Kernsubstrats in der Öffnung und zwischen dem ersten alternativen Kernsubstrat und dem zweiten alternativen Kernsubstrat, wobei das erste alternative Kernsubstrat mehrere leitfähige Schichten und mehrere Vias beinhaltet und wobei die mehreren leitfähigen Schichten mit den mehreren Vias innerhalb des ersten alternativen Kernsubstrats gekoppelt sind; Anordnen einer zweiten leitfähigen Schicht auf oberen Oberflächen des Kernsubstrats und des ersten und zweiten alternativen Substrats; Anordnen einer dritten leitfähigen Schicht auf unteren Oberflächen des Kernsubstrats und dem ersten und zweiten alternativen Substrat, wobei die mehreren leitfähigen Schichten und Vias die zweite Schicht mit der dritten Schicht koppeln; Anordnen einer dielektrischen Schicht über dem Kernsubstrat und dem ersten und zweiten alternativen Substrat und um diese herum, wobei sich die dielektrische Schicht über und unter dem Kernsubstrat und dem ersten und zweiten alternativen Substrat befindet; Anordnen einer ersten leitfähigen Schicht auf einer oberen Oberfläche der dielektrischen Schicht; Anordnen einer vierten leitfähigen Schicht auf einer unteren Oberfläche der dielektrischen Schicht; Anordnen einer ersten Resist-Schicht über der ersten leitfähigen Schicht und der oberen Oberfläche der dielektrischen Schicht; und Anordnen einer zweiten Resist-Schicht unter der vierten leitfähigen Schicht und der unteren Oberfläche der dielektrischen Schicht.
  22. Verfahren nach Anspruch 21, wobei das Kernsubstrat eine Dicke aufweist, die im Wesentlichen gleich einer Dicke des ersten und zweiten alternativen Kernsubstrats ist, wobei das Kernsubstrat Spalte zwischen dem ersten und zweiten alternativen Kernsubstrat aufweist, wobei die Spalte mit der dielektrischen Schicht oder den Stopfen gefüllt sind, wobei die Stopfen ein oder mehrere organische Polymermaterialien beinhalten, und wobei sich die mehreren leitfähigen Schichten und Vias vertikal von der unteren Oberfläche des ersten alternativen Kernsubstrats zu der oberen Oberfläche des ersten alternativen Kernsubstrats erstrecken.
  23. Verfahren nach Anspruch 21 oder 22, wobei das Kernsubstrat mehrere PTH-Vias beinhaltet, wobei die PTH-Vias die zweite leitfähige Schicht mit der dritten leitfähigen Schicht koppeln, wobei das erste und zweite alternative Kernsubstrat ein Gestapeltes-Via-Laminat-Kernsubstrat, ein Mehrfachlaminat-Kernsubstrat, ein Flip-Chip-BGA-Substrat, ein Flip-Chip-CSP-Substrat, ein Keramikkernsubstrat oder ein Glaskernsubstrat sind.
  24. Verfahren nach Anspruch 21, 22 oder 23, das ferner Folgendes umfasst: Anordnen einer Brücke in der dielektrischen Schicht, wobei die Brücke nahe der oberen Oberfläche der dielektrischen Schicht positioniert ist; und Anordnen mehrerer Dies über der ersten Resist-Schicht und der Brücke, wobei die Brücke die mehreren Dies miteinander koppelt und wobei einer oder mehrere der mehreren Dies direkt mit der ersten leitfähigen Schicht gekoppelt sind.
  25. Verfahren nach Anspruch 24, wobei die Brücke eine EMIB sein kann, und wobei das Kernsubstrat leitfähig mit dem ersten alternativen Kernsubstrat oder dem zweiten alternativen Kernsubstrat gekoppelt ist.
DE102020124814.8A 2019-10-28 2020-09-23 Hybridkernsubstratarchitektur für hochgeschwindigkeitssignalisierung und fli/slizuverlässigkeit und herstellung davon Pending DE102020124814A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/665,644 US11721632B2 (en) 2019-10-28 2019-10-28 Hybrid core substrate architecture for high speed signaling and FLI/SLI reliability and its making
US16/665,644 2019-10-28

Publications (1)

Publication Number Publication Date
DE102020124814A1 true DE102020124814A1 (de) 2021-04-29

Family

ID=75379022

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020124814.8A Pending DE102020124814A1 (de) 2019-10-28 2020-09-23 Hybridkernsubstratarchitektur für hochgeschwindigkeitssignalisierung und fli/slizuverlässigkeit und herstellung davon

Country Status (2)

Country Link
US (1) US11721632B2 (de)
DE (1) DE102020124814A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230015619A1 (en) * 2018-10-31 2023-01-19 Intel Corporation Surface finishes with low rbtv for fine and mixed bump pitch architectures

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113766725B (zh) * 2020-06-03 2023-06-20 鹏鼎控股(深圳)股份有限公司 高频电路板及其制作方法
US11637087B2 (en) * 2021-08-27 2023-04-25 Taiwan Semiconductor Manufacturing Company Limited Multi-chip device and method of formation

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6370012B1 (en) * 2000-08-30 2002-04-09 International Business Machines Corporation Capacitor laminate for use in printed circuit board and as an interconnector
US6744135B2 (en) * 2001-05-22 2004-06-01 Hitachi, Ltd. Electronic apparatus
US20120199386A1 (en) * 2011-02-04 2012-08-09 Ibiden Co., Ltd. Multilayer printed wiring board
US20120247818A1 (en) * 2011-03-29 2012-10-04 Ibiden Co., Ltd. Printed wiring board
KR101321305B1 (ko) * 2011-11-25 2013-10-28 삼성전기주식회사 빌드업 인쇄회로기판 및 그의 제조방법
TWI517321B (zh) * 2014-12-08 2016-01-11 旭德科技股份有限公司 封裝結構及其製作方法
KR102356811B1 (ko) * 2015-01-09 2022-01-28 삼성전기주식회사 인쇄회로기판, 패키지 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230015619A1 (en) * 2018-10-31 2023-01-19 Intel Corporation Surface finishes with low rbtv for fine and mixed bump pitch architectures
US11935857B2 (en) * 2018-10-31 2024-03-19 Intel Corporation Surface finishes with low RBTV for fine and mixed bump pitch architectures

Also Published As

Publication number Publication date
US11721632B2 (en) 2023-08-08
US20210125932A1 (en) 2021-04-29

Similar Documents

Publication Publication Date Title
DE102014108992B4 (de) Fließverhalten von Unterfüllmaterial für reduzierte Abstände zwischen den Chiplagen in Halbleiterpaketen
DE102013018140B4 (de) Chip mit Gehäuse unter Verwendung eines Zwischenelementesubstrats mit durch Silizium hindurchgehenden Durchführungen
DE102013223846B4 (de) Packungsanordnung für Logikchip und andere in Aufbauschichten eingebettete Komponenten, Herstellungsverfahren dafür und System diese umfassend
DE102020124814A1 (de) Hybridkernsubstratarchitektur für hochgeschwindigkeitssignalisierung und fli/slizuverlässigkeit und herstellung davon
DE102020122699A1 (de) Hochdichte zwischenverbindungen für integrierter-schaltkreis-gehäuse
DE112012006469B4 (de) Mikroelektronisches Gehäuse mit nicht komplanaren gekapselten mikroelektronischen Bauelementen und einer Aufbauschicht ohne Kontaktierhügel
DE102020122288A1 (de) Hybrider interposer aus glas und silizium zur reduzierung des thermischen übersprechens
DE102015109154B4 (de) Hochdichte chip-chip-verbindung und verfahren zu deren herstellung
DE112015007070T5 (de) Metallfreie Rahmengestaltung für Siliziumbrücken für Halbleitergehäuse
DE102020103364A1 (de) Substrat-Patch-Rekonstitutionsoptionen
DE102016100160A1 (de) Mikroelektronische Nacktchips mit abgeschrägten Ecken
CN112310050A (zh) 多管芯超细节距片块架构和制造方法
DE102020122692A1 (de) Organische interposer für integrierter-schaltkreis-gehäuse
US11545434B2 (en) Vertical die-to-die interconnects bridge
DE112017008031T5 (de) Aktive silizium-brücke
DE102020122314A1 (de) Koaxiale magnetische induktivitäten mit vorgefertigten ferritkernen
US20220068836A1 (en) Embedded reference layers for semiconductor package substrates
DE102020129253A1 (de) Rekonstituierte Waferbaugruppe
EP3836211A1 (de) Zusammengesetzte brücken-chip-zu-chip-verbindungen für integrierte schaltungspakete
DE102020117971A1 (de) Ultradünn-brücken- und ultrafein-multi-die-patch-abstandarchtitektur und verfahren zur herstellung
DE102021120029A1 (de) Mehrchipgehäuse mit erweitertem rahmen
DE102015101952A1 (de) IC-Gehäuse
DE102021119743A1 (de) Gestapeltes halbleitergehäuse mit gestufter versteifung
DE102020132540A1 (de) Struktur mit hoher wärmeleitfähigkeit und hohem modul in einer vergussmaterialschicht eines integrierte-schaltung-gehäuses
US11955436B2 (en) Self-equalized and self-crosstalk-compensated 3D transmission line architecture with array of periodic bumps for high-speed single-ended signal transmission