DE102015101952A1 - IC-Gehäuse - Google Patents

IC-Gehäuse Download PDF

Info

Publication number
DE102015101952A1
DE102015101952A1 DE102015101952.3A DE102015101952A DE102015101952A1 DE 102015101952 A1 DE102015101952 A1 DE 102015101952A1 DE 102015101952 A DE102015101952 A DE 102015101952A DE 102015101952 A1 DE102015101952 A1 DE 102015101952A1
Authority
DE
Germany
Prior art keywords
layer
passivation layer
package
dielectric
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102015101952.3A
Other languages
English (en)
Inventor
Thorsten Meyer
Frank Zudock
Gerald Ofner
Teodora Ossiander
Christian Geissler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tahoe Research Ltd
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE102015101952A1 publication Critical patent/DE102015101952A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02311—Additive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0381—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03914—Methods of manufacturing bonding areas involving a specific sequence of method steps the bonding area, e.g. under bump metallisation [UBM], being used as a mask for patterning other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82105—Forming a build-up interconnect by additive methods, e.g. direct writing by using a preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Plasma & Fusion (AREA)
  • Geometry (AREA)

Abstract

Ausführungsformen der vorliegenden Offenbarung betreffen ein Verfahren zum Zusammenbau eines IC-Gehäuses. In Ausführungsformen kann das Verfahren ein Bereitstellen eines Wafers umfassen, der eine unstrukturierte Passivierungsschicht aufweist, um eine Verätzung von Metallleitern, die in dem Wafer eingebettet sind, zu verhindern. Das Verfahren kann fernen ein Laminieren eines dielektrischen Materials auf der Passivierungsschicht umfassen, um eine dielektrische Schicht zu bilden, und ein selektives Entfernen des dielektrischen Materials, um Hohlräume in der dielektrischen Sicht zu bilden. Diese Hohlräume können Abschnitte der Passivierungsschicht, die über den Metallleitern angeordnet sind, enthüllen. Das Verfahren kann dann ein Entfernen der Abschnitte der Passivierungsschicht umfassen, um die Metallleiter zu enthüllen. Es können andere Ausführungsformen beschrieben und/oder beansprucht sein.

Description

  • Gebiet
  • Ausführungsformen der vorliegenden Offenbarung betreffen im Allgemeinen das Gebiet von Integrierten Schaltkreisen (Integrated Circuits, ICs) und insbesondere das Reduzieren von Kosten der Herstellung von IC-Gehäusen sowie das Erhöhen von Zuverlässigkeit und Konsistenz von Gehäuseanschlüssen.
  • Hintergrund
  • Eine komplexe Reihe von Vorgängen kann verwendet werden, um ein IC-Gehäuse (Integrated-Circuit-Gehäuse) herzustellen. Einer dieser Vorgänge besteht darin, eine Schutzschicht auf einen Wafer aufzubringen und Öffnungen in der Schutzschicht in der Siliziumgießerei als Teil der Back-End-of-Line-Verarbeitung (BEOL-Verarbeitung) auszubilden. Dies kann ein Verwenden eines Fotolackmaterials als eine Maske umfassen, um die Öffnungen auszubilden, und dann, nachdem die Öffnungen ausgebildet sind, ein Entfernen des Fotolackmaterials umfassen, was ein kostenintensives Verfahren sein kann. Da die Passivierungsschicht in der Gießerei aufgemacht wird, müssen außerdem Metallkontakte oder -pads, die durch die Öffnungen freigelegt werden, aus einem Material gefertigt sein, das nicht leicht oxidiert. Da die Öffnungen in der Passivierungsschicht vor der Anordnung einer dielektrischen Schicht ausgebildet werden können, sind außerdem Durchkontaktierungen, die in der in der dielektrischen Schicht ausgebildet sind, nicht vollständig mit den Öffnungen in der Passivierungsschicht ausgerichtet.
  • Die hier bereitgestellte Beschreibung des Stands der Technik dient dem Ziel der allgemeinen Darstellung des Zusammenhangs der Offenbarung. Falls hierin nicht anders angegeben, stellen die in diesem Abschnitt beschriebenen Materialien nicht den Stand der Technik in Bezug auf die Ansprüche dar und werden nicht als Stand der Technik durch Einbeziehung in diesen Abschnitt anerkannt.
  • Kurze Beschreibung der Zeichnung
  • Ausführungsformen werden durch die folgende ausführliche Beschreibung in Verbindung mit den begleitenden Zeichnungen leicht verstanden werden. Um diese Beschreibung zu erleichtern, bezeichnen gleiche Bezugsnummern ähnliche strukturelle Elemente. Ausführungsformen werden exemplarisch und in keiner Weise einschränkend in den Figuren der begleitenden Zeichnungen veranschaulicht. Sofern nicht eindeutig anders angegeben, sind diese Zeichnungen nicht maßstabsgetreu. Außerdem können einige Abschnitte dieser Zeichnungen absichtlich verschönert sein, um die Aufmerksamkeit auf innerhalb der Zeichnungen enthaltene Merkmale zu richten.
  • 1 veranschaulicht schematisch eine seitliche Querschnittsansicht eines Beispiels einer IC-Anordnung gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
  • 2 ist ein erläuterndes Ablaufdiagramm eines Fertigungsprozesses von IC-Gehäusen gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
  • 3 ist eine erläuternde Querschnittsansicht von ausgewählten Vorgängen, die Phasen des in 2 beschriebenen Fertigungsprozesses von IC-Gehäusen gemäß einigen Ausführungsformen der vorliegenden Offenbarung veranschaulichen.
  • 4 ist ein erläuterndes Ablaufdiagramm eines Zusammenbauprozesses, das ein IC-Gehäuse verwendet, gemäß einer Ausführungsform der vorliegenden Offenbarung.
  • 5 veranschaulicht schematisch eine Rechenvorrichtung, die ein IC-Gehäuse umfasst, gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
  • Ausführliche Beschreibung
  • Ausführungsformen der vorliegenden Offenbarung beschreiben Techniken und Konfigurationen zum Zusammenbau von IC-Gehäusen, die kosteneffizienter und zuverlässiger sind. In der folgenden Beschreibung werden verschiedene Aspekte der erläuternden Implementierungen unter Verwendung von Begriffen beschrieben, die von Fachleuten im Allgemeinen verwendet werden, um das Wesentlich in ihrer Arbeit anderen Fachleuten zu vermitteln. Es wird jedoch für einen Fachmann offensichtlich sein, dass Ausführungsformen der vorliegenden Offenbarung mit nur einigen der beschriebenen Aspekte umgesetzt werden können. Zum Zweck der Erklärung werden spezifische Zahlen, Materialien und Konfigurationen dargelegt, um ein gründliches Verständnis der veranschaulichenden Implementierungen zu vermitteln. Für einen Fachmann ist es jedoch offensichtlich, dass Ausführungsformen der vorliegenden Offenbarung ohne die spezifischen Einzelheiten realisiert werden können. In anderen Fällen sind allgemein bekannte Merkmale ausgelassen oder vereinfacht, um die veranschaulichenden Implementierungen nicht zu verschleiern.
  • In der folgenden ausführlichen Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, die einen Teil der Beschreibung bilden, wobei gleiche Bezugsnummern durchgehend gleiche Teile bezeichnen, und in denen zur Veranschaulichung Ausführungsformen, in denen der Gegenstand der vorliegenden Offenbarung realisiert werden kann, gezeigt werden. Es versteht sich, dass andere Ausführungsformen verwendet werden können und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Umfang der vorliegenden Offenbarung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb in keiner Weise einschränkend zu sehen, und der Umfang von Ausführungsformen wird durch die angefügten Ansprüche und deren Äquivalente definiert. Für die Zwecke der vorliegenden Offenbarung bedeutet der Ausdruck „A und/oder B” (A), (B) oder (A und B). Für die Zwecke der vorliegenden Offenbarung bedeutet der Ausdruck „A, B und/oder C” (A), (B), (C), (A und B), (A und C), (B und C) oder (A, B und C). Die Beschreibung kann auf einer Perspektive basierende Beschreibungen wie oben/unten, in/aus, oberhalb/unterhalb und dergleichen verwenden. Solche Beschreibungen werden lediglich verwendet, um die Erörterung zu erleichtern, und sind nicht dazu beabsichtigt, die Anwendung hier beschriebener Ausführungsformen auf irgendeine spezielle Ausrichtung einzuschränken.
  • Die Beschreibung kann die Ausdrücke „in einer Ausführungsform” oder „in Ausführungsformen” verwenden, die sich auf eine oder mehrere der gleichen oder unterschiedlicher Ausführungsformen beziehen können. Des Weiteren sind die Begriffe „umfassend”, „enthaltend” „aufweisend” und dergleichen, wie in Bezug auf Ausführungsformen der vorliegenden Offenbarung verwendet, synonym.
  • Der Begriff „gekoppelt mit” zusammen mit seinen Ableitungen kann hier verwendet sein. „Gekoppelt” kann eine oder mehrere der folgenden Bedeutungen haben. „Gekoppelt” kann bedeuten, dass zwei oder mehr Elemente in direktem physischen oder elektrischen Kontakt stehen. „Gekoppelt” kann jedoch auch bedeuten, dass zwei oder mehr Elemente sich indirekt kontaktieren, aber dennoch miteinander kooperieren oder interagieren, und kann bedeuten, dass ein oder mehrere andere Elemente zwischen den Elementen, von denen gesagt wird, dass sie miteinander gekoppelt sind, gekoppelt oder verbunden sind. Der Begriff „direkt gekoppelt” kann bedeuten, dass zwei oder mehr Elemente in direktem Kontakt stehen.
  • In verschiedenen Ausführungsformen kann der Ausdruck „ein erstes Merkmal gebildet, abgeschieden oder anderweitig angeordnet auf einem zweiten Merkmal” bedeuten, dass das erste Merkmal über dem zweiten Merkmal gebildet, abgeschieden oder angeordnet ist und mindestens ein Abschnitt des ersten Merkmals in direktem Kontakt (z. B. in direktem physischem und/oder elektrischem Kontakt) oder in indirektem Kontakt (z. B. mit einem oder mehreren anderen Merkmalen zwischen dem ersten Merkmal und dem zweiten Merkmal) mit mindestens einem Abschnitt des zweiten Merkmals stehen kann.
  • Wie hier verwendet kann der Begriff „Modul” auf eine anwendungsspezifische integrierte Schaltung (ASIC), eine elektronische Schaltung, ein System-On-Chip (SoC), einen Prozessor (gemeinsam benutzt, fest zugeordnet oder Gruppe) und/oder Speicher (gemeinsam benutzt, fest zugeordnet oder Gruppe), die ein oder mehrere Software- oder Firmwareprogramme ausführen, eine Kombinationslogikschaltung und/oder andere geeignete Komponenten, die die beschriebene Funktionalität bereitstellen, verweisen, Abschnitt davon sein oder umfassen.
  • 1 veranschaulicht schematisch eine seitliche Querschnittsansicht eines Beispiels einer IC-Anordnung, die ein IC-Gehäuse 102 umfasst, das elektrisch und physisch mit einer Leiterplatte 104 gekoppelt ist, gemäß einigen Ausführungsformen der vorliegenden Offenbarung. In Ausführungsformen kann das IC-Gehäuse 102 ein oder mehrere Nacktchips sein oder einen oder mehrere Nacktchips umfassen, die zumindest teilweise in einem Verkapselungsmaterial verkapselt sein können.
  • In Ausführungsformen kann das IC-Gehäuse 102 ein Fan-In-Gehäuse auf Waferebene oder ein Fan-Out-Gehäuse auf Waferebene sein. In Ausführungsformen, in denen das IC-Gehäuse 102 ein Fan-Out-Gehäuse auf Waferebene ist, können ein oder mehrere Nacktchips in einer Spritzmasse, die einen den einen oder die mehreren Nacktchips umgebenden Fan-Out-Bereich bildet, eingekapselt sein. Ein derartiges Fan-Out-Gehäuse auf Waferebene kann gefertigt werden, indem eine Fläche des einen oder der mehreren Nacktchips mit einem Träger gekoppelt wird. Die Spritzmasse kann über freiliegenden Flächen des einen oder der mehreren Nacktchips angeordnet sein, welche Flächen nicht mit dem Träger gekoppelt sind. Die Spritzmasse kann dann gehärtet werden, um die Spritzmasse zu verfestigen. Nachdem die Spritzmasse gehärtet ist, kann der Träger von dem einen oder den mehreren Nacktchips und einer durch die verfestigte Spritzmasse gebildeten Fan-Out-Fläche entkoppelt werden. Die Fan-Out-Fläche der verfestigten Spritzmasse kann an die Fläche des einen oder der mehreren Nacktchips, die mit dem Träger gekoppelt war, angrenzen und einen Umfang um sie bilden.
  • In anderen Ausführungsformen kann das IC-Gehäuse 102 ein eingebettetes Nacktchipgehäuse sein. In derartigen Ausführungsformen kann ein oder mehrere Nacktchips in Laminatschichten, die einen den einen oder die mehreren Nacktchips umgebenden Fan-Out-Bereich bilden, eingekapselt sein. Ein derartiges eingebettetes Nacktchipgehäuse kann gefertigt werden, indem eine Fläche des einen oder der mehreren Nacktchips mit einem Träger gekoppelt werden. Die Laminatschichten können über freiliegenden Flächen des einen oder der mehreren Nacktchips angeordnet sein, welche Flächen nicht mit dem Träger gekoppelt sind. Die Laminatschichten können dann gedrückt und gehärtet werden, um die Laminatschichten zu verfestigen. Nach dem Härten können die Laminatschichten den Nacktchip einbetten und können an die Fläche des einen oder der mehreren Nacktchips, die mit dem Träger gekoppelt war, angrenzen und einen Umfang um sie bilden.
  • In einigen Ausführungsformen kann das IC-Gehäuse 102 eine Umverteilungsschicht (Redistribution Layer, RDL), wie z. B. RDL 120 in der Nebenkarte 110, aufweisen. Die Umverteilungsschicht 120 kann derart ausgelegt sein, dass sie ein oder mehrere Metallpads 112 mit einer oder mehreren Beschaltungsstrukturen (z. B. Lotkugeln 106) koppelt. Die Beschaltungsstrukturen können derart ausgelegt sein, dass sie das IC-Gehäuse 102 elektrisch und physisch mit einem Gehäusesubstrat oder einer Leiterplatte (z. B. Leiterplatte 104) koppeln. Das IC-Gehäuse 102 kann an der Leiterplatte 104 gemäß einer Vielzahl von geeigneten Konfigurationen, darunter einer Flip-Konfiguration, angebracht sein. Obwohl hier als Lotkugeln 106 dargestellt, können Beschaltungsstrukturen Säulen oder andere geeignete Strukturen anstelle von oder zusätzlich zu Lotkugeln 106 umfassen, die das IC-Gehäuse 102 elektrisch mit der Leiterplatte 104 koppeln können. Das IC-Gehäuse 102 kann einen getrennten Chip oder Nacktchip repräsentieren, der aus einem Halbleitermaterial gefertigt ist, und kann in einigen Ausführungsformen einen Teil eines Prozessors, eines Speichers oder einer ASIC umfassen oder einen Teil von diesen bilden.
  • Ein Abschnitt des IC-Gehäuses 102 ist gemäß verschiedenen Ausführungsformen ausführlicher in der Nebenkarte 110 dargestellt. Die Nebenkarte 110 ist eine Vergrößerung des Abschnitts einer IC-Anordnung 100, der durch das auf der IC-Anordnung 100 gezeichnete Oval identifiziert ist. Wie der Nebenkarte 110 zu entnehmen ist, kann das IC-Gehäuse 102 in einigen Ausführungsformen eine dielektrische Schicht 116, eine Passivierungsschicht 114 und eine Lötstoppschicht 118 umfassen. Die Passivierungsschicht 114 kann zum Beispiel eine Schicht aus Siliziumnitrid (SiN) oder Siliziumoxid (SiO) sein. Das IC-Gehäuse 102 kann außerdem ein metallenes Pad 112 umfassen, auf dem eine RDL 120 angeordnet ist. In einigen Ausführungsformen kann das metallene Pad 112 Kupfer oder eine Kupferlegierung sein. In einigen Ausführungsformen kann eine UBM (Under Bump Metallization) anstelle der RDL 120 verwendet werden. Wie zu sehen ist, kann die RDL 120 in einer Durchkontaktierung, die in der dielektrischen Schicht 116 ausgebildet ist, angeordnet sein. Die Umverteilungsschicht 116 kann außerdem in einem Hohlraum, der in der Passivierungsschicht 114 ausgebildet ist, angeordnet sein. In Ausführungsformen kann der Hohlraum in der Passivierungsschicht 114 unter Verwendung der dielektrischen Schicht 116 als einer Maske ausgebildet werden. Daher kann der Hohlraum in der Passivierungsschicht 114 mit der Durchkontaktierung, die in der dielektrischen Schicht 116 ausgebildet ist, vollständig ausgerichtet werden, wie dargestellt. In einigen Ausführungsformen kann das IC-Gehäuse 102 mithilfe des nachstehend unter Bezugnahme auf 2 beschriebenen Verfahrens gefertigt werden und in den Querschnittsansichten eines derartigen in 3 gezeigten Fertigungsverfahrens dargestellt werden.
  • Die Leiterplatte 104 kann eine aus einem elektrisch isolierenden Material, wie Epoxidlaminat, gebildete Leiterplatte (PCB) sein. Beispielsweise kann die Leiterplatte 104 elektrisch isolierende Schichten umfassen, die aus Materialien gebildet sind, wie z. B. Polytetrafluorethylen, Phenolbaumwollpapier-Materialien, wie Flammschutzmittel 4 (FR-4), FR-1, Baumwollpapier und Epoxidmaterialien wie CEM-1 oder CEM-3 oder gewebte Glasmaterialien, die unter Verwendung eines Epoxidharz-Prepreg-Materials laminiert sind. Strukturen (nicht dargestellt), wie z. B. Durchkontaktierungen, können durch die elektrisch isolierenden Schichten gebildet werden, um die elektrischen Signale an das oder von dem IC-Gehäuse 102 durch die Leiterplatte 104 zu führen. Die Leiterplatte 104 kann in anderen Ausführungsformen aus anderen geeigneten Materialien gebildet sein. In einigen Ausführungsformen kann die Leiterplatte 104 eine Hauptplatine (z. B. die Hauptplatine 502 in 5) sein.
  • 2 ist ein erläuterndes Ablaufdiagramm eines Fertigungsprozesses 200 zum Herstellen eines IC-Gehäuses, wie z. B. des IC-Gehäuses 102 von 1. 3 stellt Querschnittsansichten von ausgewählten Vorgängen bereit, die Phasen des Fertigungsprozesses 200 des IC-Gehäuses gemäß einer erläuternden Ausführungsform veranschaulichen. Infolgedessen werden 2 und 3 in Verbindung miteinander beschrieben. Zur Unterstützung dieser Beschreibung beziehen sich die in 2 ausgeführten Vorgänge auf die Pfeile, die sich 3 von Operation zu Operation bewegen. Außerdem sind nicht alle Referenznummern in jedem Vorgang in 3 dargestellt, um die Darstellungen nicht übermäßig zu verkomplizieren.
  • Prozess 200 kann bei Vorgang 202 beginnen, in dem ein Wafer (z. B. Wafer 302 von 3) bereitgestellt werden kann. In Ausführungsformen kann der Wafer 302 eine Vielzahl von eingebetteten Metallleitern aufweisen (z. B. Metallleiter 304 von 3), die eine auf, und in direktem Kontakt mit, einer Fläche des Metallleiters 304 angeordnete harte Passivierungsschicht (z. B. Passivierungsschicht 306) aufweisen können. Der Metallleiter 304 kann Kupfer, eine Kupferlegierung oder ein anderes leitendes Metall oder eine Legierung davon sein. Die Passivierungsschicht 306 kann zum Beispiel eine Schicht aus Siliziumnitrid (SiN) oder Siliziumoxid (SiO) sein. In einigen Ausführungsformen kann der Metallleiter 304 in einem Halbleitermaterial 308 (z. B. Silizium) eingebettet sein. In derartigen Ausführungsformen kann die Passivierungsschicht 306 auf einer Fläche des Halbleitermaterials 308 sowie auf einer Fläche des Metallleiters 304 angeordnet sein. Die Passivierungsschicht 306 kann eine unstrukturierte Passivierungsschicht sein. Wie hier verwendet, kann sich eine unstrukturierte Passivierungsschicht auf eine Passivierungsschicht beziehen, die keine darin ausgebildete Hohlräume oder Öffnungen aufweist.
  • Bei Vorgang 204 kann eine dielektrische Schicht (z. B. dielektrische Schicht 310 von 3) auf einer Fläche der Passivierungsschicht 306 angeordnet werden. Die dielektrische Schicht 310 kann eine beliebige in der Technik bekannte Zusammensetzung aufweisen und kann über der Passivierungsschicht auf eine beliebige herkömmliche Weise aufgebracht werden. Zum Beispiel kann in einigen Ausführungsformen die dielektrische Schicht ein Polymer (z. B. epoxidbasiertes Harz, Polyimid, Polybenzoxazol (PBO) usw.) umfassen, das ein Siliziumdioxidfüllstoff aufweisen kann, um geeignete mechanische Eigenschaften bereitzustellen, die die Zuverlässigkeitsanforderungen des Gehäuses erfüllen. Die dielektrische Schicht 310 kann auf der Fläche der Passivierungsschicht 306 zum Beispiel durch Rotationsbeschichten und Härten der dielektrischen Schicht oder Laminieren der dielektrischen Schicht 310 über der Passivierungsschicht 306 angeordnet werden.
  • Bei Vorgang 206 können Durchkontaktierungen (z. B. Durchkontaktierung 312 von 3) in der dielektrischen Schicht ausgebildet werden. Die Durchkontaktierung 312 kann derart ausgebildet werden, dass ein Abschnitt der Passivierungsschicht 306, der über dem Metallleiter 304 angeordnet ist, durch die Durchkontaktierung 312 freigelegt werden kann. Die Durchkontaktierungen können auf eine beliebige herkömmliche Art und Weise ausgebildet werden, wie zum Beispiel mithilfe eines Photolithographie- oder Laserbohrprozesses.
  • Bei Vorgang 208 kann ein Hohlraum in der Passivierungsschicht 306 ausgebildet werden, der mindestens einen Abschnitt des Metallleiters 304 enthüllt. In einigen Ausführungsformen kann dieser Hohlraum in der Passivierungsschicht 306 mithilfe eines Plasmaätzprozesses ausgebildet werden. In diesem Vorgang kann die dielektrische Schicht 310 als eine Maske zum Ausbilden des Hohlraums in der Passivierungsschicht 306, der durch die in der dielektrischen Schicht ausgebildete Durchkontaktierung 312 definiert ist, verwendet werden. Folglich kann ein Rand der Passivierungsschicht 306 mit einem Rad der Durchkontaktierung ausgerichtet sein oder durch ihn definiert sein, wie mit 314 von 3 dargestellt. In derartigen Ausführungsformen können die Durchkontaktierung und der Hohlraum in der Passivierungsschicht nahtlos und einheitlich ausgerichtet sein.
  • Bei Vorgang 210 kann jegliche Oxidation, die auf einer Fläche des Metallleiters 304 ausgebildet ist, wie zum Beispiel Kupferoxid, von der Fläche des Metallleiters 304, die durch den in der Passivierungsschicht 306 ausgebildeten Hohlraum freigelegt ist, entfernt werden. Dies kann zum Beispiel mithilfe eines Nassätzprozesses erzielt werden. In einigen Ausführungsformen kann ein derartiger Nassätzprozess die Anwendung von Phosphorsäure, H3PO4, und Wasserstoffperoxid H2O2, umfassen, um die Oxidation zu entfernen. In einigen Ausführungsformen kann ein derartiger Nassätzprozess zu einem Unterätzbereich führen, der sich unterhalb eines Abschnitts der Passivierungsschicht 306 erstrecken kann, wie in dem durch den Kreis 316 hervorgehobenen Bereich dargestellt. In einigen Ausführungsformen kann ein Nassätzprozess unnötig sein, da keine ausreichende Menge an Oxid auf der Fläche des Metallleiters 304 vorhanden ist, um einen derartigen Prozess zu erfordern. In derartigen Ausführungsformen kann Vorgang 210 weggelassen werden.
  • Bei Vorgang 212 kann ein Barrierematerial auf einer Fläche der dielektrischen Schicht 310 und der freiliegenden Fläche des Metallleiters 304 angeordnet werden, um eine Barriereschicht (z. B. Barriereschicht 318 von 3) zu bilden. Eine derartige Barriereschicht 318 kann Barrierematerialien, wie z. B. Chrom, Titan, Titan-Wolfram, oder ein anderes geeignetes Material umfassen. Wie dem Kreis 316 zu entnehmen ist, kann die Barriereschicht 318 offen, oder nicht durchgehend, sein, wo ein Unterätzen an der Seitenwand des Metallleiters 304 aufgetreten ist. In Ausführungsformen, in denen ein Nassätzprozess möglicherweise nicht erforderlich war, um ein Oxid von einer Fläche des Metallleiters 304 zu entfernen, tritt kein derartiges Unterätzen auf und die Barriereschicht 318 kann geschlossen, oder durchgehend. Die Barriereschicht 318 kann funktionieren, um eine Diffusion eines Materials in ein umgebendes Material zu verhindern. Zum Beispiel kann die Barriereschicht 318 verwendet werden, um zu verhindern, dass Kupfer in die dielektrische Schicht 310 diffundiert. Die Barriereschicht 318 kann zum Beispiel mithilfe eines Sputterprozesses ausgebildet werden.
  • Bei Vorgang 214 kann ein Saatmaterial auf einer Fläche der Barriereschicht 318 angeordnet werden, um eine Saatschicht (z. B. Saatschicht 320 von 3) zu bilden. Ein derartiges Saatmaterial kann Kupfer, Gold, Palladium oder ein anderes geeignetes Material umfassen. Wie in Kreis 316 zu sehen ist, kann die Saatschicht 320 offen, oder nicht durchgehend, sein, genauso wie es die Barriereschicht 318 ist. Wie bei der Barriereschicht 318 kann in Ausführungsformen, in denen ein Nassätzprozess möglicherweise nicht erforderlich war, um ein Oxid von einer Fläche des Metallleiters 304 zu entfernen, kein Unterätzen auftreten und die Saatschicht 320 kann geschlossen, oder durchgehend, sein. Die Barriereschicht 318 kann außerdem als ein Haftvermittler für eine später aufgebrachte Metallisierung über dem Metallleiter 304 und dem dielektrischen Material 310 dienen. Die Saatschicht 320 kann gewählt werden, um Haftung eines Materials zu fördern, und kann auf der Grundlage des Materials gewählt werden, das über einer Fläche der Saatschicht 320 aufgebracht werden kann. Die Saatschicht 320 kann zum Beispiel mithilfe eines Sputterprozesses ausgebildet werden.
  • Bei Vorgang 216 kann ein Fotolackmaterial auf einer Fläche der Saatschicht 320 angeordnet und strukturiert werden, um eine Fotolackschicht (z. B. Fotolackschicht 322) zu bilden. Die Fotolackschicht 322 kann wirken, um zu verhindern, dass ein Metall, zum Beispiel von einem Metallisierungsprozess, an Abschnitten der Saatschicht haftet. Bei Vorgang 218 kann eine Umverteilungsschicht (RDL), wie z. B. RDL 120 von 1, oder eine UBM-Schicht (Under Bump Metallization) 324 auf einer Fläche der Saatschicht 320 angeordnet werden. Die RDL- oder die UBM-Schicht 324 kann in einigen Ausführungsformen eine stabile Fläche bereitstellen, auf der Lot zum Koppeln des IC-Gehäuses mit einem Substrat oder einer Leiterplatte aufgebracht wird. In anderen Ausführungsformen können zusätzliche dielektrische und metallene Schichten auf der RDL- oder der UBM-Schicht angeordnet werden, um einen weiteren Signalausbruch bereitzustellen. In Ausführungsformen, die der Übersichtlichkeit halber nicht dargestellt sind, können zusätzliche Verfahren nach der Metallisierung der RDL- oder UBM-Schicht 324 ausgeführt werden. Zum Beispiel können in Ausführungsformen Abschnitte der Fotolackschicht 322, die nach der Metallisierung einer RDL freiliegend sind, entfernt werden. Nach dem Entfernen der Abschnitte der Fotolackschicht 322 kann das Saatmaterial unter Verwendung der RDL als einer Maske geätzt werden, worauf ein Ätzen des Barrierematerials ebenfalls unter Verwendung der RDL als einer Maske folgt. Nachdem diese Verfahren beendet sind, können zusätzliche dielektrische Schichten und metallene Schichten über jeglichen freiliegenden Flächen für einen weiteren Signalausbruch angeordnet werden, oder eine Lötstoppschicht (z. B. Lötstoppschicht 124 von 1) kann darauf angeordnet werden.
  • 4 ist ein erläuterndes Ablaufdiagramm eines Zusammenbauprozesses 400, der ein IC-Gehäuse gemäß Ausführungsformen der vorliegenden Offenbarung verwendet. Ein derartiges IC-Gehäuse kann mithilfe der vorstehend beschriebenen erläuternden Verfahren, die vorstehend unter Bezugnahme auf 2 beschrieben wurden, gefertigt werden und kann in 3 dargestellt sein.
  • Der Zusammenbauprozess 400 kann bei Vorgang 402 beginnen, wo ein Gehäusesubstrat mit einer an vorgegebenen Substratverbindungspunkten freiliegenden Endoberfläche empfangen werden kann. Daher kann in den erläuternden Ausführungsformen kein Lötstopplack auf der Fläche des Gehäusesubstrates vorhanden sein und kein Lötzinn kann auf die Endoberfläche vor der Kopplung eines IC-Gehäuses mit dem Gehäusesubstrat angeordnet werden.
  • Bei Vorgang 404 kann ein IC-Gehäuse mit Lothügeln, die an Gehäuseverbindungspunkten angeordnet sind, empfangen werden. In Ausführungsformen kann das IC-Gehäuse durch das vorstehend in 3 dargestellte IC-Gehäuse repräsentiert sein. Bei Vorgang 406 können die Verbindungspunkte des IC-Gehäuses mit den Verbindungspunkten des Substrates ausgerichtet werden. Das IC-Gehäuselötzinn kann dann bei Vorgang 408 zusammengeschmolzen werden, um das IC-Gehäuse an den Substratverbindungspunkten zu befestigen, wodurch das Häusen abgeschlossen werden kann 410.
  • Ausführungsformen der vorliegenden Offenbarung können unter Verwendung von geeigneter Hardware und/oder Software in ein System implementiert werden, um beliebig konfiguriert zu werden. 5 veranschaulicht schematisch eine Rechenvorrichtung, die ein hierin beschriebenes IC-Gehäuse umfasst, wie z. B. jenes, das in 1 bis 3 dargestellt ist. Die Rechenvorrichtung 500 kann eine Leiterplatte, wie z. B. die Hauptplatine 502, aufnehmen. Die Hauptplatine 502 kann eine Anzahl von Komponenten umfassen, einschließlich, aber nicht beschränkt auf, einen Prozessor 504 und mindestens einen Kommunikationschip 506. Der Prozessor 504 kann physisch und elektrisch mit der Hauptplatine 502 gekoppelt sein. In einigen Implementierungen kann der mindestens eine Kommunikationschip 506 auch physisch und elektrisch mit der Hauptplatine 502 gekoppelt sein. In weiteren Implementierungen kann der Kommunikationschip 506 Teil des Prozessors 504 sein.
  • Abhängig von ihren Anwendungen kann die Rechenvorrichtung 500 andere Komponenten umfassen, die physisch und elektrisch mit der Hauptplatine 502 gekoppelt sein können oder nicht. Diese anderen Komponenten können einen flüchtigen Speicher (z. B. DRAM), einen nichtflüchtigen Speicher (z. B. ROM), einen Flash-Speicher, einen Grafikprozessor, einen Digitalsignal-Prozessor, einen Krypto-Prozessor, einen Chipsatz, eine Antenne, eine Anzeige, eine Berührungsbildschirmanzeige, eine Berührungsbildschirmsteuerung, einen Akku, einen Audiocodec, einen Videocodec, einen Leistungsverstärker, ein GPS-Gerät (globales Positionsbestimmungssystem), einen Kompass, einen Geigerzähler, einen Beschleunigungsmesser, ein Gyroskop, einen Lautsprecher, eine Kamera und ein Massenspeichergerät (wie einen Festplattenlaufwerk, eine Compact-Disc (CD), eine Digital Versatile Disc (DVD) usw.) umfassen, sind aber nicht auf diese beschränkt.
  • Der Kommunikationschip 506 kann eine drahtlose Kommunikation zur Übertragung von Daten an und von der Rechenvorrichtung 500 ermöglichen. Der Begriff „drahtlos” und davon abgeleitete Begriffe können verwendet sein, um Schaltungen, Bauelemente, Systeme, Verfahren, Techniken, Kommunikationskanäle usw. zu beschreiben, die Daten unter Verwendung von modulierter elektromagnetischer Strahlung durch ein nicht festes Medium kommunizieren können. Der Begriff deutet nicht an, dass die assoziierten Geräte nicht irgendwelche Drähte enthalten, obwohl sie in einigen Ausführungsformen keine enthalten könnten. Der Kommunikationschip 506 kann einen beliebigen von einer Anzahl an drahtlosen Standards oder Protokollen implementieren, darunter – jedoch nicht beschränkt auf – die Standards des Institute for Electrical and Electronic Engineers (IEEE), einschließlich von Wi-Fi (IEEE 802.11-Familie), IEEE 802.16-Standards (z. B. IEEE 802.16-2005 Änderung), Long-Term Evolution-(LTE)-Projekt zusammen mit jeglichen Änderungen, Updates und/oder Revisionen (z. B. LTE-Advanced-Projekt, Ultra-Mobiles-Breitband-(UMB)-Projekt (das auch als „3GPP2” bezeichnet wird) usw.). IEEE 802.16-kompatible BWA-Netzwerke werden im Allgemeinen als WiMAX-Netzwerke bezeichnet, ein Akronym, das für Worldwide Interoperability for Microwave Access steht, was ein Gütezeichen für Produkte ist, welche die Konformitäts- und Interoperabilitätsprüfungen für die IEEE 802.16-Standards bestehen. Der Kommunikationschip 506 kann gemäß einem globalen System für mobile Kommunikation (GSM), General Packet Radio Service (GPRS), Universal Mobile Telecommunications System (UMTS), High Speed Packet Access (HSPA), Evolved HSPA (E-HSPA) oder LTE-Netzwerk arbeiten. Der Kommunikationschip 506 kann gemäß Enhanced Data for GSM Evolution (EDGE), GSM EDGE Radio Access Network (GERAN), Universal Terrestrial Radio Access Network (UTRAN) oder Evolved UTRAN (E-UTRAN) arbeiten. Der Kommunikationschip 506 kann gemäß Code Division Multiple Access (CDMA), Time Division Multiple Access (TDMA), Digital Enhanced Cordless Telecommunications (DECT), Evolution-Data Optimized (EV-DO), Ableitungen davon sowie beliebigen anderen drahtlosen Protokollen, die als 3G, 4G, 5G bezeichnet werden, und darüber hinaus, arbeiten. Der Kommunikationschip 506 kann gemäß anderen drahtlosen Protokollen in anderen Ausführungsformen arbeiten.
  • Die Rechenvorrichtung 500 kann eine Vielzahl von Kommunikationschips 506 umfassen. Zum Beispiel kann ein erster Kommunikationschip 506 drahtloser Kommunikation mit kürzerer Reichweite, wie WiFi und Bluetooth, zugeordnet sein, und ein zweiter Kommunikationschip 506 kann drahtloser Kommunikation mit größerer Reichweite, wie GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO, und anderen zugeordnet sein. Der Prozessor 504 der Rechenvorrichtung 500 kann ein IC-Gehäuse (z. B. IC-Gehäuse 102 von 1), das in einer IC-Anordnung aufgenommen ist, sein. Zum Beispiel kann die Leiterplatte 130 von 1 eine Hauptplatine 502 und der Prozessor 504 ein IC-Gehäuse 102 sein, wie hierin beschrieben. Der Prozessor 504 und die Hauptplatine 502 können unter Verwendung von Verbindungsstrukturen auf Gehäuseebene miteinander gekoppelt sein. Der Begriff „Prozessor” kann auf jedes Gerät oder jeden Abschnitt eines Gerätes verweisen, das elektronische Daten von Registern und/oder Speichern verarbeitet, um diese elektronischen Daten in andere elektronische Daten zu verwandeln, die in Registern und/oder Speichern gespeichert werden können.
  • Der Kommunikationschip 506 kann ein IC-Gehäuse (z. B. IC-Gehäuse 102) sein, das in einer IC-Gehäuseanordnung aufgenommen ist. In weiteren Implementierungen kann eine andere Komponente (z. B. ein Speicherbaustein oder ein anderer IC-Baustein), die in der Rechenvorrichtung 500 untergebracht ist, ein IC-Gehäuse (z. B. IC-Gehäuse 102) sein, das in einer IC-Gehäuseanordnung eingebaut ist.
  • In verschiedenen Implementierungen kann die Rechenvorrichtung 500 ein Laptop, ein Netbook, ein Notebook, ein Ultrabook, ein Smartphone, ein Tablet, ein Personal Digital Assistant (PDA), ein Ultra-Mobile PC, ein Mobiltelefon, ein Schreibtischcomputer, ein Server, ein Drucker, ein Scanner, ein Bildschirm, eine Set-Top-Box, eine Entertainment-Steuereinheit, eine Digitalkamera, ein tragbarer Musikspieler oder ein digitaler Videorekorder sein. Bei weiteren Implementierungen kann die Rechenvorrichtung 500 jedes andere elektronische Gerät sein, das Daten verarbeitet.
  • BEISPIELE
  • Entsprechend verschiedenen Ausführungsformen beschreibt die vorliegende Offenbarung einige Beispiele. Beispiel 1 ist ein Verfahren zum Zusammenbau eines IC-Gehäuses, umfassend: Bereitstellen eines Wafers, der eine unstrukturierte Passivierungsschicht aufweist, um eine Verätzung von in dem Wafer eingebetteten Metallleitern zu verhindern; Laminieren eines dielektrischen Materials auf der Passivierungsschicht, um eine dielektrische Schicht auszubilden; selektives Entfernen des dielektrischen Materials, um Hohlräume in der dielektrischen Schicht zu bilden, die Abschnitte der Passivierungsschicht, die über den Metallleitern angeordnet sind, zu enthüllen; und Entfernen der Abschnitte der Passivierungsschicht, um die Metallleiter zu enthüllen.
  • Beispiel 2 kann den Gegenstand von Beispiel 1 umfassen, wobei der Metallleiter Kupfer umfasst, und umfasst ferner ein Anwenden eines Nassätzprozesses auf den Metallleiter, um Kupferoxid, das darauf gebildet ist, zu entfernen.
  • Beispiel 3 kann den Gegenstand von Beispiel 2 umfassen, wobei der Nassätzprozess ein Anwenden von Phosphorsäure und Wasserstoffperoxid umfasst.
  • Beispiel 4 kann den Gegenstand von einem der Beispiele 1 bis 3 umfassen, wobei das Laminieren eines dielektrischen Materials ferner umfasst: Rotationsbeschichten des dielektrischen Materials auf der Passivierungsschicht, und Härten des dielektrischen Materials, um das dielektrische Material zu verfestigen.
  • Beispiel 5 kann den Gegenstand von einem der Beispiele 1 bis 3 umfassen, wobei das selektive Entfernen des dielektrischen Materials entweder einen Photolithographieprozess oder einen Laserbohrprozess umfasst.
  • Beispiel 6 kann den Gegenstand von einem der Beispiele 1 bis 3 umfassen, wobei das Entfernen der Abschnitte der Passivierungsschicht ferner umfasst: Anwenden einer Plasmabehandlung auf die Abschnitte der Passivierungsschicht, um Öffnungen in der Passivierungsschicht zu erzeugen, die die Metallleiter enthüllen, wobei die Öffnungen in der Passivierungsschicht durch die Hohlräume in der dielektrischen Schicht definiert sind.
  • Beispiel 7 kann den Gegenstand von einem der Beispiele 1 bis 3 umfassen, ferner aufweisend: Abscheiden eines Barrierematerials auf der dielektrischen Schicht und den Metallleitern, um eine Barriereschicht zu erzeugen, und Abscheiden eines Saatmaterials auf der Barriereschicht, um eine Saatschicht zu erzeugen.
  • Beispiel 8 kann den Gegenstand von Beispiel 7 umfassen, ferner aufweisend: Abscheiden eines Fotolackmaterials auf der Saatschicht, um eine Fotolackschicht zu bilden, und selektives Entfernen von Abschnitten des Fotolackmaterials, um Hohlräume in dem Fotolackmaterial zu bilden, die die Saatschicht enthüllen.
  • Beispiel 9 kann den Gegenstand von einem der Beispiele 1 bis 3 umfassen, ferner aufweisend: Abscheiden einer Umverteilungsschicht (RDL) oder einer UBM-Schicht (Under Bump Metallization) in den Hohlräumen des Fotolackmaterials.
  • Beispiel 10 kann den Gegenstand von Beispiel 9 umfassen, ferner aufweisend: Abscheiden von Lötzinn auf der RDL- oder UBM-Schicht, um eine Lotkugel zu bilden.
  • Beispiel 11 ist ein IC-Gehäuse (Integrated Circuit), umfassend: einen Wafer, der eine Vielzahl von darin eingebetteten Metallpads aufweist, wobei eine Passivierungsschicht auf den und in direktem Kontakt mit den Metallpads ausgebildet ist; eine dielektrische Schicht, die auf einer Fläche der Passivierungsschicht angeordnet ist, wobei die dielektrische Schicht eine Vielzahl von darin ausgebildeten Durchkontaktierungen aufweist, um eine Fläche der Metallpads durch eine entsprechende Vielzahl von in der Passivierungsschicht ausgebildeten Hohlräumen zu enthüllen, wobei Ränder der Vielzahl von in der dielektrischen Schicht ausgebildeten Durchkontaktierungen jeweils Ränder der entsprechenden Vielzahl von in der Passivierungsschicht ausgebildeten Hohlräumen definieren.
  • Beispiel 12 kann den Gegenstand von Beispiel 11 umfassen, wobei die Metallpads Kupfer umfassen.
  • Beispiel 13 kann den Gegenstand von Beispiel 12 umfassen, wobei die Metallpads eine Unterätzseitenwand aufweisen, die radial unter der Passivierungsschicht verläuft, wodurch ein Hohlraum zwischen der Passivierungsschicht und einer Fläche des Metallpads ausgebildet wird.
  • Beispiel 14 kann den Gegenstand von einem der Beispiele 11 bis 13 umfassen, ferner aufweisend: ein Barrierematerial, das auf einer Fläche der dielektrischen Schicht angeordnet ist, wodurch eine Barriereschicht auf der Fläche der dielektrischen Schicht gebildet wird.
  • Beispiel 15 kann den Gegenstand von Beispiel 14 umfassen, wobei die Barriereschicht eines oder mehrere von Chrom oder Titan umfasst.
  • Beispiel 16 kann den Gegenstand von Beispiel 14 umfassen, ferner aufweisend: ein Saatmaterial, das auf einer Fläche der Barriereschicht angeordnet ist, wodurch eine Saatschicht auf der Fläche der dielektrischen Schicht gebildet wird.
  • Beispiel 17 kann den Gegenstand von Beispiel 16 umfassen, wobei die Saatschicht eines oder mehrere von Kupfer, Gold oder Palladium umfasst.
  • Beispiel 18 kann den Gegenstand von Beispiel 17 umfassen, wobei das IC-Gehäuse ein Fan-In-Gehäuse auf Waferebene oder ein Fan-Out-Gehäuse auf Waferebene ist.
  • Beispiel 19 ist eine Gehäuseanordnung, umfassend: ein IC-Gehäuse (Integrated-Circuit-Gehäuse), umfassend: einen Wafer, der eine Vielzahl von darin eingebetteten Metallpads umfasst, wobei eine Passivierungsschicht auf den und in direktem Kontakt mit den Metallpads ausgebildet ist; eine dielektrische Schicht, die auf einer Fläche der Passivierungsschicht angeordnet ist, wobei die dielektrische Schicht eine Vielzahl von darin ausgebildeten Durchkontaktierungen aufweist, um eine Fläche der Metallpads durch eine entsprechende Vielzahl von in der Passivierungsschicht ausgebildeten Holräumen zu enthüllen, wobei Ränder der Vielzahl von in der dielektrischen Schicht ausgebildeten Durchkontaktierungen jeweils Ränder der entsprechenden Vielzahl von in der Passivierungsschicht ausgebildeten Hohlräumen definieren; und eine Vielzahl von Eingabe/Ausgabe-Verbindungsstrukturen (I/O-Verbindungsstrukturen), die mit den Metallpads elektrisch gekoppelt sind; und ein Gehäusesubstrat, das eine erste Seite, die ein oder mehrere darauf angeordnete Lötaugen aufweist, und eine zweite Seite umfasst, die gegenüber der ersten Seite angeordnet ist, wobei die zweite Seite ein oder mehrere darauf angeordnete elektrische Leitweglenkungsmerkmale aufweist, wobei die elektrischen Leitweglenkungsmerkmale mit den Metallpads elektrisch gekoppelt sind.
  • Beispiel 20 kann den Gegenstand von Beispiel 19 umfassen, wobei das IC-Gehäuse ein Prozessor ist.
  • Beispiel 21 kann den Gegenstand von Beispiel 20 umfassen und ferner umfassen eines oder mehrere von: einer Antenne, einer Anzeige, einem Berührungsbildschirm, einer Berührungsbildschirmsteuerung, einem Akku, einem Audiocodec, einem Videocodec, einem Leistungsverstärker, einem GPS-Gerät (globales Positionsbestimmungssystem), einem Kompass, einem Geigerzähler, einem Beschleunigungsmesser, einem Gyroskop, einem Lautsprecher oder einer Kamera, das/der/die mit dem Gehäusesubstrat verbunden ist, wobei die Gehäuseanordnung ein Teil eines Laptops, eines Netbooks, eines Notebooks, eines Ultrabooks, eines Smartphones, eines Tablets, eines persönlichen digitalen Assistenten (PDA), eines ultramobilen PCs, eines Mobiltelefons, eines Tischrechners, eines Servers, eines Druckers, eines Scanners, eines Monitors, einer Set-Top-Box, eines Unterhaltungssteuergerätes, einer Digitalkamera, eines tragbaren Musikspielers oder eines digitalen Videorecorders ist.
  • Verschiedene Ausführungsformen können eine beliebige geeignete Kombination der vorstehend beschriebenen Ausführungsformen umfassen, einschließlich alternativen (oder) Ausführungsformen von Ausführungsformen, die vorstehend in der konjunktiven Form (und) beschrieben sind (z. B. kann das „und” „und/oder” sein). Außerdem können einige Ausführungsformen einen oder mehrere Herstellungsgegenstände (z. B. nichtflüchtige computerlesbare Medien) umfassen, auf denen Befehle gespeichert sind, die, wenn sie ausgeführt werden, in Verfahren von beliebigen der vorstehend beschriebenen Ausführungsformen resultieren. Des Weiteren können einige Ausführungsformen Vorrichtungen oder Systeme umfassen, die beliebige geeignete Einrichtungen aufweisen, um die verschiedenen Arbeitsvorgänge der vorstehend beschriebenen Ausführungsformen durchzuführen.
  • Die vorstehende Beschreibung von dargestellten Implementierungen, einschließlich dessen, was in der Zusammenfassung beschrieben ist, soll nicht erschöpfend sein oder die Ausführungsformen der vorliegenden Offenbarung auf die exakten Formen beschränken, die offenbart sind. Obwohl konkrete Implementierungen und Beispiele zur Veranschaulichung hierin beschrieben sind, sind verschiedene äquivalente Modifikationen innerhalb des Umfangs der vorliegenden Offenbarung möglich, wie ein Fachmann erkennen wird. Diese Modifikationen können an Ausführungsformen der vorliegenden Offenbarung angesichts der vorstehenden ausführlichen Beschreibung vorgenommen werden. Die in den folgenden Ansprüchen verwendeten Begriffe sollten nicht dahingehend ausgelegt werden, dass sie verschiedene Ausführungsformen der vorliegenden Offenbarung auf die in der Beschreibung und den Ansprüchen offenbarten spezifischen Implementierungen begrenzen. Vielmehr soll der Umfang vollständig durch die folgenden Ansprüche bestimmt werden, die gemäß bekannten Lehrsätzen der Anspruchsinterpretation ausgelegt werden sollen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Nicht-Patentliteratur
    • IEEE 802.16-2005 [0036]

Claims (21)

  1. Verfahren zum Zusammenbau eines IC-Gehäuses, umfassend: Bereitstellen eines Wafers, der eine unstrukturierte Passivierungsschicht aufweist, um eine Verätzung von Metallleitern, die in dem Wafer eingebettet sind, zu verhindern, Laminieren eines dielektrischen Materials auf der Passivierungsschicht, um eine dielektrische Schicht zu bilden, selektives Entfernen des dielektrischen Materials, um Hohlräume in der dielektrischen Schicht zu bilden, die Abschnitte der Passivierungsschicht, die über den Metallleitern angeordnet sind, zu enthüllen, und Entfernen der Abschnitte der Passivierungsschicht, um die Metallleiter zu enthüllen.
  2. Verfahren nach Anspruch 1, wobei der Metallleiter Kupfer umfasst, und ferner ein Anwenden eines Nassätzprozesses auf den Metallleiter umfassend, um Kupferoxid, das darauf gebildet ist, zu entfernen.
  3. Verfahren nach Anspruch 2, wobei der Nassätzprozess ein Anwenden von Phosphorsäure und Wasserstoffperoxid umfasst.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei das Laminieren eines dielektrischen Materials ferner umfasst: Rotationsbeschichten des dielektrischen Materials auf der Passivierungsschicht, und Härten des dielektrischen Materials, um das dielektrische Material zu verfestigen.
  5. Verfahren nach einem der Ansprüche 1 bis 3, wobei das selektive Entfernen des dielektrischen Materials entweder einen Photolithographieprozess oder einen Laserbohrprozess umfasst.
  6. Verfahren nach einem der Ansprüche 1 bis 3, wobei das Entfernen der Abschnitte der Passivierungsschicht ferner umfasst: Anwenden einer Plasmabehandlung auf die Abschnitte der Passivierungsschicht, um Öffnungen in der Passivierungsschicht zu erzeugen, die die Metallleiter enthüllen, wobei die Öffnungen in der Passivierungsschicht durch die Hohlräume in der dielektrischen Schicht definiert sind.
  7. Verfahren nach einem der Ansprüche 1 bis 3, ferner umfassend: Abscheiden eines Barrierematerials auf der dielektrischen Schicht und den Metallleitern, um eine Barriereschicht zu erzeugen, und Abscheiden eines Saatmaterials auf der Barriereschicht, um eine Saatschicht zu erzeugen.
  8. Verfahren nach Anspruch 7, ferner umfassend: Abscheiden eines Fotolackmaterials auf der Saatschicht, um eine Fotolackschicht zu erzeugen, und selektives Entfernen von Abschnitten des Fotolackmaterials, um Hohlräume in dem Fotolackmaterial zu bilden, die die Saatschicht enthüllen.
  9. Verfahren nach einem der Ansprüche 1 bis 3, ferner umfassend: Abscheiden einer Umverteilungsschicht (RDL) oder einer UBM-Schicht (Under-Bump-Metallization-Schicht) in den Hohlräumen des Fotolackmaterials.
  10. Verfahren nach Anspruch 9, ferner umfassend: Abscheiden von Lot auf der RDL- oder UBM-Schicht, um eine Lotkugel zu bilden.
  11. IC-Gehäuse, umfassend: einen Wafer, der eine Vielzahl von darin eingebetteten Metallpads umfasst, wobei eine Passivierungsschicht auf den und in direktem Kontakt mit den Metallpads ausgebildet ist, eine dielektrische Schicht, die auf einer Fläche der Passivierungsschicht angeordnet ist, wobei die dielektrische Schicht eine Vielzahl von darin ausgebildeten Durchkontaktierungen aufweist, um eine Fläche der Metallpads durch eine entsprechende Vielzahl von in der Passivierungsschicht ausgebildeten Hohlräumen zu enthüllen, wobei Ränder der Vielzahl von in der dielektrischen Schicht ausgebildeten Durchkontaktierungen jeweils Ränder der entsprechenden Vielzahl von in der Passivierungsschicht ausgebildeten Hohlräumen definieren.
  12. IC-Gehäuse nach Anspruch 11, wobei die Metallpads Kupfer umfassen.
  13. IC-Gehäuse nach Anspruch 12, wobei die Metallpads eine Unterätzseitenwand aufweisen, die radial unter der Passivierungsschicht verläuft, wodurch ein Hohlraum zwischen der Passivierungsschicht und einer Fläche des Metallpads ausgebildet wird.
  14. IC-Gehäuse nach einem der Ansprüche 11 bis 13, ferner umfassend: ein Barrierematerial, das auf einer Fläche der dielektrischen Schicht angeordnet ist, wodurch eine Barriereschicht auf der Fläche der dielektrischen Schicht gebildet wird.
  15. IC-Gehäuse nach Anspruch 14, wobei die Barriereschicht eines oder mehrere von Chrom oder Titan umfasst.
  16. IC-Gehäuse nach Anspruch 14, das ferner ein Saatmaterial umfasst, das auf einer Fläche der Barriereschicht angeordnet ist, wodurch eine Saatschicht auf der Fläche der dielektrischen Schicht gebildet wird.
  17. IC-Gehäuse nach Anspruch 16, wobei die Saatschicht eines oder mehrere von Kupfer, Gold oder Palladium umfasst.
  18. IC-Gehäuse nach Anspruch 17, wobei das IC-Gehäuse ein Fan-In-Gehäuse auf Waferebene oder ein Fan-Out-Gehäuse auf Waferebene ist.
  19. Gehäuseanordnung, umfassend: ein IC-Gehäuse, umfassend: einen Wafer, der eine Vielzahl von darin eingebetteten Metallpads umfasst, wobei eine Passivierungsschicht auf den und in direktem Kontakt mit den Metallpads ausgebildet ist, eine dielektrische Schicht, die auf einer Fläche der Passivierungsschicht angeordnet ist, wobei die dielektrische Schicht eine Vielzahl von darin ausgebildeten Durchkontaktierungen aufweist, um eine Fläche der Metallpads durch eine entsprechende Vielzahl von in der Passivierungsschicht ausgebildeten Hohlräumen zu enthüllen, wobei Ränder der Vielzahl von Durchkontaktierungen, die in der dielektrischen Schicht ausgebildet sind, jeweils Ränder der entsprechenden Vielzahl von in der Passivierungsschicht ausgebildeten Hohlräumen definieren, und eine Vielzahl von Eingabe/Ausgabe-Verbindungsstrukturen (I/O-Verbindungsstrukturen), die elektrisch mit den Metallpads gekoppelt sind, und ein Gehäusesubstrat, das eine erste Seite, die ein oder mehrere darauf angeordnete Lötaugen aufweist, und eine zweite Seite umfasst, die der ersten Seite gegenüber angeordnet ist, wobei die zweite Seite ein oder mehrere darauf angeordnete elektrische Leitweglenkungsmerkmale aufweist, wobei die elektrischen Leitweglenkungsmerkmale mit den Metallpads elektrisch gekoppelt sind.
  20. Gehäuseanordnung nach Anspruch 19, wobei das IC-Gehäuse ein Prozessor ist.
  21. Gehäuseanordnung nach Anspruch 20, ferner umfassend eines oder mehrere von einer Antenne, einer Anzeige, einem Berührungsbildschirm, einer Berührungsbildschirmsteuerung, einem Akku, einem Audiocodec, einem Videocodec, einem Leistungsverstärker, einem GPS-Gerät (globales Positionsbestimmungssystem), einem Kompass, einem Geigerzähler, einem Beschleunigungsmesser, einem Gyroskop, einem Lautsprecher oder einer Kamera, die mit dem Gehäusesubstrat verbunden sind, wobei die Gehäuseanordnung ein Teil eines Laptops, eines Netbooks, eines Notebooks, eines Ultrabooks, eines Smartphones, eines Tablets, eines persönlichen digitalen Assistenten (PDA), eines ultramobilen PCs, eines Mobiltelefons, eines Tischrechners, eines Servers, eines Druckers, eines Scanners, eines Monitors, einer Set-Top-Box, einer Unterhaltungssteuereinheit, einer Digitalkamera, eines tragbaren Musikspielers oder eines digitalen Videorecorders ist.
DE102015101952.3A 2014-03-11 2015-02-11 IC-Gehäuse Pending DE102015101952A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/205,093 2014-03-11
US14/205,093 US9472515B2 (en) 2014-03-11 2014-03-11 Integrated circuit package

Publications (1)

Publication Number Publication Date
DE102015101952A1 true DE102015101952A1 (de) 2015-09-17

Family

ID=54010293

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015101952.3A Pending DE102015101952A1 (de) 2014-03-11 2015-02-11 IC-Gehäuse

Country Status (6)

Country Link
US (2) US9472515B2 (de)
JP (1) JP6092271B2 (de)
KR (1) KR101697421B1 (de)
CN (1) CN104916581A (de)
DE (1) DE102015101952A1 (de)
TW (1) TWI570788B (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102619466B1 (ko) 2016-06-13 2024-01-02 삼성전자주식회사 팬 아웃 패널 레벨 패키지의 제조 방법 및 그에 사용되는 캐리어 테이프 필름
KR102440119B1 (ko) 2017-08-10 2022-09-05 삼성전자주식회사 반도체 패키지 및 그 제조방법
CN110620053B (zh) * 2019-09-06 2021-09-03 广东佛智芯微电子技术研究有限公司 具有激光开孔阻挡层的扇出型封装结构及其制备方法
US20210375816A1 (en) * 2020-06-02 2021-12-02 Texas Instruments Incorporated Ic device with chip to package interconnects from a copper metal interconnect level
TWI808835B (zh) * 2022-07-20 2023-07-11 強茂股份有限公司 晶圓級晶片尺寸封裝件及方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6481181A (en) 1987-09-22 1989-03-27 Shinetsu Polymer Co Surface treatment of metal electrode
US5242864A (en) * 1992-06-05 1993-09-07 Intel Corporation Polyimide process for protecting integrated circuits
JP3077666B2 (ja) * 1998-04-16 2000-08-14 日本電気株式会社 半導体装置の製造方法
JP4260405B2 (ja) * 2002-02-08 2009-04-30 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US6878633B2 (en) 2002-12-23 2005-04-12 Freescale Semiconductor, Inc. Flip-chip structure and method for high quality inductors and transformers
KR20060020618A (ko) * 2003-05-08 2006-03-06 쓰리엠 이노베이티브 프로퍼티즈 컴파니 유기 중합체, 라미네이트 및 축전기
US7279777B2 (en) 2003-05-08 2007-10-09 3M Innovative Properties Company Organic polymers, laminates, and capacitors
KR100552855B1 (ko) * 2003-12-31 2006-02-22 동부아남반도체 주식회사 반도체 소자의 듀얼 다마신 배선 형성 방법
TWI288447B (en) * 2005-04-12 2007-10-11 Siliconware Precision Industries Co Ltd Conductive bump structure for semiconductor device and fabrication method thereof
US7863183B2 (en) * 2006-01-18 2011-01-04 International Business Machines Corporation Method for fabricating last level copper-to-C4 connection with interfacial cap structure
DE102006051491A1 (de) 2006-10-31 2008-05-15 Advanced Micro Devices, Inc., Sunnyvale Metallisierungsschichtstapel mit einer Aluminiumabschlussmetallschicht
US20080169539A1 (en) * 2007-01-12 2008-07-17 Silicon Storage Tech., Inc. Under bump metallurgy structure of a package and method of making same
KR101330707B1 (ko) * 2007-07-19 2013-11-19 삼성전자주식회사 반도체 장치의 형성 방법
US7759792B2 (en) * 2007-08-15 2010-07-20 Infineon Technologies Ag Integrated circuit including parylene material layer
US7843064B2 (en) 2007-12-21 2010-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and process for the formation of TSVs
JP5415106B2 (ja) * 2008-03-21 2014-02-12 住友化学株式会社 樹脂パッケージの製造方法
US8198133B2 (en) * 2009-07-13 2012-06-12 International Business Machines Corporation Structures and methods to improve lead-free C4 interconnect reliability
TWI411075B (zh) * 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8293636B2 (en) * 2010-08-24 2012-10-23 GlobalFoundries, Inc. Conductive connection structure with stress reduction arrangement for a semiconductor device, and related fabrication method
JP2012114148A (ja) 2010-11-22 2012-06-14 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP5244898B2 (ja) 2010-12-14 2013-07-24 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP2012191123A (ja) 2011-03-14 2012-10-04 Renesas Electronics Corp 半導体集積回路装置およびその製造方法ならびにそれを用いた電子システム
US9768105B2 (en) * 2012-04-20 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Rigid interconnect structures in package-on-package assemblies
US8765531B2 (en) * 2012-08-21 2014-07-01 Infineon Technologies Ag Method for manufacturing a metal pad structure of a die, a method for manufacturing a bond pad of a chip, a die arrangement and a chip arrangement
US8889484B2 (en) * 2012-10-02 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for a component package
KR102007274B1 (ko) * 2013-01-15 2019-08-05 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
KR102025234B1 (ko) * 2013-02-19 2019-09-26 삼성디스플레이 주식회사 미세 전자 소자의 제조 방법 및 이를 이용한 유기 발광 표시 장치의 제조 방법과, 이들에 의해 제조되는 미세 전자 소자 및 유기 발광 표시 장치
US20140252313A1 (en) * 2013-03-06 2014-09-11 The Regents Of The University Of California Nanolens arrays in nanopillar optoelectronic devices
US9117804B2 (en) * 2013-09-13 2015-08-25 United Microelectronics Corporation Interposer structure and manufacturing method thereof

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IEEE 802.16-2005

Also Published As

Publication number Publication date
TW201546886A (zh) 2015-12-16
US10157869B2 (en) 2018-12-18
US9472515B2 (en) 2016-10-18
JP2015173256A (ja) 2015-10-01
US20170103956A1 (en) 2017-04-13
KR20150106332A (ko) 2015-09-21
CN104916581A (zh) 2015-09-16
KR101697421B1 (ko) 2017-01-17
TWI570788B (zh) 2017-02-11
US20150262866A1 (en) 2015-09-17
JP6092271B2 (ja) 2017-03-08

Similar Documents

Publication Publication Date Title
DE102014116417B4 (de) Paket integrierter Schaltungen mit eingebetteter Brücke, Verfahren zum Zusammenbau eines solchen und Paketzusammensetzung
DE102014019978B3 (de) Bridge-verbindung mit geschichteten verbindungsstrukturen
DE102014108328B4 (de) Gehäusebaugruppe für eingebettete chips und verfahren zum herstellen einer solchen
DE102014104989B4 (de) Integrierte Schaltungs-Gehäusebaugruppe, die eine Glaslötstoppmaskenschicht enthält, und Verfahren zu deren Herstellung
DE112014003166B4 (de) Gestapelte Halbleitervorrichtungsbaugruppe mit einer verbesserten Verbindungsbandbreite und Verfahren zur Herstellung einer solchen Baugruppe
DE102013223846B4 (de) Packungsanordnung für Logikchip und andere in Aufbauschichten eingebettete Komponenten, Herstellungsverfahren dafür und System diese umfassend
DE102015101952A1 (de) IC-Gehäuse
DE202014011554U1 (de) Vorrichtungen für mehrschwellige Spannung sowie zugehörige Konfigurationen
DE102018203820A1 (de) Substratverbinder mit eingebetteten Brücken und Verfahren zu deren Montage
DE102020002273B4 (de) Package-oberseiten-eingebettete multi-die-verbindungs-brücke
DE112017006496T5 (de) Skalierbare eingebettete siliziumbrücken-via-säulen in lithographisch definierten vias und verfahren zum herstellen derselben
DE102020103364A1 (de) Substrat-Patch-Rekonstitutionsoptionen
DE102018129433B4 (de) Fan-Out-Gehäuse und Verfahren
US11676910B2 (en) Embedded reference layers for semiconductor package substrates
DE102014109520A1 (de) Paketbaugruppen-konfigurationen für mehrfach-dies und dazugehörige techniken
DE102018203953A1 (de) Leiterplatte mit einer Ausnehmung zum Unterbringen diskreter Komponenten in einer Zusammenstellung
DE102020122314A1 (de) Koaxiale magnetische induktivitäten mit vorgefertigten ferritkernen
DE112012006409T5 (de) Mehrfachstapel-BBUL-Paket
DE102020124814A1 (de) Hybridkernsubstratarchitektur für hochgeschwindigkeitssignalisierung und fli/slizuverlässigkeit und herstellung davon
DE112017004646T5 (de) Nickel-Zinn-Mikrohöcker-Strukturen und Verfahren zum Herstellen derselben
DE112015006746T5 (de) Koaxiale Vias
DE112016002287T5 (de) Leiterbahnen durch Dielektrikum mit hohem Aspektverhältnis für Halbleitervorrichtungen
DE112015006937T5 (de) Verpackte integrierte Schaltkreisvorrichtung mit Vertiefungsstruktur
DE112014002746B4 (de) Lötkontakte für buchsenbaugruppen und verfahren zur herstellung derselben
DE112016006656T5 (de) Substratfreies system in der gehäuseausgestaltung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: TAHOE RESEARCH, LTD., IE

Free format text: FORMER OWNER: INTEL CORPORATION, SANTA CLARA, CALIF., US

R082 Change of representative

Representative=s name: VOSSIUS & PARTNER PATENTANWAELTE RECHTSANWAELT, DE