JP5415106B2 - 樹脂パッケージの製造方法 - Google Patents

樹脂パッケージの製造方法 Download PDF

Info

Publication number
JP5415106B2
JP5415106B2 JP2009046535A JP2009046535A JP5415106B2 JP 5415106 B2 JP5415106 B2 JP 5415106B2 JP 2009046535 A JP2009046535 A JP 2009046535A JP 2009046535 A JP2009046535 A JP 2009046535A JP 5415106 B2 JP5415106 B2 JP 5415106B2
Authority
JP
Japan
Prior art keywords
copper oxide
oxide layer
resin
lead frame
resin package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009046535A
Other languages
English (en)
Other versions
JP2009260280A (ja
Inventor
光男 前田
泰夫 松見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Priority to JP2009046535A priority Critical patent/JP5415106B2/ja
Publication of JP2009260280A publication Critical patent/JP2009260280A/ja
Application granted granted Critical
Publication of JP5415106B2 publication Critical patent/JP5415106B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、樹脂パッケージの製造方法に関する。
次世代の電子デバイス技術として、小型のアクチュエータ、各種センサー等に関するマイクロ・エレクトロ・メカニカル・システム（ＭＥＭＳ）技術が期待されている。このようなＭＥＭＳ技術が用いられた小型のアクチュエータ、各種センサー等を構成する個別電子素子の外形を構成するパッケージは、その多くが成形の容易性、軽量性、製造コスト等の要因から樹脂により製造されている。樹脂パッケージは、電子素子が配置される領域を有するリードフレームの周囲に樹脂材料を成形するが、リードフレームの表面に樹脂が高強度で接着しにくいという問題がある。リードフレームの表面の接着強度を向上させるための方法としては、サンドペーパーでリードフレームの表面を研磨する方法がある（例えば、特許文献１参照）。
特許第３９２２０５８号公報
しかしながら、このような方法では、リードフレームと樹脂との間の接着強度を高めることができるもののリードフレームの表面抵抗が増加してしまう。
本発明は、このような問題を鑑みてなされたものであり、リードフレーム表面の高い導電性を維持しつつ、リードフレームと樹脂との間の接着強度を高めることが可能な樹脂パッケージの製造方法を提供することを目的とする。
上述の課題を解決するため、本発明に係る樹脂パッケージの製造方法は、樹脂パッケージの製造方法において、（Ａ）少なくとも表面が銅製のリードフレームの表面を酸化して酸化銅層を形成する工程と、（Ｂ）パッケージ用の樹脂成形によって、リードフレーム表面の酸化銅層と、樹脂とを接着して樹脂パッケージ本体を成形した後、酸化銅層の所定領域を酸性溶液によって除去する工程と、を備え、前記リードフレームは、電子素子が配置されるべきダイパッドと、複数のリード端子からなるリード領域と、を有しており、前記樹脂パッケージ本体は、前記ダイパッドの側面の前記酸化銅層と、前記リード領域の側面の前記酸化銅層との間に設けられた底部と、前記ダイパッドを囲みつつ前記リード領域上の前記酸化銅層に立設した側壁と、を有しており、前記所定領域とは、前記リード領域の前記側壁によって囲まれた領域であり、工程（Ｂ）において、前記酸化銅層の厚みＡ（μｍ）、ｔ １ ，ｔ ２ 及びｔ ３ のうちの最小値ｄ（μｍ）、前記酸化銅層の密度ρ（ｍｇ／ｍｍ ３ ）、前記酸性溶液における前記酸化銅層のエッチングレートＶ（ｍｇ／ｍｉｎ・ｍｍ ２ ）及びエッチング時間Ｔ（ｍｉｎ）は、以下の関係式：ｄ＞（Ｖ／ρ）×１０００×Ｔ＞Ａ、及び、２．０×１０ −３ ≦Ｖ≦２．６×１０ −２ を満たしており、前記ｔ １ は、前記酸化銅層と前記側壁との界面における前記酸化銅層の厚み方向に垂直な方向の前記側壁の厚みであり、前記ｔ ２ は、前記底部と前記ダイパッドとの界面に沿って形成された前記酸化銅層の前記底部の内側面から外側面に至るまでの長さの総長の最小値であり、前記ｔ ３ は、前記底部と前記リード領域との界面に沿って形成された前記酸化銅層の前記底部の内側面から外側面に至るまでの長さの総長の最小値であることを特徴とする。
本発明に係る樹脂パッケージの製造方法では、リードフレームの銅製表面を酸化してリードフレーム上に酸化銅層を形成し、その酸化銅層上に樹脂を接着させて樹脂パッケージ本体を成形する。リードフレームの銅製表面を酸化して形成した酸化銅層の表面は粗いため、このような製造方法を採用することで、樹脂のリードフレームの表面に対する接着強度を高めることができる。また、リードフレームの表面の酸化銅層の所定部分を除去するため、リードフレームの所定部分の導電性を確保することができる。
また、工程（Ｂ）の後に、（Ｃ）酸化銅層の除去された所定領域内に金属層を形成する工程を更に備えると好ましい。こうすることにより、リードフレーム表面の高い導電性を維持しつつ、リードフレームと樹脂との間の接着強度を高めることができる。
また、上述のように、リードフレームは、電子素子が配置されるべきダイパッドと複数のリード端子からなるリード領域とを有しており、樹脂パッケージ本体は、ダイパッドの側面の酸化銅層とリード領域の側面の酸化銅層との間に設けられた底部と、ダイパッドを囲みつつリード領域上の酸化銅層に立設した側壁とを有しており、所定領域とは、リード領域の側壁によって囲まれた領域である。
ダイパッド上に配置される電子素子はリード領域の側壁によって囲まれた領域のリード端子上にボンディングされる。そのため、表面が酸化銅層を介することなく金属層と接する所定領域をリード領域の側壁によって囲まれた領域に設けることで、その所定部分の導電性を向上させることができる。また、これに伴って、ダイパッドに装着される電子素子の消費電力を低減することができる。
また、上述のように、工程（Ｂ）において、酸化銅層の厚みＡ（μｍ）、ｔ１，ｔ２及びｔ３のうちの最小値ｄ（μｍ）、酸化銅層の密度ρ（ｍｇ／ｍｍ３）、酸性溶液における酸化銅層のエッチングレートＶ（ｍｇ／ｍｉｎ・ｍｍ２）及びエッチング時間Ｔ（ｍｉｎ）は、以下の関係式：ｄ＞（Ｖ／ρ）×１０００×Ｔ＞Ａ、及び、２．０×１０−３≦Ｖ≦２．６×１０−２を満たす。なお、ｔ１は、酸化銅層と側壁との界面における酸化銅層の厚み方向に垂直な方向の側壁の厚みであり、ｔ２は、底部とダイパッドとの界面に沿って形成された酸化銅層の底部の内側面から外側面に至るまでの長さの総長の最小値であり、ｔ３は、底部とリード領域との界面に沿って形成された酸化銅層の底部の内側面から外側面に至るまでの長さの総長の最小値である。
この要件を満たすと、エッチングによりダイパッド上およびリード領域で側壁が存在しない部分の酸化銅層を除去しながらも、リードフレームと樹脂パッケージ本体との間の酸化銅層にエッチングによる貫通孔が形成されることを抑制することができ、これに伴って、樹脂パッケージの気密性を確保することができる。
また、工程（Ａ）において、その酸化方法が、（ａ）酸素雰囲気でリードフレームを加熱する方法、（ｂ）アルカリ水溶液中にリードフレームを浸す方法、（ｃ）アルカリ水溶液中にリードフレームを浸し且つリードフレームの陽極酸化を行う方法、及び（ｄ）第２銅イオンを含む電着液内にリードフレームを浸して且つリードフレームに通電を行う方法、からなる群から選択された方法であることが好適である。これによりリードフレームの銅製表面を容易に酸化させ、リードフレームの表面に酸化銅層を容易に形成することができる。
また、酸性溶液は、硫酸、硝酸、及び塩酸からなる群から選択された少なくとも１つの酸を含むことが好適である。酸化銅層を除去する工程において、このような酸性溶液を用いることで、リードフレームと樹脂パッケージ本体との間の酸化銅層にエッチングによる貫通孔が形成されることを効果的に抑制しつつ、ダイパッド上の酸化銅層を除去することができ、樹脂パッケージの気密性を効果的に確保することができる。
また、工程（Ｂ）では樹脂を金型内に注入して成形を行い、樹脂は熱可塑性樹脂であり、樹脂材料の注入時における金型の温度Ｔ１（℃）、樹脂の流動開始温度Ｔ２（℃）は、以下の関係式：Ｔ１（℃）≧Ｔ２（℃）−７０（℃）を満たすことが好適である。
このように樹脂として熱可塑性樹脂を用いることで、簡単に樹脂パッケージを成形することができる。このような温度で、樹脂が注入されると、金型内で十分に樹脂が流動し、リードフレームと樹脂との間の密着性が向上した樹脂パッケージを形成することができる。また、このような樹脂成形方法によって製造された樹脂パッケージは、従来の方法で製造された樹脂パッケージと比較して、以下の利点がある。すなわち、その構造において、樹脂流がぶつかることによって生じるウエルドラインがほとんど観測されず、フローマークが極めて小さい等の優れた外観を有する。
また、熱可塑性樹脂は、液晶性ポリマーであることが好適である。このように流動性、耐熱性、剛性に優れている液晶性ポリマーを用いることで、特に、高い剛性及び高品質を有する樹脂パッケージが得られる。
また、本発明に係る樹脂パッケージは、樹脂パッケージにおいて、リード端子と、リード端子の表面に形成された酸化銅層と、酸化銅層上に設けられた樹脂からなる複数の側壁と、側壁によって囲まれた領域内のリード端子上に酸化銅層を介することなく設けられた金属層と、を備える。
本発明に係る樹脂パッケージでは、リード端子の表面に形成された酸化銅層を介してリード端子と樹脂からなる複数の側壁が接続されている。酸化銅層は表面が粗くなっているため樹脂とリード端子の表面との間の接着強度を高めることができる。また、側壁によって囲まれた領域内のリード端子上に酸化銅層を介することなく設けられた金属層を有するため、リード端子上の所定部分の導電性を確保することができる。従って、本発明に係る樹脂パッケージによれば、リード端子表面の高い導電性を維持しつつ、且つ、リード端子と樹脂との間の接着強度を高めることができる。
本発明に係る樹脂パッケージの製造方法によれば、リードフレームと樹脂との間の接着強度を高めることができる。そして、酸化銅層の除去されたリードフレームの所定領域内に金属層を更に形成することにより、リードフレーム表面の高い導電性を維持することも可能となる。本発明に係る樹脂パッケージによれば、リード端子表面の高い導電性を維持しつつ、リード端子と樹脂との間の接着強度を高めることができる。
本実施形態に係る樹脂パッケージ１の斜視図である。 図１に示した樹脂パッケージ１の底面図である。 図１に示した樹脂パッケージ１のIII-III矢印断面図である。 本実施形態に係る樹脂パッケージ１の製造方法の各工程を模式的に示す断面図である。 酸性溶液の種類別及び酸性溶液の濃度別の酸化銅層のエッチングレートを示す図表である 気密性検査装置１０１を示す概略図である。 樹脂パッケージ１ａの気密性と酸性溶液の種類及びその濃度との関係を示す図表である。
以下、添付図面を参照しながら、本発明の実施形態を詳細に説明する。なお、同一又は同等の要素には同一符号を用い、重複する説明を省略する。
図１は本実施形態に係る樹脂パッケージ１の斜視図であり、図２は本実施形態に係る樹脂パッケージ１の底面図である。また、図３（ａ）は図１に示した樹脂パッケージ１のIII-III矢印断面図であり、図３（ｂ）は図３（ａ）の樹脂パッケージ１の中心軸線ＣＬ１の左側を詳細に示す図である。図１〜図３を参照しながら、本実施形態の樹脂パッケージ１を以下に説明する。
図１〜図３に示すように、樹脂パッケージ１は、中心軸線ＣＬ１を含むＸＺ平面に対して左右対称の形状を有しており、リードフレーム３と、リードフレーム３に一体的に接着されている樹脂パッケージ本体１１と、リードフレーム３と樹脂パッケージ本体１１との間に設けられた酸化銅層２０ａ，２０ｂ，２０ｃを備える。
以下、中心軸線ＣＬ１の左側の樹脂パッケージ１を示す図３（ｂ）を用いて、樹脂パッケージ１を説明する。なお、中心軸線ＣＬ１の右側の樹脂パッケージ１は、中心軸線ＣＬ１を含むＸＺ平面に対して左側の樹脂パッケージ１と対称な構造を有するため、説明を省略する。
樹脂パッケージ本体１１は、電子素子を収容するための凹部を中央に有しており、凹部の底部にはダイパッド５が位置している。リードフレーム３は、電子素子が配置されるべきダイパッド５と、ダイパッド５から離間していると共にダイパッド５を囲み、且つダイパッド５側から外側に延びる複数のリード端子９からなるリード領域７とから構成されている。
リードフレーム３は、少なくともその表面が銅製であり、その厚みＤは０．２５ｍｍである。ダイパッド５の側面及びそれに対向するリード領域７の側面それぞれには、その間の中心軸線ＣＬ２を含むＸＺ平面（図３（ｂ）参照）に対して非対称の段差が設けられており、これは対称であってもよいが、本例ではリードフレーム３の外側面Ｓ２に近い位置のそれぞれの側面５ａ，７ｂ間の距離よりリードフレーム３の内側面Ｓ１に近い位置のそれぞれの側面５ａ，７ｂ間の距離の方が短くなっている。尚、リードフレ−ムは銅製のリードフレームを使用してもよく、また、銅合金製リードフレームや４２アロイ等の鉄合金製リードフレームの表面を公知の方法で銅めっきしたリードフレームを使用してもよい。
樹脂パッケージ本体１１は、熱可塑性樹脂でありその流動開始温度Ｔ２が３２０℃の液晶性ポリマー（住友化学株式会社製：スミカスーパーＥ６００８）からなるものである。樹脂パッケージ本体１１は、ダイパッド５の側面５ａとリード領域７の側面７ｂとの間に設けられた底部１５を備えている。これらの側面５ａ及び側面７ｂは、互いに対向していると共に中心軸線ＣＬ２を含むＸＺ平面に対してほぼ対称的な段差を有している。さらに、樹脂パッケージ本体１１は、ダイパッド５を囲むようにリード領域７から立設する側壁１３を備えている。底部１５の両面の位置は、リードフレーム３のダイパッド５及びリード領域７の内側面Ｓ１及び外側面Ｓ２の位置に略一致している。また、側壁１３は、その高さｈが０．６ｍｍであり、側壁１３の外面と内面との間の厚み（最大値ｔ１）、すなわち側壁１３の幅がその高さ方向に沿って狭くなっている。これにより、製造時に金型から成形された樹脂を容易に抜くことができる。酸化銅層２０と側壁１３との界面における酸化銅層２０の厚み方向（Ｚ軸方向）に垂直な方向（Ｙ軸方向）の側壁１３の厚みｔ１は、０．６ｍｍである。
また、側壁１３は、側壁上部１３ａを有している。ダイパッド５に電子素子Ｅを装着し、電子素子Ｅと複数のリード端子９とをワイヤＷでボンディングした後に、側壁上部１３ａ上には樹脂パッケージ１の内部を気密状態にするための封止用板Ｐが配置されることとなる。
樹脂パッケージ本体１１の底部１５の側面１５ａ，１５ｂとダイパッド５及びリード領域７の側面５ａ，７ｂとの間には、ダイパッド５及びリード領域７の側面に沿ってそれぞれ酸化銅層２０ａ，２０ｂが設けられている。また、樹脂パッケージ本体１１の側壁１３とリード領域７との界面には酸化銅層２０ｃが設けられている。酸化銅層２０ａの底部１５の内側面Ｓ１から外側面Ｓ２に至る長さの総長の最小値ｔ２（＝ｄ４＋ｄ５＋ｄ６）は０．５５ｍｍであり、酸化銅層２０ｂの底部１５の内側面Ｓ１から外側面Ｓ２に至る長さの総長の最小値ｔ３（＝ｄ１＋ｄ２＋ｄ３）は０．７５ｍｍである。
また、リードフレーム３の表面のうち酸化銅層２０ｃが存在しない部分には、Ａｕメッキ層（金属層）３３が設けられている。尚、メッキ層の密着不良、ボンディング不良等を抑制するため、Ａｕメッキ層を形成する前に下地メッキ層を形成することが好ましい。下地メッキ層のメッキ材料としては、ニッケル、ニッケルーコバルト合金、ニッケルーパラジウム合金、ニッケルースズ合金等のニッケル合金等が挙げられ、これらを２種以上組み合わせて使用してもよい。また、下地メッキは、ニッケル／パラジウム等の積層構造としてもよい。
なお、上述の樹脂としては、熱硬化性樹脂、熱可塑性樹脂が挙げられる。熱硬化性樹脂としては、フェノール樹脂、尿素樹脂、メラミン樹脂、ジアリルフタレート樹脂、エポキシ樹脂、ポリウレタン樹脂、ポリイミド樹脂および不飽和ポリエステル樹脂等が例示でき、フェノール樹脂、エポキシ樹脂が好ましく使用される。
また、熱可塑性樹脂としては、ポリスチレン樹脂、アクリル樹脂、ポリカーボネート樹脂、ポリエステル樹脂、ポリアミド樹脂、ポリアセタール樹脂、ポリフェニレンエーテル樹脂、フッ素樹脂、ポリフェニレンスルフィド樹脂、ポリスルホン樹脂、ポリアリレート樹脂、ポリエーテルイミド樹脂、ポリエーテルスルホン樹脂、ポリエーテルケトン樹脂、液晶ポリエステル樹脂、ポリアミドイミド樹脂、ポリイミド樹脂等が例示でき、ポリエステル樹脂、ポリアミド樹脂、ポリフェニレンスルフィド樹脂、液晶ポリエステル樹脂が好ましく使用され、流動性、耐熱性及び剛性に優れているという観点からは液晶ポリエステル樹脂（液晶性ポリマー）がもっとも好ましく使用される。これらの樹脂は単独で用いても複数を同時に用いてもよい。
以下、本実施形態に係る樹脂パッケージ１の製造方法、特に上記の工程（Ｃ）を備える好適な製造方法について説明する。図４（ａ）〜（ｅ）は、本実施形態に係る樹脂パッケージ１の製造方法の各工程を模式的に示す図である。樹脂パッケージ１は、例えば下記各工程を順に経ることによって製造される。
（酸化銅層形成工程）
まず、リードフレーム３を用意して表面を洗浄する（図４（ａ））。その後、図４（ｂ）に示すようにリードフレーム３を酸化して、リードフレーム３の表面に酸化銅層２０を形成する。酸化銅層２０は、以下の方法（ａ）〜方法（ｄ）を用いて以下の条件の下で形成される。
まず、方法（ａ）について説明する。方法（ａ）においては、酸素雰囲気でリードフレーム３を加熱する。方法（ａ）の条件の一例を挙げると、温度範囲：１５０℃〜４００℃、加熱時間：１０分〜１２０分の条件で行われる。
次に、方法（ｂ）について説明する。方法（ｂ）においては、アルカリ水溶液（例えば、亜塩素酸ナトリウム、水酸化ナトリウム及びリン酸三ナトリウムを水に溶解した水溶液）中にリードフレーム３を浸す。方法（ｂ）の条件の一例を挙げると、濃度：５〜１５０ｇ／Ｌ（亜塩素酸ナトリウム），５〜６０ｇ／Ｌ（水酸化ナトリウム），５〜２００ｇ／Ｌ（リン酸三ナトリウム）、浴温：５０〜９５℃、処理時間：１０〜６００秒の条件で行われる。
次に、方法（ｃ）について説明する。方法（ｃ）においては、アルカリ水溶液中（例えば、亜塩素酸ナトリウム、水酸化ナトリウム及びリン酸三ナトリウムを水に溶解した水溶液）にリードフレーム３を浸してリードフレーム３を陽極酸化する。方法（ｃ）の条件の一例を挙げると、濃度：０〜１５０ｇ／Ｌ（亜塩素酸ナトリウム），５〜６０ｇ／Ｌ（水酸化ナトリウム），０〜２００ｇ／Ｌ（リン酸三ナトリウム）、浴温：４５〜８０℃、処理時間：１〜２０秒、電流密度：０．２〜１０Ａ／ｄｍ２の条件で行われる。
次に、方法（ｄ）について説明する。方法（ｄ）においては、第２銅イオンを含む電着液（例えば、硫酸銅、乳酸及び水酸化ナトリウムを水に溶解した水溶液）内にリードフレーム３を浸して且つリードフレーム３に通電を行う。方法（ｄ）の条件の一例を挙げると、濃度：１００〜１５０ｇ／Ｌ（硫酸銅），２００〜３００ｇ／Ｌ（乳酸），１００〜１５０ｇ／Ｌ（水酸化ナトリウム）、浴温：４５〜８０℃、処理時間：１〜２０秒、電流密度：０．２〜１０Ａ／ｄｍ２の条件で行われる。
これによりダイパッド５の側面５ａに沿った酸化銅層２０ａ及びリード領域７の側面７ｂに沿った酸化銅層２０ｂを含む酸化銅層２０がリードフレーム３の表面に形成される。
（樹脂接着工程）
その後、図４（ｃ）に示されているように、表面に酸化銅層２０が形成されたリードフレーム３を互いに対向する金型３０Ａ，３０Ｂで挟み、金型３０Ａ，３０Ｂの温度Ｔ１が３００℃に至ると、その２つの金型３０Ａ，３０Ｂとリードフレーム３により形成された空間に樹脂を注入し、樹脂パッケージ本体１１を形成する。この際に用いられる金型３０Ａ，３０Ｂは、その下側の金型３０Ｂのキャビティの深さがリードフレーム３の厚みと同一でリードフレーム３が嵌る形状及び面積を有し、その上側の金型３０Ａにはリード領域７を覆う部分に側壁１３に対応する形状の凹部が設けられている。
（酸化銅層除去工程）
その後、図４（ｄ）に示すように、酸性溶液を用いてウェットエッチングを行い、ダイパッド５上の酸化銅層及びリード領域７上のうち側壁１３が上面に位置しない部分の酸化銅層を除去する。そのエッチングは、ダイパッド５上の酸化銅層がなくなり、ダイパッド５の銅製表面及びリード領域７のうち側壁１３が上面に位置しない部分の銅製表面が露出するまで行われる。これにより、ダイパッド５の側面５ａに沿った酸化銅層２０ａ、リード領域７の側面７ｂに沿った酸化銅層２０ｂ、及びリード領域７と側壁１３との間の酸化銅層２０ｃが残留する。
この工程において、酸性溶液としては、硫酸（Ｈ２ＳＯ４）、硝酸（ＨＮＯ３）及び塩酸（ＨＣｌ）からなる群から選択された少なくとも１つの酸を含むことが好ましい。酸性溶液における酸化銅層２０のエッチングレートＶ（ｍｇ／ｍｉｎ・ｍｍ２）は、以下の式を満たしていることが好ましい。
ｄ＞（Ｖ／ρ）×１０００×Ｔ＞Ａ ・・・（１）
２．０×１０−３≦Ｖ≦２．６×１０−２ ・・・（２）
ここで、ρ（ｍｇ／ｍｍ３）は酸化銅層の密度であり、Ａは酸化銅層２０の厚みである。また、ｄはｔ１、ｔ２及びｔ３のうち最小値である。
エッチングレートＶがこのような要件を満たすことにより、エッチングによりダイパッド５上の酸化銅層２０及びリード領域７上のうち側壁１３が上面に位置しない部分の酸化銅層２０を除去しながらも、リードフレーム３と樹脂パッケージ本体１１との間の酸化銅層２０ａ，２０ｂ，２０ｃにエッチングによる貫通孔が形成されることを抑制することができ、これに伴って、樹脂パッケージ１の気密性を向上させることができる。また、樹脂パッケージ１の気密性が向上されると、ダイパッド５に電子素子Ｅが配置され、樹脂パッケージ１の側壁１３の上端が封止用板Ｐで封止された後には、樹脂パッケージ１の内部に配置された電子素子Ｅへの外気及び水分の侵入が抑制され、外気及び水分による腐食及びそれによる電子素子Ｅの信頼性の低下を抑制することができる。
（金属層形成工程）
引き続いて、図４（ｅ）に示すように、酸化銅層が除去された領域のうち、リードフレーム３が露出された部分にＡｕメッキ層（金属層）３３を形成する。Ａｕメッキ層３３の形成には、例えば電解メッキ法を用いられる。具体的には、酸化銅層除去工程後の樹脂パッケージ１を、Ａｕが溶けてイオン化されている液にメッキ用の陽極と共に浸漬させ、被処理物であるダイパッド５及びリード領域７を陰極として用いて陽極と陰極との間に電流を流す。すると、金属（Ａｕ）イオンを被処理物の表面に析出させ、リードフレーム３の銅製表面が露出している部分にＡｕの被膜（Ａｕメッキ層）３３を得ることができる。すなわち、ダイパッド５上にＡｕメッキ層３３ａ、リード端子９の側壁１３により囲まれた部分上にＡｕメッキ層３３ｂ及びリード端子９の側壁１３の外側の部分上にＡｕメッキ層３３ｃを得ることができる。これにより、樹脂パッケージ１は完成される。尚、メッキ層の密着不良、ボンディング不良等を抑制するため、Ａｕメッキ層を形成する前に下地メッキ層を形成することが好ましい。下地メッキ層のメッキ材料としては、ニッケル、ニッケルーコバルト合金、ニッケルーパラジウム合金、ニッケルースズ合金等のニッケル合金等が挙げられ、これらを２種以上組み合わせて使用してもよい。また、下地メッキは、ニッケル／パラジウム等の積層構造としてもよい。
本実施形態に係る樹脂パッケージ１の製造方法では、リードフレーム３の銅製表面を酸化してリードフレーム３上に酸化銅層２０を形成し、その酸化銅層２０上に樹脂パッケージ本体１１を形成する。リードフレーム３の銅製表面を酸化して形成した酸化銅層２０の表面は粗いため、樹脂パッケージ本体１１とリードフレーム３との間の接着強度を高めることができる。
また、リード領域７上の側壁１３が位置しない部分の酸化銅層及びダイパッド５上の酸化銅層を除去し、その酸化銅層を除去した部分に電解メッキ法を用いてＡｕメッキ層３３ａ，３３ｂ，３３ｃを形成する。そのため、ダイパッド５上に電子素子Ｅを装着した後にその電子素子Ｅとワイヤボンディングされるリード領域７の側壁１３によって囲まれた領域が酸化銅層２０を介することなくＡｕメッキ層３３ｂと接することとなるため、当該部分の高い導電性を維持することができる。
また、本実施形態に係る樹脂パッケージ１の製造方法により製造された樹脂パッケージ１の樹脂パッケージ本体１１は、側壁１３と底部１５とを有する。樹脂パッケージ本体１１が側壁１３を有することで、電子素子Ｅを収納することが可能となる。また、樹脂パッケージ本体１１が底部１５を有することで、リード端子９の基端部が樹脂材料により固定され、リード端子９が抜ける不具合が低減される。
また、ダイパッド５に配置される電子素子Ｅとリード端子９とをボンディングワイヤＷで接続する際には、リード端子９をボンディングワイヤＷで接続させた状態で、超音波振動を当該ボンディングワイヤＷに印加し、圧接してボンディングを行う。ダイパッド５とリード領域７との間に樹脂からなる底部１５が配置されているため、ボンディング性が向上する。
また、リードフレーム３の表面を酸化して酸化銅層２０を形成する際に、その酸化方法としてアルカリ水溶液（例えば、亜塩素酸ナトリウム、水酸化ナトリウム及びリン酸三ナトリウムを水に溶解した水溶液）中にリードフレーム３を浸す方法が用いられている。これにより、リードフレーム３の表面に酸化銅層２０を容易に形成することができる。更に、Ａｕメッキ層３３の形成に電解メッキ法が用いられるため、容易にＡｕメッキ層３３を形成することができる。
また、樹脂パッケージ本体１１は熱可塑性樹脂の液晶性ポリマーからなる。このように、樹脂パッケージ本体１１が熱可塑性樹脂からなるため、簡単に樹脂パッケージ１を成形することができる。また、その熱可塑性樹脂がこのように流動性、耐熱性、剛性に優れている液晶性ポリマーであるため、特に、高い剛性及び高品質を有する樹脂パッケージ１が得られる。
また、樹脂材料の注入時における金型３０Ａ，３０Ｂの温度Ｔ１が３００℃であり樹脂の流動開始温度Ｔ２が３２０℃であるため、Ｔ１及びＴ２がＴ１（℃）≧Ｔ２（℃）−７０（℃）を満たす。このような温度で、樹脂が注入されると、金型内で十分に樹脂が流動し、リードフレームと樹脂との間の密着性が向上した樹脂パッケージを形成することができる。また、このような樹脂成形方法によって製造された樹脂パッケージは、従来の方法で製造された樹脂パッケージと比較して、以下の利点がある。すなわち、その構造において、樹脂流がぶつかることによって生じるウエルドラインがほとんど観測されず、フローマークが極めて小さい等の優れた外観を有する。
また、本発明に係る樹脂パッケージ１では、リードフレーム３と樹脂パッケージ本体１１とが酸化銅層２０ａ，２０ｂ，２０ｃを介して接続されている。酸化銅層２０ａ，２０ｂ，２０ｃは表面が粗くなっているためリードフレーム３と樹脂パッケージ本体１１との間の接着強度を高めることができる。また、リード領域７の側壁１３によって囲まれた領域内は、酸化銅層を介することなく設けられたＡｕメッキ層３３ｂが接しているため、ダイパッド５に配置されるべき電子素子Ｅとワイヤボンディングされるリード領域７の側壁１３によって囲まれた領域の導電性を確保することができる。
本発明は、前述した実施形態に限定されない。例えば、酸化銅層２０の形成方法として方法（ａ）〜方法（ｄ）が挙げられているが、他の方法が用いられてもよく。また、方法（ａ）〜方法（ｄ）が用いられる場合には、上述した条件に限定される必要はない。また、本実施形態においては、リードフレーム３の表面のうち酸化銅層２０ｃが存在しない部分には金属層としてＡｕメッキ層３３が設けられているが、Ａｕメッキ層に限定される必要はなく、Ａｇメッキ層等であってもよい。
以下、実施例及び比較例に基づいて本発明を更に具体的に説明するが、本発明は以下の実施例に何ら限定されるものではない。
[エッチングレート確認試験]
（共通条件）
まず、リードフレーム３を用意して表面を洗浄し、リードフレーム３上に、上記方法（ｂ）を用いてその例示された条件で密度ρ（＝６．２６ｍｇ／ｍｍ３）及び厚みＡ（＝１．５μｍ）の酸化銅層２０を形成した。その後、以下の条件（実施例１〜８及び比較例１〜４）で酸化銅層２０を除去（剥離）した。
（実施例１〜８の実験条件）
実施例１〜８においては、酸化銅層除去工程で酸性溶液（剥離液）として所定の濃度の硫酸（Ｈ２ＳＯ４）、硝酸（ＨＮＯ３）及び塩酸（ＨＣｌ）を用いて酸化銅層２０を除去（剥離）した。なお、具体的な条件は、図５に示されている。
（比較例１〜４の実験条件）
比較例１〜４においては、酸性溶液（剥離液）として所定の濃度の塩酸（ＨＣｌ）、蟻酸（ＨＣＯＯＨ）及び燐酸（Ｈ３ＰＯ４）を用いて酸化銅層２０を除去（剥離）した。なお、具体的な条件は、図５に示されている。
（評価及び結果）
図５には、実施例１〜８及び比較例１〜４に用いられた酸性溶液（剥離液）の具体的な種類及びその濃度と、その条件における酸化銅層２０に対するエッチングレートＶ（ｍｇ／ｍｉｎ・ｍｍ２）が示されている。図５に示すように、硫酸、硝酸及び塩酸のいずれにおいても、濃度が高くなるとエッチングレートＶが高くなっている。また、同じ濃度である場合には、硫酸、硝酸、塩酸順にエッチングレートＶが高くなる傾向にある。また、蟻酸及び燐酸は、硫酸、硝酸及び塩酸に比べてエッチングレートＶが十分に低いことが分かる。
また、エッチングレートＶを数値的に見ると、実施例１〜８において用いられた各酸性溶液（各剥離液）における酸化銅層２０のエッチングレートＶは上述した式（２）を満たしており、比較例１〜４において用いられた各酸性溶液における酸化銅層２０のエッチングレートＶは上述した式（２）を満たしていないことが分かる。
［気密性試験］
（共通条件）
リードフレーム３を用意して表面を洗浄し、リードフレーム３上に、上記方法（ｂ）を用いてその例示された条件で密度ρ（＝６．２６ｍｇ／ｍｍ３）及び厚みＡ（＝１．５μｍ）の酸化銅層２０を形成した。次に、上記の樹脂接着工程に挙げられた条件の下で樹脂パッケージ本体１１を形成し、液晶性ポリマーを用いた樹脂パッケージ１ａを製造した。
その後、以下の条件（実施例９〜１６及び比較例５〜６）で酸化銅層を除去（剥離）した。なお、実施例９〜１６及び比較例５〜６のすべてにおいて、樹脂材料の注入時における金型３０Ａ，３０Ｂの温度Ｔ１は、３００℃であった。
（実施例９〜１６の実験条件）
実施例９〜１６（図７参照）においては、酸化銅層除去工程で酸性溶液（剥離液）として所定の濃度の硫酸（Ｈ２ＳＯ４）、硝酸（ＨＮＯ３）及び塩酸（ＨＣｌ）を用いて酸化銅層を除去（剥離）した。
（比較例５〜６の実験条件）
比較例５〜６（図７参照）においては、酸性溶液（剥離液）として所定の濃度の塩酸（ＨＣｌ）を用いて酸化銅層を除去（剥離）した。
なお、酸性溶液（剥離液）における酸化銅層のエッチングレートＶ及びその酸性溶液（剥離液）の種類と樹脂パッケージ１ａの気密性との関係をより明確にするため、実施例９〜１６及び比較例５〜６のすべてにおいて、酸化銅層除去工程後の金属層形成工程は行わなかった。
また、それぞれの酸性溶液（剥離液）を用いてエッチングが行われた時間は、式（１）の要件が満たされるエッチング時間Ｔの範囲内の何れかに該当するように選択された。具体的には、エッチング時間Ｔは、３００秒（実施例９），６０秒（実施例１０），６０秒（実施例１１），４０秒（実施例１２），２７０秒（実施例１３），１５０秒（実施例１４），４０秒（実施例１５），６０秒（実施例１６），３５秒（比較例５），６０秒（比較例６）であった。
（実施例１７及び１８）
（実施例１７の実験条件）
樹脂材料の注入時における金型３０Ａ，３０Ｂの温度Ｔ１を２８１℃に変更した以外は、実施例９と同様に酸化銅層を除去（剥離）した。
（実施例１８の実験条件）
樹脂材料の注入時における金型３０Ａ，３０Ｂの温度Ｔ１を２６９℃に変更した以外は、実施例９と同様に酸化銅層を除去（剥離）した。
（気密性検査）
次に、実施例９〜１８及び比較例５〜６の樹脂パッケージ１ａを用いて気密性の試験を行った。
図６は、本気密性試験に用いられた気密性検査装置１０１を示す概略図である。図６に示すように、気密性検査装置１０１は、チャンバ１０２と、チャンバ１０２内に不活性Ｈｅガスを供給するガス供給部１０３と、チャンバ１０２の底面からチャンバ１０２内の空気を排気するガス排気部１０４とを備えている。
まず、上記の樹脂パッケージ１ａを逆にして樹脂パッケージ１ａの側壁１３がチャンバ１０２の底面のガス排気部１０４を囲むようにチャンバ１０２の底面に樹脂パッケージ１ａを設置した。その後に、樹脂パッケージ１ａの側壁１３とチャンバ１０２とによって形成された空間Ｓの空気をガス排気部１０４で引き、樹脂パッケージ１ａをチャンバ１０２の底面に固定した。次に、ガス供給部１０３を介してチャンバ１０２内にＨｅを供給し、ガス排気部１０４でＨｅを検出することで樹脂パッケージ１ａの本体部の気密性を調べた。
（評価及び結果）
この試験の結果を、図７に示している。図７は、実施例９〜１８及び比較例５〜６の樹脂パッケージ１ａそれぞれに対して、酸化銅層の除去（剥離）前及び後における上記の気密性調査の結果を纏めたものである。製造した樹脂パッケージの個数をα０、上記の気密性調査において１×１０−８Pa・m３/ｓｅｃ未満のＨｅリーク値を示した樹脂パッケージ個数をαとすると、図７において、気密性はα／α０×１００％で与えられる。気密性の値が高いほど気密性に優れていることを意味する。なお、気密性に優れていることは、具体的には、酸化銅層２０ａ，２０ｂ，２０ｃを通って空間ＳにＨｅガスがリーク（図６の矢印）しないことを意味する。
酸化銅層２０の除去工程を経ていない酸化銅層の除去（剥離）前の樹脂パッケージ１ａにおいては、酸化銅層２０ａ，２０ｂ，２０ｃが酸性溶液（剥離液）によりエッチングされることがないため、ガス排気部１０４により空間Ｓの空気を引いても、Ｈｅリーク値は殆どの場合１×１０−８Pa・m３/ｓｅｃ未満の値を示す。詳細には、樹脂材料の注入時における金型３０Ａ，３０Ｂの温度Ｔ１が３００℃であった実施例９〜１６及び比較例５〜６で製造された樹脂パッケージ１ａは、すべて気密性が１００％であった。また、樹脂材料の注入時における金型３０Ａ，３０Ｂの温度Ｔ１がそれぞれ２８１℃及び２６９℃であった実施例１７及び１８で製造された樹脂パッケージ１ａは、それぞれ気密性が９２％及び７３％であった。
これに対して、酸化銅層の除去（剥離）後の樹脂パッケージ１ａの気密性をみると、比較例５〜６の樹脂パッケージ１ａに比べて、実施例９〜１８で製造された樹脂パッケージ１ａは、すべて気密性が７０％以上であり、気密性が優れていることが分かる。本実施例によりエッチングによりダイパッド５上の酸化銅層２０を除去（剥離）しながらも、リードフレーム３と樹脂パッケージ本体１１との間の酸化銅層にエッチングによる貫通孔が形成されることを抑制して優れた気密性を確保するためには、酸化銅層２０を除去（剥離）する酸性溶液（剥離液）として硫酸、硝酸及び塩酸が好ましいことが確認された。
また、実施例９、実施例１７及び実施例１８から、樹脂材料の注入時における金型３０Ａ，３０Ｂの温度Ｔ１が低くなると酸化銅層の除去（剥離）前及び後の何れの場合においても、気密性が低下する傾向にあることが分かった。
また、上記の式（１）は、気密性を向上するために理論的に導かれた条件である。本実施例の気密性試験により、実験例（９〜１８）及び比較例（５〜６）すべてにおけるエッチングレートＶ（ｍｇ／ｍｉｎ・ｍｍ２）が理論値の条件である式（１）の条件を満たす場合であっても、エッチングレート確認試験において得られた所定の各酸性溶液（各剥離液）のエッチングレートＶに基づく式（２）の条件を満たさなければ優れた気密性の確保が困難であることが確認された。すなわち、本実施例の気密性試験を通じて、気密性の向上のためには、理論的条件の式（１）と実験的条件の式（２）の両立が好ましい。
１，１ａ…樹脂パッケージ、３…リードフレーム、５…ダイパッド、７…リード領域、９…リード端子、１１…樹脂パッケージ本体、１３…側壁、１５…底部、２０，２０ａ，２０ｂ，２０ｃ…酸化銅層、３３…Ａｕメッキ層。

Claims (6)

  1. 樹脂パッケージの製造方法において、
    （Ａ）少なくとも表面が銅製のリードフレームの表面を酸化して酸化銅層を形成する工程と、
    （Ｂ）パッケージ用の樹脂成形によって、前記リードフレーム表面の前記酸化銅層と樹脂とを接着して樹脂パッケージ本体を成形した後、前記酸化銅層の所定領域を酸性溶液によって除去する工程と、を備え、
    前記リードフレームは、
    電子素子が配置されるべきダイパッドと、
    複数のリード端子からなるリード領域と、
    を有しており、
    前記樹脂パッケージ本体は、
    前記ダイパッドの側面の前記酸化銅層と、前記リード領域の側面の前記酸化銅層との間に設けられた底部と、
    前記ダイパッドを囲みつつ前記リード領域上の前記酸化銅層に立設した側壁と、
    を有しており、
    前記所定領域とは、前記リード領域の前記側壁によって囲まれた領域であり、
    工程（Ｂ）において、
    前記酸化銅層の厚みＡ（μｍ）、
    ｔ１，ｔ２及びｔ３のうちの最小値ｄ（μｍ）、
    前記酸化銅層の密度ρ（ｍｇ／ｍｍ３）、
    前記酸性溶液における前記酸化銅層のエッチングレートＶ（ｍｇ／ｍｉｎ・ｍｍ２）及びエッチング時間Ｔ（ｍｉｎ）は、以下の関係式：
    ｄ＞（Ｖ／ρ）×１０００×Ｔ＞Ａ、及び、２．０×１０−３≦Ｖ≦２．６×１０−２を満たしており、
    前記ｔ１は、前記酸化銅層と前記側壁との界面における前記酸化銅層の厚み方向に垂直な方向の前記側壁の厚みであり、
    前記ｔ２は、前記底部と前記ダイパッドとの界面に沿って形成された前記酸化銅層の前記底部の内側面から外側面に至るまでの長さの総長の最小値であり、
    前記ｔ３は、前記底部と前記リード領域との界面に沿って形成された前記酸化銅層の前記底部の内側面から外側面に至るまでの長さの総長の最小値であることを特徴とする樹脂パッケージの製造方法。
  2. 工程（Ｂ）の後に、（Ｃ）前記酸化銅層の除去された前記所定領域内に金属層を形成する工程を更に備えることを特徴とする請求項１記載の樹脂パッケージの製造方法。
  3. 工程（Ａ）において、
    その酸化方法が、
    （ａ）酸素雰囲気で前記リードフレームを加熱する方法、
    （ｂ）アルカリ水溶液中に前記リードフレームを浸す方法、
    （ｃ）アルカリ水溶液中に前記リードフレームを浸し且つ前記リードフレームの陽極酸化を行う方法、及び
    （ｄ）第２銅イオンを含む電着液内に前記リードフレームを浸して且つ前記リードフレームに通電を行う方法、
    からなる群から選択された方法であることを特徴とする請求項１又は２に記載の樹脂パッケージの製造方法。
  4. 前記酸性溶液は、硫酸、硝酸、及び塩酸からなる群から選択された少なくとも１つの酸を含むことを特徴とする請求項１乃至３のいずれか１項に記載の樹脂パッケージの製造方法。
  5. 工程（Ｂ）では樹脂を金型内に注入して成形を行い、前記樹脂は熱可塑性樹脂であり、前記樹脂の注入時における前記金型の温度Ｔ１（℃）、前記樹脂の流動開始温度Ｔ２（℃）は、以下の関係式：
    Ｔ１（℃）≧Ｔ２（℃）−７０（℃）
    を満たすことを特徴とする請求項１乃至４のいずれか１項に記載の樹脂パッケージの製造方法。
  6. 前記熱可塑性樹脂は、液晶性ポリマーであることを特徴とする請求項５に記載の樹脂パッケージの製造方法。
JP2009046535A 2008-03-21 2009-02-27 樹脂パッケージの製造方法 Expired - Fee Related JP5415106B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009046535A JP5415106B2 (ja) 2008-03-21 2009-02-27 樹脂パッケージの製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008073897 2008-03-21
JP2008073897 2008-03-21
JP2009046535A JP5415106B2 (ja) 2008-03-21 2009-02-27 樹脂パッケージの製造方法

Publications (2)

Publication Number Publication Date
JP2009260280A JP2009260280A (ja) 2009-11-05
JP5415106B2 true JP5415106B2 (ja) 2014-02-12

Family

ID=41123402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009046535A Expired - Fee Related JP5415106B2 (ja) 2008-03-21 2009-02-27 樹脂パッケージの製造方法

Country Status (5)

Country Link
US (1) US8298869B2 (ja)
JP (1) JP5415106B2 (ja)
KR (1) KR101577453B1 (ja)
CN (1) CN101540290B (ja)
TW (1) TWI506741B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI395314B (zh) * 2009-10-16 2013-05-01 Neobulb Technologies Inc 晶片導線架及光電能量轉換模組
JP2012167224A (ja) * 2011-02-16 2012-09-06 Sumitomo Chemical Co Ltd 中空樹脂筐体用樹脂組成物および中空樹脂筐体
JP5982777B2 (ja) * 2011-10-20 2016-08-31 日立化成株式会社 プリント配線板の製造方法
JP6825660B2 (ja) * 2013-07-31 2021-02-03 日亜化学工業株式会社 リードフレーム、樹脂付きリードフレーム、樹脂パッケージ、発光装置及び樹脂パッケージの製造方法
US9472515B2 (en) * 2014-03-11 2016-10-18 Intel Corporation Integrated circuit package
JP6653139B2 (ja) * 2015-07-24 2020-02-26 株式会社三井ハイテック リードフレーム及びその製造方法
IT201900009501A1 (it) * 2019-06-19 2020-12-19 St Microelectronics Srl Procedimento di die attachment per dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
IT201900009585A1 (it) * 2019-06-20 2020-12-20 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01106458A (ja) 1987-10-20 1989-04-24 New Japan Radio Co Ltd リードフレームの処理方法
JPH0251259A (ja) * 1988-08-12 1990-02-21 Mitsui Petrochem Ind Ltd 半導体装置およびその製造方法
JPH04107933A (ja) * 1990-08-28 1992-04-09 Fujitsu Ltd 半導体装置の製造方法
IL98660A (en) * 1991-06-28 1996-10-16 Orbotech Ltd Method of printing an image on a substrate particularly useful for producing printed circuit boards
US5540378A (en) * 1993-09-27 1996-07-30 Olin Corporation Method for the assembly of an electronic package
JP2622104B2 (ja) * 1994-07-02 1997-06-18 アナム インダストリアル カンパニー インコーポレーティド 電子装置パッケージの製造方法
JP3922058B2 (ja) 2001-03-30 2007-05-30 松下電器産業株式会社 回路基板の製造方法
JP2004022741A (ja) * 2002-06-14 2004-01-22 Kinseki Ltd プラスチックパッケージの製造方法
JP3883543B2 (ja) 2003-04-16 2007-02-21 新光電気工業株式会社 導体基材及び半導体装置
JP2006049691A (ja) * 2004-08-06 2006-02-16 Matsushita Electric Ind Co Ltd 半導体パッケージ，その製造方法及び半導体デバイス

Also Published As

Publication number Publication date
TWI506741B (zh) 2015-11-01
US20100072433A1 (en) 2010-03-25
KR101577453B1 (ko) 2015-12-14
KR20090101106A (ko) 2009-09-24
CN101540290A (zh) 2009-09-23
TW200950023A (en) 2009-12-01
US8298869B2 (en) 2012-10-30
JP2009260280A (ja) 2009-11-05
CN101540290B (zh) 2013-04-24

Similar Documents

Publication Publication Date Title
JP5415106B2 (ja) 樹脂パッケージの製造方法
JP5070270B2 (ja) 電子素子を内蔵した印刷回路基板及びその製造方法
JP3921341B2 (ja) リードフレームの製造方法
JP4911727B2 (ja) 半導体装置の製造方法
KR101113891B1 (ko) 리드 프레임 및 리드 프레임 제조 방법
US8304294B2 (en) Lead frame substrate and method of manufacturing the same
JP2004103981A (ja) 固体電解コンデンサの製造方法及びこの方法によって製造される固体電解コンデンサ
WO2010035499A1 (ja) リードフレーム基板とその製造方法ならびに半導体装置
JP2014187122A (ja) Ｌｅｄパッケージとその製造方法
JP6448986B2 (ja) リードフレームの製造方法
JP2009099871A (ja) リードフレーム及びその製造方法並びに樹脂封止型半導体装置及びその製造方法
CN111696956B (zh) 用于半导体封装件的Cu表面上的多孔Cu
JP4875595B2 (ja) 導電回路を有する合成樹脂製のばね
JP2007002280A (ja) 電子部品およびそのめっき方法
JP5846655B2 (ja) 半導体装置の製造方法
JP3203219B2 (ja) 混成集積回路装置の製造方法
JP4307439B2 (ja) 固体電解コンデンサの製造方法
JP2021052121A (ja) 金属条材およびその金属条材の製造方法
JP2022045072A (ja) 半導体装置
JP2002175953A (ja) コンデンサ用リードフレーム
JP4810456B2 (ja) チップ形固体電解コンデンサおよびその製造方法
JP2011049224A (ja) 固体電解コンデンサ及びその製造方法
JP2002170741A (ja) チップ型固体電解コンデンサの製造方法
JP2008211239A (ja) 固体電解コンデンサ
JP2004253464A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130311

TRDD Decision of grant or rejection written
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131113

R150 Certificate of patent or registration of utility model

Ref document number: 5415106

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees