IT201900009501A1 - Procedimento di die attachment per dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente - Google Patents

Procedimento di die attachment per dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente Download PDF

Info

Publication number
IT201900009501A1
IT201900009501A1 IT102019000009501A IT201900009501A IT201900009501A1 IT 201900009501 A1 IT201900009501 A1 IT 201900009501A1 IT 102019000009501 A IT102019000009501 A IT 102019000009501A IT 201900009501 A IT201900009501 A IT 201900009501A IT 201900009501 A1 IT201900009501 A1 IT 201900009501A1
Authority
IT
Italy
Prior art keywords
leadframe
die
pad area
die pad
layer
Prior art date
Application number
IT102019000009501A
Other languages
English (en)
Inventor
Paolo Crema
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT102019000009501A priority Critical patent/IT201900009501A1/it
Priority to EP20179296.7A priority patent/EP3754703B1/en
Priority to US16/899,342 priority patent/US11640931B2/en
Priority to CN202010562192.0A priority patent/CN112117199A/zh
Priority to CN202021138926.4U priority patent/CN212412003U/zh
Publication of IT201900009501A1 publication Critical patent/IT201900009501A1/it

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector

Description

DESCRIZIONE dell’invenzione industriale dal titolo:
“Procedimento di die attachment per dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente”
TESTO DELLA DESCRIZIONE
Campo tecnico
La descrizione è relativa alla fabbricazione di dispositivi a semiconduttore.
Una o più forme di attuazione possono essere applicate alla fabbricazione di circuiti integrati (IC, “Integrated Circuit”).
Sfondo tecnologico
Il fatto di fornire dispositivi a semiconduttore con package con una resistenza perfezionata alla delaminazione del package rappresenta una tendenza in crescita nella fabbricazione dei dispositivi a semiconduttore (per il settore automotive, per esempio).
Un approccio nel fornire una tale caratteristica desiderata comporta di formare un cosiddetto strato di miglioramento (enhancing layer) avente una maggiore affinità con i composti di stampaggio dei package (composti di stampaggio in resina epossidica, per esempio).
Si nota che un tale strato di miglioramento può influire negativamente sul processo di attacco di un die a semiconduttore sull’area del die pad del leadframe, mediante una lega per saldatura a dolce o brasatura (“softsolder ”), per esempio.
Si è tentato di affrontare tale problema modificando i parametri di die attach con lega per soft-solder (alta temperatura, alto flusso di gas con formazione di aria, e così via) senza che si sia trovato alcun miglioramento apprezzabile.
Scopo e sintesi
Uno scopo di una o più forme di attuazione è di contribuire a superare gli inconvenienti delineati in precedenza.
Secondo una o più forme di attuazione, tale scopo può essere raggiunto per mezzo di un procedimento avente le caratteristiche esposte nelle rivendicazioni che seguono.
Una o più forme di attuazione possono essere relative a un dispositivo a semiconduttore (un circuito integrato, per esempio) corrispondente.
Le rivendicazioni sono parte integrante dell’insegnamento tecnico qui fornito con riferimento alle forme di attuazione.
Una o più forme di attuazione possono comportare una rimozione (selettiva) dello strato di miglioramento mediante ablazione a fascio laser, al fine di ripristinare la bagnabilità (“wettability”) del materiale sottostante (argento, per esempio), che facilita un die attachment con lega per saldatura a dolce.
Una o più forme di attuazione possono basarsi sul riconoscimento che un approccio corrente nel fornire uno strato di miglioramento è trattando uno strato di argento (un punto “spot” di argento) fornito sul materiale di metallo di base del leadframe (rame, per esempio). È stato trovato che l’ablazione laser di un tale strato di miglioramento (ossido di argento) dà origine a una superficie “pulita” modificata (fusa e/o raffinata) in un modo che facilita (ulteriormente) un die attach con lega per saldatura a dolce.
Breve descrizione delle figure
Una o più forme di attuazione saranno ora descritte, a puro titolo di esempio, con riferimento alle figure annesse, nelle quali:
- la Figura 1 è un esempio di una rappresentazione di un dispositivo a semiconduttore atto a essere fabbricato secondo forme di attuazione,
- la Figura 2 è un esempio di un possibile atto in forme di attuazione, e
- la Figura 3 corrisponde sostanzialmente a una vista in sezione trasversale lungo la linea III-III nella Figura 2 riprodotta in una scala ingrandita.
Descrizione dettagliata di forme di attuazione
Nella descrizione che segue, sono illustrati uno o più dettagli specifici, allo scopo di fornire una comprensione approfondita di esempi di forme di attuazione. Le forme di attuazione possono essere ottenute senza uno o più dei dettagli specifici o con altri procedimenti, componenti, materiali, ecc. In altri casi, operazioni, materiali o strutture note non sono illustrate o descritte in dettaglio in modo tale che certi aspetti delle forme di attuazione non saranno resi poco chiari.
Un riferimento a “una forma di attuazione” nel quadro della presente descrizione intende indicare che una particolare configurazione, struttura, o caratteristica descritta con riferimento alla forma di attuazione è compresa in almeno una forma di attuazione. Per cui, le frasi come “in una forma di attuazione” che possono essere presenti in uno o più punti della presente descrizione non fanno necessariamente riferimento proprio alla stessa forma di attuazione. Inoltre, particolari conformazioni, strutture o caratteristiche possono essere combinate in un modo adeguato qualsiasi in una o più forme di attuazione.
I riferimenti usati qui sono forniti semplicemente per convenienza e quindi non definiscono l’ambito di protezione o l’ambito delle forme di attuazione.
La Figura 1 è una rappresentazione schematica di un dispositivo a semiconduttore 10 come un circuito integrato osservato in una vista in pianta (dall’alto).
Come corrente nella tecnica, insieme ad altri elementi/caratteristiche non visibili nella figura, un dispositivo 10 come rappresentato qui come esempio può comprendere un cosiddetto leadframe 12 avente un’area del die pad 14 (centrale, per esempio) e (almeno) un die o chip a semiconduttore 16 attaccato sull’area del die pad 14 del leadframe 12 mediante un processo con lega per saldatura a dolce.
Un package 18 può essere formato per stampaggio sul die o sui die a semiconduttore 16 attaccati sull’area del die pad 14 del leadframe 12 per fornire un package del dispositivo che ha le punte (distali) esterne dei lead nel leadframe 12 che sporgono dal package 18.
Il processo di fabbricazione e la struttura generale di un dispositivo a semiconduttore 10 come rappresentato come esempio nella Figura 1 (includendo la fornitura di vari elementi aggiuntivi, come un wire bonding che accoppia i lead del leadframe al die o ai die a semiconduttore, e così via, non visibili nella figura) sono ben noti agli esperti nella tecnica, il che rende superfluo fornire in questa sede una descrizione di maggior dettaglio.
Una soluzione tradizionale per fabbricare un dispositivo come il dispositivo a semiconduttore 10, rappresentato qui come esempio, può comportare di fornire un leadframe 12 sotto forma di una striscia (simile a un nastro) di materiale di metallo, come il rame. Una tale striscia può comprendere sezioni plurali indicate con 12 nella Figura 2. Ciascuna di queste comprende una rispettiva area del die pad 14 sulla quale possono essere attaccati rispettivi die a semiconduttore.
Le varie sezioni della struttura simile a un nastro possono essere infine separate (“sottoposte a singolazione” (“singulated”)) prima dello o successivamente allo stampaggio dei rispettivi package 18 per fornire dispositivi individuali.
Una soluzione tradizionale nell’implementare un processo come discusso precedentemente comporta di formare sul materiale di metallo (rame, per esempio) del leadframe 12 un cosiddetto strato di miglioramento avente un’affinità più alta con il composto per stampaggio 18 che è stampato infine sul leadframe 12 e sul die o sui die a semiconduttore 16 attaccati a esso.
Un tale composto per stampaggio può comprendere tradizionalmente un materiale di resina, come un composto per stampaggio in resina epossidica (EMC = Epoxy Molding Compound).
Come rappresentato come esempio nella Figura 3, il fatto di fornire lo strato di miglioramento (sopra la porzione del leadframe 12 sulla quale ci si aspetta di formare per stampaggio il composto del package) può comportare di fornire sul materiale di base del leadframe 12 (un metallo come il rame, per esempio) un rivestimento (come rappresentato come esempio in 20 nella Figura 3) di un altro materiale (un metallo come l’argento, per esempio), che è trattato per formare lo strato di miglioramento 22.
Materiali come l’argento che sono materiali “preziosi” (e pertanto costosi) suggeriscono che un tale materiale non sia applicato come un rivestimento/strato continuo, ma che sia applicato piuttosto in modo puntiforme (“spot-like”) al fine di limitare l’uso della placcatura con metallo (prezioso) dove è effettivamente necessario.
Le aree ombreggiate indicate come 20 nella Figura 1 sono esempi di aree che possono ricevere argento (Ag) applicato in modo puntiforme su di esse.
Per esempio, secondo il processo di trattamento indicato come NEAP 4.0 (NEAP = Non-Etching Adhesion Promoter), uno strato superiore (da 10 nm a 100 nm) di ossido di argento (AgOx) è formato “sopra” il rivestimento di argento 20 come rappresentato come esempio in 22.
Come discusso precedentemente, sebbene favorisca una buona adesione con il composto del package, è stato trovato che lo strato di miglioramento 22 influisce negativamente sul processo di attacco del die o dei die a semiconduttore 16 sul die pad 14 del leadframe 12.
Anche senza voler essere limitati ad alcuna teoria specifica a tale riguardo, lo strato di miglioramento 22 può influire negativamente sulla “bagnabilità” del materiale del leadframe (rame 12 rivestito con argento 20) con il materiale di attacco a lega per saldatura a dolce.
Una composizione di Pb 95%/Sn 5% o talvolta un bilanciamento dall’1% al 2% di Ag e di Sn può essere un esempio di un tale materiale di attacco a lega per saldatura a dolce.
Come rappresentato schematicamente nelle Figure 2 e 3, una o più forme di attuazione possono contemplare di rimuovere selettivamente lo strato di miglioramento 22 in corrispondenza della regione del die pad 14 sulla quale vengono attaccati il die o i die a semiconduttore 16.
L’espressione “in corrispondenza” intende evidenziare il fatto che una rimozione selettiva dello strato di miglioramento 22 non deve comportare necessariamente l’interezza dell’area del die pad sulla quale sono attaccati il die o i die a semiconduttore 16. È stato trovato tuttavia che sia vantaggioso un aumento dell’area in cui può avere luogo un attacco (con lega per saldatura a dolce) senza essere affetti negativamente dallo strato di miglioramento.
È stato trovato che l’ablazione a fascio laser (come indicato da L nelle Figure 2 e 3) è efficace nell’effettuare una tale rimozione selettiva dello strato di miglioramento con la capacità di ripristinare la bagnabilità originale del materiale del leadframe sottostante (per esempio, argento 20 “puro”, come nel caso rappresentato come esempio nella Figura 3).
È stato trovato che una rimozione selettiva dello strato di miglioramento 22 con ablazione a fascio laser ha come risultato una “pulitura” della superficie del leadframe da cui è rimosso lo strato di miglioramento (per esempio, la superficie del rivestimento di argento 20 nella Figura 3) con un effetto che tale superficie è fusa e/o irruvidita.
È stato trovato che ciò è vantaggioso nel favorire (ulteriormente) l’adesione del materiale a lega per softsolder sul leadframe e nel facilitare un ancoraggio del die o dei die a semiconduttore 16 su di esso, con un rischio ridotto di delaminazione.
Di nuovo, senza voler essere vincolati ad alcuna teoria specifica a tale riguardo, una tale fusione/irruvidimento della superficie può avere come risultato che la superficie di contatto tra il materiale a lega per soft-solder e il leadframe è aumentata, dando così origine a una maggiore superficie di contatto/maggiore bagnabilità sinergica risultante da una rimozione (selettiva) dello strato di miglioramento.
Esperimenti effettuati dalle Richiedenti mostrano che una radiazione a fascio laser a una lunghezza d’onda di circa 1064 nm come prodotta da un laser YAG con una potenza specifica di 100 watt a 1 mH (pulsato con durata di impulso di 15 ps) può fornire un die attachment stabile con lega per soft-solder su un leadframe rivestito di argento, mentre uno strato di miglioramento di AgOx lasciato al suo posto sulle porzioni del leadframe con cui fa eventualmente contatto il composto di stampaggio del package semplifica prestazioni soddisfacenti di delaminazione del package come desiderato.
Come rappresentato qui come esempio, un procedimento di fabbricazione di dispositivi a semiconduttore (per esempio, 10) può comprendere:
- fornire un leadframe (per esempio, 12) avente un’area di die pad (per esempio, 14),
- attaccare su detta area di die pad almeno un die a semiconduttore (per esempio, 16) mediante un materiale di die attach a lega per saldatura a dolce (soft-solder),
- formare un package del dispositivo (per esempio, 18) formando per stampaggio un materiale del package sull’almeno un die a semiconduttore attaccato su detta area di die pad del leadframe,
in cui il procedimento comprende:
- fornire su detto leadframe uno strato di miglioramento (enhancing layer - per esempio, 22) che contrasta la delaminazione del package del dispositivo, - rimuovere (per esempio, L) detto strato di miglioramento almeno da una porzione dell’area del die pad, e
- attaccare detto almeno un die a semiconduttore su detta area di die pad mediante un materiale di die attach a lega per soft-solder fornito dove detto strato di miglioramento è stato rimosso.
Un procedimento come rappresentato qui come esempio può comprendere di rimuovere detto strato di miglioramento da detta area di die pad mediante ablazione a fascio laser.
In un procedimento come rappresentato qui come esempio, detto strato di miglioramento può comprendere argento trattato, opzionalmente un Non-Etching Adhesion Promoter (NEAP) trattato.
Un procedimento come rappresentato qui come esempio può comprendere:
- formare detto leadframe di un primo materiale di metallo,
- formare su detto leadframe uno strato di un secondo materiale di metallo, e
- trattare la superficie di detto secondo materiale di metallo opposta al primo materiale di metallo per fornire detto strato di miglioramento.
In un procedimento come rappresentato qui come esempio, detto primo materiale di metallo può comprendere rame.
In un procedimento come rappresentato qui come esempio, detto secondo materiale può comprendere argento.
Un dispositivo a semiconduttore (per esempio, 10) come rappresentato qui come esempio può comprendere:
- un leadframe (per esempio, 12) avente un’area di die pad (per esempio, 14),
- almeno un die a semiconduttore (per esempio, 16) attaccato su detta area di die pad (14) mediante un materiale di die attach a lega per saldatura a dolce,
- un package del dispositivo (per esempio, 18) di materiale del package formato a stampo sull’almeno un die a semiconduttore attaccato su detta area di die pad del leadframe,
in cui:
- su detto leadframe è fornito uno strato di miglioramento (per esempio, 22), lo strato di miglioramento contrastando la delaminazione del package del dispositivo, in cui detta area di die pad del leadframe è almeno parzialmente priva (per esempio, L) di detto strato di miglioramento, e
- l’almeno un die a semiconduttore è attaccato su detta area di die pad mediante un materiale di die attach a lega per soft-solder fornito dove l’area del die pad del leadframe è priva di detto strato di miglioramento.
In un dispositivo come rappresentato qui come esempio, dove priva di detto strato di miglioramento, l’area del die pad del leadframe può avere una superficie irruvidita bagnata da detto materiale di die attach a lega per saldatura a dolce.
In un dispositivo come rappresentato qui come esempio: - detto leadframe può comprendere un primo materiale di metallo, opzionalmente rame, che ha formato su di esso uno strato di un secondo materiale di metallo, opzionalmente argento, e
- detto strato di miglioramento può comprendere uno strato trattato (opzionalmente un Non-Etching Adhesion Promoter o NEAP trattato) di detto secondo materiale di metallo.
Fermi restando i principi di fondo, i dettagli e le forme di attuazione possono variare, anche in modo apprezzabile, rispetto a quanto è stato descritto, puramente a titolo di esempio, senza uscire dall’ambito di protezione.
L’ambito di protezione è definito dalle rivendicazioni annesse.

Claims (9)

  1. RIVENDICAZIONI 1. Procedimento di fabbricazione di dispositivi a semiconduttore (10), il procedimento comprendendo: - fornire un leadframe (12) avente un’area di die pad (14), - attaccare su detta area di die pad (14) almeno un die a semiconduttore (16) mediante un materiale di die attach a lega per saldatura a dolce (soft-solder), - formare un package del dispositivo (18) formando per stampaggio un materiale del package sull’almeno un die a semiconduttore (16) attaccato su detta area di die pad (14) del leadframe (12), in cui il procedimento comprende: - fornire su detto leadframe uno strato di miglioramento (enhancing layer - 22) che contrasta la delaminazione del package del dispositivo, - rimuovere (L) detto strato di miglioramento almeno da una porzione dell’area del die pad (14), e - attaccare detto almeno un die a semiconduttore (16) su detta area di die pad (14) mediante un materiale di die attach a lega per soft-solder fornito dove detto strato di miglioramento (22) è stato rimosso.
  2. 2. Procedimento secondo la rivendicazione 1, comprendente di rimuovere detto strato di miglioramento (22) da detta area di die pad (14) mediante ablazione a fascio laser (L).
  3. 3. Procedimento secondo la rivendicazione 1 o la rivendicazione 2, in cui detto strato di miglioramento (22) comprende argento trattato (20).
  4. 4. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, comprendente: - formare detto leadframe (12) da un primo materiale di metallo, - formare su detto leadframe (12) uno strato di un secondo materiale di metallo (20), e - trattare la superficie di detto secondo materiale di metallo (20) opposta al primo materiale di metallo (12) per fornire detto strato di miglioramento (22).
  5. 5. Procedimento secondo la rivendicazione 4, in cui detto primo materiale di metallo (12) comprende rame.
  6. 6. Procedimento secondo la rivendicazione 4 o la rivendicazione 5, in cui detto secondo materiale (20, 22) comprende argento.
  7. 7. Dispositivo a semiconduttore (10), comprendente: - un leadframe (12) avente un’area di die pad (14), - almeno un die a semiconduttore (16) attaccato su detta area di die pad (14) mediante un materiale di die attach a lega per saldatura a dolce, - un package del dispositivo (18) di materiale del package formato a stampo sull’almeno un die a semiconduttore (16) attaccato su detta area di die pad (14) del leadframe (12), in cui: - su detto leadframe (12) è fornito uno strato di miglioramento (22), lo strato di miglioramento (22) contrastando la delaminazione del package del dispositivo, in cui detta area di die pad (14) del leadframe (12) è almeno parzialmente priva di detto strato di miglioramento (22), e - l’almeno un die a semiconduttore è attaccato su detta area di die pad mediante un materiale di die attach a lega per soft-solder fornito dove l’area del die pad (14) del leadframe (12) è priva di detto strato di miglioramento (22).
  8. 8. Dispositivo (10) secondo la rivendicazione 7, in cui, dove priva di detto strato di miglioramento (22), l’area del die pad (14) del leadframe ha una superficie irruvidita bagnata da detto materiale di die attach a lega per saldatura a dolce.
  9. 9. Dispositivo (10) secondo la rivendicazione 7 o la rivendicazione 8, in cui: - detto leadframe (12) comprende un primo materiale di metallo, preferibilmente rame, avente formato su di esso uno strato di un secondo materiale di metallo (20), preferibilmente argento, e - detto strato di miglioramento (22) comprende uno strato trattato di detto secondo materiale di metallo (20).
IT102019000009501A 2019-06-19 2019-06-19 Procedimento di die attachment per dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente IT201900009501A1 (it)

Priority Applications (5)

Application Number Priority Date Filing Date Title
IT102019000009501A IT201900009501A1 (it) 2019-06-19 2019-06-19 Procedimento di die attachment per dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
EP20179296.7A EP3754703B1 (en) 2019-06-19 2020-06-10 A die attachment method for semiconductor devices and corresponding semiconductor device
US16/899,342 US11640931B2 (en) 2019-06-19 2020-06-11 Die attachment method and material between a semiconductor device and die pad of a leadframe
CN202010562192.0A CN112117199A (zh) 2019-06-19 2020-06-18 用于半导体设备的裸片附接方法及对应的半导体设备
CN202021138926.4U CN212412003U (zh) 2019-06-19 2020-06-18 半导体设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT102019000009501A IT201900009501A1 (it) 2019-06-19 2019-06-19 Procedimento di die attachment per dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente

Publications (1)

Publication Number Publication Date
IT201900009501A1 true IT201900009501A1 (it) 2020-12-19

Family

ID=68234200

Family Applications (1)

Application Number Title Priority Date Filing Date
IT102019000009501A IT201900009501A1 (it) 2019-06-19 2019-06-19 Procedimento di die attachment per dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente

Country Status (4)

Country Link
US (1) US11640931B2 (it)
EP (1) EP3754703B1 (it)
CN (2) CN112117199A (it)
IT (1) IT201900009501A1 (it)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT202100031007A1 (it) * 2021-12-10 2023-06-10 St Microelectronics Srl Procedimento per attaccare die in dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7382059B2 (en) * 2005-11-18 2008-06-03 Semiconductor Components Industries, L.L.C. Semiconductor package structure and method of manufacture
US20090250796A1 (en) * 2008-04-04 2009-10-08 Gem Services, Inc. Semiconductor device package having features formed by stamping
JP5156658B2 (ja) * 2009-01-30 2013-03-06 株式会社日立製作所 Ｌｓｉ用電子部材
CN103594448A (zh) * 2013-11-15 2014-02-19 杰群电子科技（东莞）有限公司 一种引线框架
US9653385B1 (en) * 2016-05-26 2017-05-16 Sdi Corporation Lead frame

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100266726B1 (ko) * 1995-09-29 2000-09-15 기타지마 요시토시 리드프레임과 이 리드프레임을 갖춘 반도체장치
US6943434B2 (en) 2002-10-03 2005-09-13 Fairchild Semiconductor Corporation Method for maintaining solder thickness in flipchip attach packaging processes
US9281218B2 (en) * 2006-08-30 2016-03-08 United Test And Assembly Center Ltd. Method of producing a semiconductor package
JP5415106B2 (ja) * 2008-03-21 2014-02-12 住友化学株式会社 樹脂パッケージの製造方法
DE102009008738A1 (de) * 2009-02-12 2010-08-19 Osram Opto Semiconductors Gmbh Halbleiteranordnung und Verfahren zum Herstellen einer Halbleiteranordnung
US20120153444A1 (en) * 2009-06-18 2012-06-21 Rohm Co., Ltd Semiconductor device
JP5975911B2 (ja) * 2013-03-15 2016-08-23 ルネサスエレクトロニクス株式会社 半導体装置
TWI610411B (zh) 2014-08-14 2018-01-01 艾馬克科技公司 用於半導體晶粒互連的雷射輔助接合
JP7016677B2 (ja) * 2017-11-21 2022-02-07 新光電気工業株式会社 リードフレーム、半導体装置、リードフレームの製造方法
CN108436270B (zh) * 2018-03-26 2020-09-18 中国人民解放军陆军装甲兵学院 一种用于铝合金激光焊接的表面预处理方法
US20200273720A1 (en) * 2019-02-27 2020-08-27 Texas Instruments Incorporated Laser ablation surface treatment for microelectronic assembly
IT201900022641A1 (it) * 2019-12-02 2021-06-02 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore, apparato e dispositivo a semiconduttore corrispondenti

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7382059B2 (en) * 2005-11-18 2008-06-03 Semiconductor Components Industries, L.L.C. Semiconductor package structure and method of manufacture
US20090250796A1 (en) * 2008-04-04 2009-10-08 Gem Services, Inc. Semiconductor device package having features formed by stamping
JP5156658B2 (ja) * 2009-01-30 2013-03-06 株式会社日立製作所 Ｌｓｉ用電子部材
CN103594448A (zh) * 2013-11-15 2014-02-19 杰群电子科技（东莞）有限公司 一种引线框架
US9653385B1 (en) * 2016-05-26 2017-05-16 Sdi Corporation Lead frame

Also Published As

Publication number Publication date
US20200402895A1 (en) 2020-12-24
CN212412003U (zh) 2021-01-26
EP3754703A1 (en) 2020-12-23
CN112117199A (zh) 2020-12-22
US11640931B2 (en) 2023-05-02
EP3754703B1 (en) 2022-08-03

Similar Documents

Publication Publication Date Title
JP6274640B2 (ja) 半導体デバイスパッケージおよび製造方法
KR100720607B1 (ko) 반도체장치
US20110097854A1 (en) Method of manufacturing semiconductor device and method of manufacturing electronic device
TWI624883B (zh) 樹脂密封型半導體裝置之製造方法及樹脂密封型半導體裝置
DE102015109953A1 (de) Herstellung elektronischer Bauelemente
JP6417466B1 (ja) 半導体装置およびその製造方法
IT201900009501A1 (it) Procedimento di die attachment per dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
US10937744B2 (en) Semiconductor packages including roughening features
JP7174363B2 (ja) リードフレームおよび半導体装置
JP6107995B2 (ja) リードフレームおよびリードフレームの製造方法
JP3802821B2 (ja) 電子部品のリード切断方法
JP4363324B2 (ja) 半導体モジュール
JP4378892B2 (ja) リードフレームの製造方法
JP2003133262A (ja) 半導体パッケージの製造方法
KR20010049673A (ko) 도금된 전자 성단을 제조하는 방법
JPS63131557A (ja) レジン封止型半導体装置用リ−ドフレ−ム及びレジン封止型半導体装置
IT202100031007A1 (it) Procedimento per attaccare die in dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
WO2023188587A1 (ja) 加工品の製造方法、半導体装置の製造方法、および加工品の製造装置
JP7112663B2 (ja) リードフレームおよび半導体装置の製造方法
JP6399126B2 (ja) リードフレームおよびリードフレームの製造方法
JPS63102247A (ja) 樹脂封止型半導体装置
JPH10144839A (ja) リードフレームとその製造方法及びリード部品
WO2019026917A1 (ja) リードフレーム、半導体装置および半導体装置の製造方法
JPH0574997A (ja) 半導体装置
JP2004292944A (ja) ウイスカの発生を防止した電子部品用金属材料