DE112017004646T5 - Nickel-Zinn-Mikrohöcker-Strukturen und Verfahren zum Herstellen derselben - Google Patents

Nickel-Zinn-Mikrohöcker-Strukturen und Verfahren zum Herstellen derselben Download PDF

Info

Publication number
DE112017004646T5
DE112017004646T5 DE112017004646.7T DE112017004646T DE112017004646T5 DE 112017004646 T5 DE112017004646 T5 DE 112017004646T5 DE 112017004646 T DE112017004646 T DE 112017004646T DE 112017004646 T5 DE112017004646 T5 DE 112017004646T5
Authority
DE
Germany
Prior art keywords
tin
mass fraction
microbump
seed layer
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112017004646.7T
Other languages
English (en)
Inventor
Rahul Jain
Kyu Oh Lee
Amanda E. Schuckman
Steve S. Cho
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112017004646T5 publication Critical patent/DE112017004646T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16153—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/16155—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation
    • H01L2224/16157—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Techniken und Mechanismen zum Bereitstellen einer effektiven Konnektivität mit Mikrohöckern auf Oberflächenebene auf einem Gehäusesubstrat einer integrierten Schaltung. Bei einem Ausführungsbeispiel werden unterschiedliche Metalle verschiedenartig elektroplattiert, um einen Mikrohöcker zu bilden, der sich durch ein Dielektrikum auf Oberflächenebene eines Substrats zu einer Keimschicht umfassend Kupfer erstreckt. Der Mikrohöcker umfasst Nickel und Zinn, wobei das Nickel beim Verringern einer Absorption der Keimschicht Kupfer hilft. Bei einem anderen Ausführungsbeispiel hat der Mikrohöcker einen Masse-Bruchteil von Zinn oder einen Masse-Bruchteil von Nickel, der in verschiedenen Regionen entlang einer Höhe des Mikrohöckers unterschiedlich ist.

Description

  • VERWANDTE ANMELDUNG
  • Diese Anmeldung beansprucht die Priorität der US-Patentanmeldung 15/267,065 , eingereicht am 15. September 2016 mit dem Titel „NICKEL-TIN MICROBUMP STRUCTURES AND METHOD OF MAKING SAME“.
  • HINTERGRUND
  • TECHNISCHES GEBIET
  • Ausführungsbeispiele der vorliegenden Erfindung beziehen sich im Allgemeinen auf das Gebiet von Gehäusesubstraten einer integrierten Schaltung und genauer, aber nicht ausschließlich auf die Herstellungsverarbeitung, die Mikrohöcker-Zwischenverbindungen bereitstellt.
  • STAND DER TECHNIK
  • Integrierte Schaltungen werden üblicherweise auf einem Halbleiterwafer gebildet, der aus Materialien wie beispielsweise Silizium hergestellt ist. Der Halbleiterwafer wird dann verarbeitet, um verschiedene elektronische Bauelemente zu bilden. Die Wafer werden üblicherweise in Halbleiterchips vereinzelt (ein Chip ist auch als Die bekannt), die dann an ein Substrat angebracht werden. Das Substrat ist üblicherweise entworfen, um den Die direkt oder indirekt mit einer gedruckten Schaltungsplatine, einem Sockel oder einer anderen Verbindung zu koppeln. Das Substrat kann auch eine oder mehrere Funktionen wie beispielsweise Schützen, Trennen, Isolieren und/oder thermisches Steuern des Dies ausführen.
  • Das Substrat (zum Beispiel ein Interposer) wurde herkömmlicherweise aus einem Kern gebildet, der aus einer laminierten Mehrschicht-Struktur zusammengesetzt ist. Üblicherweise werden Mikrohöcker und andere solche Zwischenverbindungsstrukturen in oder auf der Struktur verschieden gebildet, um eine elektrische Kopplung eines Dies mit einem oder mehreren anderen Bauelementen zu ermöglichen. Kernlose Substrate wurden entwickelt, um die Dicke des Substrats zu verringern. Bei einem kernlosen Substrat wird üblicherweise eine entfernbare Kernschicht bereitgestellt, leitfähige und dielektrische Schichten werden auf dem entfernbaren Kern aufgebaut und dann wird der Kern entfernt. Das kernlose Substrat umfasst üblicherweise eine Mehrzahl von darin gebildeten Vias als elektrische Zwischenschicht-Verbindungen.
  • Da aufeinanderfolgende Generationen von Fertigungstechnologien weiterhin größenmäßig skaliert werden, haben metallurgische Eigenschaften verschiedener Materialien eine immer wichtigere Auswirkung auf die Bildung und den Betrieb von Zwischenverbindungsstrukturen. Dementsprechend besteht ein erhöhter Bedarf nach schrittweisen Verbesserungen bei der Fertigung von Strukturen zum Zwischenverbinden von mikroelektronischen Schaltungsbauel ementen.
  • Figurenliste
  • Die verschiedenen Ausführungsbeispiele der vorliegenden Erfindung sind in den Figuren der beiliegenden Zeichnungen beispielhaft und nicht einschränkend dargestellt, in denen gilt:
    • 1A, 1B sind Querschnitt-Seitenansichten der Verarbeitung, um einen Mikrohöcker gemäß einem Ausführungsbeispiel zu bilden.
    • 2 ist ein Flussdiagramm, das Elemente eines Verfahrens darstellt, um einen oder mehrere Mikrohöcker gemäß einem Ausführungsbeispiel zu bilden.
    • 3 ist ein Querschnittsdiagramm einer elektronischen Baugruppe umfassend Zwischenverbindungsstrukturen gemäß einem Ausführungsbeispiel.
    • 4 ist ein funktionales Blockdiagramm, das Elemente einer Rechenvorrichtung gemäß einem Ausführungsbeispiel darstellt.
    • 5 ist ein funktionales Blockdiagramm, das Elemente eines beispielhaften Computersystems gemäß einem Ausführungsbeispiel darstellt.
    • 6 ist eine Querschnittsansicht eines Interposers gemäß einem Ausführungsbeispiel.
  • DETAILLIERTE BESCHREIBUNG
  • Hierin erörterte Ausführungsbeispiele stellen verschiedenartig Techniken und Mechanismen für verbesserte metallurgische Eigenschaften von Mikrohöcker-Strukturen bereit. Einige Ausführungsbeispiele verringern eine Metallauflösung, die anderenfalls die Möglichkeit von unzuverlässigen Zwischenverbindungen und/oder unbeabsichtigten leitfähigen Pfaden, die gebildet werden, erhöhen könnte.
  • Zum Beispiel ist bei einigen Metallisierungstechniken Kupfer (Cu) dafür anfällig, von einer Keimschicht gezogen zu werden und in ein angrenzendes Metall als Teil einer intermetallischen Verbindung (intermetallic compound; IMC) innerhalb eines Mikrohöckers, der auf der Keimschicht gebildet ist, aufgelöst zu werden. Die IMC wird üblicherweise in einem nachfolgenden Wiederaufschmelz-Prozess (reflow process) aufgespalten, was zu einem relativ hohen Kupfergehalt in oder auf dem Mikrohöcker selbst führt. Im Fall eines Zinn- (Sn)-Mikrohöckers zum Beispiel neigen solche höheren Kupfergehalte dazu, mit einer verringerten Zuverlässigkeit der Lötverbindung assoziiert zu werden. Obwohl eine dünnere Kupferkeimschicht dieses Problem verringern kann, ist die Bildung von ausreichend dünnen Keimschichten üblicherweise teuer und/oder unzuverlässig. Um das Auflösen von Kupfer (Cu) von einer Keimschicht in einem angrenzenden Mikrohöckermetall zu verringern, führen einige Ausführungsbeispiele ein Elektroplattieren von Nickel (Ni) als Teil des Höckerbildungsprozesses verschieden aus. Der Begriff „Mikrohöcker“ wird verschieden verwendet, um sich entweder auf einen leitfähigen Kontakt eines Bauelements oder auf eine Lötverbindung zu beziehen, gebildet aus einem solchen leitfähigen Kontakt. Sofern nicht anderweitig angegeben, bezieht sich „Lötverbindung“ hierin auf eine Lötverbindung, die durch Löten mit einem Mikrohöcker gebildet wird (wobei eine solche Lötverbindung auch umgangssprachlich als ein „Mikrohöcker“ bezeichnet werden könnte).
  • Die hierin beschriebenen Technologien können in einem oder mehreren elektronischen Bauelementen implementiert sein. Nicht einschränkende Beispiele von elektronischen Bauelementen, die die hierin beschriebenen Technologien verwenden können, umfassen irgendeine Art einer mobilen Vorrichtung und/oder stationären Vorrichtung, wie beispielsweise Kameras, Mobiltelefone, Computerendgeräte, Desktop-Computer, elektronische Lesegeräte, Faxgeräte, Kioske, Netbook-Computer, Notebook-Computer, Internet-Vorrichtungen, Zahlungsterminals, persönliche digitale Assistenten, Medienabspielgeräte und/oder - aufnahmegeräte, Server (z. B. Blade-Server, rahmenmontierter Server (rack mount server), Kombinationen davon, etc.), Set-Top-Boxen, Smartphones, Tablet-Personal-Computer, ultramobile Personal-Computer, drahtgebundene Telefone, Kombinationen davon und Ähnliches. Solche Vorrichtungen können tragbar oder stationär sein. Bei einigen Ausführungsbeispielen können die hierin beschriebenen Technologien in einem Desktop-Computer, Laptop-Computer, Smartphone, Tablet-Computer, Netbook-Computer, Notebook-Computer, persönlichen digitalen Assistenten, Server, Kombinationen davon und Ähnlichem verwendet werden. Allgemeiner ausgedrückt können die hierin beschriebenen Technologien bei jeglichen einer Vielzahl von elektronischen Bauelementen umfassend ein Substrat umfassend Zwischenverbindungsstrukturen zum Bereitstellen einer Konnektivität an eine integrierte Schaltungsanordnung verwendet werden.
  • 2 ist ein Flussdiagramm eines Verfahrens 200 zur Herstellung von Substratstrukturen eines mikroelektronischen Bauelements gemäß einem Ausführungsbeispiel. Zum Darstellen bestimmter Merkmale verschiedener Ausführungsbeispiele wird das Verfahren 200 hierin Bezug nehmend auf 1A, 1B beschrieben. Die in 1A, 1B gezeigten Querschnittsansichten stellen verschiedenartig jeweilige Stufen 100-107 eines Substratherstellungsprozesses - wie beispielsweise Verfahren 200 - gemäß einem beispielhaften Ausführungsbeispiel dar. Bei unterschiedlichen Ausführungsbeispielen kann das Verfahren 200 jedoch andere Strukturen abgesehen von oder zusätzlich zu jenen herstellen, die durch Stufen 100-107 dargestellt werden. Bei einem Ausführungsbeispiel soll eine Verarbeitung wie beispielsweise die, die durch Stufen 100-107 und/oder Verfahren 200 dargestellt ist, Mikrohöcker - eines Interposers oder eines anderen solchen Substrats - bilden, die ein Koppeln mit einem integrierten Schaltungs-Die ermöglichen.
  • Das Verfahren 200 kann bei 210 ein Strukturieren einer dielektrischen Schicht umfassen, wobei ein Kupferkontakt durch eine durch die dielektrische Schicht gebildete Öffnung freiliegend ist. Die dielektrische Schicht kann ein Trockenfilmresist (DFR; dry film resist) oder irgendeines einer Vielzahl von anderen derartigen Materialien umfassen, die aus herkömmlichen Substratherstellungstechniken angepasst sind. Eine dielektrische Schicht (z. B. ein Material der dielektrischen Oberflächenschicht 110, die bei Stufe 100 gezeigt ist) kann zum Beispiel über eine strukturierten Metallschicht (z. B. unter der Oberflächenebene liegende Metallschicht 120) in einer Substrat-Aufbauschicht laminiert oder anderweitig abgeschieden werden. Im Allgemeinen kann die strukturierte Metallschicht und jegliche Anzahl von Schichten unter der strukturierten Metallschicht obere Aufbauschichten und/oder andere derartige Strukturen umfassen, die zum Beispiel auf jegliche in der Technik bekannten Weise gebildet werden. Bei einigen Ausführungsbeispielen umfassen Schichten (nicht gezeigt), die unterhalb der Unter-Oberflächenebenen-Metallschicht 120 angeordnet sind, einen Kern oder eine andere derartige Verstärkungsstruktur. Alternativ kann die unter der Oberflächenebene liegende Metallschicht 120 Teil eines kernlosen Substrats sein.
  • Die dielektrische Schicht 110 kann jede im Stand der Technik bekannte Zusammensetzung aufweisen und über der strukturierten, unter der Oberflächenebene liegenden Metallschicht 120 angebracht sein - z.B. unter Verwendung von Prozessen, die von jeglichen von verschiedenen herkömmlichen Techniken angepasst sind. Ein Material der dielektrischen Schicht 110 kann ein Polymer (ein auf Epoxid basierendes Harz) mit Silika-Füllstoff umfassen zum Bereitstellen geeigneter mechanischer Eigenschaften, die die Zuverlässigkeitsansprüche des Gehäuses erfüllen. Bei einigen Ausführungsbeispielen umfasst die dielektrische Schicht 110 jegliche einer Vielzahl von photoempfindlichen Materialien, die zum Strukturieren durch Belichtungs-/Entwicklungsverarbeitung geeignet sind. Alternativ oder zusätzlich kann das dielektrische Material bei verschiedenen Ausführungsbeispielen durch Laserablation strukturiert werden.
  • Bei Operation 210 können zum Beispiel eine oder mehrere Öffnungen (z. B. gebildet durch die darstellenden Via-Löcher 112, die bei Stufe 100 gezeigt sind) in die dielektrische Schicht (z. B. dielektrische Oberflächenschicht 110) mittels Laser gebohrt werden, um einen Abschnitt der darunter liegenden Metallschicht 120 freizulegen. Operationen von jeglichen von verschiedenen herkömmlichen Techniken, wie beispielsweise unter Verwendung von Co2-Laser, können angepasst sein, um ein derartiges Strukturieren auszuführen. Bei einigen Ausführungsbeispielen kann das Dielektrikum weiter strukturiert werden, um Leiterbahn-Aussparungen und/oder andere ausgesparte Strukturen (nicht gezeigt) zu bilden, die sich zu jeweiligen Tiefen in dem Dielektrikum verschiedenartig erstrecken, die kleiner als die der Vias sind (d. h. wobei das unter der Oberflächenebene liegende Metallmerkmal 120 nicht durch jegliches solches weiteres Strukturieren freiliegend ist).
  • Das Verfahren 200 kann bei 220 ferner das Ausführen einer Abscheidung einer Keimschicht (z. B. Keimschicht 122 bei Stufe 101) auf dem Kupferkontakt umfassen, wobei die Keimschicht Kupfer umfasst. Eine stromlose Plattierung oder eine physikalische Gasphasenabscheidungs-Technik (d. h. Sputtern) kann zum Beispiel verwendet werden, um die Keimschicht 122 abzuscheiden. Auf darstellende Weise und nicht einschränkend kann eine stromlose Plattierung von reinem Kupfer eine Keimschicht mit einer Dicke in einem Bereich von 0,3 µm bis 1,0 µm bilden. Bei einem anderen Ausführungsbeispiel kann eine Kombination von Kupfer und Titan (Ti) gesputtert werden, um eine Keimschicht mit einer Dicke in einem Bereich von 50 Nanometern (nm) bis 250 nm zu bilden. Die Keimschicht 122 kann jedoch irgendeine von verschiedenen anderen Zusammensetzungen und/oder Dicken bei unterschiedlichen Ausführungsbeispielen aufweisen.
  • Die Keimschicht kann bei 220 direkt auf das freiliegende Kupfer des Kontakts abgeschieden sein. Alternativ kann vor der Abscheidung der Keimschicht ein Oberflächenfinish abgeschieden oder anderweitig auf dem Kupferkontakt gebildet sein. Zum Beispiel kann ein Oberflächenfinish (nicht gezeigt) vor der Abscheidung der Keimschicht 122 gebildet sein, wobei z. B. eine solche Bildung ein stromloses Plattieren oder Sputtern umfasst zur Bildung einer Nickelschicht (z. B. mit einer Dicke von 3 µm bis 7 µm), einer Palladium- (Pd-) Schicht (z. B. mit einer Dicke von 20 µm bis 60 µm) oder einer Gold- (Au-) Schicht (z. B. mit einer Dicke von 30 µm bis 100 µm) auf dem Kupferkontakt. Die Zusammensetzung und/oder Dicke eines solchen Oberflächenfinish kann bei einigen Ausführungsbeispielen von herkömmlichen Techniken angepasst sein.
  • Bei einem Ausführungsbeispiel umfasst das Verfahren 200 bei 230 ferner ein Elektroplattieren von Nickel direkt auf der Keimschicht, wobei das Nickel Teil einer Mikrohöckerstruktur des Substrats bilden soll. Wie bei Stufe 102 zum Beispiel gezeigt ist, kann eine strukturierte Schicht 130 aus einem Resistmaterial über der Keimschicht 122 gebildet sein, wobei die strukturierte Schicht 130 Öffnungen 132 umfasst, die jeweils verschiedenartig über einem jeweiligen einen der Löcher 112 ausgerichtet sind. Abscheidung, Strukturieren und/oder anderes Bilden der strukturierten Schicht 130 kann Operationen umfassen, die zum Beispiel aus irgendwelchen einer Vielzahl von auf dem Stand der Technik bekannten lithographischen Prozessen (Belichtung und Entwicklung) angepasst sind. Wie bei Stufe 103 gezeigt ist, kann ein elektrolytischer Plattierungsprozess ausgeführt werden, um Nickel 140 abzuscheiden, um die Via-Löcher 112 zumindest teilweise zu füllen. Auf darstellende Weise und nicht einschränkend kann Nickel 140 zu einer Dicke von zumindest einem gewissen Mindestbetrag abgeschieden sein (z. B. zumindest 1 µm bis 10 µm), der einen aussparungsfreien Höcker von Nickel in einem der Via-Löcher 112 bereitstellt. Bei einigen Ausführungsbeispielen wird Nickel 140 auf eine Ebene elektroplattiert, die über einer Oberseite der dielektrischen Oberflächenschicht 110 (zum Beispiel 1 µm oder mehr über einer höchsten Erstreckung der Keimschicht 122), aber zum Beispiel unter einer Oberseite der strukturierten Schicht 130 ist.
  • Das Verfahren 200 kann ferner bei 240 ein Elektroplattieren von Zinn direkt auf dem Nickel umfassen, das bei 230 elektroplattiert wurde - wobei z. B. das Zinn auch teilweise die gleiche(n) Mikrohöckerstruktur(en) bilden soll, die derartiges Nickel umfassen. Bei dem darstellenden Ausführungsbeispiel, das bei Stufe 104 gezeigt ist, wird ein nachfolgender elektrolytischer Plattierungsprozess ausgeführt, um Zinn 142 über Nickel 140 abzuscheiden - wobei z. B. eine Dicke von Zinn 142 in einem Bereich von 5 µm bis 30 µm liegt. Nur Nickel 140 - und nicht irgendein Kupfer von Keimschicht 122 - kann zum Beispiel in direktem Kontakt mit einigen oder allen Unterseitenabschnitten von Zinn 142 sein (zumindest vor einem Wiederaufschmelzen (reflow) oder einer anderen Verarbeitung der Mikrohöckerstrukturen umfassend Nickel 140 und Zinn 142).
  • Obwohl einige Ausführungsbeispiele diesbezüglich nicht eingeschränkt sind, kann das Verfahren 200 eine zusätzliche Verarbeitung umfassen oder davon gefolgt sein, um auf durch das Verfahren 200 gebildete Strukturen aufzubauen und/oder diese zu modifizieren. Auf darstellende Weise und nicht einschränkend, wie bei Stufe 105 dargestellt ist, kann die temporäre strukturierte Resistschicht 130 nachfolgend entfernt werden, um Abschnitte der darunter liegenden Keimschicht 122 freizulegen. Dann kann ein Wiederaufschmelz-Prozess ausgeführt werden - z. B. um die darstellenden Mikrohöckerstrukturen 144 zu bilden, die bei Stufe 106 gezeigt sind. Das Vorliegen von Nickel 140 zwischen der Keimschicht 122 und Zinn 142 kann eine Absorption von Kupfer von der Keimschicht 122 in Zinn 142 während des Wiederaufschmelzens verringern. Bei einigen Ausführungsbeispielen führt eine Wiederaufschmelz-Verarbeitung zu einer zumindest teilweisen Mischung von Nickel 140 mit Zinn 142. Bei einigen Ausführungsbeispielen kann ein Schleifen und/oder Polieren ausgeführt werden, um einen Höhenunterschied zwischen jeweiligen Mikrohöckerstrukturen zu verringern. Wie bei Stufe 107 gezeigt ist, können Mikrohöckerstrukturen 146 zum Beispiel aus mechanischem Polieren (CMP), Polierschleifen (buff grinding) oder anderer derartiger Verarbeitung resultieren. Zusätzlich oder alternativ kann ein Blitz-Ätzen (oder eine andere derartige subtraktive Verarbeitung) nachfolgend ausgeführt werden, um die Abschnitte 148 der Keimschicht 122 zu entfernen. Ein derartiges Blitz-Ätzen kann eine elektrische Isolierung der Mikrohöckerstrukturen (z. B. umfassend Strukturen 144, 146) voneinander an einer Oberfläche der dielektrischen Schicht 110 bereitstellen.
  • Bei einigen Ausführungsbeispielen führt das nachfolgende Elektroplattieren von Nickel 140 und Zinn 142 zu einem Mikrohöcker - wie beispielsweise eine der Mikrohöckerstrukturen 144, 146 - der einen Masse-Bruchteil-Gradienten (von Zinn oder Nickel zum Beispiel) entlang der Höhe desselben aufweist. Ein Masse-Bruchteil von Zinn (hierin „Zinn-Masse-Bruchteil“) für eine erste Region eines Mikrohöckers kann zum Beispiel unterschiedlich sein zu einem zweiten Zinn-Masse-Bruchteil für eine zweite Region des Mikrohöckers, die im Vergleich zu der ersten Region relativ weit entfernt von einem darunter liegenden Kupferkontakt ist. Die unterschiedlichen Bruchteile von Zinn (oder Nickel) entlang der Höhe eines Mikrohöckers können zumindest vor (und bei einigen Ausführungsbeispielen nach) einer Wiederaufschmelz-Verarbeitung des Mikrohöckers existieren.
  • Auf darstellende Weise und nicht einschränkend, können untere 10 % eines Volumens eines ersten Mikrohöckers einen ersten Zinn-Masse-Bruchteil aufweisen, wobei obere 10 % eines Volumens des ersten Mikrohöckers einen zweiten Zinn-Masse-Bruchteil aufweisen, wobei sich der zweite Zinn-Masse-Bruchteil von dem ersten Zinn-Masse-Bruchteil um zumindest 5 % des ersten Zinn-Masse-Bruchteils unterscheidet. Bei einem solchen Ausführungsbeispiel kann sich der zweite Zinn-Masse-Bruchteil von dem ersten Zinn-Masse-Bruchteil um zumindest 10 % (zum Beispiel um zumindest 20 %) des ersten Zinn-Masse-Bruchteils unterscheiden. Alternativ oder zusätzlich kann ein Gesamtvolumen vom gesamten Zinn des ersten Mikrohöckers gleich zu zumindest 75 % eines Gesamtvolumens vom gesamten Nickel des ersten Mikrohöckers sein. Das Gesamtvolumen vom gesamten Zinn des ersten Mikrohöckers kann zum Beispiel gleich zu zumindest 100% (bei einigen Ausführungsbeispielen zumindest 200 %) des Gesamtvolumens vom gesamten Nickel des ersten Mikrohöckers sein. Bei einigen Ausführungsbeispielen ist ein Gesamt-Zinn-Masse-Bruchteil (für den ganzen ersten Mikrohöcker) in einem Bereich von 50 % bis 90 % eines Gesamtvolumens des ersten Mikrohöckers. Der Gesamt-Zinn-Masse-Bruchteil kann zum Beispiel in einem Bereich von 60 % bis 80 % (und bei einigen Ausführungsbeispielen in einem Bereich von 65 % bis 75 %) des Gesamtvolumens sein.
  • Die Mikrohöcker-Metallurgie, die durch unterschiedliche Ausführungsbeispiele verschiedenartig bereitgestellt wird, kann die Zuverlässigkeit von Zwischenverbindung fördern und/oder die Möglichkeit von unbeabsichtigten leitfähigen Pfaden, die gebildet werden, einschränken. Dies wiederum kann Mikrohöcker ermöglichen, die größere und/oder konsistentere Höhen (gemessen von einer oberen Oberfläche der dielektrischen Schicht) aufweisen. Auf darstellende Weise und nicht einschränkend können Mikrohöcker eines Substrats gemäß einem Ausführungsbeispiel entsprechende Höhen aufweisen, die jeweils in einem Bereich von 6 µm bis 30 µm sind. Alternativ oder zusätzlich kann ein Abstand solcher Mikrohöcker in einem Bereich von 40 µm bis 150 µm sein. Andere Abmessungen und/oder Anordnungen solcher Mikrohöcker können jedoch gemäß implementierungsspezifischen Details bereitgestellt werden.
  • 3 stellt eine elektronische Anordnung 300 umfassend Zwischenverbindungsstrukturen gemäß einem Ausführungsbeispiel dar. Die elektronische Anordnung 300 ist nur ein Beispiel eines Ausführungsbeispiels, wobei ein integrierter Schaltungs-Die mit einem Substrat (z. B einem Interposer) über eine oder mehrere Lötverbindungen gekoppelt ist, die von entsprechenden Mikrohöckern gebildet werden. Solche Mikrohöcker können aus einer Verarbeitung resultieren, wie beispielsweise dargestellt durch die Stufen 100-105 und/oder durch Verfahren 200. Wie oben ausgeführt, kann eine Lötverbindung, die durch Löten eines Mikrohöckers gemäß einem Ausführungsbeispiel gebildet wird, selbst als ein „Mikrohöcker“ bezeichnet werden.
  • Ein Gehäusesubstrat 310 einer elektronischen Anordnung 300 kann einen Interposer 312 und einen Die 314 aufweisen, der auf demselben positioniert ist. Der Die 314 kann aus einem Material wie beispielsweise Silizium gebildet sein und eine Schaltungsanordnung auf demselben aufweisen, die mit dem Interposer 312 zu koppeln ist. Obwohl einige Ausführungsbeispiele diesbezüglich nicht begrenzt sind, kann das Gehäusesubstrat 310 seinerseits mit einem anderen Körper gekoppelt sein, zum Beispiel mit einer Computerhauptplatine (nicht gezeigt). Eine oder mehrere Verbindungen zwischen dem Gehäusesubstrat 310, dem Interposer 312 und dem Die 314 - z. B. umfassend einige oder alle Lötverbindungen 316 und 318 - können eine Zinn-Nickel-Metallurgie aufweisen. Bei einigen Ausführungsbeispielen können solche Verbindungen verschiedenartig eine Legierung aus Zinn und Nickel (und bei einigen Ausführungsbeispielen Kupfer) umfassen. Auf darstellende Weise und nicht einschränkend kann eine gegebene der Lötverbindungen 316, 318 volumenmäßig überwiegend Zinn und Nickel umfassen - wobei z. B. Zinn und Nickel zumindest 75 % (und bei einigen Ausführungsbeispielen zumindest 90 %) der Lötverbindung bilden. Bei einem solchen Ausführungsbeispiel kann eine Gesamtmenge von Zinn in der Lötverbindung zumindest 75 % (z. B. zumindest 100 % und bei einigen Ausführungsbeispielen zumindest 200 %) der Gesamtmenge von Nickel in der Lötverbindung sein.
  • Verbindungen zwischen dem Gehäusesubstrat 310 und einem anderen Körper können unter Verwendung irgendeiner geeigneten Struktur vorgenommen werden, wie beispielsweise der gezeigten darstellenden Löthöcker 320. Das Gehäusesubstrat 310 kann eine Vielzahl von elektronischen Strukturen umfassen, die darauf oder darin gebildet sind. Der Interposer 312 kann auch elektronische Strukturen umfassen, die darauf oder darin gebildet sind. Eine Vielzahl von Materialien kann zum Bilden des Gehäusesubstrats und des Interposers verwendet werden. Bei bestimmten Ausführungsbeispielen ist das Gehäusesubstrat 310 ein organisches Substrat, das aus einer oder mehreren Schichten eines Polymerbasismaterials gebildet ist, mit leitenden Regionen zum Senden von Signalen. Bei bestimmten Ausführungsbeispielen ist der Interposer 312 aus einem Keramikbasismaterial umfassend Metallregionen zum Senden von Signalen gebildet. Obwohl einige Ausführungsbeispiele diesbezüglich nicht eingeschränkt sind, kann die elektronische Anordnung 300 Zwischenraum-Steuerstrukturen 330 umfassen - die z. B. zwischen dem Gehäusesubstrat 310 und dem Interposer 312 positioniert sind. Solche Zwischenraum-Steuerstrukturen 330 können eine Änderung der Höhe des Zwischenraums zwischen dem Gehäusesubstrat 310 und dem Interposer 312 verringern, die ansonsten während des Wiederaufschmelzens auftreten könnte, während der Die 314 an den Interposer 312 angebracht wird. 3 zeigt auch das Vorliegen von Unterlauf-Material 328 zwischen dem Interposer 312 und dem Die 314, und von Unterlauf-Material 326 zwischen dem Gehäusesubstrat 310 und dem Interposer 312. Die Unterlauf-Materialien 326, 328 können ein Polymer sein, das zwischen die Schichten injiziert wird.
  • 4 stellt eine Rechenvorrichtung 400 gemäß einem Ausführungsbeispiel dar. Die Rechenvorrichtung 400 häust eine Platine 402. Die Platine 402 kann eine Anzahl von Komponenten umfassen, einschließlich aber nicht beschränkt auf einen Prozessor 404 und zumindest einen Kommunikationschip 406. Der Prozessor 404 ist physisch und elektrisch mit der Platine 402 gekoppelt. Bei einigen Implementierungen ist der zumindest eine Kommunikationschip 406 ferner physisch und elektrisch mit der Platine 402 gekoppelt. Bei weiteren Implementierungen ist der Kommunikationschip 406 Teil des Prozessors 404.
  • Abhängig von ihren Anwendungen kann die Rechenvorrichtung 400 andere Komponenten umfassen, die physisch und elektrisch mit der Platine 402 gekoppelt sein können oder nicht. Diese anderen Komponenten umfassen, sind aber nicht beschränkt auf einen flüchtigen Speicher (z.B. DRAM), einen nichtflüchtigen Speicher (z.B. ROM), einen Flash-Speicher, einen Graphikprozessor, einen digitalen Signalprozessor, einen Krypto-Prozessor, einen Chipsatz, eine Antenne, eine Anzeige, eine Touchscreen-Anzeige, eine Touchscreen-Steuerung, eine Batterie, einen Audio-Codec, einen Video-Codec, einen Leistungsverstärker, ein GPS-Bauelement (global positioning system; globales Positionierungssystem), einen Kompass, ein Akzelerometer, ein Gyroskop, einen Lautsprecher, eine Kamera, und eine Massenspeichervorrichtung (wie beispielsweise Festplattenlaufwerk, CD (compact disk), DVD (digital versatile disk) usw.).
  • Der Kommunikationschip 406 ermöglicht eine drahtlose Kommunikation für die Übertragung von Daten zu und von der Rechenvorrichtung 400. Der Ausdruck „drahtlos“ und seine Ableitungen können verwendet werden, um Schaltungen, Bauelemente, Systeme, Verfahren, Techniken, Kommunikationskanäle etc. zu beschreiben, die Daten durch die Verwendung modulierter, elektromagnetischer Strahlung durch ein nicht festes Medium kommunizieren können. Der Ausdruck impliziert nicht, dass die zugeordneten Bauelemente nicht irgendwelche Drähte enthalten, obwohl sie dies bei einigen Ausführungsbeispielen möglicherweise nicht tun. Der Kommunikationschip 406 kann jegliche Anzahl von drahtlosen Standards oder Protokollen implementieren, einschließlich aber nicht beschränkt auf Wi-Fi (IEEE 802.11 Familie), WiMAX (IEEE 802.16 Familie), IEEE 802.20, Long Term Evolution (LTE), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth, und Ableitungen davon, sowie jegliche anderen drahtlosen Protokolle, die bezeichnet werden als 3G, 4G, 5G, und darüber hinaus. Die Rechenvorrichtung 400 kann eine Mehrzahl von Kommunikationschips 406 umfassen. Zum Beispiel kann ein erster Kommunikationschip 406 zweckgebunden sein für drahtlose Kommunikation mit kürzerem Bereich, wie beispielsweise Wi-Fi und Bluetooth, und ein zweiter Kommunikationschip 406 kann zweckgebunden sein für drahtlose Kommunikation mit längerem Bereich, wie beispielsweise GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO, und andere.
  • Der Prozessor 404 der Rechenvorrichtung 400 umfasst einen integrierten Schaltungs-Die, der innerhalb des Prozessors 404 gehäust ist. Der Ausdruck „Prozessor“ kann sich auf jegliche Vorrichtung oder Abschnitt einer Vorrichtung beziehen, die/der elektronische Daten aus Registern und/oder Speicher verarbeitet, um diese elektronischen Daten in andere elektronische Daten zu transformieren, die in Registern und/oder Speicher gespeichert werden können. Der Kommunikationschip 406 umfasst ferner einen integrierten Schaltungs-Die, der innerhalb des Kommunikationschips 406 gehäust ist.
  • Bei verschiedenen Implementierungen kann die Rechenvorrichtung 400 ein Laptop, ein Netbook, ein Notebook, ein Ultrabook, ein Smartphone, ein Tablet, ein PDA (persönlicher digitaler Assistent), ein ultramobiler PC, ein Mobiltelefon, ein Desktop-Computer, ein Server, ein Drucker, ein Scanner, ein Monitor, eine Set-Top-Box, eine Unterhaltungs-Steuereinheit (entertainment control unit), eine Digitalkamera, ein tragbarer Musikspieler oder ein digitaler Videorecorder sein. Bei weiteren Implementierungen kann die Rechenvorrichtung 400 jegliches andere elektronische Bauelement sein, das Daten verarbeitet.
  • Einige Ausführungsbeispiele können als ein Computerprogrammprodukt oder Software bereitgestellt werden, das/die ein maschinenlesbares Medium umfassen kann, auf dem Anweisungen gespeichert sind, die verwendet werden können, um ein Computersystem (oder andere elektronische Vorrichtungen) zu programmieren, um einen Prozess gemäß einem Ausführungsbeispiel auszuführen. Ein maschinenlesbares Medium umfasst jeglichen Mechanismus zum Speichern oder Senden von Informationen in einer Form, die von einer Maschine (z. B. einem Computer) lesbar ist. Ein maschinenlesbares (z. B. computerlesbares) Medium umfasst zum Beispiel ein maschinenlesbares (z. B. computerlesbares) Speichermedium (z. B. Nurlesespeicher („ROM“, read only memory), Direktzugriffsspeicher („RAM“, random access memory), Magnetplattenspeichermedien, optische Speichermedien, Flash-Speichervorrichtungen, etc.), ein maschinenlesbares (z. B. computerlesbares) Übertragungsmedium (elektrische, optische, akustische oder andere Formen von ausgebreiteten Signalen (z. B. Infrarotsignale, digitale Signale)), etc.
  • 5 stellt eine schematische Darstellung einer Maschine in der beispielhaften Form eines Computer-Systems 500 dar, in dem ein Satz von Anweisungen ausgeführt werden kann, um die Maschine zu veranlassen, irgendeine oder mehrere der hierin beschrieben Methoden durchzuführen. Bei alternativen Ausführungsbeispielen kann die Maschine mit anderen Maschinen in einem lokalen Netz (LAN, Local Area Network), einem Intranet, einem Extranet oder dem Internet verbunden sein (z. B. vernetzt). Die Maschine kann in der Eigenschaft als eine Server- oder eine Client-Maschine in einer Client-Server-Netzwerkumgebung oder als eine Peer-Maschine in einer Peer-to-Peer- (oder verteilten) Netzwerkumgebung arbeiten. Die Maschine kann ein Personal-Computer (PC), ein Tablet-PC, eine Set-Top-Box (STB), ein persönlicher digitaler Assistent (PDA; Personal Digital Assistant), ein Mobiltelefon, eine Web-Anwendung, ein Server, ein Netzwerk-Router, Netzwerk-Schalter (switch) oder Netzwerk-Brücke, oder irgendeine Maschine sein, die fähig zum Ausführen eines Satzes von Anweisungen (sequentiell oder anderweitig) ist, die Aktionen spezifizieren, die durch die Maschine ausgeführt werden sollen.
  • Während nur eine einzige Maschine dargestellt ist, soll der Begriff „Maschine“ ferner auch jegliche Sammlung von Maschinen (z. B. Computer) umfassen, die individuell oder gemeinsam einen Satz (oder mehrere Sätze) von Anweisungen ausführen, um irgendeine oder mehrere der hierin beschriebenen Methoden durchzuführen.
  • Das beispielhafte Computer-System 500 umfasst einen Prozessor 502, einen Hauptspeicher 504 (z. B. einen Nurlesespeicher (ROM), einen Flash-Speicher, einen dynamischen Direktzugriffsspeicher (DRAM; dynamic random access memory), wie beispielsweise einen synchronen DRAM (SDRAM) oder einen Rambus DRAM (RDRAM), etc.), einen statischen Speicher 506 (z. B. einen Flash-Speicher, einen statischen Direktzugriffsspeicher (SRAM), etc.) und einen sekundären Speicher 518 (z. B. eine Datenspeichervorrichtung), die über einen Bus 530 miteinander kommunizieren.
  • Der Prozessor 502 repräsentiert eine oder mehrere Allzweck-Verarbeitungsvorrichtungen wie beispielsweise einen Mikroprozessor, eine zentrale Verarbeitungseinheit oder ähnliche. Genauer kann der Prozessor 502 ein Mikroprozessor mit komplexem Befehlssatz (CISC; complex instruction set computing), ein Mikroprozessor mit reduziertem Befehlssatz (RISC; reduced instruction set computing), ein Sehr-langes-Anweisungs-Wort- (very long instruction word; VLIW) Mikroprozessor, ein Prozessor, der andere Anweisungssätze implementiert, oder Prozessoren sein, die eine Kombination von Anweisungssätzen implementieren. Der Prozessor 502 kann auch eine oder mehrere Spezial-Verarbeitungsvorrichtungen sein wie beispielsweise eine anwendungsspezifische integrierte Schaltung (ASIC; application specific integrated circuit), ein Feld-programmierbares Gate-Array (FPGA; field programmable gate array), ein digitaler Signalprozessor (DSP; digital signal processor), ein Netzprozessor, oder ähnliches. Der Prozessor 502 ist ausgebildet, die Verarbeitungslogik 526 zum Durchführen der hierin beschriebenen Operationen auszuführen.
  • Das Computer-System 500 kann ferner eine Netzwerkschnittstellen-Vorrichtung 508 umfassen. Das Computer-System 500 kann auch eine Videoanzeige-Einheit 510 (z. B. eine Flüssigkristallanzeige (LCD; liquid crystal display), eine lichtemittierende Dioden-Anzeige (LED; light emitting diode) oder eine Kathodenstrahlröhre (CRT; cathode ray tube), eine alphanumerische Eingabevorrichtung 512 (z. B. eine Tastatur), eine Cursor-Steuerungsvorrichtung 514 (z. B. eine Maus) und eine Signalerzeugungsvorrichtung 516 (z. B. einen Lautsprecher) umfassen.
  • Der sekundäre Speicher 518 kann ein maschinenzugreifbares Speichermedium (oder genauer gesagt ein computerlesbares Speichermedium) 532 umfassen, auf welchem ein oder mehrere Sätze von Anweisungen (z. B. Software 522) gespeichert ist/sind, die irgendeine oder mehrere der hierin beschriebenen Methoden oder Funktionen verkörpern. Die Software 522 kann vollständig oder zumindest teilweise auch innerhalb des Hauptspeichers 504 und/oder innerhalb des Prozessors 502 während der Ausführung derselben durch das Computer-System 500 vorliegen, wobei der Hauptspeicher 504 und der Prozessor 502 auch maschinenlesbare Speichermedien bilden. Die Software 522 kann ferner über ein Netzwerk 520 über die Netzwerkschnittstellen-Vorrichtung 508 gesendet oder empfangen werden.
  • Während das maschinenzugreifbare Speichermedium 532 bei einem beispielhaften Ausführungsbeispiel als ein einzelnes Medium gezeigt ist, sollte der Begriff „maschinenlesbares Speichermedium“ ein einzelnes Medium oder mehrere Medien umfassen (z. B. eine zentralisierte oder verteilte Datenbank, und/oder zugeordnete Caches und Server), die den einen oder die mehreren Sätze von Anweisungen speichern. Der Begriff „maschinenlesbares Speichermedium“ soll auch jedes Medium umfassen, das fähig ist, einen Satz von Anweisungen zur Ausführung durch die Maschine zu speichern oder zu codieren und die die Maschine veranlassen, irgendwelche von einem oder mehreren Ausführungsbeispielen durchzuführen. Der Begriff „maschinenlesbares Speichermedium“ soll dementsprechend umfassen, aber nicht beschränkt sein auf Festkörperspeicher (solid-state memories) und optische und magnetische Medien.
  • 6 stellt einen Interposer 600 dar, der ein oder mehrere Ausführungsbeispiele umfasst. Der Interposer 600 ist ein dazwischenliegendes Substrat, das verwendet wird, um ein erstes Substrat 602 zu einem zweiten Substrat 604 zu überbrücken. Das erste Substrat 602 kann zum Beispiel ein integrierter Schaltungs-Die sein. Das zweite Substrat 604 kann zum Beispiel ein Speichermodul, eine Computerhauptplatine oder ein anderer integrierter Schaltungs-Die sein. Im Allgemeinen ist der Zweck eines Interposers 600, eine Verbindung zu einem weiteren Abstand auszubreiten oder eine Verbindung zu einer unterschiedlichen Verbindung umzuleiten. Zum Beispiel kann ein Interposer 600 einen integrierten Schaltungs-Die mit einem Kugelgitterarray (BGA; ball grid array) 606 koppeln - z. B. umfassend oder gebildet durch einen oder mehrere Mikrohöcker gemäß einem Ausführungsbeispiel - das nachfolgend mit dem zweiten Substrat 604 gekoppelt werden kann. Bei einigen Ausführungsbeispielen sind das erste und zweite Substrat 602, 604 an gegenüberliegende Seiten des Interposers 600 angebracht. Bei anderen Ausführungsbeispielen sind das erste und zweite Substrat 602, 604 an dieselbe Seite des Interposers 600 angebracht. Und bei weiteren Ausführungsbeispielen sind drei oder mehr Substrate mithilfe des Interposers 600 verbunden.
  • Der Interposer 600 kann aus einem Epoxidharz, einem glasfaserverstärkten Epoxidharz, einem Keramikmaterial oder einem Polymermaterial gebildet sein, wie beispielsweise Polyimid. Bei weiteren Implementierungen kann der Interposer aus wechselnden starren oder flexiblen Materialien gebildet sein, die dieselben Materialien aufweisen können, die oben zur Verwendung bei einem Halbleitersubstrat beschrieben wurden, wie beispielsweise Silizium, Germanium und andere Gruppe III-V- und Gruppe IV-Materialien.
  • Der Interposer kann Metall-Verbindungen 608 und Vias 610 umfassen, einschließlich aber nicht beschränkt auf Silizium-Durchkontaktierungen (TSV; through-silicon via) 612. Der Interposer 600 kann ferner eingebettete Bauelemente 614 umfassen (z. B. umfassend eine eingebettete Multi-Die-Zwischenverbindungbrücke oder „EMIB“; embedded multi-die interconnect bridge), umfassend sowohl passive als auch aktive Bauelemente. Solche Bauelemente umfassen, sind aber nicht beschränkt auf Kondensatoren, Entkopplungs-Kondensatoren, Widerstände, Induktoren, Sicherungen, Dioden, Transformatoren, Sensoren und ESD-Bauelemente (ESD = elektrostatische Entladung; electrostatic discharge). Komplexere Bauelemente, wie beispielsweise Radiofrequenz-(RF-) Bauelemente, Leistungsverstärker, Leistungsmanagement-Bauelemente, Antennen, Arrays, Sensoren und MEMS-Bauelemente können ebenfalls auf dem Interposer 600 gebildet sein. Gemäß einigen Ausführungsbeispielen können hierin offenbarte Vorrichtungen oder Verfahren bei der Herstellung des Interposers 600 verwendet werden.
  • Bei einer Implementierung umfasst ein Integrierte-Schaltung- (IC-) Gehäusesubstrat eine dielektrische Schicht mit darin gebildeten Via-Löchern, eine unter der Oberflächenebene liegende Metallschicht umfassend Kupferkontakte, die jeweils freiliegend für ein jeweiliges eines der Via-Löcher sind, die Kupferkontakte umfassend einen ersten Kupferkontakt, eine erste Keimschicht, die auf dem ersten Kupferkontakt abgeschieden ist, wobei die erste Keimschicht Kupfer umfasst, und einen ersten Mikrohöcker, der auf der ersten Keimschicht gebildet ist, wobei der erste Mikrohöcker Zinn und Nickel umfasst.
  • Bei einem Ausführungsbeispiel umfasst das IC-Gehäusesubstrat ferner einen ersten Oberflächenfinish-Abschnitt auf dem ersten Kupferkontakt, wobei die erste Keimschicht auf dem ersten Oberflächenfinish-Abschnitt abgeschieden ist. Bei einem anderen Ausführungsbeispiel ist das Nickel des Mikrohöckers direkt auf der Kupferkeimschicht angeordnet. Bei einem anderen Ausführungsbeispiel weisen untere 10 % eines Volumens des ersten Mikrohöckers einen ersten Zinn-Masse-Bruchteil auf, wobei obere 10 % eines Volumens des ersten Mikrohöckers einen zweiten Zinn-Massen-Bruchteil aufweisen und wobei sich der zweite Zinn-Masse-Bruchteil von dem ersten Zinn-Masse-Bruchteil um zumindest 5 % des ersten Zinn-Masse-Bruchteils unterscheidet. Bei einem anderen Ausführungsbeispiel unterscheidet sich der zweite Zinn-Masse-Bruchteil von dem ersten Zinn-Masse-Bruchteil um zumindest 10 % des ersten Zinn-Masse-Bruchteils. Bei einem anderen Ausführungsbeispiel ist ein Gesamtvolumen von Zinn des ersten Mikrohöckers gleich zu zumindest 75 % eines Gesamtvolumens von Nickel des ersten Mikrohöckers. Bei einem anderen Ausführungsbeispiel ist ein Gesamt-Zinn-Masse-Bruchteil des ersten Mikrohöckers in einem Bereich von 50 % bis 90 %.
  • Bei einer anderen Implementierung umfasst ein Verfahren zum Bilden von Mikrohöckern auf einem Substrat, das Strukturieren einer dielektrischen Schicht, wobei ein Kupferkontakt durch eine durch die dielektrische Schicht gebildete Öffnung freiliegend ist, das Ausführen einer Abscheidung einer Keimschicht auf dem Kupferkontakt, wobei die Keimschicht Kupfer umfasst, das Elektroplattieren von Nickel eines ersten Mikrohöckers direkt auf der Keimschicht, und das Elektroplattieren von Zinn des ersten Mikrohöckers direkt auf dem Nickel.
  • Bei einem Ausführungsbeispiel umfasst das Ausführen der Abscheidung der Keimschicht das Ausführen einer stromlosen Plattierung der Keimschicht direkt auf dem Kupferkontakt. Bei einem anderen Ausführungsbeispiel umfasst das Verfahren ferner das Bilden eines Oberflächenfinish auf dem Kupferkontakt, wobei die Keimschicht auf dem Oberflächenfinish abgeschieden ist. Bei einem anderen Ausführungsbeispiel weisen untere 10 % eines Volumens des ersten Mikrohöckers einen ersten Zinn-Masse-Bruchteil auf, wobei obere 10 % eines Volumens des ersten Mikrohöckers einen zweiten Zinn-Massen-Bruchteil aufweisen und wobei sich der zweite Zinn-Masse-Bruchteil von dem ersten Zinn-Masse-Bruchteil um zumindest 5 % des ersten Zinn-Masse-Bruchteils unterscheidet. Bei einem anderen Ausführungsbeispiel unterscheidet sich der zweite Zinn-Masse-Bruchteil von dem ersten Zinn-Masse-Bruchteil um zumindest 10 % des ersten Zinn-Masse-Bruchteils. Bei einem anderen Ausführungsbeispiel ist ein Gesamtvolumen von Zinn des ersten Mikrohöckers gleich zu zumindest 75 % eines Gesamtvolumens von Nickel des ersten Mikrohöckers. Bei einem anderen Ausführungsbeispiel ist ein Gesamt-Zinn-Masse-Bruchteil des ersten Mikrohöckers in einem Bereich von 50 % bis 90 %.
  • Bei einer anderen Implementierung umfasst ein Bauelement einen Integrierte-Schaltung- (IC-) Die und ein Substrat umfassend eine dielektrische Schicht mit darin gebildeten Via-Löchern, eine unter der Oberflächenebene liegende Metallschicht umfassend Kupferkontakte, die jeweils an ein jeweiliges eines der Via-Löcher angrenzen, wobei die Kupferkontakte einen ersten Kupferkontakt umfassen, und eine erste Keimschicht, die auf dem ersten Kupferkontakt abgeschieden ist, wobei die erste Keimschicht Kupfer umfasst. Das Bauelement umfasst ferner Lötverbindungen umfassend eine erste Lötverbindung umfassend Zinn und Nickel, wobei der IC-Die und der erste Kupferkontakt miteinander über die erste Lötverbindung gekoppelt sind.
  • Bei einem Ausführungsbeispiel umfasst das Substrat ferner einen ersten Oberflächenfinish-Abschnitt auf dem ersten Kupferkontakt, wobei die erste Keimschicht auf dem ersten Oberflächenfinish-Abschnitt abgeschieden ist. Bei einem anderen Ausführungsbeispiel weisen untere 10 % eines Volumens der ersten Lötverbindung einen ersten Zinn-Masse-Bruchteil auf, wobei obere 10 % eines Volumens der ersten Lötverbindung einen zweiten Zinn-Masse-Bruchteil aufweisen und wobei sich der zweite Zinn-Masse-Bruchteil von dem ersten Zinn-Masse-Bruchteil um zumindest 5 % des ersten Zinn-Masse-Bruchteils unterscheidet. Bei einem anderen Ausführungsbeispiel unterscheidet sich der zweite Zinn-Masse-Bruchteil von dem ersten Zinn-Masse-Bruchteil um zumindest 10 % des ersten Zinn-Masse-Bruchteils. Bei einem anderen Ausführungsbeispiel ist ein Gesamtvolumen von Zinn der ersten Lötverbindung gleich zu zumindest 75 % eines Gesamtvolumens von Nickel der ersten Lötverbindung. Bei einem anderen Ausführungsbeispiel ist ein Gesamt-Zinn-Masse-Bruchteil der ersten Lötverbindung in einem Bereich von 50 % bis 90 %.
  • Techniken und Architekturen zur Herstellung von Zwischenverbindungsstrukturen umfassend Zinn sind hierin beschrieben. Zur Erläuterung sind in der obigen Beschreibung zahlreiche spezifische Details dargelegt, um ein tiefgreifendes Verständnis der bestimmten Ausführungsbeispiele zu übermitteln. Für einen Fachmann auf dem Gebiet ist es jedoch offensichtlich, dass bestimmte Ausführungsbeispiele ohne diese spezifischen Details ausgeführt werden können. In anderen Fällen sind Strukturen und Bauelemente in Blockdiagrammform gezeigt, um das Verunklaren der Beschreibung zu vermeiden.
  • In der Beschreibung bedeutet ein Bezug auf „das eine Ausführungsbeispiel“ oder „ein Ausführungsbeispiel“, dass ein bestimmtes Merkmal, eine bestimmte Struktur oder Charakteristik, das/die in Verbindung mit dem Ausführungsbeispiel beschrieben wird, bei zumindest einem Ausführungsbeispiel der Erfindung umfasst ist. Somit bezieht sich das Auftreten der Phrase „bei einem Ausführungsbeispiel“ an verschiedenen Stellen in der Beschreibung nicht notwendigerweise auf das gleiche Ausführungsbeispiel.
  • Einige Abschnitte der detaillierten Beschreibung werden hierin in Form von Algorithmen und symbolischen Darstellungen von Operationen auf Datenbits innerhalb eines Computerspeichers dargestellt. Diese algorithmischen Beschreibungen und Darstellungen sind das Mittel, das von den Fachleuten auf dem Gebiet des Computerwesens verwendet wird, um die Substanz ihrer Arbeit anderen Fachleuten auf dem Gebiet am wirksamsten zu übermitteln. Ein Algorithmus ist hier und allgemein als eine selbstkonsistente Sequenz von Schritten konzipiert, die zu einem gewünschten Ergebnis führen. Die Schritte sind jene, die physikalische Manipulationen von physikalischen Größen erfordern. Gewöhnlich, aber nicht notwendigerweise, nehmen diese Größen die Form von elektrischen oder magnetischen Signalen an, die fähig sind, gespeichert, übertragen, kombiniert, verglichen und anderweitig manipuliert zu werden. Es hat sich bisweilen als praktisch erwiesen, grundsätzlich aus Gründen der gemeinsamen Verwendung, sich auf diese Signale als Bits, Werte, Elemente, Symbole, Bilder oder Zeichen, Ausdrücke, Zahlen oder ähnliches zu beziehen.
  • Es sollte jedoch berücksichtigt werden, dass alle diese und ähnliche Ausdrücke den geeigneten physikalischen Größen zugeordnet werden sollen und nur praktische Etiketten sind, die auf diese Größen angewandt werden. Es wird darauf hingewiesen, sofern nicht anderweitig spezifisch angegeben, wie aus der Erörterung hierin offensichtlich wird, dass sich in der gesamten Beschreibung Erörterungen, die Ausdrücke verwenden wie beispielsweise „Verarbeiten“ oder „Rechnen“ oder „Berechnen“ oder „Bestimmen“ oder „Anzeigen“ oder ähnliches, auf die Aktionen und Prozesse eines Computersystems oder einer ähnlichen elektronischen Rechenvorrichtung beziehen, welche(s) Daten, die als physikalische (elektronische) Größen innerhalb der Register und Speicher des Computersystems dargestellt werden, zu anderen Daten manipuliert und transformiert, welche ähnlich als physikalische Größen innerhalb der Speicher oder Register des Computersystems dargestellt werden, oder auf andere derartige Informations-Speicherungs-, -Übertragungs- oder Anzeige-Vorrichtungen.
  • Bestimmte Ausführungsbeispiele beziehen sich auch auf eine Vorrichtung zum Ausführen der Operationen hierin. Diese Vorrichtung kann speziell für die erforderlichen Zwecke gebaut sein oder sie kann einen Allzweck-Computer umfassen, der selektiv aktiviert wird oder durch ein Computerprogramm, das in dem Computer gespeichert ist, neu konfiguriert wird. Ein derartiges Computerprogramm kann in einem computerlesbaren Speichermedium gespeichert werden, wie beispielsweise aber nicht beschränkt auf jegliche Art von Platte umfassend Disketten, optischen Platten, CD-ROMs und magnetisch-optische Platten, Nurlesespeicher (ROMs; read-only memories), Direktzugriffsspeicher (RAMs, random access memories), wie beispielsweise dynamischer RAM (DRAM), EPROMs, EEPROMs, magnetische oder optische Karten oder jegliche Art von Medien, die zum Speichern von elektronischen Anweisungen geeignet und mit einem Computersystem-Bus gekoppelt sind.
  • Die hierin dargestellten Algorithmen und Anzeigen beziehen sich nicht inhärent auf jeglichen bestimmten Computer oder eine andere Vorrichtung. Verschiedene Allzweck-Systeme können mit Programmen gemäß den Lehren hierin verwendet werden oder es kann sich als praktisch erweisen, eine weiter spezialisierte Vorrichtung zu bauen, um die erforderlichen Verfahrensschritte auszuführen. Die erforderliche Struktur für eine Vielzahl dieser Systeme geht aus der Beschreibung hierin hervor. Zusätzlich sind bestimmte Ausführungsbeispiele nicht Bezug nehmend auf irgendeine bestimmte Programmiersprache beschrieben. Es wird darauf hingewiesen, dass eine Vielzahl von Programmiersprachen verwendet werden kann, um die Lehren der hierin beschriebenen derartigen Ausführungsbeispiele zu implementieren.
  • Abgesehen von dem, was hierin beschrieben ist, können verschiedene Modifikationen an den offenbarten Ausführungsbeispielen und Implementierungen derselben vorgenommen werden, ohne von deren Schutzbereich abzuweichen. Daher sollen die Darstellungen und Beispiele hierin in einem darstellenden und nicht einschränkenden Sinn ausgelegt werden. Der Schutzbereich der Erfindung soll ausschließlich Bezug nehmend auf die nachfolgenden Ansprüche gemessen werden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 15267065 [0001]

Claims (20)

  1. Ein Integrierte-Schaltung- (IC-) Gehäusesubstrat, umfassend: eine dielektrische Schicht mit darin gebildeten Via-Löchern; eine unter der Oberflächenebene liegende Metallschicht umfassend Kupferkontakte, die jeweils freiliegend für ein jeweiliges eines der Via-Löcher sind, wobei die Kupferkontakte einen ersten Kupferkontakt umfassen; eine erste Keimschicht, die auf dem ersten Kupferkontakt abgeschieden ist, wobei die erste Keimschicht Kupfer umfasst; und einen ersten Mikrohöcker, der auf der ersten Keimschicht gebildet ist, wobei der erste Mikrohöcker Zinn und Nickel umfasst.
  2. Das IC-Gehäusesubstrat gemäß Anspruch 1, wobei das Nickel des Mikrohöckers direkt auf der Kupferkeimschicht angeordnet ist.
  3. Das IC-Gehäusesubstrat gemäß Anspruch 1, wobei untere 10 % eines Volumens des ersten Mikrohöckers einen ersten Zinn-Masse-Bruchteil aufweisen, wobei obere 10 % eines Volumens des ersten Mikrohöckers einen zweiten Zinn-Massen-Bruchteil aufweisen und wobei sich der zweite Zinn-Masse-Bruchteil von dem ersten Zinn-Masse-Bruchteil um zumindest 5 % des ersten Zinn-Masse-Bruchteils unterscheidet.
  4. Das IC-Gehäusesubstrat gemäß Anspruch 3, wobei sich der zweite Zinn-Masse-Bruchteil von dem ersten Zinn-Masse-Bruchteil um zumindest 10 % des ersten Zinn-Masse-Bruchteils unterscheidet.
  5. Das IC-Gehäusesubstrat gemäß Anspruch 1, wobei ein Gesamtvolumen von Zinn des ersten Mikrohöckers gleich zu zumindest 75 % eines Gesamtvolumens von Nickel des ersten Mikrohöckers ist.
  6. Das IC-Gehäusesubstrat gemäß Anspruch 1, wobei ein Gesamt-Zinn-Masse-Bruchteil des ersten Mikrohöckers in einem Bereich von 50 % bis 90 % ist.
  7. Das IC-Gehäusesubstrat gemäß Anspruch 1, ferner umfassend einen ersten Oberflächenfinish-Abschnitt auf dem ersten Kupferkontakt, wobei die erste Keimschicht auf dem ersten Oberflächenfinish-Abschnitt abgeschieden ist.
  8. Ein Verfahren zum Bilden von Mikrohöckern auf einem Substrat, das Verfahren umfassend: Strukturieren einer dielektrischen Schicht, wobei ein Kupferkontakt durch eine durch die dielektrische Schicht gebildete Öffnung freigelegt wird; Ausführen einer Abscheidung einer Keimschicht auf dem Kupferkontakt, wobei die Keimschicht Kupfer umfasst; Elektroplattieren von Nickel eines ersten Mikrohöckers direkt auf der Keimschicht; und Elektroplattieren von Zinn des ersten Mikrohöckers direkt auf dem Nickel.
  9. Das Verfahren gemäß Anspruch 8, wobei das Ausführen der Abscheidung der Keimschicht das Ausführen einer stromlosen Plattierung der Keimschicht direkt auf dem Kupferkontakt umfasst.
  10. Das Verfahren gemäß Anspruch 8, wobei untere 10 % eines Volumens des ersten Mikrohöckers einen ersten Zinn-Masse-Bruchteil aufweisen, wobei obere 10 % eines Volumens des ersten Mikrohöckers einen zweiten Zinn-Masse-Bruchteil aufweisen und wobei sich der zweite Zinn-Masse-Bruchteil von dem ersten Zinn-Masse-Bruchteil um zumindest 5 % des ersten Zinn-Masse-Bruchteils unterscheidet.
  11. Das Verfahren gemäß Anspruch 10, wobei sich der zweite Zinn-Masse-Bruchteil von dem ersten Zinn-Masse-Bruchteil um zumindest 10 % des ersten Zinn-Masse-Bruchteils unterscheidet.
  12. Das Verfahren gemäß Anspruch 8, wobei ein Gesamtvolumen von Zinn des ersten Mikrohöckers gleich zu zumindest 75 % eines Gesamtvolumens von Nickel des ersten Mikrohöckers ist.
  13. Das Verfahren gemäß Anspruch 8, wobei ein Gesamt-Zinn-Masse-Bruchteil des ersten Mikrohöckers in einem Bereich von 50 % bis 90 % ist.
  14. Das Verfahren gemäß Anspruch 8, ferner umfassend das Bilden eines Oberflächenfinish auf dem Kupferkontakt, wobei die Keimschicht auf dem Oberflächenfinish abgeschieden ist.
  15. Ein Bauelement, umfassend: einen Integrierte-Schaltung- (IC-) Die; ein Substrat umfassend: eine dielektrische Schicht mit darin gebildeten Via-Löchern; eine unter der Oberflächenebene liegende Metallschicht umfassend Kupferkontakte, die jeweils an ein jeweiliges eines der Via-Löcher angrenzen, wobei die Kupferkontakte einen ersten Kupferkontakt umfassen; und eine erste Keimschicht, die auf dem ersten Kupferkontakt abgeschieden ist, wobei die erste Keimschicht Kupfer umfasst; und Lötverbindungen umfassend eine erste Lötverbindung umfassend Zinn und Nickel, wobei der IC-Die und der erste Kupferkontakt miteinander über die erste Lötverbindung gekoppelt sind.
  16. Das IC-Gehäusesubstrat gemäß Anspruch 15, wobei untere 10 % eines Volumens der ersten Lötverbindung einen ersten Zinn-Masse-Bruchteil aufweisen, wobei obere 10 % eines Volumens der ersten Lötverbindung einen zweiten Zinn-Masse-Bruchteil aufweisen und wobei sich der zweite Zinn-Masse-Bruchteil von dem ersten Zinn-Masse-Bruchteil um zumindest 5 % des ersten Zinn-Masse-Bruchteils unterscheidet.
  17. Das IC-Gehäusesubstrat gemäß Anspruch 16, wobei sich der zweite Zinn-Masse-Bruchteil von dem ersten Zinn-Masse-Bruchteil um zumindest 10 % des ersten Zinn-Masse-Bruchteils unterscheidet.
  18. Das IC-Gehäusesubstrat gemäß Anspruch 15, wobei ein Gesamtvolumen von Zinn der ersten Lötverbindung gleich zu zumindest 75 % eines Gesamtvolumens von Nickel der ersten Lötverbindung ist.
  19. Das IC-Gehäusesubstrat gemäß Anspruch 15, wobei ein Gesamt-Zinn-Masse-Bruchteil der ersten Lötverbindung in einem Bereich von 50 % bis 90 % ist.
  20. Das Bauelement gemäß Anspruch 15, wobei das Substrat ferner einen ersten Oberflächenfinish-Abschnitt auf dem ersten Kupferkontakt umfasst, wobei die erste Keimschicht auf dem ersten Oberflächenfinish-Abschnitt abgeschieden ist.
DE112017004646.7T 2016-09-15 2017-08-14 Nickel-Zinn-Mikrohöcker-Strukturen und Verfahren zum Herstellen derselben Pending DE112017004646T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/267,065 US10297563B2 (en) 2016-09-15 2016-09-15 Copper seed layer and nickel-tin microbump structures
US15/267,065 2016-09-15
PCT/US2017/046745 WO2018052600A1 (en) 2016-09-15 2017-08-14 Nickel-tin microbump structures and method of making same

Publications (1)

Publication Number Publication Date
DE112017004646T5 true DE112017004646T5 (de) 2019-06-19

Family

ID=61560444

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112017004646.7T Pending DE112017004646T5 (de) 2016-09-15 2017-08-14 Nickel-Zinn-Mikrohöcker-Strukturen und Verfahren zum Herstellen derselben

Country Status (5)

Country Link
US (2) US10297563B2 (de)
KR (1) KR102527049B1 (de)
CN (1) CN109564897B (de)
DE (1) DE112017004646T5 (de)
WO (1) WO2018052600A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10297563B2 (en) * 2016-09-15 2019-05-21 Intel Corporation Copper seed layer and nickel-tin microbump structures
US11251113B2 (en) 2017-12-27 2022-02-15 Intel Corporation Methods of embedding magnetic structures in substrates
US10700021B2 (en) * 2018-08-31 2020-06-30 Intel Corporation Coreless organic packages with embedded die and magnetic inductor structures
US20200111720A1 (en) * 2018-10-05 2020-04-09 Intel Corporation Dual side die packaging for enhanced heat dissipation

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020032348A (ko) * 2000-10-25 2002-05-03 마티네즈 길러모 시드층 침착
JP2002203869A (ja) * 2000-10-30 2002-07-19 Seiko Epson Corp バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2003031576A (ja) * 2001-07-17 2003-01-31 Nec Corp 半導体素子及びその製造方法
TWI245402B (en) * 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
JP3829325B2 (ja) * 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
US7144490B2 (en) * 2003-11-18 2006-12-05 International Business Machines Corporation Method for selective electroplating of semiconductor device I/O pads using a titanium-tungsten seed layer
JP2007227783A (ja) 2006-02-24 2007-09-06 Renesas Technology Corp 半導体装置の製造方法
US7582966B2 (en) * 2006-09-06 2009-09-01 Megica Corporation Semiconductor chip and method for fabricating the same
DE102006044691B4 (de) * 2006-09-22 2012-06-21 Infineon Technologies Ag Verfahren zum Herstellen einer Anschlussleitstruktur eines Bauelements
US8143722B2 (en) 2006-10-05 2012-03-27 Flipchip International, Llc Wafer-level interconnect for high mechanical reliability applications
US7964961B2 (en) * 2007-04-12 2011-06-21 Megica Corporation Chip package
US20080251927A1 (en) * 2007-04-13 2008-10-16 Texas Instruments Incorporated Electromigration-Resistant Flip-Chip Solder Joints
TWI463581B (zh) 2007-07-30 2014-12-01 Stats Chippac Ltd 半導體元件以及提供共同電壓匯流排與銲線可接合重新分配的方法
KR20100060968A (ko) 2008-11-28 2010-06-07 삼성전기주식회사 메탈 포스트를 구비한 기판 및 그 제조방법
US8193555B2 (en) * 2009-02-11 2012-06-05 Megica Corporation Image and light sensor chip packages
US8531015B2 (en) * 2009-03-26 2013-09-10 Stats Chippac, Ltd. Semiconductor device and method of forming a thin wafer without a carrier
KR20100132823A (ko) 2009-06-10 2010-12-20 삼성전기주식회사 플립칩용 기판 및 그 제조방법
JP2012532459A (ja) * 2009-07-02 2012-12-13 フリップチップ インターナショナル エルエルシー 垂直ピラー相互接続方法及び構造体
US20110186989A1 (en) * 2010-02-04 2011-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Bump Formation Process
US8922004B2 (en) * 2010-06-11 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Copper bump structures having sidewall protection layers
KR20190014128A (ko) * 2010-08-02 2019-02-11 아토테크더치랜드게엠베하 기판 상에 솔더 성막 및 비용융 범프 구조들을 형성하는 방법
US9272370B2 (en) * 2010-08-12 2016-03-01 Féinics Amatech Teoranta Laser ablating structures for antenna modules for dual interface smartcards
US8837872B2 (en) * 2010-12-30 2014-09-16 Qualcomm Incorporated Waveguide structures for signal and/or power transmission in a semiconductor device
US8847388B2 (en) * 2011-10-06 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Bump with protection structure
US9627290B2 (en) * 2011-12-07 2017-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure design for stress reduction
US9613830B2 (en) * 2011-12-30 2017-04-04 Deca Technologies Inc. Fully molded peripheral package on package device
KR101388831B1 (ko) * 2012-06-28 2014-04-23 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법
US10622310B2 (en) * 2012-09-26 2020-04-14 Ping-Jung Yang Method for fabricating glass substrate package
US9084378B2 (en) * 2013-03-14 2015-07-14 International Business Machines Corporation Under ball metallurgy (UBM) for improved electromigration
US9142501B2 (en) * 2013-03-14 2015-09-22 International Business Machines Corporation Under ball metallurgy (UBM) for improved electromigration
WO2015030670A1 (en) * 2013-08-28 2015-03-05 Institute Of Technical Education Multilayer structure for a semiconductor device and a method of forming a multilayer structure for a semiconductor device
KR20150073473A (ko) * 2013-12-23 2015-07-01 에스케이하이닉스 주식회사 반도체 소자 및 제조 방법
US9824989B2 (en) * 2014-01-17 2017-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package and methods of forming thereof
US9752353B2 (en) * 2014-07-02 2017-09-05 United States Postal Service Receptacle locking device
KR102303983B1 (ko) * 2014-09-22 2021-09-23 삼성전자주식회사 반도체 장치 및 그 제조 방법, 및 상기 반도체 장치를 포함하는 반도체 패키지
TWI556386B (zh) * 2015-03-27 2016-11-01 南茂科技股份有限公司 半導體結構
KR102379165B1 (ko) * 2015-08-17 2022-03-25 삼성전자주식회사 Tsv 구조를 구비한 집적회로 소자 및 그 제조 방법
KR20170023643A (ko) * 2015-08-24 2017-03-06 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US9583465B1 (en) * 2015-08-31 2017-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional integrated circuit structure and manufacturing method of the same
US9837341B1 (en) * 2016-09-15 2017-12-05 Intel Corporation Tin-zinc microbump structures
US10297563B2 (en) * 2016-09-15 2019-05-21 Intel Corporation Copper seed layer and nickel-tin microbump structures
US11251113B2 (en) * 2017-12-27 2022-02-15 Intel Corporation Methods of embedding magnetic structures in substrates

Also Published As

Publication number Publication date
US20180076161A1 (en) 2018-03-15
KR20190042570A (ko) 2019-04-24
US20190244922A1 (en) 2019-08-08
US10297563B2 (en) 2019-05-21
KR102527049B1 (ko) 2023-04-27
CN109564897B (zh) 2023-07-28
CN109564897A (zh) 2019-04-02
WO2018052600A1 (en) 2018-03-22

Similar Documents

Publication Publication Date Title
DE102014104989B4 (de) Integrierte Schaltungs-Gehäusebaugruppe, die eine Glaslötstoppmaskenschicht enthält, und Verfahren zu deren Herstellung
DE102014019978B3 (de) Bridge-verbindung mit geschichteten verbindungsstrukturen
DE112017004646T5 (de) Nickel-Zinn-Mikrohöcker-Strukturen und Verfahren zum Herstellen derselben
DE102014108328A1 (de) Gehäusebaugruppe für eingebettete Chips und zugehörige Techniken und Konfigurationen
DE102019128460A1 (de) Halbleiterpackages und verfahren für deren herstellung
DE112017008313T5 (de) Mikroelektronische anordnungen
DE112019001905T5 (de) Die-tiling-techniken
DE102013223846A1 (de) Logikchip und andere in Aufbauschichten eingebettete Komponenten
DE112017006496T5 (de) Skalierbare eingebettete siliziumbrücken-via-säulen in lithographisch definierten vias und verfahren zum herstellen derselben
DE102020103364A1 (de) Substrat-Patch-Rekonstitutionsoptionen
DE102018129645A1 (de) Verfahren zum Einbetten magnetischer Strukturen in Substrate
DE102015111191B4 (de) Elektronische Baugruppe mit eingeengter Durchkontaktierung, die eine Deckschicht enthält; Verfahren zur Herstellung derselben
DE112015007234T5 (de) Vertikale masseebenenisolierung, masseleiter-koaxialisolierung und impedanzabstimmung von durch gehäusevorrichtungen geführten horizontalen datensignalübertragungsleitungen
DE112016007578T5 (de) Verbindungstruktur für einen gestapelten Die in einem mikroelektronischen Bauelement
DE102020127625A1 (de) Mikroelektronisches gehäuse mit substratintegrierten komponenten
DE112017008031T5 (de) Aktive silizium-brücke
DE102020119181A1 (de) Halbleiterpackages und verfahren zu deren herstellung
DE112016006322T5 (de) Integrierte Schaltungspackungen
DE102020113774A1 (de) Lithographisch definierter vertikaler verbindungszugang (via) für eine brücken-die-erste-ebene-verbindung (fli)
DE102020124814A1 (de) Hybridkernsubstratarchitektur für hochgeschwindigkeitssignalisierung und fli/slizuverlässigkeit und herstellung davon
DE112015006937T5 (de) Verpackte integrierte Schaltkreisvorrichtung mit Vertiefungsstruktur
DE102022122467A1 (de) Dielektrische schicht, die ein metallpad einer glasdurchführung von einer oberfläche des glases trennt
DE112022001616T5 (de) Mikroelektronische baugruppen mit rückseitigen die-zu-gehäuse-zwischenverbindungen
DE112020002861T5 (de) Heterogene integrationsstruktur für datenverarbeitung mit künstlicher intelligenz
DE112015006746T5 (de) Koaxiale Vias