KR20190042570A - 니켈-주석 마이크로범프 구조체 및 이의 제조 방법 - Google Patents

니켈-주석 마이크로범프 구조체 및 이의 제조 방법 Download PDF

Info

Publication number
KR20190042570A
KR20190042570A KR1020197004358A KR20197004358A KR20190042570A KR 20190042570 A KR20190042570 A KR 20190042570A KR 1020197004358 A KR1020197004358 A KR 1020197004358A KR 20197004358 A KR20197004358 A KR 20197004358A KR 20190042570 A KR20190042570 A KR 20190042570A
Authority
KR
South Korea
Prior art keywords
mass fraction
tin
microbump
tin mass
copper
Prior art date
Application number
KR1020197004358A
Other languages
English (en)
Other versions
KR102527049B1 (ko
Inventor
라훌 자인
규 오 이
아만다 이 슈크만
스티브 에스 초
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20190042570A publication Critical patent/KR20190042570A/ko
Application granted granted Critical
Publication of KR102527049B1 publication Critical patent/KR102527049B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16153—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/16155—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation
    • H01L2224/16157—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

집적 회로 패키지 기판 상의 표면 레벨 마이크로범프와의 효율적인 접속성을 제공하기 위한 기법 및 메커니즘이 개시된다. 실시예에서, 상이한 금속은 기판의 표면-레벨 유전체를 통해 구리를 포함하는 시드 층으로 연장되는 마이크로범프를 형성하도록 다양하게 전기도금된다. 마이크로범프는 니켈 및 주석을 포함하며, 니켈은 시드 층 구리의 흡수를 완화시키는 데 도움을 준다. 다른 실시예에서, 마이크로범프는 주석의 질량 분율 또는 니켈의 질량 분율을 가지며, 이는 마이크로범프의 높이를 따라 다양한 영역에서 상이하다.

Description

니켈-주석 마이크로범프 구조체 및 이의 제조 방법
관련 출원
본 출원은 "니켈-주석 마이크로범프 구조체 및 이의 제조 방법"이라는 명칭으로 2016년 9월 15일에 출원된 미국 특허 출원 제15/267,065호에 대한 우선권을 주장한다.
기술 분야
본 발명의 실시예는 일반적으로 집적 회로 패키지 기판의 분야에 관한 것으로, 보다 구체적으로는, 마이크로범프 상호접속부를 제공하는 제조 공정에 관한 것이지만, 이에 제한되는 것은 아니다.
집적 회로는 전형적으로 실리콘과 같은 물질로 제조된 반도체 웨이퍼 상에 형성된다. 그 다음 반도체 웨이퍼는 다양한 전자 디바이스를 형성하도록 처리된다. 웨이퍼는 일반적으로 반도체 칩(칩은 다이로도 알려져 있음)으로 다이싱되며 그 다음에 기판에 부착될 수 있다. 기판은 전형적으로 다이를 인쇄 회로 보드, 소켓 또는 다른 접속부에 직접적으로 또는 간접적으로 연결하도록 설계된다. 기판은 또한 다이의 보호, 분리, 절연 및/또는 열적 제어(thermally controlling) 등과 같은 하나 이상의 다른 기능을 수행할 수 있다.
기판(예컨대, 인터포저(interposer))은 전통적으로 적층된 다층 구조로 이루어진 코어로부터 형성되어 왔다. 전형적으로, 마이크로범프 및 다른 이러한 상호접속 구조체는 구조체 내 또는 구조체 상에 다양하게 형성되어 다이를 하나 이상의 다른 디바이스에 전기적으로 연결하는 것을 가능하게 한다. 기판의 두께를 감소시키기 위해 코어리스 기판이 개발되었다. 코어리스 기판에서, 제거 가능한 코어 층이 전형적으로 제공되고, 제거 가능한 코어 상에 도전성 및 유전체 층이 빌드업되며, 그 다음에 코어가 제거된다. 코어리스 기판은 전형적으로 내부에 중간층 전기적 접속부가 형성된 복수의 비아를 포함한다.
제조 기술이 연속하는 여러 세대를 거치면서 계속해서 크기를 감소시킴에 따라, 다양한 물질의 야금(metallurgical) 특성은 상호접속 구조체의 형성 및 작동에 점점 더 큰 영향을 미친다. 따라서, 마이크로전자 회로 디바이스를 상호접속하기 위한 구조체 제조의 점진적인 개선을 위한 요구가 증가하고 있다.
본 발명의 다양한 실시예는 첨부 도면에서 한정으로가 아니라 예로서 도시된다.
도 1a 및 도 1b는 일 실시예에 따른 마이크로범프를 형성하기 위한 공정의 측단면도이다.
도 2는 일 실시예에 따라 하나 이상의 마이크로범프를 형성하는 방법의 구성요소를 도시하는 흐름도이다.
도 3은 일 실시예에 따라 상호접속 구조체를 포함하는 전자 어셈블리의 단면도이다.
도 4는 일 실시예에 따른 컴퓨팅 디바이스의 구성요소를 도시하는 기능 블록도이다.
도 5는 일 실시예에 따라, 예시적인 컴퓨터 시스템의 구성요소를 도시하는 기능 블록도이다.
도 6은 일 실시예에 따른 인터포저의 단면도이다.
본 명세서에서 논의된 실시예들은 마이크로범프 구조체의 야금 특성 개선을 위한 기술 및 메커니즘을 다양하게 제공한다. 일부 실시예는 신뢰할 수 없는 상호접속부 및/또는 의도하지 않은 도전성 경로가 형성될 가능성을 증가시킬 수도 있는 금속 용해를 완화시킨다.
예를 들어, 일부 통상적인 금속화 기법에서, 구리(Cu)는 시드 층으로부터 도출되어(drawn) 시드 층 상에 형성된 마이크로범프 내의 금속간 화합물(intermetallic compound: IMC)의 일부로서 인접한 금속으로 녹아들기 쉽다. IMC는 전형적으로 후속 리플로우 공정에서 분해되는데, 이는 마이크로범프 자체 내에 또는 그 위에 비교적 높은 구리 레벨을 초래한다. 예를 들어, 주석(Sn) 마이크로범프의 경우, 이러한 높은 구리 레벨은 솔더 조인트 신뢰성 감소와 연관되는 경향이 있다. 더 얇은 구리 시드 층이 이 문제를 완화할 수 있지만, 충분히 얇은 시드 층의 형성은 보통 비싸고/비싸거나 신뢰할 수 없다. 구리(Cu)가 시드 층으로부터 인접한 마이크로범프 금속으로 녹아드는 것을 완화하기 위해, 일부 실시예는 범프 형성 공정의 일부로서 니켈(Ni)을 전기도금하는 것을 다양하게 수행한다. "마이크로범프"라는 용어는 디바이스의 도전성 접촉부 또는 그러한 도전성 접촉부로부터 형성된 솔더 조인트를 지칭하는 데 다양하게 사용된다. 별도의 표시가 없는 한, "솔더 조인트"는 본 명세서에서 마이크로범프로 솔더링함으로써 형성된 솔더 조인트를 지칭한다(이러한 솔더 조인트는 통칭하여 "마이크로범프"로도 지칭될 수 있음).
본 명세서에 설명된 기술은 하나 이상의 전자 디바이스에서 구현될 수 있다. 본 명세서에 설명된 기술을 이용할 수 있는 전자 디바이스의 비제한적인 예는 카메라, 셀 폰, 컴퓨터 단말기, 데스크톱 컴퓨터, 전자 판독기, 팩시밀리 머신, 키오스크, 넷북 컴퓨터, 노트북 컴퓨터, 인터넷 디바이스, 결제 단말기, 개인 휴대 정보 단말기, 미디어 플레이어 및/또는 레코더, 서버(예컨대, 블레이드 서버, 랙 마운트 서버, 이들의 조합 등), 셋톱 박스, 스마트폰, 태블릿 개인용 컴퓨터, 울트라 모바일 개인용 컴퓨터, 유선 전화기, 이들의 조합 등과 같은 임의의 종류의 이동 디바이스 및/또는 고정 디바이스를 포함한다. 이러한 디바이스들은 휴대용 또는 고정식일 수 있다. 일부 실시예에서, 본 명세서에 설명된 기술은 데스크톱 컴퓨터, 랩톱 컴퓨터, 스마트폰, 태블릿 컴퓨터, 넷북 컴퓨터, 노트북 컴퓨터, 개인 휴대 정보 단말기, 서버, 이들의 조합 등에서 사용될 수 있다. 보다 일반적으로는, 본 명세서에 설명된 기술은 집적 회로에 접속성을 제공하기 위한 상호접속 구조체를 포함하는 기판을 포함하는 다양한 전자 디바이스들 중 임의의 전자 디바이스에서 이용될 수 있다.
도 2는 일 실시예에 따른 마이크로전자 디바이스의 기판 구조체를 제조하는 방법(200)의 흐름도이다. 다양한 실시예의 소정 특징을 설명하기 위해, 방법(200)은도 1a 및 도 1b를 참조하여 본 명세서에 설명된다. 도 1a 및 도 1b에 도시된 단면도는 일 예시적인 실시예에 따라 방법(200)과 같은 기판 제조 공정의 각각의 단계(100-107)를 다양하게 도시한다. 그러나, 다른 실시예에서, 방법(200)은 단계(100-107)에 의해 도시된 것에 더하여 또는 도시된 것 이외의 구조체를 제조할 수 있다. 일 실시예에서, 단계(100-107) 및/또는 방법(200)에 의해 도시된 것과 같은 공정은 집적 회로 다이로의 연결을 가능하게 하는 인터포저 또는 다른 그러한 기판의 마이크로범프를 형성하는 것이다.
방법(200)은 동작(210)에서, 유전체 층을 패터닝하는 것을 포함할 수 있으며, 유전체 층에 의해 형성된 개구에 의해 구리 접촉부가 노출된다. 유전체 층은 드라이 필름 레지스트(dry film resist: DFR), 또는 종래의 기판 제조 기법으로부터 적응된 다양한 다른 그러한 물질 중 임의의 물질을 포함할 수 있다. 예를 들어, 유전체 층(예를 들어, 단계(100)에 도시된 표면 유전체 층(110)의 물질)은 기판 빌드업 층 내의 패터닝된 금속층(예를 들어, 서브-표면-레벨 금속층(120)) 위에 적층되거나 증착될 수 있다. 일반적으로, 패터닝된 금속층 및 패터닝된 금속층 아래의 임의의 수의 층은 상부 빌드업 층 및/또는 예컨대, 당업계에 알려져 있는 임의의 방식으로 형성된 다른 그러한 구조체를 포함할 수 있다. 일부 실시예에서, 서브-표면-레벨 금속층(120) 아래에 배치된 층(도시 생략)은 코어 또는 다른 그러한 보강 구조체를 포함한다. 이와 달리, 서브-표면-레벨 금속층(120)은 코어리스 기판의 일부일 수 있다.
유전체 층(110)은 당업계에 알려져 있는 임의의 조성을 가질 수 있고, 예를 들어, 다양한 종래 기법 중 임의의 기법으로부터 적응된 공정을 이용하여, 패터닝된 서브-표면-레벨 금속층(120) 위에 형성될 수 있다. 유전체 층(110)의 물질은 패키지의 신뢰성 요구사항을 만족시키는 적합한 기계적 특성을 제공하기 위해 실리카 충전제(silica filler)를 갖는 폴리머(에폭시 기반 수지)를 포함할 수 있다. 일부 실시예에서, 유전체 층(110)은 노광/현상 공정에 의한 패터닝에 적합한 다양한 감광성 물질 중 임의의 물질을 포함한다. 이와 달리 또는 부가적으로, 유전체 물질은 다양한 실시예에서 레이저 어블레이션(laser ablation)에 의해 패터닝될 수 있다.
예를 들어, 동작(210)에서, (예컨대, 단계(100)에 도시된 예시적인 비아 홀(112)에 의해 형성된) 하나 이상의 개구는 유전체 층(예컨대, 표면 유전체 층(110))으로 레이저 천공되어 아래에 있는 금속층(120)의 일부를 노출시킬 수 있다. CO2 레이저를 이용하는 기법과 같은 다양한 종래 기법 중 임의의 기법으로부터의 동작이 그러한 패터닝을 수행하도록 적응될 수 있다. 일부 실시예에서, 유전체는 비아의 깊이보다 작은(즉, 서브-표면-레벨 금속 특징부(120)가 그러한 어떤 추가의 패터닝에 의해서도 노출되지 않는) 깊이까지 유전체 내로 각각 다양하게 연장되는 트레이스 리세스 및/또는 다른 리세스된 구조체(도시 생략)를 형성하도록 더 패터닝될 수 있다.
방법(200)은 동작(220)에서, 구리 접촉부 상에 시드 층(예를 들어, 단계(101)에서의 시드 층(122))의 증착을 수행하는 것을 더 포함할 수 있으며, 시드 층은 구리를 포함한다. 예를 들어, 무전해 도금 또는 물리적 기상 증착(즉, 스퍼터링) 기법이 시드 층(122)을 증착하는 데 사용될 수 있다. 한정이 아닌 예로서, 순수한 구리의 무전해 도금은 0.3㎛ 내지 1.0㎛ 범위의 두께를 갖는 시드 층을 형성할 수 있다. 다른 실시 예에서, 구리와 티타늄(Ti)의 조합은 50 나노미터(nm) 내지 250 nm 범위의 두께를 갖는 시드 층을 형성하도록 스퍼터링될 수 있다. 그러나, 시드 층(122)은 다른 실시예에서는 다양한 다른 조성 및/또는 두께 중 임의의 것을 가질 수 있다.
시드 층은 동작(220)에서 접촉부의 노출된 구리 바로 위에 증착될 수 있다. 이와 달리, 표면 마감재가 시드 층의 증착 이전에 구리 접촉부 상에 증착되거나 형성될 수 있다. 예컨대, 표면 마감재(도시 생략)는 시드 층(122)을 증착하기 전에 형성될 수 있는데, 예컨대, 그러한 형성은 구리 접촉부 상에 니켈 층(예를 들어, 두께가 3㎛ 내지 7㎛임), 팔라듐(Pd) 층(예를 들어, 두께가 20㎛ 내지 60㎛임) 또는 금(Au) 층(예를 들어, 두께가 30㎛ 내지 100㎛임)을 형성하기 위한 무전해 도금 또는 스퍼터링을 포함한다. 이러한 표면 마감재의 조성 및/또는 두께는 일부 실시예에서 종래 기법으로부터 적응될 수 있다.
실시예에서, 방법(200)은 동작(230)에서, 시드 층 바로 위에 니켈을 전기도금하는 것을 더 포함하되, 니켈은 기판의 마이크로범프 구조체의 일부를 형성하는 것이다. 예를 들어, 단계(102)에 도시된 바와 같이, 레지스트 물질의 패터닝된 층(130)이 시드 층(122) 위에 형성될 수 있으며, 패터닝된 층(130)은 홀(112) 중 각각의 홀 위에 각각 다양하게 정렬되는 개구(132)를 포함한다. 패터닝된 층(130)의 증착, 패터닝 및/또는 다른 형성은 예를 들어, 당업계에 알려져 있는 다양한 리소그래픽 (노광 및 현상) 공정 중 임의의 공정으로부터 적응되는 동작을 포함할 수 있다. 단계(103)에 도시된 바와 같이, 적어도 부분적으로 비아 홀(112)을 채우도록 니켈(140)을 증착하기 위해 전해 도금 공정이 수행될 수 있다. 한정이 아닌 예로서, 니켈(140)은 비아 홀(112) 중 하나에서 니켈의 리세스 프리 범프(recess free bump)를 제공하는 적어도 소정의 최소량(예를 들어, 적어도 1㎛ 내지 10㎛)의 두께로 증착될 수 있다. 일부 실시예에서, 니켈(140)은 표면 유전체 층(110)의 상부 측 위(예를 들어, 시드 층(122)의 가장 높은 부분 위로 1㎛ 이상)이지만, 예를 들어, 패터닝된 층(130)의 상부 측 아래인 레벨로 전기도금된다.
방법(200)은 동작(240)에서, 동작(230)에서 전기도금되었던 니켈 바로 위에 주석을 전기도금하는 것을 더 포함할 수 있으며, 예컨대, 주석도 그러한 니켈을 포함하는 동일한 마이크로범프 구조체(들)를 부분적으로 형성하는 것이다. 단계(104)에 도시된 예시적인 실시예에서, 후속 전해 도금 공정이 수행되어 주석(142)을 니켈(140) 위에 증착하는데, 예를 들어, 주석(142)의 두께의 범위는 5㎛ 내지 30㎛이다. 예를 들어, 시드 층(122)의 구리가 아니라 니켈(140)만이 (적어도 니켈(140) 및 주석(142)을 포함하는 마이크로범프 구조체의 리플로우 또는 다른 공정 이전에) 주석(142)의 일부 또는 모든 하부 측 부분과 직접 접촉할 수 있다.
일부 실시예가 이점에 관하여 제한되지는 않지만, 방법(200)은 방법(200)에 의해 형성된 구조체를 구축 및/또는 수정하기 위한 추가의 공정을 포함하거나 추가의 공정이 이어질 수 있다. 한정이 아닌 예로서, 단계(105)에 도시된 바와 같이, 임시 패터닝된 레지스트 층(130)이 그 다음에 제거되어 아래에 있는 시드 층(122)의 부분을 노출시킬 수 있다. 예를 들어, 단계(106)에 도시된 예시적인 마이크로범프 구조체(144)를 형성하기 위해 리플로우 공정이 수행될 수 있다. 시드 층(122)과 주석(142) 사이의 니켈(140)의 존재는 리플로우 동안 시드 층(122)으로부터 주석(142)으로의 구리 흡수를 완화할 수 있다. 일부 실시예에서, 리플로우 공정은 적어도 부분적인 니켈(140)과 주석(142)의 혼합물을 발생시킨다. 일부 실시예에서, 연삭 및/또는 연마가 수행되어 각각의 마이크로범프 구조체 사이의 높이 차이를 완화할 수 있다. 예를 들어, 단계(107)에 도시된 바와 같이, 마이크로범프 구조체(146)는 기계적 연마(CMP), 버프(buff) 연삭 또는 다른 그러한 공정으로부터 생성될 수 있다. 추가적으로 또는 대안적으로, 플래시 에칭 (또는 다른 그러한 제거 공정)이 그 다음에 수행되어 시드 층(122)의 부분(148)을 제거할 수 있다. 그러한 플래시 에칭은 유전체 층(110)의 표면에서 마이크로범프 구조체(예컨대, 구조체(144, 146)를 포함함)를 서로 전기적으로 분리하는 것을 제공할 수 있다.
일부 실시예에서, 니켈(140) 및 주석(142)의 연속하는 전기도금은 마이크로범프 구조체(144, 146) 중 하나와 같은 마이크로범프가 그 높이를 따라 (예를 들어, 주석 또는 니켈의) 질량 분율 구배(mass fraction gradient)를 나타내게 한다. 마이크로범프의 제1 영역에 대한 주석의 질량 분율(본 명세서에서 "주석 질량 분율")은, 예를 들어, 제1 영역에 비해, 아래에 있는 구리 접촉부로부터 상대적으로 멀리 떨어져 있는 마이크로범프의 제2 영역에 대한 제2 주석 질량 분율과 상이할 수 있다. 마이크로범프의 높이를 따른 주석 (또는 니켈)의 상이한 분율 양(fractional amount)은 적어도 마이크로범프의 리플로우 공정 이전에 (및 일부 실시예에서는, 이후에) 존재할 수 있다.
한정이 아닌 예로서, 제1 마이크로범프의 체적의 하부 10 퍼센트(10%)는 제1 주석 질량 분율을 가질 수 있고, 제1 마이크로범프의 체적의 상부 10%는 제2 주석 질량 분율을 가지며, 제2 주석 질량 분율과 제1 주석 질량 분율은 제1 주석 질량 분율의 적어도 5%만큼 상이하다. 이러한 실시예에서, 제2 주석 질량 분율과 제1 주석 질량 분율은 제1 주석 질량 분율의 적어도 10%만큼 (예를 들어, 적어도 20%만큼) 상이할 수 있다. 이와 달리 또는 부가적으로, 제1 마이크로범프의 모든 주석의 총 체적은 제1 마이크로범프의 모든 니켈의 총 체적의 적어도 75%일 수 있다. 예를 들어, 제1 마이크로범프의 모든 주석의 총 체적은 제1 마이크로범프의 모든 니켈의 총 체적의 적어도 100% (일부 실시예에서는, 적어도 200%)일 수 있다. 일부 실시예에서, (전체 제1 마이크로범프에 대한) 총 주석 질량 분율은 제1 마이크로범프의 총 체적의 50% 내지 90%의 범위 내에 있다. 예컨대, 총 주석 질량 분율은 총 체적의 60% 내지 80%의 범위 (일부 실시예에서는, 65% 내지 75%의 범위) 내에 있을 수 있다.
상이한 실시예들에 의해 다양하게 제공되는 마이크로범프 야금은 상호접속부의 신뢰성을 증진시키고/증진시키거나 의도하지 않은 도전성 경로가 형성될 가능성을 제한할 수 있다. 결국, 이는 (유전체 층의 상부 표면으로부터 측정되는 경우) 보다 큰 및/또는 보다 일정한 높이를 갖는 마이크로범프를 가능하게 할 수 있다. 한정이 아닌 예로서, 일 실시예에 따른 기판의 마이크로범프는 각각 6㎛ 내지 30㎛ 범위 내에 있는 각각의 높이를 가질 수 있다. 이와 달리 또는 부가적으로, 이러한 마이크로범프의 피치는 40㎛ 내지 150㎛의 범위 내에 있을 수 있다. 그러나, 구현-특정 세부사항에 따라, 이러한 마이크로범프의 다른 치수 및/또는 배치가 제공될 수 있다.
도 3은 일 실시예에 따른 상호접속 구조체를 포함하는 전자 어셈블리(300)를 도시한다. 전자 어셈블리(300)는 집적 회로 다이가 각각의 마이크로범프로부터 형성된 하나 이상의 솔더 조인트를 통해 기판(예컨대, 인터포저)에 연결되는 실시예의 일례일 뿐이다. 그러한 마이크로범프는 단계(100-105) 및/또는 방법(200)에 의해 표현되는 것과 같은 공정으로부터 형성될 수 있다. 앞에서 나타낸 바와 같이, 실시 예에 따른 마이크로범프의 솔더링에 의해 형성된 솔더 조인트는 그 자체가 "마이크로범프"로 지칭될 수 있다.
전자 어셈블리(300)의 패키지 기판(310)은 그 위에 배치된 인터포저(312) 및 다이(314)를 구비할 수 있다. 다이(314)는 실리콘과 같은 물질로 형성될 수 있고 그 위에 인터포저(312)에 연결되는 회로를 구비할 수 있다. 일부 실시예가 이에 관하여 제한되지는 않지만, 패키지 기판(310)은 차례로 다른 바디, 예를 들어, 컴퓨터 마더보드(도시 생략)에 연결될 수 있다. 예를 들어, 솔더 조인트(316 및 318)의 일부 또는 전부를 포함하는, 패키지 기판(310), 인터포저(312) 및 다이(314) 사이의 하나 이상의 접속부는 주석-니켈 야금을 가질 수 있다. 일부 실시예에서, 그러한 접속부는 주석과 니켈 (및 일부 실시예에서는, 구리)의 합금을 다양하게 포함할 수 있다. 제한이 아닌 예로서, 솔더 조인트(316, 318) 중 주어진 하나는 주로 주석 및 니켈을, 예컨대, 주석 및 니켈이 솔더 조인트 체적의 적어도 75% (및 일부 실시예에서는, 적어도 90%)를 구성하도록 포함할 수 있다. 그러한 실시예에서, 솔더 조인트 내의 주석의 총량은 솔더 조인트 내의 니켈의 총량의 적어도 75% (예를 들어, 적어도 100 % 및 일부 실시예에서는, 적어도 200%)일 수 있다.
패키지 기판(310)과 다른 바디 사이의 접속부는 도시된 예시적인 솔더 범프(320)와 같은 임의의 적절한 구조체를 사용하여 이루어질 수 있다. 패키지 기판(310)은 그 위에 또는 그 내부에 형성된 다양한 전자 구조체를 포함할 수 있다. 인터포저(312)도 그 위에 또는 그 내부에 형성된 전자 구조체를 포함할 수 있다. 패키지 기판 및 인터포저를 형성하는 데 다양한 물질이 사용될 수 있다. 소정 실시예에서, 패키지 기판(310)은 신호를 전송하기 위한 도전성 영역을 갖는 하나 이상의 폴리머 베이스 물질 층으로 구성된 유기 기판이다. 소정 실시예에서, 인터포저(312)는 신호를 전송하기 위한 금속 영역을 포함하는 세라믹 베이스 물질로 구성된다. 일부 실시예는 이에 관하여 한정되지는 않지만, 전자 어셈블리(300)는 예를 들어, 패키지 기판(310)과 인터포저(312) 사이에 배치된 갭 제어 구조체(330)를 포함할 수 있다. 그러한 갭 제어 구조체(330)는 패키지 기판(310)과 인터포저(312) 사이의 갭의 높이 변화를 완화할 수 있는데, 그러한 변화는 다이(314)가 인터포저(312)에 부착되는 동안 리플로우 중에 발생할 수도 있다. 도 3은 또한 인터포저(314)와 다이(316) 사이의 언더플로우(underflow) 물질(328) 및 패키지 기판(310)과 인터포저(312) 사이의 언더플로우 물질(326)의 존재를 도시한다. 언더플로우 물질(326, 328)은 층들 사이에 주입되는 폴리머일 수 있다.
도 4는 일 실시예에 따른 컴퓨팅 디바이스(400)를 도시한다. 컴퓨팅 디바이스(400)는 보드(402)를 수용한다. 보드(402)는 프로세서(404) 및 적어도 하나의 통신 칩(406)을 포함하지만 이에 한정되지 않는 다수의 구성요소를 포함할 수 있다. 프로세서(404)는 보드(402)에 물리적으로 및 전기적으로 연결된다. 일부 구현예에서, 적어도 하나의 통신 칩(406)도 보드(402)에 물리적으로 및 전기적으로 연결된다. 다른 구현예에서, 통신 칩(406)은 프로세서(404)의 일부이다.
그 응용례에 따라, 컴퓨팅 디바이스(400)는 보드(402)에 물리적으로 및 전기적으로 연결될 수도 있고 연결되지 않을 수도 있는 다른 구성요소를 포함할 수 있다. 이러한 다른 구성요소는 휘발성 메모리(예컨대, DRAM), 비휘발성 메모리(예컨대, ROM), 플래시 메모리, 그래픽 프로세서, 디지털 신호 프로세서, 암호 프로세서, 칩셋, 안테나, 디스플레이, 터치스크린 디스플레이, 터치스크린 제어기, 배터리, 오디오 코덱, 비디오 코덱, 전력 증폭기, GPS(global positioning system) 디바이스, 나침반, 가속도계, 자이로스코프, 스피커, 카메라, 및 대용량 저장 디바이스(예컨대, 하드 디스크 드라이브, CD(compact disk), DVD(digital versatile disk) 등)를 포함하지만, 이에 한정되지 않는다.
통신 칩(406)은 컴퓨팅 디바이스(400)로 및 컴퓨팅 디바이스(400)로부터 데이터를 전송하기 위한 무선 통신을 가능하게 한다. "무선"이라는 용어 및 그 파생어는 비 고체(non-solid) 매체를 통해 변조된 전자기 방사를 사용함으로써 데이터를 전달할 수 있는 회로, 디바이스, 시스템, 방법, 기법, 통신 채널 등을 설명하는 데 사용될 수 있다. 이 용어는 관련 디바이스가 어떠한 와이어도 포함하지 않는다는 것을 의미하지는 않지만, 일부 실시예에서는 관련 디바이스가 와이어를 포함하지 않을 수도 있다. 통신 칩(406)은 Wi-Fi(IEEE 802.11 계열), WiMAX(IEEE 802.16 계열), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, 블루투스, 이들의 파생물뿐만 아니라 3G, 4G, 5G 및 그 다음 세대로 지정된 기타 무선 프로토콜도 포함하지만 이에 제한되지 않는 다수의 무선 표준 또는 프로토콜 중 임의의 것을 구현할 수 있다. 컴퓨팅 디바이스(400)는 복수의 통신 칩(406)을 포함할 수 있다. 예를 들어, 제1 통신 칩(406)은 Wi-Fi 및 블루투스와 같은 근거리 무선 통신에 전용될 수 있고, 제2 통신 칩(406)은 GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO 등과 같은 원거리 무선 통신에 전용될 수 있다.
컴퓨팅 디바이스(400)의 프로세서(404)는 프로세서(404) 내에 패키징된 집적 회로 다이를 포함한다. "프로세서"라는 용어는 레지스터 및/또는 메모리로부터의 전자 데이터를 처리하여 그 전자 데이터를 레지스터 및/또는 메모리에 저장될 수 있는 다른 전자 데이터로 변환하는 임의의 디바이스 또는 디바이스의 일부를 지칭할 수 있다. 통신 칩(406)은 통신 칩(406) 내부에 패키징된 집적 회로 다이도 포함한다.
다양한 구현예에서, 컴퓨팅 디바이스(400)는 랩톱, 넷북, 노트북, 울트라북, 스마트폰, 태블릿, 개인 휴대 정보 단말기(PDA), 울트라 모바일 PC, 모바일 폰, 데스크톱 컴퓨터, 서버, 프린터, 스캐너, 모니터, 셋톱 박스, 엔터테인먼트 제어 장치, 디지털 카메라, 휴대용 뮤직 플레이어 또는 디지털 비디오 레코더일 수 있다. 다른 구현예에서, 컴퓨팅 디바이스(400)는 데이터를 처리하는 임의의 다른 전자 디바이스일 수 있다.
일부 실시예는 컴퓨터 시스템(또는 다른 전자 디바이스)이 실시예에 따라 프로세스를 수행하도록 프로그래밍하는 데 사용될 수 있는 명령어가 저장된 머신 판독가능 매체를 포함할 수 있는 컴퓨터 프로그램 제품 또는 소프트웨어로서 제공될 수 있다. 머신 판독가능 매체는 머신(예컨대, 컴퓨터)에 의해 판독가능한 형태로 정보를 저장하거나 전송하기 위한 임의의 메커니즘을 포함한다. 예를 들어, 머신 판독가능(예를 들어, 컴퓨터 판독가능) 매체는 머신(예컨대, 컴퓨터) 판독가능 저장 매체(예를 들어, 판독 전용 메모리("ROM"), 랜덤 액세스 메모리("RAM"), 자기 디스크 저장 매체, 광학 저장 매체, 플래시 메모리 디바이스 등), 머신(예컨대, 컴퓨터) 판독가능 전송 매체(전기적, 광학적, 음향적 또는 다른 형태의 전파 신호(예를 들어, 적외선 신호, 디지털 신호 등) 등을 포함한다.
도 5는 머신으로 하여금 본 명세서에서 설명된 방법론 중 임의의 하나 이상을 수행하게 하는 명령어 세트가 실행될 수 있는 컴퓨터 시스템(500)의 예시적인 형태로 머신의 도식 표현을 도시한다. 다른 실시예에서, 머신은 근거리 통신 네트워크(LAN), 인트라넷, 엑스트라넷, 또는 인터넷의 다른 머신에 접속(예를 들어, 네트워킹)될 수 있다. 머신은 클라이언트-서버 네트워크 환경에서 서버 또는 클라이언트 머신으로서 작동하고, 또는 피어 투 피어(또는 분산형) 네트워크 환경에서 피어 머신으로서 작동할 수 있다. 머신은 개인용 컴퓨터(PC), 태블릿 PC, 셋톱 박스(STB), 개인 휴대 정보 단말기(PDA), 셀룰러 전화기, 웹 어플라이언스, 서버, 네트워크 라우터, 스위치 또는 브리지, 또는 임의의 머신에 의해 취해질 액션을 지정하는 명령어 세트(순차적 또는 그 반대)를 실행할 수 있는 그 임의의 머신일 수 있다. 또한, 하나의 머신만 도시되어 있지만, "머신"이라는 용어는 본 명세서에 설명된 방법론 중 임의의 하나 이상을 수행하도록 한 세트(또는 복수의 세트)의 명령어를 개별적으로 또는 공동으로 실행하는 임의의 머신(예컨대, 컴퓨터) 집합도 포함하는 것으로 이해해야 한다.
예시적인 컴퓨터 시스템(500)은 프로세서(502), 메인 메모리(504)(예컨대, 판독 전용 메모리(ROM), 플래시 메모리, 동기식 DRAM(SDRAM) 또는 램버스(Rambus) DRAM(RDRAM)과 같은 동적 랜덤 액세스 메모리(DRAM) 등), 정적 메모리(506)(예를 들어, 플래시 메모리, 정적 랜덤 액세스 메모리(SRAM) 등) 및 보조 메모리(518)(예를 들어, 데이터 저장 디바이스)를 포함하며, 이들은 버스(530)를 통해 서로 통신한다.
프로세서(502)는 마이크로프로세서, 중앙 처리 장치 등과 같은 하나 이상의 범용 처리 디바이스를 나타낸다. 보다 구체적으로, 프로세서(502)는 CISC(complex instruction set computing) 마이크로프로세서, RISC(reduced instruction set computing) 마이크로프로세서, VLIW(very long instruction word) 마이크로프로세서, 다른 명령어 세트를 구현하는 프로세서, 또는 명령어 세트의 조합을 구현하는 프로세서일 수 있다. 프로세서(502)는 ASIC(application specific integrated circuit), FPGA(field programmable gate array), DSP(digital signal processor), 네트워크 프로세서 등과 같은 하나 이상의 특수 목적 처리 디바이스일 수도 있다. 프로세서(502)는 본 명세서에 설명된 동작들을 수행하는 처리 로직(526)을 실행하도록 구성된다.
컴퓨터 시스템(500)은 네트워크 인터페이스 디바이스(508)를 더 포함할 수 있다. 컴퓨터 시스템(500)은 비디오 디스플레이 장치(510)(예를 들어, 액정 디스플레이(LCD), 발광 다이오드 디스플레이(LED) 또는 음극선관(CRT)), 영숫자 입력 디바이스(512)(예컨대, 키보드), 커서 제어 디바이스(514)(예를 들어, 마우스), 및 신호 생성 디바이스(516)(예를 들어, 스피커)도 포함할 수 있다.
보조 메모리(518)는 본 명세서에서 설명된 방법론 또는 기능 중 임의의 하나 이상을 구현하는 하나 이상의 명령어 세트(예를 들어, 소프트웨어(522))가 저장된 머신 액세스가능 저장 매체(또는 보다 구체적으로 컴퓨터 판독가능 저장 매체)(532)를 포함할 수 있다. 소프트웨어(522)는 또한 컴퓨터 시스템(500)에 의해 실행되는 동안 메인 메모리(504) 내에 및/또는 프로세서(502) 내에 완전히 또는 적어도 부분적으로 상주할 수 있으며, 메인 메모리(504) 및 프로세서(502)는 또한 머신 판독가능 저장 매체를 구성한다. 소프트웨어(522)는 또한 네트워크 인터페이스 디바이스(508)를 거쳐 네트워크(520)를 통해 송신되거나 수신될 수 있다.
예시적인 실시예에서는 머신 액세스가능 저장 매체(532)가 단일 매체이도록 도시되어 있지만, "머신 판독가능 저장 매체"라는 용어는 하나 이상의 명령어 세트를 저장하는 단일 매체 또는 복수의 매체(예를 들어, 중앙 집중식 또는 분산형 데이터베이스, 및/또는 연관된 캐시 및 서버)를 포함하는 것으로 이해해야 한다. "머신 판독가능 저장 매체"라는 용어는 머신에 의해 실행될 명령어 세트를 저장하거나 인코딩할 수 있고 머신으로 하여금 하나 이상의 실시예 중 임의의 실시예를 수행하게 하는 임의의 매체도 포함하는 것으로 이해해야 한다. 따라서, "머신 판독가능 저장 매체"라는 용어는 고체 상태 메모리, 광학 및 자기 매체를 포함하지만, 이에 한정되지는 않는 것으로 이해해야 한다.
도 6은 하나 이상의 실시예를 포함하는 인터포저(600)를 도시한다. 인터포저(600)는 제1 기판(602)을 제2 기판(604)에 브리징하는 데 사용되는 개재 기판(intervening substrate)이다. 제1 기판(602)은 예를 들어, 집적 회로 다이일 수 있다. 제2 기판(604)은 예를 들어, 메모리 모듈, 컴퓨터 마더보드, 또는 다른 집적 회로 다이일 수 있다. 일반적으로, 인터포저(600)의 목적은 보다 넓은 피치로 접속을 확산시키거나 접속부를 다른 접속부로 재라우팅하는 것이다. 예를 들어, 인터포저(600)는 집적 회로 다이를 예컨대, 실시예에 따라 하나 이상의 마이크로범프를 포함하거나 이에 의해 형성되는 볼 그리드 어레이(BGA)(606)에 연결할 수 있으며, 볼 그리드 어레이는 그 다음에 제2 기판(604)에 연결될 수 있다. 일부 실시예에서, 제1 기판(602) 및 제2 기판(604)은 인터포저(600)의 대향하는 면들(opposing sides)에 부착된다. 다른 실시예에서, 제1 기판(602) 및 제2 기판(604)은 인터포저(600)의 동일 면에 부착된다. 또한 다른 실시예에서, 3개 이상의 기판이 인터포저(600)를 통해 상호접속된다.
인터포저(600)는 에폭시 수지, 유리섬유 강화 에폭시 수지, 세라믹 물질, 또는 폴리이미드와 같은 폴리머 물질로 형성될 수 있다. 다른 구현예에서, 인터포저는 실리콘, 게르마늄 및 다른 III-V 족 및 IV 족 물질과 같은, 반도체 기판에 사용하기 위해 전술된 것과 동일한 물질을 포함할 수 있는 대체 경성 물질 또는 연성 물질로 형성될 수 있다.
인터포저는 TSV(through-silicon via)(612)를 포함하지만 이에 한정되지 않는 금속 상호접속부(608) 및 비아(610)를 포함할 수 있다. 인터포저(600)는 수동 디바이스와 능동 디바이스를 모두 포함하는 (예컨대, 내장형 멀티-다이 상호접속 브리지, 또는 "EMIB"를 포함하는) 내장형 디바이스(614)를 더 포함할 수 있다. 이러한 디바이스는 캐패시터, 디커플링 캐패시터, 저항, 인덕터, 퓨즈, 다이오드, 변압기, 센서 및 정전기 방전(ESD) 디바이스를 포함하지만 이에 한정되지 않는다. 무선 주파수(RF) 디바이스, 전력 증폭기, 전력 관리 디바이스, 안테나, 어레이, 센서 및 MEMS 디바이스와 같은 보다 복잡한 디바이스가 인터포저(600) 상에 형성될 수도 있다. 일부 실시예에 따르면, 본 명세서에 개시된 장치 또는 프로세스는 인터포저(600)의 제조에 사용될 수 있다.
일 구현예에서, 집적 회로(IC) 패키지 기판은 내부에 비아 홀들이 형성된 유전체 층과, 각각 비아 홀들 중 각각의 비아 홀에 노출된 구리 접촉부들을 포함하는 서브-표면-레벨 금속층 - 구리 접촉부들은 제1 구리 접촉부를 포함함 - 과, 제1 구리 접촉부 상에 증착되고 구리를 포함하는 제1 시드 층과, 제1 시드 층 상에 형성되고 주석 및 니켈을 포함하는 제1 마이크로범프를 포함한다.
일 실시예에서, IC 패키지 기판은 제1 구리 접촉부 상에 제1 표면 마감부를 더 포함하되, 제1 시드 층은 제1 표면 마감부 상에 증착된다. 다른 실시예에서, 제1 마이크로범프의 니켈은 구리를 포함하는 제1 시드 층 바로 위에 배치된다. 다른 실시예에서, 제1 마이크로범프의 체적의 하부 10%는 제1 주석 질량 분율을 갖고, 제1 마이크로범프의 체적의 상부 10%는 제2 주석 질량 분율을 가지며, 제2 주석 질량 분율과 제1 주석 질량 분율은 제1 주석 질량 분율의 적어도 5%만큼 상이하다. 다른 실시예에서, 제2 주석 질량 분율과 제1 주석 질량 분율은 제1 주석 질량 분율의 적어도 10%만큼 상이하다. 다른 실시예에서, 제1 마이크로범프의 주석의 총 체적은 제1 마이크로범프의 니켈의 총 체적의 적어도 75%이다. 다른 실시예에서, 제1 마이크로범프의 총 주석 질량 분율은 50% 내지 90%의 범위 내에 있다.
다른 구현예에서, 기판 상에 마이크로범프를 형성하는 방법은 유전체 층을 패터닝하는 단계 - 유전체 층에 의해 형성된 개구에 의해 구리 접촉부가 노출됨 - 와, 구리 접촉부 상에 구리를 포함하는 시드 층의 증착을 수행하는 단계와, 시드 층 바로 위에 제1 마이크로범프의 니켈을 전기도금하는 단계와, 니켈 바로 위에 제1 마이크로범프의 주석을 전기도금하는 단계를 포함한다.
일 실시예에서, 시드 층의 증착을 수행하는 단계는 구리 접촉부 바로 위에 시드 층의 무전해 도금을 수행하는 단계를 포함한다. 다른 실시예에서, 방법은 구리 접촉부 상에 표면 마감재를 형성하는 단계를 더 포함하되, 시드 층은 표면 마감재 상에 증착된다. 다른 실시예에서, 제1 마이크로범프의 체적의 하부 10%는 제1 주석 질량 분율을 갖고, 제1 마이크로범프의 체적의 상부 10%는 제2 주석 질량 분율을 가지며, 제2 주석 질량 분율과 제1 주석 질량 분율은 제1 주석 질량 분율의 적어도 5%만큼 상이하다. 다른 실시예에서, 제2 주석 질량 분율과 제1 주석 질량 분율은 제1 주석 질량 분율의 적어도 10%만큼 상이하다. 다른 실시예에서, 제1 마이크로범프의 주석의 총 체적은 제1 마이크로범프의 니켈의 총 체적의 적어도 75%이다. 다른 실시예에서, 제1 마이크로범프의 총 주석 질량 분율은 50% 내지 90%의 범위 내에 있다.
다른 구현예에서, 디바이스는 집적 회로(IC) 다이와, 기판을 포함하되, 기판은, 내부에 비아 홀들이 형성된 유전체 층과, 각각 비아 홀들 중 각각의 비아 홀에 인접한 구리 접촉부들을 포함하는 서브-표면-레벨 금속층 - 구리 접촉부들은 제1 구리 접촉부를 포함함 - 과, 제1 구리 접촉부 상에 증착되고 구리를 포함하는 제1 시드 층을 포함한다. 디바이스는 주석 및 니켈을 포함하는 제1 솔더 조인트를 포함하는 솔더 조인트를 더 포함하되, IC 다이 및 제1 구리 접촉부는 제1 솔더 조인트를 통해 서로 연결된다.
일 실시예에서, 기판은 제1 구리 접촉부 상에 제1 표면 마감부를 더 포함하되, 제1 시드 층은 제1 표면 마감부 상에 증착된다. 다른 실시예에서, 제1 솔더 조인트의 체적의 하부 10%는 제1 주석 질량 분율을 갖고, 제1 솔더 조인트의 체적의 상부 10%는 제2 주석 질량 분율을 가지며, 제2 주석 질량 분율과 제1 주석 질량 분율은 제1 주석 질량 분율의 적어도 5%만큼 상이하다. 다른 실시예에서, 제2 주석 질량 분율과 제1 주석 질량 분율은 제1 주석 질량 분율의 적어도 10%만큼 상이하다. 다른 실시예에서, 제1 솔더 조인트의 주석의 총 체적은 제1 솔더 조인트의 니켈의 총 체적의 적어도 75%이다. 다른 실시예에서, 제1 솔더 조인트의 총 주석 질량 분율은 50% 내지 90%의 범위 내에 있다.
주석(Tin)을 포함하는 상호접속 구조체를 제조하기 위한 기법 및 아키텍처가 본 명세서에 설명된다. 위 설명에서, 설명의 목적으로, 소정 실시예에 대한 완전한 이해를 제공하기 위해 다수의 특정 세부사항이 제시된다. 그러나, 소정 실시 예가 이러한 특정 세부사항 없이 실시될 수 있음은 당업자에게 자명할 것이다. 다른 경우에, 구조체 및 디바이스는 설명을 모호하게 하는 것을 방지하기 위해 블록도 형태로 도시된다.
명세서에서 연급된 "일 실시예" 또는 "실시예"는 실시예와 관련하여 설명된 특정 특징, 구조 또는 특성이 본 발명의 적어도 하나의 실시예에 포함됨을 의미한다. 명세서의 여러 곳에서 보이는 "일 실시예에서"라는 문구가 모두 반드시 동일한 실시예를 지칭하는 것은 아니다.
본 명세서에서 상세한 설명의 일부분은 컴퓨터 메모리 내의 데이터 비트에 대한 연산의 알고리즘 및 기호 표현에 관하여 제시된다. 이러한 알고리즘 설명 및 표현은 컴퓨팅 분야의 당업자가 그들의 작업 내용을 다른 당업자에게 가장 효과적으로 전달하기 위해 사용되는 수단이다. 알고리즘은 여기서 그리고 일반적으로 원하는 결과를 가져오는 일관성 있는 일련의 단계들인 것으로 이해된다. 단계들은 물리량의 물리적 조작을 요구하는 단계들이다. 일반적으로, 반드시 그런 것은 아니지만, 이러한 양은 저장, 전송, 결합, 비교될 수 있고 달리 조작될 수 있는 전기 또는 자기 신호의 형태를 취한다. 주로 일반적인 용법의 이유로, 때때로 이들 신호를 비트, 값, 요소, 기호, 문자, 용어, 숫자 등으로 지칭하는 것이 편리하다고 증명되었다.
그러나, 이들 용어 및 유사한 용어 모두는 적절한 물리량과 연관되는 것이며 이들 양에 적용되는 편리한 표시일뿐이라는 것을 명심해야 한다. 본 명세서의 논의로부터 자명한 바와 같이 달리 구체적으로 명시하지 않는 한, 설명 도처에서, "처리" 또는 "컴퓨팅" 또는 "계산" 또는 "결정" 또는 "표시" 등과 같은 용어를 이용하는 논의는 컴퓨터 시스템의 레지스터 및 메모리 내의 물리적 (전자적) 양으로 표현된 데이터를 컴퓨터 시스템 메모리 또는 레지스터 또는 다른 그러한 정보 저장, 전송 또는 표시 디바이스 내의 물리량으로 유사하게 표현되는 다른 데이터로 조작 및 변환하는 컴퓨터 시스템 또는 유사한 전자 컴퓨팅 디바이스의 액션 및 프로세스를 지칭하는 것으로 이해된다.
소정 실시예는 또한 본 명세서에서 동작을 수행하는 장치에 관한 것이다. 이 장치는 요구되는 목적을 위해 특별히 구성될 수 있고 또는 컴퓨터에 저장된 컴퓨터 프로그램에 의해 선택적으로 활성화되거나 재구성되는 범용 컴퓨터를 포함할 수 있다. 이러한 컴퓨터 프로그램은 플로피 디스크, 광학 디스크, CD-ROM 및 자기 광학 디스크를 포함하는 임의의 유형의 디스크, 동적 RAM(DRAM), EPROM, EEPROM과 같은 판독 전용 메모리(ROM), 랜덤 액세스 메모리(RAM), 자기 또는 광학 카드, 또는 전자 명령어를 저장하기에 적합한 임의의 유형의 매체와 같지만 이에 한정되지 않는 컴퓨터 판독가능 저장 매체에 저장될 수 있고, 컴퓨터 시스템 버스에 연결될 수 있다.
본 명세서에 제시된 알고리즘 및 디스플레이는 본질적으로 임의의 특정 컴퓨터 또는 다른 장치와 관련이 없다. 다양한 범용 시스템이 본 명세서의 교시에 따라 프로그램과 함께 사용될 수 있고 또는 요구된 방법 단계들을 수행하기 위해 보다 전문화된 장치를 구성하는 것이 편리할 수도 있다. 다양한 이들 시스템에 필요한 구조는 본 명세서의 설명으로부터 나타날 것이다. 또한, 소정 실시예는 임의의 특정 프로그래밍 언어를 참조하여 설명되지 않는다. 본 명세서에 설명된 바와 같이 그러한 실시예들의 교시를 구현하기 위해 다양한 프로그래밍 언어가 사용될 수 있다는 것을 이해할 것이다.
본 명세서에 설명된 것 이외에, 개시된 실시예 및 그 구현예를 그들의 범위로부터 벗어나지 않으면서 다양하게 수정할 수 있다. 그러므로, 본 명세서의 도시 및 예들은 제한적인 의미가 아닌 예시적인 것으로 해석되어야 한다. 본 발명의 범위는 후속하는 청구범위만을 참조하여 평가되어야 한다.

Claims (20)

  1. 집적 회로(IC) 패키지 기판으로서,
    내부에 비아 홀들이 형성된 유전체 층과,
    각각 상기 비아 홀들 중 각각의 비아 홀에 노출된 구리 접촉부들을 포함하는 서브-표면-레벨 금속층(sub-surface-level metal layer) - 상기 구리 접촉부들은 제1 구리 접촉부를 포함함 - 과,
    상기 제1 구리 접촉부 상에 증착되고 구리를 포함하는 제1 시드 층(seed layer)과,
    상기 제1 시드 층 상에 형성되고 주석 및 니켈을 포함하는 제1 마이크로범프(microbump)를 포함하는
    집적 회로(IC) 패키지 기판.
  2. 제1항에 있어서,
    상기 제1 마이크로범프의 상기 니켈은 상기 구리를 포함하는 제1 시드 층 바로 위에 배치되는
    집적 회로(IC) 패키지 기판.
  3. 제1항에 있어서,
    상기 제1 마이크로범프의 체적의 하부 10%는 제1 주석 질량 분율(mass fraction)을 갖고, 상기 제1 마이크로범프의 체적의 상부 10%는 제2 주석 질량 분율을 가지며, 상기 제2 주석 질량 분율과 상기 제1 주석 질량 분율은 상기 제1 주석 질량 분율의 적어도 5%만큼 상이한
    집적 회로(IC) 패키지 기판.
  4. 제3항에 있어서,
    상기 제2 주석 질량 분율과 상기 제1 주석 질량 분율은 상기 제1 주석 질량 분율의 적어도 10%만큼 상이한
    집적 회로(IC) 패키지 기판.
  5. 제1항에 있어서,
    상기 제1 마이크로범프의 주석의 총 체적은 상기 제1 마이크로범프의 니켈의 총 체적의 적어도 75%인
    집적 회로(IC) 패키지 기판.
  6. 제1항에 있어서,
    상기 제1 마이크로범프의 총 주석 질량 분율은 50% 내지 90%의 범위 내에 있는
    집적 회로(IC) 패키지 기판.
  7. 제1항에 있어서,
    상기 제1 구리 접촉부 상에 제1 표면 마감부를 더 포함하되,
    상기 제1 시드 층은 상기 제1 표면 마감부 상에 증착되는
    집적 회로(IC) 패키지 기판.
  8. 기판 상에 마이크로범프를 형성하는 방법으로서,
    유전체 층을 패터닝하는 단계 - 상기 유전체 층에 의해 형성된 개구에 의해 구리 접촉부가 노출됨 - 와,
    상기 구리 접촉부 상에 구리를 포함하는 시드 층의 증착을 수행하는 단계와,
    상기 시드 층 바로 위에 제1 마이크로범프의 니켈을 전기도금하는 단계와,
    상기 니켈 바로 위에 상기 제1 마이크로범프의 주석을 전기도금하는 단계를 포함하는
    마이크로범프 형성 방법.
  9. 제8항에 있어서,
    상기 시드 층의 증착을 수행하는 단계는 상기 구리 접촉부 바로 위에 상기 시드 층의 무전해 도금을 수행하는 단계를 포함하는
    마이크로범프 형성 방법.
  10. 제8항에 있어서,
    상기 제1 마이크로범프의 체적의 하부 10%는 제1 주석 질량 분율을 갖고, 상기 제1 마이크로범프의 체적의 상부 10%는 제2 주석 질량 분율을 가지며, 상기 제2 주석 질량 분율과 상기 제1 주석 질량 분율은 상기 제1 주석 질량 분율의 적어도 5%만큼 상이한
    마이크로범프 형성 방법.
  11. 제10항에 있어서,
    상기 제2 주석 질량 분율과 상기 제1 주석 질량 분율은 상기 제1 주석 질량 분율의 적어도 10%만큼 상이한
    마이크로범프 형성 방법.
  12. 제8항에 있어서,
    상기 제1 마이크로범프의 주석의 총 체적은 상기 제1 마이크로범프의 니켈의 총 체적의 적어도 75%인
    마이크로범프 형성 방법.
  13. 제8항에 있어서,
    상기 제1 마이크로범프의 총 주석 질량 분율은 50% 내지 90%의 범위 내에 있는
    마이크로범프 형성 방법.
  14. 제8항에 있어서,
    상기 구리 접촉부 상에 표면 마감재를 형성하는 단계를 더 포함하되,
    상기 시드 층은 상기 표면 마감재 상에 증착되는
    마이크로범프 형성 방법.
  15. 디바이스로서,
    집적 회로(IC) 다이와,
    기판과,
    솔더 조인트를 포함하되,
    상기 기판은,
    내부에 비아 홀들이 형성된 유전체 층과,
    각각 상기 비아 홀들 중 각각의 비아 홀에 인접한 구리 접촉부들을 포함하는 서브-표면-레벨 금속층 - 상기 구리 접촉부들은 제1 구리 접촉부를 포함함 - 과,
    상기 제1 구리 접촉부 상에 증착되고 구리를 포함하는 제1 시드 층을 포함하고,
    상기 솔더 조인트는 주석 및 니켈을 포함하는 제1 솔더 조인트를 포함하되,
    상기 IC 다이 및 상기 제1 구리 접촉부는 상기 제1 솔더 조인트를 통해 서로 연결되는
    디바이스.
  16. 제15항에 있어서,
    상기 제1 솔더 조인트의 체적의 하부 10%는 제1 주석 질량 분율을 갖고, 상기 제1 솔더 조인트의 체적의 상부 10%는 제2 주석 질량 분율을 가지며, 상기 제2 주석 질량 분율과 상기 제1 주석 질량 분율은 상기 제1 주석 질량 분율의 적어도 5%만큼 상이한
    디바이스.
  17. 제16항에 있어서,
    상기 제2 주석 질량 분율과 상기 제1 주석 질량 분율은 상기 제1 주석 질량 분율의 적어도 10%만큼 상이한
    디바이스.
  18. 제15항에 있어서,
    상기 제1 솔더 조인트의 주석의 총 체적은 상기 제1 솔더 조인트의 니켈의 총 체적의 적어도 75%인
    디바이스.
  19. 제15항에 있어서,
    상기 제1 솔더 조인트의 총 주석 질량 분율은 50% 내지 90%의 범위 내에 있는
    디바이스.
  20. 제15항에 있어서,
    상기 기판은 상기 제1 구리 접촉부 상에 제1 표면 마감부를 더 포함하되,
    상기 제1 시드 층은 상기 제1 표면 마감부 상에 증착되는
    디바이스.
KR1020197004358A 2016-09-15 2017-08-14 니켈-주석 마이크로범프 구조체 및 이의 제조 방법 KR102527049B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/267,065 US10297563B2 (en) 2016-09-15 2016-09-15 Copper seed layer and nickel-tin microbump structures
US15/267,065 2016-09-15
PCT/US2017/046745 WO2018052600A1 (en) 2016-09-15 2017-08-14 Nickel-tin microbump structures and method of making same

Publications (2)

Publication Number Publication Date
KR20190042570A true KR20190042570A (ko) 2019-04-24
KR102527049B1 KR102527049B1 (ko) 2023-04-27

Family

ID=61560444

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197004358A KR102527049B1 (ko) 2016-09-15 2017-08-14 니켈-주석 마이크로범프 구조체 및 이의 제조 방법

Country Status (5)

Country Link
US (2) US10297563B2 (ko)
KR (1) KR102527049B1 (ko)
CN (1) CN109564897B (ko)
DE (1) DE112017004646T5 (ko)
WO (1) WO2018052600A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10297563B2 (en) * 2016-09-15 2019-05-21 Intel Corporation Copper seed layer and nickel-tin microbump structures
US11251113B2 (en) * 2017-12-27 2022-02-15 Intel Corporation Methods of embedding magnetic structures in substrates
US10700021B2 (en) 2018-08-31 2020-06-30 Intel Corporation Coreless organic packages with embedded die and magnetic inductor structures
US20200111720A1 (en) * 2018-10-05 2020-04-09 Intel Corporation Dual side die packaging for enhanced heat dissipation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002275639A (ja) * 2000-10-25 2002-09-25 Shipley Co Llc シード層堆積
US20130175683A1 (en) * 2010-02-04 2013-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device And Bump Formation Process
US20150179545A1 (en) * 2013-12-23 2015-06-25 SK hynix, Inc. Semiconductor devices and methods of manufacturing the same
US20160005702A1 (en) * 2014-01-17 2016-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-Out Package and Methods of Forming Thereof

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002203869A (ja) * 2000-10-30 2002-07-19 Seiko Epson Corp バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2003031576A (ja) * 2001-07-17 2003-01-31 Nec Corp 半導体素子及びその製造方法
TWI245402B (en) * 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
JP3829325B2 (ja) * 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
US7144490B2 (en) * 2003-11-18 2006-12-05 International Business Machines Corporation Method for selective electroplating of semiconductor device I/O pads using a titanium-tungsten seed layer
JP2007227783A (ja) 2006-02-24 2007-09-06 Renesas Technology Corp 半導体装置の製造方法
US7582966B2 (en) * 2006-09-06 2009-09-01 Megica Corporation Semiconductor chip and method for fabricating the same
DE102006044691B4 (de) * 2006-09-22 2012-06-21 Infineon Technologies Ag Verfahren zum Herstellen einer Anschlussleitstruktur eines Bauelements
US8143722B2 (en) 2006-10-05 2012-03-27 Flipchip International, Llc Wafer-level interconnect for high mechanical reliability applications
US7964961B2 (en) * 2007-04-12 2011-06-21 Megica Corporation Chip package
US20080251927A1 (en) * 2007-04-13 2008-10-16 Texas Instruments Incorporated Electromigration-Resistant Flip-Chip Solder Joints
SG149807A1 (en) 2007-07-30 2009-02-27 Stats Chippac Ltd Semiconductor device and method of providing common voltage bus and wire bondable redistribution
KR20100060968A (ko) 2008-11-28 2010-06-07 삼성전기주식회사 메탈 포스트를 구비한 기판 및 그 제조방법
US8193555B2 (en) * 2009-02-11 2012-06-05 Megica Corporation Image and light sensor chip packages
US8531015B2 (en) * 2009-03-26 2013-09-10 Stats Chippac, Ltd. Semiconductor device and method of forming a thin wafer without a carrier
KR20100132823A (ko) 2009-06-10 2010-12-20 삼성전기주식회사 플립칩용 기판 및 그 제조방법
CN102484081A (zh) * 2009-07-02 2012-05-30 弗利普芯片国际有限公司 用于垂直柱互连的方法和结构
US8922004B2 (en) * 2010-06-11 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Copper bump structures having sidewall protection layers
EP2601822B1 (en) * 2010-08-02 2019-07-10 ATOTECH Deutschland GmbH Method to form solder deposits and non-melting bump structures on substrates
US9272370B2 (en) * 2010-08-12 2016-03-01 Féinics Amatech Teoranta Laser ablating structures for antenna modules for dual interface smartcards
US8837872B2 (en) * 2010-12-30 2014-09-16 Qualcomm Incorporated Waveguide structures for signal and/or power transmission in a semiconductor device
US8847388B2 (en) * 2011-10-06 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Bump with protection structure
US9627290B2 (en) * 2011-12-07 2017-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure design for stress reduction
US9613830B2 (en) * 2011-12-30 2017-04-04 Deca Technologies Inc. Fully molded peripheral package on package device
KR101388831B1 (ko) * 2012-06-28 2014-04-23 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법
US10622310B2 (en) * 2012-09-26 2020-04-14 Ping-Jung Yang Method for fabricating glass substrate package
US9142501B2 (en) * 2013-03-14 2015-09-22 International Business Machines Corporation Under ball metallurgy (UBM) for improved electromigration
US9084378B2 (en) * 2013-03-14 2015-07-14 International Business Machines Corporation Under ball metallurgy (UBM) for improved electromigration
US9806013B2 (en) * 2013-08-28 2017-10-31 Institute Of Technical Education Multilayer structure for a semiconductor device and a method of forming a multilayer structure for a semiconductor device
US9752353B2 (en) * 2014-07-02 2017-09-05 United States Postal Service Receptacle locking device
KR102303983B1 (ko) * 2014-09-22 2021-09-23 삼성전자주식회사 반도체 장치 및 그 제조 방법, 및 상기 반도체 장치를 포함하는 반도체 패키지
TWI556386B (zh) * 2015-03-27 2016-11-01 南茂科技股份有限公司 半導體結構
KR102379165B1 (ko) * 2015-08-17 2022-03-25 삼성전자주식회사 Tsv 구조를 구비한 집적회로 소자 및 그 제조 방법
KR20170023643A (ko) * 2015-08-24 2017-03-06 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US9583465B1 (en) * 2015-08-31 2017-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional integrated circuit structure and manufacturing method of the same
US9837341B1 (en) * 2016-09-15 2017-12-05 Intel Corporation Tin-zinc microbump structures
US10297563B2 (en) * 2016-09-15 2019-05-21 Intel Corporation Copper seed layer and nickel-tin microbump structures
US11251113B2 (en) * 2017-12-27 2022-02-15 Intel Corporation Methods of embedding magnetic structures in substrates

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002275639A (ja) * 2000-10-25 2002-09-25 Shipley Co Llc シード層堆積
US20130175683A1 (en) * 2010-02-04 2013-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device And Bump Formation Process
US20150179545A1 (en) * 2013-12-23 2015-06-25 SK hynix, Inc. Semiconductor devices and methods of manufacturing the same
US20160005702A1 (en) * 2014-01-17 2016-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-Out Package and Methods of Forming Thereof

Also Published As

Publication number Publication date
CN109564897A (zh) 2019-04-02
KR102527049B1 (ko) 2023-04-27
US20190244922A1 (en) 2019-08-08
CN109564897B (zh) 2023-07-28
WO2018052600A1 (en) 2018-03-22
DE112017004646T5 (de) 2019-06-19
US10297563B2 (en) 2019-05-21
US20180076161A1 (en) 2018-03-15

Similar Documents

Publication Publication Date Title
US11694960B2 (en) Bridge interconnection with layered interconnect structures
KR102163059B1 (ko) 연결구조체 내장기판
KR102019355B1 (ko) 반도체 패키지
KR101725534B1 (ko) 투사 패턴화를 이용한 내장 다이를 갖는 기판의 제조 및 연관된 패키지 구성들
KR101830043B1 (ko) E-wlb 및 e-plb에 wlcsp 부품을 매립하는 방법
US11495556B2 (en) Semiconductor structure having counductive bump with tapered portions and method of manufacturing the same
US20190244922A1 (en) Nickel-tin microbump structures and method of making same
US11935857B2 (en) Surface finishes with low RBTV for fine and mixed bump pitch architectures
WO2017171966A1 (en) Forming interconnect structures utilizing subtractive paterning techniques
US10373900B2 (en) Tin-zinc microbump structures and method of making same
KR20220135442A (ko) 연결구조체 내장기판 및 이를 포함하는 기판구조체
Gan et al. Advanced Flip Chip Packaging
TWI765455B (zh) 半導體封裝及製造半導體封裝的方法
US20230171890A1 (en) Printed circuit board
US20240215165A1 (en) Printed circuit board
Meyer et al. PACKAGING FOR MOBILE APPLICATIONS.

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant