KR20190094345A - 스택 상에 주문형 집적 회로 다이를 갖는 수직의 본드 와이어 적층식 칩 스케일 패키지 및 그 제조 방법 - Google Patents

스택 상에 주문형 집적 회로 다이를 갖는 수직의 본드 와이어 적층식 칩 스케일 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR20190094345A
KR20190094345A KR1020197014654A KR20197014654A KR20190094345A KR 20190094345 A KR20190094345 A KR 20190094345A KR 1020197014654 A KR1020197014654 A KR 1020197014654A KR 20197014654 A KR20197014654 A KR 20197014654A KR 20190094345 A KR20190094345 A KR 20190094345A
Authority
KR
South Korea
Prior art keywords
memory die
die
subsequent
memory
active surface
Prior art date
Application number
KR1020197014654A
Other languages
English (en)
Other versions
KR102647620B1 (ko
Inventor
지쳉 딩
용 시
빈 리우
아이핑 탄
리 뎅
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20190094345A publication Critical patent/KR20190094345A/ko
Application granted granted Critical
Publication of KR102647620B1 publication Critical patent/KR102647620B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73217—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

시스템 인 패키지는, 프로세서 다이와 관련하여 수직으로 적층되는 메모리 다이 스택을 메모리 모듈 내에 포함한다. 메모리 다이 스택에서의 각각의 메모리 다이는, 연결을 위해 매트릭스로부터 나오는 수직의 본드 와이어를 포함한다. 몇몇 구성은, 본드 와이어 패드로부터 시작하여 직교하여 나오는 수직의 본드 와이어를 포함한다. 매트릭스는, 메모리 다이 스택, 스페이서, 및 프로세서 다이의 적어도 일부를 봉입한다.

Description

스택 상에 주문형 집적 회로 다이를 갖는 수직의 본드 와이어 적층식 칩 스케일 패키지 및 그 제조 방법
본 개시는 수직의 본드 와이어를 갖는 메모리 다이 스택(memory-die stack)에 관한 것이다. 메모리 다이 스택은 칩 스케일 패키징 메모리 모듈(chip-scale packaging memory module)의 일부이다. 메모리 모듈은, 메모리 모듈에 프로세싱, 메모리, 및 주문형 집적 회로 디바이스를 포함하는 시스템 인 패키지(system-in-package; SiP) 디바이스로서 구성된다.
이동 전화, 스마트폰 및 태블릿 컴퓨터와 같은 컴퓨팅 디바이스는, 의도된 용도에 의해 좌우되는 사이즈 제한이 있기 때문에, 이용 가능한 공간 내에 제한된다. 사이즈 축소는 패키징에 대한 과제를 제시한다.
첨부의 도면에서, 다양한 개시된 실시형태가 제한이 아닌 예로서 예시되는데, 첨부의 도면에서,
도 1은, 일 실시형태에 따른, 직교하는 본드 와이어(orthogonal bond wire)를 갖는 메모리 다이 스택의 일부의 사시 입면 상세도(perspective elevation detail)이고;
도 1a는, 프로세싱 실시형태에 따른, 직교하는 본드 와이어(orthogonal bond wire)를 갖는 메모리 다이 스택을 포함하는 메모리 모듈의 단면 입면도(cross-section elevation)이며;
도 1b는, 일 실시형태에 따른, 추가 프로세싱 이후의 도 1a에서 묘사되는 메모리 모듈의 단면 입면도이고;
도 1c는, 일 실시형태에 따른, 프로세서 다이를 포함하는 직교하는 본드 와이어 기법을 사용하는 시스템 인 패키지 장치(system in package apparatus)의 일부인 메모리 모듈의 단면 입면도이며;
도 1d는, 일 실시형태에 따른, 시스템 인 패키지 장치의 일부로서의 보드 실장형 메모리 모듈(board-mounted memory module)의 단면 입면도이고;
도 2c는, 일 실시형태에 따른, 재분배 층(redistribution layer)을 통해 실장되는 메모리 모듈의 일부로서의 메모리 다이 스택의 시스템 인 패키지의 단면 입면도인데, 메모리 모듈은 직교하는 본드 와이어 기술을 포함하며;
도 2d는, 일 실시형태에 따른, 시스템 인 패키지에서 재분배 층을 통해 실장되는 보드 실장형 메모리 모듈의 단면 입면도이고;
도 3은 프로세싱 실시형태를 예시하는 프로세스 흐름도이며;
도 4는 개시된 실시형태에 대한 상위 레벨 디바이스 애플리케이션의 예를 도시하기 위해 포함되고;
도 5c는, 일 실시형태에 따른, 프로세서 다이를 포함하는 수직의 본드 와이어 기술을 사용하는 시스템 인 패키지 장치의 일부인 메모리 모듈의 단면 입면도이다.
메모리 다이 스택은, 랜딩 표면에서 매트릭스를 뚫고 나오는(breach) 수직의 본드 와이어로 메모리 다이 스택을 핀 아웃(pinning out)시킴으로써 메모리 모듈에 사용된다. 일 실시형태에서, 메모리 다이 스택은 DRAM 메모리를 포함한다. 일 실시형태에서, 메모리 다이 스택은 SRAM 메모리를 포함한다. 일 실시형태에서, 메모리 다이 스택은, 캘리포니아 산타 클라라(Santa Clara) 소재의 인텔 코포레이션(Intel Corporation)에 의해 개발된 크로스 포인트 메모리(cross-point memory)를 포함한다. 일 실시형태에서, 메모리 모듈은 솔리드 스테이트 드라이브이다. 일 실시형태에서, 메모리 모듈은 대용량 스토리지를 위해 사용된다. 일 실시형태에서, 메모리 모듈은 시스템 인 패키지 장치로서 사용된다.
도 1은, 일 실시형태에 따른, 직교하는 본드 와이어(11, 13, 15 및 17)를 갖는 메모리 다이 스택(10)의 일부의 사시 입면 상세도(100)이다. 본딩시 본드 패드(도시되지 않음)에서 시작하는 각각의 본드 와이어는 본드 와이어 비드(bond-wire bead)를 형성한다. 본드 와이어 비드(17')가 예시된다.
메모리 다이 스택(10)은 일 실시형태에 따른 메모리 모듈(110)(예를 들면, 도 1a 참조)의 일부이다. 메모리 모듈(110)은 메모리 다이 스택(10) 및 프로세서와 같은 적어도 하나의 다른 능동 디바이스를 포함한다. 묘사되는 바와 같이, 메모리 다이 스택(10)은, Z 방향으로 적층되고 X 방향 계단 단 구성(stair-step configuration)으로 구성되는 제1, 제2, 제3, 및 제4 메모리 다이들(12, 14, 16, 및 18)을 도시한다. 메모리 모듈(10)은 접착성 제1 필름(113), 접착성 제2 필름(115) 및 접착성 제3 필름(117)을 사용하여 조립된다(assembled). 일 실시형태에서, 후속하는 접착 층(119)은 스택 조립 동안 메모리 모듈(10)을 안정화시키기 위해 사용될 수도 있다. 메모리 모듈 실시형태에 대한 다른 기능성(functionality)이 개시된다.
일련의 직교하는 제1 메모리 다이 본드 와이어들(11)이 제1 메모리 다이(12) 상에서 Y 방향으로 직렬로 구성되고 그들은 제1 메모리 다이(12)로부터 연장되는 것을 볼 수 있다. 유사하게, 일련의 직교하는 제2 메모리 다이 본드 와이어(13)가 제2 메모리 다이(14) 상에서 구성된다. 마찬가지로, 일련의 직교하는 제3 메모리 다이 본드 와이어(15)가 제3 메모리 다이(16) 상에서 구성된다. 그리고 유사하게, 일련의 직교하는 후속 메모리 다이 본드 와이어(17)가 후속 메모리 다이(18) 상에서 구성된다. 일련의 직교하는 메모리 다이 본드 와이어의 구성이 본 개시에서 예시되고 설명된다.
도 1a는, 프로세싱 실시형태에 따른, 직교하는 본드 와이어(11, 13, 15 및 17)를 갖는 메모리 다이 스택(10)을 포함하는 메모리 모듈(110)의 단면 입면도(101)이다. 프로세싱 동안, 메모리 모듈(110)은 칩 스케일 패키지 장치를 위해 구성된다. 메모리 다이 스택(10)의 경우 도 1에 대한 참조가 유용하다.
프로세싱 동안, 메모리 모듈(110)은, 프로세서 제1 다이(20)와 조립되는 것과 같은 추가적인 디바이스 기능성을 포함한다. 일 실시형태에서, 예컨대 접착성 프로세서 다이 필름(123)에서 접착하는 것에 의해 스페이서(30)가 또한 프로세서 제1 다이(20)와 조립된다. 일 실시형태에서, 프로세서 제1 다이(20)는 메모리 컨트롤러와 같은 주문형 집적 회로(application-specific integrated circuit; ASIC)의 기능성을 갖는다. 일 실시형태에서, 스페이서(30)는 전자장치 등급의 알루미늄(electronics-grade aluminum)이다. 도 1에서 묘사되는 메모리 다이 스택(10)과 유사하게, 메모리 다이 스택(10)은, 스택 어셈블리 동안 메모리 다이 스택(10)을 안정화시키기 위해 사용될 수도 있는 후속하는 접착 층(119) 뿐만 아니라 후속 메모리 다이(18)를 포함한다.
일 실시형태에서, 스페이서(30)는 실제로 메모리 컨트롤러 허브(30)와 같은 능동 디바이스일 수도 있고, 접착제(31)는 사전 부착된 범프(도 1c에서 묘사되는 범프(132) 참조)를 커버하기에 충분히 견고하여, 스페이서(30)가 접착제(31) 상에서 루프 고정식 본드 와이어(loop-anchored bond wire)를 일시적으로 수용하지만, 그러나 범프(132)는 프로세서 제1 다이(20) 상의 범프 어레이(122)와 유사하게 나중에 노출된다. 이러한 면에서(by this terminology), 스페이서(30)는 범프(132)가 노출되는 것이 유용해질 때까지, 접착제(31)에 의해 견고하게 보호되는 제2 다이(30)일 수도 있다. 일 실시형태에서, 스페이서(30)는 접착제(31) 아래에 사전 범핑될(pre-bumped) 수도 있는(132) 발룬(balun, 30)과 같은 수동 디바이스이다.
각각의 수직의 제1, 제2, 제3 및 후속 메모리 다이 본드 와이어(11, 13, 15 및 17)는 그들 각자의 메모리 다이들(12, 14, 16 및 18)에 고정되지만, 그러나 그들은 또한 스페이서(30)에 수직으로 와이어 루프 형상으로 고정된다(wire-loop anchored)는 것을 알 수 있다. 스페이서(30)는, 메모리 다이 스택(10) 및 제1 프로세서 다이(20)의 조립 동안 루프 고정된 수직의 본드 와이어(11, 13, 15 및 17)를 안정화시키고 위치 결정하기 위해 사용된다. 일 실시형태에서, 스페이서(30)는, 보강된 루프 고정식 와이어(11, 13, 15 및 17)를 제공하기 위한, 조립 동안 충분히 견딜 수 있는 알루미늄 재료 또는 어떤 다른 재료이다. 일 실시형태에서, 본드 와이어는 스페이서(30)를 향하여 루프 형상으로 되고 유전체 재료와 같은 접착제(31)에 부착된다. 접착제(31)는 열 박리 프로세싱(thermal-release processing)에 의해 박리하도록 구성될 수 있거나, 또는 추가로 예시되는 바와 같이 몰딩 매트릭스의 백그라인딩 이후에 용해될 수도 있다.
도 1b는, 일 실시형태에 따른, 추가 프로세싱 이후의 도 1a에서 묘사되는 메모리 모듈(110)의 단면 입면도(102)이다. 매트릭스 프리커서(39)는, 메모리 다이 스택(10) 및 프로세서 제1 다이(20)뿐만 아니라 스페이서(30)를 비롯한, 메모리 모듈(110) 위에 형성되어 있다. 루프 고정식 수직의 본드 와이어(11, 13, 15 및 17)는 또한 매트릭스 프리커서(39)에 부착되지만, 그러나 수직 부분들의 이동은 각각의 다이 상에서의 각각의 본드 와이어 기점에서 뿐만 아니라, 스페이서(30)에서의 수직 부분들의 루프 고정식 구성에 의해 저항을 받는다. 조립 동안 본드 와이어 사이에 단락(short)이 거의 없거나 단락이 없게 하면서, 메모리 다이 스택(10) 내의 메모리 다이들 및 스페이서(30)에 대해 부착하기 위해, 루프 고정식 본드 와이어가 다양하게 굴곡될 수도 있다. 예시되는 바와 같이, 본드 와이어는, 일 실시형태에 따라 그들 각각의 다이들로부터 직교 방향으로(orthogonally) 연장된다.
일 실시형태에서, 매트릭스 프리커서(39)는 다양한 구조체로 조립된다. 일 실시형태에서, (본드 와이어에서와 같이) 이용 가능한 벌크 오버몰딩 조건에 비해 너무 협소할 수도 있는 공간을 채우도록 매트릭스 프리커서(39)의 선택된 스프레이 도포(spray depositing)가 먼저 행해지고, 이어서 더 많은 매트릭스 프리커서 재료(39)의 사출 몰딩(injection molding)이 이루어진다.
도 1c 및 도 1d를 참조하면 추가 프로세싱이 이해될 수 있다. 매트릭스(40)(도 1c 및 도 1d 참조)로 경화된 후 매트릭스 프리커서(39)를 갖는 구조체를 획득한 이후, 도 1c 및 1d에서 제시된 구조체는, 매트릭스 프리커서(39)를 연삭하여 결과적으로 범프 어레이(122)(도 1c)와 본드 와이어(11, 13, 15 및 17)의 수직 부분을 노출하는 것에 근접함으로써 획득될 수 있다.
또한 그러한 정도까지 연삭하는 것에 의해, 도 1b에서 묘사되는 이전의 루프 고정식 와이어(11, 13, 15 및 17)는, 도 1c 및 1d에서 묘사되는 수직 와이어(11, 13, 15 및 17)에 근접하도록 사이즈가 감소된다. 매트릭스(40)의 유용한 강성으로 인해 그리고 루프 고정식 본드 와이어가 수직의 본드 와이어로 한정되기 때문에, 매트릭스(40)는 본드 와이어를 제 위치에 유지하고 수직 부분이 편향되는 것을 방지한다.
일 실시형태에서, 매트릭스 프리커서(39)(도 1b)의 연삭이 유용한 종료점에 접근함에 따라, 더 많은 매트릭스(40)의 제거가 화학적 에칭에 의해 수행된다. 일 실시형태에서, 화학적 에칭은, 화학적 기계적 연마(chemical-mechanical polishing; CMP)에 의해 행해지는데, 이 경우, 에칭 용매는 선택성이어서, 범프 어레이(122)의 범프 및 수직의 본드 와이어(11, 13, 15 및 17)의 말단 단부 둘 모두가 도 1c 및 도 1d에서 예시되는 바와 같이 매트릭스(40)로부터 돌출하도록, 범프 어레이(122) 및 수직의 본드 와이어(11, 13, 15 및 17)의 말단 단부와 같은 금속 재료를 남긴다. 일 실시형태에서, 에칭은 연삭에 후속하여 행해진다. 일 실시형태에서, 에칭은 기계적 연마 없이 단독으로 행해진다.
도 1c는, 일 실시형태에 따른, 프로세서 다이(20)를 포함하는 수직의 본드 와이어 기술을 사용하는 시스템 인 패키지(SiP) 장치의 일부인 메모리 모듈(110)의 단면 입면도(103)이다. 제1 메모리 다이(12)는, 활성 표면(active surface)(111) 및 접착성 제1 필름(113)으로 커버되는 배면 표면(나타내지 않음)을 포함한다. 활성 표면(111)은 반도체성 구조체 및 금속화층(metallization) 둘 모두를 포함한다. 제1 메모리 다이(12)는 몰딩 재료와 같은 매트릭스(40) 내에 고정되고, 제1 다이에 수직인 본드 와이어(11)는 활성 표면(111)과 접촉하고 메모리 모듈(110)에 대한 랜딩 표면(141)에서 매트릭스(40)를 통해 돌출한다. 따라서, 랜딩 표면(141)은, 메모리 모듈(110)이 그 표면에서 구조체 상에 조립될 때 지정된다. 일 실시형태에서, 제1 다이에 수직인 본드 와이어(11)는 제1 메모리 다이(12)의 활성 표면(111)으로부터 직교하는 방향으로 연장된다. "직교(orthogonal)하는"이란, 본드 와이어(11)가 본드 와이어(11)의 말단 단부 쪽으로 제1 메모리 다이(12)의 활성 표면(111)으로부터 멀어지게 직각으로 균일하고 똑바로 연장되는 것으로 시각적으로 보이는 것을 의미한다. 일 실시형태에서, "직교하는"은, 본드 와이어(11)의 말단 단부가 매트릭스(40)의 랜딩 표면(141) 위로 돌출하는 것, 및 본드 와이어(11)의 돌출 단부가 매트릭스(40) 내에서, 제1 메모리 다이(12)의 계단 에지(1)보다 더 많이 또는 계단 에지(1)로부터 떨어진 본드 와이어(11)로부터의 등가 거리보다 더 많이, X 방향의 어느 한쪽으로 편향되지 않은 것을 관찰하는 것에 의해 정해진다(quantified). 이러한 정의는 Y 방향에서의 등가 거리 제한에도 또한 적용된다. 일 실시형태에서, "직교하는"은, 수직의 본드 와이어(11)의 말단 단부가, 매트릭스(40) 내에서, 수직의 본드 와이어(11)가 본딩되는 본드 패드 에지(2)의 X 방향의 어느 한쪽으로 편향되지 않는 것을 관찰하는 것에 의해 정해진다. 이러한 정의는 Y 방향에서의 등가 거리 제한에도 또한 적용된다.
매트릭스(40)는 또한, 일 실시형태에 따라, 패키지 재료(40)로서 칭해질 수도 있다. 매트릭스(40)는 또한, 일 실시형태에 따라, 캡슐화 몰딩 화합물(encapsulation molding compound; EMC)(40)로서 칭해질 수도 있다. 다양한 유기 패키지 재료가 매트릭스(40)로 사용될 수도 있다. 다양한 EMC 재료가 매트릭스(40)로 사용될 수도 있다.
일 실시형태에서, 메모리 모듈(110)은 접착성 프로세서 다이 필름(123)에 의해 활성 표면(111)에서 프로세서 제1 다이(20)에 대해 적층되는 제1 메모리 다이(12)(이것은 계단 적층식 메모리 다이 스택(10)의 일부임)를 포함한다. 메모리 다이 스택(10) 및 프로세서 제1 다이(20)는 매트릭스(40) 내에 위치되지만, 그러나 프로세싱은 몰딩 화합물이 메모리 다이 스택(10) 위로 그리고 그 주위로 흐르게 하는 결과로 이어질 수 있어, 메모리 다이 스택(10)은 또한 매트릭스(40)에 부착되었다고 할 수 있다.
일 실시형태에서, 프로세서 제1 다이(20)는 예를 들면, 캘리포니아 산타 클라라 소재의 인텔 코포레이션(Intel Corporation)에 의해 제조된 프로세서 다이이다. 프로세서 제1 다이(20)는, 활성 표면(121) 및 접착성 프로세서 다이 필름(123)에 의해 커버되는 배면 표면을 포함한다. 활성 표면(121)은, 반도체성 구조체뿐만 아니라 프로세서 범프 어레이(122)로 이어지는 금속화층 둘 모두를 구비한다. 프로세서 제1 다이(20)는 또한 매트릭스(40) 내에 설치되지만, 그러나 프로세싱은 몰딩 화합물이 프로세서 제1 다이(20) 위 및 그 주위로 흐르게 하는 결과로 이어질 수 있어, 프로세서 제1 다이(20)는 또한 매트릭스(40)에 부착되었다고 할 수 있다. 일 실시형태에서, 프로세서 제1 다이(20)는 메모리 컨트롤러 허브와 같은 ASIC이다. 일 실시형태에서, 프로세서 제1 다이(20)는 메모리 컨트롤러 허브와 같은 ASIC을 포함하지만, 그러나 그것은, 코어 프로세싱과 같은 추가적인 마이크로전자 디바이스 성능뿐만 아니라 레벨 제로(L0) 및 L1 캐시와 같은 캐시 기능을 또한 포함한다.
일 실시형태에서, 메모리 모듈(110)은, 제1 메모리 다이(12), 제2 메모리 다이(14), 제3 메모리 다이(16), 및 제4 메모리 다이(18)를 포함하는 네 개의 적층된 메모리 다이들을 포함한다. 제2 메모리 다이(14)가 메모리 다이 스택(10)에서의 마지막 다이인 경우, 그것은 또한 후속 메모리 다이(14)라고 지칭될 수 있다. 유사하게, 제3 메모리 다이(16)가 메모리 다이 스택(10)에서의 마지막 다이인 경우, 그것은 또한 후속 메모리 다이(16)로 지칭될 수 있다. 동일한 이유로, 제4 메모리 다이(18)가 메모리 다이 스택(10)에서의 마지막 다이인 경우, 그것은 또한 후속 메모리 다이(18)로 지칭될 수 있다. 실시형태에 따르면, 제1 내지 제7 메모리 다이들 및 후속 메모리 다이를 갖는 여덟 개의 메모리 다이들과 같은 네 개보다 더 많은 메모리 다이들이 계단식으로 적층될(stair-stacked) 수도 있다는 것을 이제 이해할 수 있을 것이다. 이하, 도 1a에서 묘사되는 메모리 다이 스택(10)의 설명에서는, 각각, 제1, 제2, 제3 메모리 다이, 및 후속 메모리 다이들(12, 14, 16 및 18)이 참조될 것이다. 네 개보다 더 많은 계단식으로 적층된 메모리 다이들이 사용될 수도 있다는 것을 이제 이해할 수 있을 것이다.
일 실시형태에서, 프로세서 제1 다이(20)는, 유용한 패키지 어셈블리 파라미터 조건에서, 프로세서 제1 다이(20)와 유사한 수직 치수를 갖는 스페이서(30)에 인접하게 구성된다. 스페이서(30)의 수직 높이의 조정은, 도 1a에서 묘사되는 바와 같이 접착제와 같은 스페이서 조절기(spacer adjustor)(31)에 의해 이루어질 수 있다. 일 실시형태에서, 프로세서 제1 다이(20) 및 스페이서(30)는 또한 매트릭스(40) 내에 위치된다.
도 1d는, 일 실시형태에 따른, 시스템 인 패키지 장치의 일부로서의 보드 실장형 메모리 모듈(110)의 단면 입면도(104)이다. 도 1c로부터 얻어지는 구조체(103)는 180° 회전되었고 아이템(80)에 조립되어 있다. 마더보드와 같은 보드(80)는 메모리 모듈(110)에 전기적으로 그리고 물리적으로 결합되어 있다. 수직의 본드 와이어(11, 13, 15 및 17)는 보드(80)를 향해 직교 방향으로 연장되어 보드(80)에 커플링되고 프로세서 범프 어레이(122)도 또한 보드(80)에 커플링된다. 일 실시형태에서, 보드(80)는 컴퓨팅 시스템의 마더보드이다. 일 실시형태에서, 보드(80)는, 프로세서 범프 어레이(122) 및 수직의 본드 와이어(11, 13, 15 및 17)와 인터페이싱하는 재분배 층(상세하게 설명되지 않음)을 포함한다. 일 실시형태에서, 보드(80)는, 프로세서 범프 어레이(122) 및 수직의 본드 와이어(11, 13, 15,및 17)와 인터페이싱하는 재분배 층을 포함하고, 보드(80)는 모바일 컴퓨팅 디바이스와 같은 컴퓨팅 시스템의 외부 쉘(outer shell)(81)을 또한 포함한다. 보드(80)가 외부 쉘 실시형태를 포함하는 경우, 외부 쉘(81)은, 양자 모두 보드(80) 내에 및 보드(80) 상에 있는 트레이스 및 다른 디바이스로부터 충분히 전기적으로 절연된다.
도 2c는, 실시형태에 따른, 메모리 모듈(210)의 일부로서의 메모리 다이 스택(10)의 시스템 인 패키지(SiP)(203)의 단면 입면도인데, 메모리 다이 스택(10)은 수직의 본드 와이어 기술을 포함한다. 항목 2A 및 2B는 사용되지 않는다. 일 실시형태에 따른, 도 1b에서 묘사되는 물품의 추가 프로세싱 이후의 구조체(203)가 묘사된다. 이러한 SiP(203)는 랜딩 표면(141)에서 조립된 재분배 층(RDL)(50)의 추가 구조를 가지며 랜드 볼 그리드 어레이(60)가 RDL(50)에 커플링되는 도 1c에서 묘사되는 SiP(103)와 유사하다.
SiP(203)는, 컴퓨팅 시스템의 마더보드와 같은 보드에 커플링되도록 RDL(50) 및 볼 그리드 어레이(60)를 가지고 구성된다. 스페이서(30)의 수직 높이의 조정은 접착제와 같은 스페이서 조절기(31)에 의해 이루어질 수도 있다.
도 2d는, 일 실시형태에 따른, 시스템 인 패키지 내의 보드 실장 메모리 모듈(210)의 단면 입면도(204)이다. 도 2c로부터 취해지는 구조체(204)는 180° 회전되었고 아이템(80)에 조립되어 있다. 마더보드와 같은 보드(80)는 RDL(50)을 통해 메모리 모듈(210)에 전기적으로 그리고 물리적으로 결합되어 있다. 수직의 본드 와이어(11, 13, 15 및 17)는 보드(80)를 향해 직교하여 연장되고 RDL(50)을 통해 보드(80)에 커플링되며 프로세서 범프 어레이(122)도 RDL(50)을 통해 보드(80)에 또한 커플링된다. 일 실시형태에서, 보드(80)는 컴퓨팅 시스템의 마더보드이다. 일 실시형태에서, 보드(80)는 모바일 컴퓨팅 디바이스와 같은 컴퓨팅 시스템의 외부 쉘(81)을 또한 포함한다.
도 1c에서 예시되는 몇몇 실시형태와 도 2c에서 예시되는 몇몇 실시형태 사이의 비교에 의해, 도 1c의 구조체(103)는, 구조체(103)가 보드 상에 직접적으로 실장될 수도 있는 플립 칩과 유사한 "플립 패키지"로 간주될 수도 있는 반면, 도 2c의 구조체(203)는, 컴퓨팅 시스템에의 설치를 위해 경제적 엔티티 사이에 운송될(shipped) 수 있는 RDL(50) 및 선택적으로(optionally) 볼 그리드 어레이(60)의 추가 구조체를 갖는 "플립 패키지"로 간주될 수도 있다.
일 실시형태에서, 범프(122) 및 수직의 본드 와이어(11, 13, 15 및 17)가 노출되는 도 1c에서 묘사되는 바와 같은 조립된 메모리 모듈의 테스트가 설명된다. 유용한 수 및 타입의 범프(122) 및 수직의 본드 와이어(11, 13, 15 및 17)가 노출되기 때문에, 프로세서 제1 다이(20) 및 여러 개의 적층된 메모리 다이들(12, 14, 16 및 18)을 포함하는 예시된 디바이스의 전체에 대해 테스트가 수행될 수 있다. 테스트 방법은, 범프 어레이(122) 내의 선택된 범프 상으로 개개의 프로브를 배치하는 것뿐만 아니라, 랜딩 표면(141)의 위에서 수직의 본드 와이어(11, 13, 15 및 17)의 말단 단부가 노출되어 있으므로, 수직의 본드 와이어(11, 13, 15 및 17) 중 임의의 것으로부터의 선택된 수직의 본드 와이어 상으로 개개의 프로브를 배치하는 것을 포함할 수 있다.
테스트가 완료되고 이용할 수 있는 수율(yield)이 확인된 이후, 프로세서(20)를 메모리 다이 스택(10) 내의 다이들과 커플링하도록 RDL(50)(도 2c 참조)이 제조될 수도 있다.
도 3은 프로세싱 실시형태를 예시하는 프로세스 흐름도(300)이다.
310에서, 프로세스는 계단 단의 복수의 메모리 다이들을 메모리 다이 스택에 조립하는 것을 포함한다. 비제한적인 예시적 실시형태에서, 도 1에서 묘사되는 메모리 다이 스택(10)은 조립된다.
320에서, 프로세스는 메모리 다이 스택을 프로세서 다이 및 스페이서에 조립하는 것을 포함한다. 비제한적인 예시적 실시형태에서, 도 1a에서 묘사되는 접착성 프로세서 다이 필름(123)은 메모리 다이 스택(10)을 프로세서 제1 다이(20) 및 스페이서(30)에 조립하기 위해 사용된다.
330에서, 프로세스는 각각의 제1 메모리 다이 내지 후속 메모리 다이들 사이에서 그리고 더미 층 상으로 수직의 본드 와이어 프리커서를 루프 본딩하는(loop-bonding) 것을 포함한다. 비제한적인 예시적 실시형태에서, 도 1a에서 묘사되는 루프 형상으로 된 와이어 본딩은, 제1 메모리 다이 내지 후속 메모리 다이들(12 내지 18)과 스페이서(30) 사이에서 수행된다.
340에서, 프로세스는 수직의 본드 와이어 프리커서를 매트릭스 프리커서 안으로 안정화시키는 것, 및 메모리 다이 스택 및 프로세서 다이를 매트릭스 프리커서 내에 봉입하는(enclosing) 것을 포함한다. 비제한적인 예시적 실시형태에서, 매트릭스 프리커서(39)는 도 1b에서 묘사되는 바와 같이 관련된 구조체 위로 사출 몰딩된다.
342에서, 프로세스는 매트릭스 프리커서를 경화시키는 것을 포함한다. 비제한적인 예시적 실시형태에서, 매트릭스 프리커서(39)는 열적으로 경화되는데, 그러한 것은 유전체 에폭시 재료에 대해 유용하다. 비제한적인 예시적 실시형태에서, 매트릭스 프리커서(39)는 열 및 광 경화되는데, 유용한 스펙트럼의 광 에너지가 유기 재료를 경화하고 교차 결합시킨다.
350에서, 프로세스는, 예컨대 프로세서 제1 다이 상에 전기적 범프를 노출시키도록 그리고 매트릭스에서 수직의 본드 와이어를 달성하도록, 충분히 경화된 매트릭스를 연마하는 것에 의해 매트릭스 프리커서 중 일부를 제거하는 것을 포함한다.
360에서, 방법적 실시형태는 프로세서 및 메모리 다이들을 테스트하는 것을 포함한다. 비제한적인 예시적 실시형태에서, 도 1c에서 묘사되는 조립된 SiP의 테스트는, 범프(122) 및 수직의 본드 와이어(11, 13, 15 및 17)가 노출된 상태로 행해질 수도 있다.
370에서, 프로세스는, 재분배 층을 전기적 범프에서 프로세서 다이에 그리고 수직의 본드 와이어 말단 팁에서 메모리 다이 스택에 조립하는 것을 포함한다.
380에서, 프로세스는 메모리 모듈 SiP를 보드에 조립하는 것을 포함한다. 비제한적인 예시적 실시형태에서, 메모리 모듈 SiP(103)는 마더보드와 같은 보드(80)에 조립된다. 비제한적인 예시적 실시형태에서, 메모리 모듈 SiP(203)는 마더보드와 같은 보드(80)에 조립된다. SiP는 RDL의 사용 없이 보드에 조립될 수도 있다는 것을 알 수 있다(예를 들면, 도 1d 참조).
382에서, 프로세스는 컴퓨팅 시스템에 SiP를 조립하는 것을 포함한다. 비제한적인 예시적 실시형태에서, SiP(104)는 마더보드와 같은 보드에, 그리고 그 다음, 예컨대 도 1d에서 묘사되고 설명되는 컴퓨팅 시스템에 조립된다. 비제한적인 예시적 실시형태에서, SiP(204)는 마더보드와 같은 보드에, 그리고 그 다음, 예컨대 도 2d에서 묘사되고 설명되는 컴퓨팅 시스템에 조립된다.
도 4는 개시된 실시형태에 대한 상위 레벨 디바이스 애플리케이션의 한 예를 도시하기 위해 포함된다. 일 실시형태에서, 시스템(400)은, 데스크탑 컴퓨터, 랩탑 컴퓨터, 넷북, 태블릿, 노트북 컴퓨터, 개인 휴대형 정보 단말(personal digital assistant; PDA), 서버, 워크스테이션, 셀룰러 전화, 모바일 컴퓨팅 디바이스, 스마트 폰, 인터넷 어플라이언스 또는 임의의 다른 타입의 컴퓨팅 디바이스를 포함하지만, 이들로 제한되지는 않는다. 몇몇 실시형태에서, 메모리 모듈 실시형태(400)에서의 메모리 다이 스택을 갖는 시스템 인 패키지 장치는 시스템 온 칩(system on a chip; SOC) 시스템이다.
일 실시형태에서, 프로세서(410)는 하나 이상의 프로세싱 코어(412 및 412N)를 구비하는데, 412N은 프로세서(410) 내부의 N 번째 프로세서 코어를 나타내며, N은 양의 정수이다. 일 실시형태에서, 메모리 모듈 실시형태에서의 메모리 다이 스택을 갖는 시스템 인 패키지 장치를 사용하는 전자 디바이스 시스템(400)은 410 및 405를 포함하는 다수의 프로세서를 포함하는데, 프로세서(405)는 프로세서(410)의 로직과 유사한 또는 동일한 로직을 갖는다. 일 실시형태에서, 프로세싱 코어(412)는, 명령어를 페치하기 위한 프리 페치 로직, 명령어를 디코딩하기 위한 디코드 로직, 및 명령어를 실행하기 위한 실행 로직 등을 포함하지만, 이들로 제한되지는 않는다. 일 실시형태에서, 프로세서(410)는 SiP 디바이스 시스템(400)에 대한 명령어 및 데이터 중 적어도 하나를 캐시하기 위한 캐시 메모리(416)를 갖는다. 캐시 메모리(416)는 하나 이상의 레벨의 캐시 메모리를 포함하는 계층적 구조로 편제될 수도 있다.
일 실시형태에서, 프로세서(410)는 메모리 컨트롤러(414)를 포함하는데, 메모리 컨트롤러(414)는, 프로세서(410)가, 휘발성 메모리(432) 및 비휘발성 메모리(434) 중 적어도 하나를 포함하는 메모리(430)에 액세스하여 그와 통신하는 것을 가능하게 하는 기능을 수행하도록 동작 가능하다. 일 실시형태에서, 프로세서(410)는 메모리(430) 및 칩셋(420)과 커플링된다. 프로세서(410)는, 무선 신호를 송신 및 수신하는 것 중 적어도 하나를 하도록 구성되는 임의의 디바이스와 통신하기 위해 무선 안테나(478)에 또한 커플링될 수도 있다. 일 실시형태에서, 무선 안테나 인터페이스(478)는, IEEE 802.11 표준 및 그 관련 제품군, 홈 플러그 AV(Home Plug AV: HPAV), 초 광대역(Ultra Wide Band; UWB), 블루투스, 와이맥스(WiMax), 또는 임의의 형태의 무선 통신 프로토콜에 따라 동작하지만, 이들로 제한되지는 않는다.
일 실시형태에서, 휘발성 메모리(432)는, 동기식 동적 랜덤 액세스 메모리(Synchronous Dynamic Random Access Memory; SDRAM), 동적 랜덤 액세스 메모리(Dynamic Random Access Memory; DRAM), RAMBUS 동적 랜덤 액세스 메모리(RAMBUS Dynamic Random Access Memory; RDRAM), 및/또는 임의의 다른 타입의 랜덤 액세스 메모리 디바이스를 포함하지만, 이들로 제한되지는 않는다. 비휘발성 메모리(434)는, 플래시 메모리, 상 변화 메모리(phase change memory; PCM), 리드 온리 메모리(read-only memory; ROM), 전기적으로 소거가능한 프로그래머블 리드 온리 메모리(electrically erasable programmable read-only memory; EEPROM), 또는 임의의 다른 타입의 비휘발성 메모리 디바이스를 포함하지만, 이들로 제한되지는 않는다.
메모리(430)는 프로세서(410)에 의해 실행될 정보 및 명령어를 저장한다. 일 실시형태에서, 메모리(430)는, 프로세서(410)가 명령어를 실행하는 동안, 임시 변수 또는 다른 중간 정보를 또한 저장할 수도 있다. 예시된 실시형태에서, 칩셋(420)은 포인트 투 포인트(Point-to-Point; PtP 또는 P-P) 인터페이스(417 및 422)를 통해 프로세서(410)와 연결된다. 이들 PtP 실시형태 중 어느 하나는 본 개시에서 기술되는 바와 같은 메모리 모듈 실시형태에서의 메모리 다이 스택을 갖는 시스템 인 패키지 장치를 사용하여 달성될 수도 있다. 칩셋(420)은 프로세서(410)가 SiP 디바이스 시스템(400) 내의 다른 구성요소에 연결되는 것을 가능하게 한다. 일 실시형태에서, 인터페이스(417 및 422)는 Intel® QuickPath Interconnect(퀵패스 인터커넥트)(QPI) 등과 같은 PtP 통신 프로토콜에 따라 동작한다. 다른 실시형태에서, 상이한 인터커넥트가 사용될 수도 있다.
일 실시형태에서, 칩셋(420)은, 프로세서(410, 405N), 디스플레이 디바이스(440), 및 다른 디바이스(472, 476, 474, 460, 462, 464, 466, 477, 등)와 통신하도록 동작 가능하다. 칩셋(420)은, 무선 신호를 송신 및 수신하는 것 중 적어도 하나를 하도록 구성되는 임의의 디바이스와 통신하기 위해 무선 안테나(478)에 또한 커플링될 수도 있다.
칩셋(420)은 인터페이스(426)를 통해 디스플레이 디바이스(440)에 연결된다. 디스플레이(440)는, 예를 들면, 액정 디스플레이(liquid crystal display; LCD), 플라즈마 디스플레이, 음극선관(cathode ray tube; CRT) 디스플레이, 또는 임의의 다른 형태의 시각적 디스플레이 디바이스일 수도 있다. 일 실시형태에서, 프로세서(410) 및 칩셋(420)은 단일의 SOC로 병합된다. 추가적으로, 칩셋(420)은 다양한 구성요소(474, 460, 462, 464 및 466)를 상호 연결하는 하나 이상의 버스(450 및 455)에 연결된다. 버스(450 및 455)는 버스 브리지(472)를 통해 함께 상호 연결될 수도 있다. 일 실시형태에서, 칩셋(420)은, 인터페이스(424 및 474), 스마트 TV(476), 및 소비자 전자장치(477), 등 중 적어도 하나를 통해, 비휘발성 메모리(460), 대용량 스토리지 디바이스(들)(462), 키보드/마우스(464), 및 네트워크 인터페이스(466)와 커플링된다.
일 실시형태에서, 대용량 스토리지 디바이스(462)는, 솔리드 스테이트 드라이브, 하드 디스크 드라이브, 범용 직렬 버스 플래시 메모리 드라이브, 또는 임의의 다른 형태의 컴퓨터 데이터 저장 매체를 포함하지만, 이들로 제한되지는 않는다. 하나의 실시형태에서, 네트워크 인터페이스(466)는, 이더넷 인터페이스, 범용 직렬 버스(universal serial bus; USB) 인터페이스, 주변 장치 컴포넌트 인터커넥트(Peripheral Component Interconnect; PCI) 익스프레스 인터페이스, 무선 인터페이스 및/또는 임의의 다른 적절한 타입의 인터페이스를 포함하는, 이들로 제한되지는 않는 임의의 널리 공지된 네트워크 인터페이스 표준에 의해 구현된다. 하나의 실시형태에서, 무선 인터페이스는, IEEE 802.11 표준 및 그 관련 제품군, 홈 플러그 AV(HPAV), 초 광대역(UWB), 블루투스, 와이맥스, 또는 임의의 형태의 무선 통신 프로토콜에 따라 동작하지만, 이들로 제한되지는 않는다.
도 4에서 도시되는 모듈이 컴퓨팅 시스템(400)의 SiP 장치 내에서 별개의 블록으로서 묘사되지만, 이들 블록 중 일부에 의해 수행되는 기능은 단일의 반도체 회로 내에 통합될 수도 있거나 또는 두 개 이상의 별개의 집적 회로를 사용하여 구현될 수도 있다. 예를 들면, 비록 캐시 메모리(416)가 프로세서(410) 내에서 별도의 블록으로서 묘사되지만, 캐시 메모리(416)(또는 416의 선택된 양태)는 프로세서 코어(412) 안으로 통합될 수 있다. 유용한 경우, 컴퓨팅 시스템(400)은 본 개시에서 설명되는 몇몇 랜드측 보드 실시형태의 일부인 외부 쉘을 가질 수도 있다. 예를 들면, 도 1에서 묘사되는 랜드측 보드(140)는, 도 4에서 묘사되는 컴퓨팅 시스템(400)의 외부 쉘로서 작용할 수도 있도록 충분히 절연되는 외부 표면(142)을 갖는다. 이 실시형태는, 도 1c 및 도 2c에서 묘사되는 메모리 모듈 실시형태에서의 메모리 다이 스택을 갖는 시스템 인 패키지 장치에 대한 외부 표면(642)을 포함하는 단면 입면도의 각각에서도 볼 수 있다.
도 5c는, 일 실시형태에 따른, 프로세서 다이(20)를 포함하는 수직의 본드 와이어 기술을 사용하는 시스템 인 패키지(SiP) 장치의 일부인 메모리 모듈(510)의 단면 입면도(503)이다. 도 5c에 묘사되고 설명되는 실시형태의 프로세스 동안, 프로세싱은 도 1a 및 1b로부터 프로세싱되는 장치에 대해 예시되는 것과 유사할 수도 있다. 도 5c의 실시형태에 대한 차이는, 수직으로 배선되지만 직교하지 않는 본드를 형성하는 것을 포함한다. 일 실시형태에서, 수직의 본드 와이어를 핀 아웃하는 것은, 메모리 다이 스택의 복수의 다이들로부터의 시작 본드 패드에 정확히 직교하지 않는 위치에서 유용할 수도 있다.
제1 메모리 다이(12)는, 활성 표면(111) 및 접착성 제1 필름(113)으로 커버되는 배면 표면(나타내지 않음)을 포함한다. 활성 표면(111)은 반도체성 구조체 및 금속화층 둘 모두를 포함한다. 제1 메모리 다이(12)는 몰딩 재료와 같은 매트릭스(40) 내에 고정되고, 제1 다이 수직(그러나 직교하지는 않는) 본드 와이어(51)는 활성 표면(111)과 접촉하고 메모리 모듈(110)에 대한 랜딩 표면(141)에서 매트릭스(40)를 통해 돌출한다. 따라서, 랜딩 표면(141)은, 메모리 모듈(110)이 그 표면에서 구조체 상에 조립될 때 지정된다. 제1 다이 수직의 본드 와이어(51)는 제1 메모리 다이(12)의 활성 표면(111)으로부터 수직으로 연장된다. "수직의(vertical)"란, 시각적으로 볼 때, 본드 와이어(51)가 본드 와이어(51)의 말단 단부를 향해 제1 메모리 다이(12)의 활성 표면(111)으로부터 멀어지는 쪽으로 균일하게, 바로(diretly), 그러나 직교하지는 않게, 선형적으로 연장되는 것을 의미한다.
일 실시형태에서, "수직으로, 그러나 직교하지는 않게(vertically, but not orthogonally)"라는 것은, 본드 와이어(51)의 말단 단부가 매트릭스(40)의 랜딩 표면(141) 위로 돌출하는 것, 및 본드 와이어(51)의 돌출 단부가 매트릭스(40) 내에서 X 방향에서 어느 한쪽으로 편향되는 것을 관찰하는 것에 의해 정해진다(qualified). 돌출 단부가 제1 메모리 다이의 계단 에지 1 또는 본드 패드 에지 2 중 적어도 하나보다 더 많이 편향되는 편향의 정도가 정해질 수 있다. 이러한 정의는 본드 와이어(51, 53, 55 및 57) 중 임의의 것의 상대적 길이에 의존하고, 본드 와이어(51)가, 그것이 랜딩 표면(141)을 뚫고 나와야만 본드 패드 에지 2보다 더 많이 편향될 수도 있는 것에 비해, 나머지 본드 와이어는 편향하여 에지 1 및 2 둘 모두와 교차할 수도 있다는 것을 알 수 있다.
종합하면 일 실시형태에서, 복수의 수직의 본드 와이어는, 각자가 그 각각의 본드 패드로부터 시작되고 그들이 랜딩 표면(141)을 뚫고 나오는 곳에서 종단될 때, 실질적으로 서로 평행하다(co-parallel). 일 실시형태에서, "서로 평행(co-parallel)"이란, 두 개의 인접한 본드 와이어, 예를 들면, 55 및 57 사이에서 측정될 수 있는 직각 거리(right-angle distance, 55-57)로부터 이격되는, 본드 와이어(57)의 궤도를 따르는 투영된 통로(projected corridor)에서 각각의 수직의 본드 와이어를 제한하는 것에 의해 정량화되는데, 거리(55-57)는, 본드 와이어(57)가 본드 와이어 비드(57')로부터 나오는 곳에서 취해진다. 거리(55-57)는, 본드 와이어가 랜딩 표면(141)을 뚫고 나오는 곳에서의 본드 와이어 비드(57')의 X 축 폭의 두 배보다 더 많이 변하지 않는다. 결과적으로, 예를 들면, 인접한 본드 와이어와 비교될 때 각각의 수직의 본드 와이어는, 거리(55-57)에 본드 와이어 비드(57')의 폭의 두 배가 더해져 측정된 투영된 통로 내에서 유지된다.
직교하는 및 직교하지 않는 본드 와이어의 치환(permutation)이 단일의 패키지에서 있을 수 있다는 것이 이제 이해될 수 있다. 예를 들면, 도 1c에서 묘사되는 바와 같은 직교하는 본드 와이어(11 및 13)는, 도 5c에서 묘사되는 바와 같은 수직의 본드 와이어(55 및 57)와 조합될 수 있다. 이러한 다양한 본드 와이어 스킴은 일 실시형태에서 제한된 핀 아웃 요건을 수용한다. 이러한 다양한 본드 와이어 스킴은, 일 실시형태에서, 제1 및 제2 다이들(12 및 14)이 서로 유사하지만, 그러나 그들은 제3 다이 및 후속 다이들(16 및 18)과는 상이한 경우 및 제3 다이 및 후속 다이들(16 및 18)이 서로 유사한 경우 등의 다양한 다이들을 수용한다. 또한, 도 5c에서 묘사되는 메모리 모듈(503)은 도 2c에서 묘사되는 분배 층(50)과 같은 분배 층을 통해 실장될 수도 있다는 것이 이제 이해될 수 있다.
일 실시형태에서, 프로세서 제1 다이(20)는, 캘리포니아 산타 클라라 소재의 인텔 코포레이션에 의해 제조되는 것과 같은 프로세서 다이이다. 프로세서 제1 다이(20)는, 활성 표면(121) 및 접착성 프로세서 다이 필름(123)에 의해 커버되는 배면 표면을 포함한다. 활성 표면(121)은, 반도체성 구조체뿐만 아니라 프로세서 범프 어레이(122)로 이어지는 금속화층 둘 모두를 구비한다. 프로세서 제1 다이(20)는 매트릭스(40) 내에 또한 위치되지만, 그러나 프로세싱은 몰딩 화합물이 프로세서 제1 다이(20) 위로 그리고 그 주위로 흐르게 하는 결과로 이어질 수 있어 프로세서 제1 다이(20)가 매트릭스(40)에 부착된 것이라고 할 수 있다. 일 실시형태에서, 프로세서 제1 다이(20)는 메모리 컨트롤러 허브와 같은 ASIC이다. 일 실시형태에서, 프로세서 제1 다이(20)는 메모리 컨트롤러 허브와 같은 ASIC을 포함하지만, 그러나 그것은, 코어 프로세싱과 같은 추가적인 마이크로전자 디바이스 성능뿐만 아니라 레벨 제로(L0) 및 L1 캐시와 같은 캐시 기능성을 또한 포함한다.
일 실시형태에서, 메모리 모듈(110)은, 제1 메모리 다이(12), 제2 메모리 다이(14), 제3 메모리 다이(16), 및 제4 메모리 다이(18)를 포함하는 네 개의 적층된 메모리 다이들을 포함한다. 제2 메모리 다이(14)가 메모리 다이 스택(10)에서의 마지막 다이인 경우, 그것은 또한 후속 메모리 다이(14)라고 칭해질 수 있다. 유사하게, 제3 메모리 다이(16)가 메모리 다이 스택(10)에서의 마지막 다이인 경우, 그것은 또한 후속 메모리 다이(16)로 칭해질 수도 있다. 동일한 이유로, 제4 메모리 다이(18)가 메모리 다이 스택(10)에서의 마지막 다이인 경우, 그것은 또한 후속 메모리 다이(18)로 칭해질 수도 있다. 실시형태에 따르면, 제1 내지 제7 메모리 다이들 및 후속 메모리 다이를 갖는 여덟 개의 메모리 다이들와 같은 네 개보다 더 많은 메모리 다이들이 계단식으로 적층될(stair-stacked) 수도 있다는 것을 이제 이해할 수 있을 것이다. 이하, 도 4c에서 묘사되는 메모리 다이 스택(10)의 설명은, 각각, 제1, 제2, 제3, 및 후속 메모리 다이들(12, 14, 16 및 18)을 참조할 것이다. 네 개보다 더 많은 계단식으로 적층된 메모리 다이들이 사용될 수도 있다는 것을 이제 이해할 수 있을 것이다.
일 실시형태에서, 프로세서 제1 다이(20)는, 유용한 패키지 어셈블리 파라미터 하에서, 프로세서 제1 다이(20)와 유사한 수직 치수를 갖는 스페이서(30)에 인접하게 구성된다. 스페이서(30)의 수직 높이의 조정은, 도 1a에서 묘사되는 바와 같이 접착제와 같은 스페이서 조절기(spacer adjustor)(31)에 의해 이루어질 수도 있다. 일 실시형태에서, 프로세서 제1 다이(20) 및 스페이서(30)는 또한 매트릭스(40) 내에 위치된다. 일 실시형태에서, 프로세서 제1 다이(20)는 스페이서(30)에 의해 지원을 받는데(serviced), 스페이서(30)는 제2 다이이다. 일 실시형태에서, 프로세서 제1 다이(20)는 스페이서(30)를 수반하는데, 스페이서(30)는 수동 디바이스이다.
본원에서 개시되는 시스템 인 패키지 장치 실시형태 및 방법에서의 메모리 다이 적층식 메모리 모듈을 예시하기 위해, 예시의 비제한적인 목록이 본원에서 제공된다:
예 1은 시스템 인 패키지 장치 내의 메모리 모듈이며, 랜딩 표면을 포함하는 매트릭스; 계단 단 관계(stair-step relationship)로 구성되며 매트릭스 내에 위치되는 메모리 다이 스택 - 메모리 다이 스택은 제1 메모리 다이 및 후속 메모리 다이를 포함하고, 제1 메모리 다이는 활성 표면 및 배면 표면을 포함하고, 후속 메모리 다이는 활성 표면 및 배면 표면을 포함하되, 제1 메모리 다이는, 제1 메모리 다이 활성 표면으로부터 연장되며 매트릭스 랜딩 표면을 뚫고 나오는 직교하는 제1 본드 와이어를 포함하고, 후속 메모리 다이는, 후속 메모리 다이 활성 표면으로부터 연장되며 매트릭스 랜딩 표면을 뚫고 나오는 직교하는 후속 본드 와이어를 포함함 - ; 제1 메모리 다이 상에 배치되며 매트릭스 내에 적어도 부분적으로 위치되는 프로세서 제1 다이 - 프로세서 제1 다이는 활성 표면 및 배면 표면을 포함하고, 프로세서 범프 어레이가 제1 메모리 다이 활성 표면 상에 배치되고, 프로세서 범프 어레이는 매트릭스 랜딩 표면으로부터 적어도 부분적으로 멀어지게 연장됨 - ; 및 제1 메모리 다이 상에 배치되는 스페이서 - 상기 스페이서는 프로세서 제1 다이와 제1 메모리 다이 직교 제1 본드 와이어 사이에 배치됨 - 를 포함한다.
예 1의 주제가 선택 사항으로 포함하는 예 2에서, 직교하는 제1 본드 와이어는 제1 메모리 다이 활성 표면으로부터 멀어지게 연장되고, 직교하는 후속 본드 와이어는 후속 메모리 다이 활성 표면으로부터 멀어지게 연장된다.
예 3에서, 예 1 및 예 2 중 임의의 하나 이상의 주제는 선택 사항으로, 제1 메모리 다이 활성 표면 상에 그리고 제1 메모리 다이와 후속 메모리 다이 사이에 배치되는 제2 메모리 다이, 및 제2 메모리 다이 상에 배치되는 직교하는 제2 본드 와이어를 포함하되, 직교하는 제2 본드 와이어는 제2 메모리 다이로부터 멀어지게 연장된다.
예 4에서, 예 1 내지 예 3 중 임의의 하나 이상의 주제는 선택 사항으로, 제1 메모리 다이 활성 표면 상에 그리고 제1 메모리 다이와 후속 메모리 다이 사이에 배치되는 제2 메모리 다이; 및 제2 메모리 다이 활성 표면 상에 그리고 제2 메모리 다이와 후속 메모리 다이 사이에 배치되는 제3 메모리 다이를 포함한다.
예 5에서, 예 1 내지 예 4 중 임의의 하나 이상의 주제는 선택 사항으로, 제1 메모리 다이 활성 표면 상에 그리고 제1 메모리 다이와 후속 메모리 다이 사이에 배치되는 제2 메모리 다이; 및 제2 메모리 다이 활성 표면 상에 그리고 제2 메모리 다이와 후속 메모리 다이 사이에 배치되는 제3 메모리 다이를 포함하되, 제3 메모리 다이는 후속 메모리 다이 상에 배치된다.
예 6에서, 예 1 내지 예 5 중 임의의 하나 이상의 주제는 선택 사항으로, 프로세서 범프 어레이 및 제1 메모리 다이 직교 본드 와이어 및 후속 메모리 다이 직교 본드 와이어와 접촉하는 재분배 층; 및 재분배 층 상에 배치되는 볼 그리드 어레이를 포함한다.
예 7에서, 예 6의 주제는 선택 사항으로, 제1 메모리 다이 활성 표면 상에 그리고 제1 메모리 다이와 후속 메모리 다이 사이에 배치되는 제2 메모리 다이를 포함한다.
예 8에서, 예 6 및 예 7 중 임의의 하나 이상의 주제는 선택 사항으로, 제1 메모리 다이 활성 표면 상에 그리고 제1 메모리 다이와 후속 메모리 다이 사이에 배치되는 제2 메모리 다이; 및 제2 메모리 다이 활성 표면 상에 그리고 제2 메모리 다이와 후속 메모리 다이 사이에 배치되는 제3 메모리 다이를 포함한다.
예 9에서, 예 1 내지 예 8 중 임의의 하나 이상의 주제는 선택 사항으로 메모리 컨트롤러 허브 기능을 포함하는 프로세서 제1 다이를 포함한다.
예 10에서, 예 1 내지 예 9 중 임의의 하나 이상의 주제는 선택 사항으로 포제2 다이인 스페이서를 포함한다.
예 11은 시스템 인 패키지 장치 내의 메모리 모듈이며, 메모리 모듈은, 랜딩 표면을 포함하는 매트릭스; 계단 단 관계로 구성되며 매트릭스에 위치되는 메모리 다이 스택 - 메모리 다이 스택은 제1 메모리 다이 및 후속 메모리 다이를 포함하고, 제1 메모리 다이는 활성 표면 및 배면 표면을 포함하고, 후속 메모리 다이는 활성 표면 및 배면 표면을 포함하되, 제1 메모리 다이는, 제1 메모리 다이 활성 표면으로부터 직교하지 않는 각도에서 연장되며 매트릭스 랜딩 표면을 뚫고 나오는 수직의 제1 본드 와이어를 포함하고, 후속 메모리 다이는, 후속 메모리 다이 활성 표면으로부터 연장되며 매트릭스 랜딩 표면을 뚫고 나오는 수직의 후속 본드 와이어를 포함함 - ; 제1 메모리 다이 상에 배치되며 매트릭스 내에 적어도 부분적으로 위치되는 프로세서 제1 다이 - 프로세서 제1 다이는 활성 표면 및 배면 표면을 포함하고, 프로세서 범프 어레이가 제1 메모리 다이 활성 표면 상에 배치되고, 프로세서 범프 어레이는 매트릭스 랜딩 표면으로부터 적어도 부분적으로 멀어지게 연장됨 - ; 제1 메모리 다이 상에 배치되는 스페이서 - 스페이서는 프로세서 제1 다이와 제1 메모리 다이 수직 제1 본드 와이어 사이에 배치됨 - 를 포함한다.
예 12에서, 예 11의 주제는 선택 사항으로, 제1 메모리 다이 활성 표면으로부터 멀어지게 연장되는 수직의 제1 본드 와이어 및, 후속 메모리 다이 활성 표면으로부터 멀어지게 직교하지 않는 각도에서 연장되는 수직의 후속 본드 와이어를 포함한다.
예 13에서, 예 11 및 예 12 중 임의의 하나 이상의 주제는 선택 사항으로, 제1 메모리 다이 활성 표면으로부터 멀어지게 연장되는 수직의 제1 본드 와이어 및, 후속 메모리 다이 활성 표면으로부터 멀어지게 직교하지 않는 각도에서 연장되는 수직의 후속 본드 와이어를 포함하고, 수직의 제1 본드 와이어 및 수직의 후속 본드 와이어는, 각각이 랜딩 표면을 뚫고 나올 때까지 각각의 제1 본드 패드 및 후속하는 본드 패드 각각으로부터 함께 병렬로 연장된다.
예 14에서, 예 11 내지 예 13 중 임의의 하나 이상의 주제는 선택 사항으로, 제1 메모리 다이 활성 표면 상에 그리고 제1 메모리 다이와 후속 메모리 다이 사이에 배치되는 제2 메모리 다이, 및 제2 메모리 다이 상에 배치되는 수직의 제2 본드 와이어를 포함하고, 수직의 제2 본드 와이어는 제2 메모리 다이로부터 직교하지 않는 각도에서 연장된다.
예 15에서, 예 11 내지 예 14 중 임의의 하나 이상의 주제는 선택 사항으로, 제1 메모리 다이 활성 표면 상에 그리고 제1 메모리 다이와 후속 메모리 다이 사이에 배치되는 제2 메모리 다이; 및 제2 메모리 다이 활성 표면 상에 그리고 제2 메모리 다이와 후속 메모리 다이 사이에 배치되는 제3 메모리 다이를 포함한다.
예 16은 시스템 인 패키지 장치 내의 메모리 모듈을 테스트 및 조립하는 방법이며, 방법은 매트릭스 - 매트릭스는 랜딩 표면을 포함하고, 매트릭스는 계단 적층식 구성의 메모리 다이 스택을 또한 포함하고, 메모리 다이 스택은 제1 메모리 다이 및 후속 메모리 다이를 포함함 - 에 위치되는 프로세서 제1 다이의 범프 어레이의 범프에 테스트 프로브를 적용하는 것; 및 랜딩 표면에서 매트릭스 위로 연장되는 직교하는 제1 본드 와이어 말단 단부에 테스트 프로브를 적용하는 것 - 제1 메모리 다이는 활성 표면 및 배면 표면을 포함하고 후속 메모리 다이는 활성 표면 및 배면 표면을 포함하되, 제1 메모리 다이는, 제1 메모리 다이 활성 표면으로부터 연장되는 직교하는 제1 본드 와이어를 포함하고, 후속 메모리 다이는, 후속 메모리 다이 활성 표면으로부터 연장되며 매트릭스 랜딩 표면을 뚫고 나오는 직교하는 후속 본드 와이어를 포함함 - 을 포함한다.
예 17에서, 예 16의 주제는 선택 사항으로 테스트하는 것을 포함하고, 테스트 하는 것은 제1 메모리 다이, 제2 메모리 다이, 및 후속 메모리 다이를 테스트하는 것을 포함하고, 테스트 수율을 달성하는 것에 후속하여, 프로세서 제1 다이 및 제1 메모리 다이, 제2 메모리 다이, 및 후속 메모리 다이에 재분배 층을 조립하는 것을 더 포함한다.
예 18에서, 예 16 및 예 17 중 임의의 하나 이상의 주제는 선택 사항으로 테스트하는 것을 포함하고, 테스트하는 것은 제1 메모리 다이, 제2 메모리 다이, 및 후속 메모리 다이를 테스트하는 것을 포함하며, 테스트 수율을 달성하는 것에 후속하여, 프로세서 제1 다이 및 제1 메모리 다이, 제2 메모리 다이, 및 후속 메모리 다이에 보드를 조립하는 것을 더 포함한다.
예 19는 시스템 인 패키지 장치 내의 메모리 모듈을 조립하는 방법이며, 방법은 계단 적층식 구성의 메모리 다이 스택을 프로세서 제1 다이 및 스페이서에 조립하는 것; 메모리 다이 스택 내의 복수의 메모리 다이들을 와이어 본딩하는 것 - 적어도 하나의 본드 와이어는 제1 메모리 다이와 스페이서 사이에서 걸쳐 있음 - ; 매트릭스 재료 프리커서를 사용하여, 본드 와이어를 부분적으로 캡슐화하기 위한 조건 하에서 프로세서 제1 다이, 스페이서, 및 메모리 다이 스택을 오버몰딩하는 것; 매트릭스 재료를 경화하는 것; 본드 와이어를 직교하는 본드 와이어로 한정하기 위한 그리고 프로세서 제1 다이 상에서 범프 어레이의 일부인 전기적 범프를 노출시키기 위한 조건 하에서 매트릭스 재료의 일부를 제거하는 것 - 매트릭스 재료의 일부를 제거하는 것은 랜딩 표면을 또한 노출시킴 - 을 포함한다.
예 20에서, 예 19의 주제는 선택 사항으로 활성 표면 및 배면 표면을 갖는 제1 메모리 다이 및 활성 표면 및 배면 표면을 포함하는 후속 메모리 다이를 포함하는 메모리 다이 스택을 포함하고, 제1 메모리 다이는 직교하는 제1 본드 와이어로서 구성되는 적어도 하나의 본드 와이어를 포함하고, 후속 메모리 다이 활성 표면으로부터 연장되는 직교하는 후속 본드 와이어를 더 포함하되, 매트릭스의 일부를 제거하는 것은, 먼저, 매트릭스를 연삭하는 것 및 후속하여 랜딩 표면에 도달하도록 매트릭스를 에칭하는 것을 포함한다.
예 21에서, 예 19 및 예 20 중 임의의 하나 이상의 주제는 선택 사항으로, 활성 표면 및 배면 표면을 갖는 제1 메모리 다이 및 활성 표면 및 배면 표면을 포함하는 후속 메모리 다이를 포함하는 포함하는 메모리 다이 스택을 포함하고, 제1 메모리 다이는 직교하는 제1 본드 와이어로서 구성되는 적어도 하나의 본드 와이어를 포함하고, 후속 메모리 다이 활성 표면으로부터 연장되는 직교하는 후속 본드 와이어를 더 포함하되, 매트릭스의 일부를 제거하는 것은, 먼저, 매트릭스를 연삭하는 것, 후속하여 매트릭스를 연마(polishing)하는 것, 후속하여 랜딩 표면에 도달하도록 매트릭스를 에칭하는 것을 포함한다.
예 22에서, 예 19 내지 예 21 중 임의의 하나 이상의 주제는 선택 사항으로, 프로세서 범프 어레이 및 제1 메모리 다이 직교 제1 본드 와이어 및 후속 메모리 다이 직교 후속 본드 와이어와 접촉하도록 재분배 층을 조립하는 것; 및 재분배 층 상에서 볼 그리드 어레이를 조립하는 것을 포함한다.
예 23에서, 예 22의 주제는 선택 사항으로, 재분배 층을 보드에 조립하는 것을 포함한다.
예 24에서, 예 19 내지 예 23 중 임의의 하나 이상의 주제는 선택 사항으로, 직교하는 제1 본드 와이어, 직교하는 후속 본드 와이어, 및 범프 어레이를 보드에 조립하는 것을 포함한다.
예 25는, 보드를 포함하며, 보드 상에 실장되는 시스템 인 패키지 장치 내의 메모리 모듈의 메모리 다이 스택을 포함하는 컴퓨팅 시스템으로서, 랜딩 표면을 포함하는 매트릭스; 계단 단 관계(stair-step relationship)로 구성되며 매트릭스 내에 위치되는 메모리 다이 스택 - 상기 메모리 다이 스택은 제1 메모리 다이 및 후속 메모리 다이를 포함하고, 제1 메모리 다이는 활성 표면 및 배면 표면을 포함하고, 후속 메모리 다이는 활성 표면 및 배면 표면을 포함하되, 제1 메모리 다이는, 제1 메모리 다이 활성 표면으로부터 연장되며 매트릭스 랜딩 표면을 뚫고 나오는 직교하는 제1 본드 와이어를 포함하고, 후속 메모리 다이는, 후속 메모리 다이 활성 표면으로부터 연장되며 매트릭스 랜딩 표면을 뚫고 나오는 직교하는 후속 본드 와이어를 포함함 - ; 제1 메모리 다이 상에 배치되며 매트릭스 내에 적어도 부분적으로 위치되는 프로세서 제1 다이 - 프로세서 제1 다이는 활성 표면 및 배면 표면을 포함하되, 프로세서 범프 어레이가 프로세서 제1 다이 활성 표면 상에 배치되고, 프로세서 범프 어레이는 매트릭스 랜딩 표면으로부터 적어도 부분적으로 멀어지게 연장됨 - ; 제1 메모리 다이 상에 배치되는 스페이서 - 스페이서는 프로세서 제1 다이와 제1 메모리 다이 직교 제1 본드 와이어 사이에 배치됨 - 를 포함하되, 보드는 메모리 다이 스택 및 프로세서 제1 다이를 전기적으로 절연하는 외부 쉘을 포함한다.
예 26에서, 예 25의 주제는 선택사항으로, 프로세서 범프 어레이 및 제1 메모리 다이 직교 제1 본드 와이어 및 후속 메모리 다이 직교 후속 본드 와이어와 접촉하는 재분배 층; 및 재분배 층 상에 배치되는 볼 그리드 어레이를 포함하되, 재분배 층은 프로세서 제1 다이, 스페이서 및 보드 사이에 배치된다.
전술한 상세한 설명은, 상세한 설명의 일부를 형성하는 첨부의 도면에 대한 참조를 포함한다. 도면은, 예시를 통해, 본 발명이 실시될 수 있는 특정일 실시형태를 도시한다. 이들 실시형태는 본원에서 "예"로서 또한 칭해진다. 이러한 예는, 도시되는 또는 설명되는 것 이외의 구성요소를 포함할 수 있다. 그러나, 본 발명자는, 도시되는 또는 설명되는 그들 구성요소만 제공되는 예를 또한 고려한다. 또한, 본 발명자는, 특정한 예(또는 그 하나 이상의 양태)와 관련하여, 또는 본원에서 도시되는 또는 설명되는 다른 예(또는 그 하나 이상의 양태)와 관련하여, 도시되는 또는 설명되는 그들 구성요소(또는 그 하나 이상의 양태)의 임의의 조합 또는 순열을 사용하는 예를 또한 고려한다.
본 문서와 참조에 의해 그렇게 통합되는 임의의 문서 사이의 일관성이 없는 용법이 있는 경우, 본 문서에서의 용법이 제어한다.
본 문서에서, "하나(a 또는 an)"라는 용어는 특허 문헌에서 일반적인 바와 같이, "적어도 하나(at least one)" 또는 "하나 이상(one or more)"의 임의의 다른 사례 또는 용법과는 독립적으로, 하나 또는 하나보다 더 많다는 의미를 포함하기 위해 사용된다. 본 문서에서, 또는"이란 용어는 비배타적인 또는이란 의미를 나타내도록 사용되며, 그 결과 "A 또는 B"는, 달리 나타내어지지 않는 한, "A이나 B는 아닌", "B이나 A는 아닌", 및 "A 및 B"를 포함한다. 본 문서에서, "포함하는(including)" 및 "여기서(in which)"라는 용어는, 각각 "포함하는(comprising)" 및 "여기서(wherein)"라는 용어의 평문 영어의 등가적 표현으로서 사용된다. 또한, 다음의 청구범위에서, "포함하는(including 및 comprising)"이란 용어는 확장 가능하다(open-ended), 즉, 청구항에서 이러한 용어 이후 열거되는 구성요소 이외의 구성요소를 포함하는 시스템, 디바이스, 물품, 조성, 제제(formulation), 또는 프로세스는 여전히 그 청구항의 범위 내에 속하는 것으로 간주된다. 또한, 다음의 청구범위에서, "제1", "제2", 및 "제3" 등의 용어는 단순히 레이블(label)에 불과하며, 그들 목적에 대해 수치적 요건을 부과하려는 의도는 없다.
본원에서 설명되는 방법 예는 적어도 부분적으로 머신 또는 컴퓨터로 구현될 수 있다. 몇몇 예는, 상기의 예에서 설명되는 것과 같은 방법을 수행하게끔 전기 디바이스를 구성하도록 동작 가능한 명령어로 인코딩된 컴퓨터 판독 가능 매체 또는 머신 판독 가능 매체를 포함할 수 있다. 그러한 방법의 구현은, 마이크로코드, 어셈블리 언어 코드, 상위 레벨 언어 코드, 등과 같은 코드를 포함할 수 있다. 이러한 코드는 다양한 방법을 수행하기 위한 컴퓨터 판독 가능 명령어를 포함할 수 있다. 코드는 컴퓨터 프로그램 제품의 일부를 형성할 수도 있다. 게다가, 한 예에서, 코드는, 예컨대 실행 동안 또는 다른 시간에, 하나 이상의 휘발성, 비일시적, 또는 비휘발성의 유형의(tangible) 컴퓨터 판독 가능 매체 상에 명백하게 저장될 수 있다. 이들 유형의 컴퓨터 판독 가능 매체의 예는, 하드 디스크, 착탈식 자기 디스크, 착탈식 광학 디스크(예를 들면, 컴팩트 디스크 및 디지털 비디오 디스크), 자기 카세트, 메모리 카드 또는 스틱, 랜덤 액세스 메모리(random access memory; RAM), 및 리드 온리 메모리(ROM) 등을 포함할 수 있지만, 이들로 제한되지는 않는다.
상기 설명은, 제한적인 것이 아니라, 예시적인 것으로 의도된다. 예를 들면, 전술한 예(또는 그 하나 이상의 양태)는 서로 조합되어 사용될 수도 있다. 상기 설명의 검토시, 예컨대 기술 분야에서 통상의 지식을 가진 자에 의해, 다른 실시형태가 사용될 수 있다. 요약서는 37 C.F.R. §1.72(b)를 준수하여, 독자가 기술적 개시의 본질을 신속하게 확인하는 것을 허용하기 위해 제공된다. 요약서는, 청구범위의 범위 또는 의미를 해석하거나 제한하는데 사용되지 않을 것이라는 이해를 바탕으로 제출된다. 또한, 상기의 발명을 실시하기 위한 구체적인 내용에서, 본 개시를 합리화하기 위해, 다양한 특징이 그룹화될 수도 있다. 이것은, 청구되지 않은 개시된 특징이 임의의 청구항에 필수적인 것임을 의도한다고 해석되지 않아야 한다. 오히려, 발명 주제는 특정한 개시된 실시형태의 모든 특징보다 더 적은 특징에 있을 수도 있다. 따라서, 다음의 청구범위는, 예 또는 실시형태로서 발명을 실시하기 위한 구체적인 내용에 통합되는데, 각각의 청구항은 별개의 실시형태로서 독립적이며, 그러일 실시형태는 다양한 조합 또는 순서로 서로 조합될 수 있다는 것이 고려된다. 따라서, 본 발명의 범위는, 이러한 청구범위의 자격이 부여되는 균등물의 모든 범위와 함께, 첨부된 청구범위를 참조하여 결정되어야 한다.

Claims (26)

  1. 시스템 인 패키지 장치(system in package apparatus) 내의 메모리 모듈로서,
    랜딩 표면을 포함하는 매트릭스;
    계단 단 관계(stair-step relationship)로 구성되며 상기 매트릭스 내에 위치되는 메모리 다이 스택(memory-die stack) - 상기 메모리 다이 스택은 제1 메모리 다이 및 후속 메모리 다이를 포함하고, 상기 제1 메모리 다이는 활성 표면 및 배면 표면을 포함하고, 상기 후속 메모리 다이는 활성 표면 및 배면 표면을 포함하되, 상기 제1 메모리 다이는, 제1 메모리 다이 활성 표면으로부터 연장되며 매트릭스 랜딩 표면을 뚫고 나오는(breach) 직교하는 제1 본드 와이어(orthogonal first bond wire)를 포함하고, 상기 후속 메모리 다이는, 후속 메모리 다이 활성 표면으로부터 연장되며 상기 매트릭스 랜딩 표면을 뚫고 나오는 직교하는 후속 본드 와이어(orthogonal subsequent bond wire)를 포함함 - ;
    상기 제1 메모리 다이 상에 배치되며 상기 매트릭스 내에 적어도 부분적으로 위치되는 프로세서 제1 다이 - 상기 프로세서 제1 다이는 활성 표면 및 배면 표면을 포함하고, 프로세서 범프 어레이가 제1 메모리 다이 활성 표면 상에 배치되고, 상기 프로세서 범프 어레이는 상기 매트릭스 랜딩 표면으로부터 적어도 부분적으로 멀어지게 연장됨 - ;
    상기 제1 메모리 다이 상에 배치되는 스페이서 - 상기 스페이서는 상기 프로세서 제1 다이와 제1 메모리 다이 직교 제1 본드 와이어 사이에 배치됨 - 를 포함하는, 시스템 인 패키지 장치 내의 메모리 모듈.
  2. 제1항에 있어서,
    상기 직교하는 제1 본드 와이어는 상기 제1 메모리 다이 활성 표면으로부터 멀어지게 연장되고, 상기 직교하는 후속 본드 와이어는 상기 후속 메모리 다이 활성 표면으로부터 멀어지게 연장되는, 시스템 인 패키지 장치 내의 메모리 모듈.
  3. 제1항에 있어서,
    상기 제1 메모리 다이 활성 표면 상에 그리고 상기 제1 메모리 다이와 상기 후속 메모리 다이 사이에 배치되는 제2 메모리 다이, 및 상기 제2 메모리 다이 상에 배치되는 직교하는 제2 본드 와이어를 더 포함하되, 상기 직교하는 제2 본드 와이어는 상기 제2 메모리 다이로부터 멀어지게 연장되는, 시스템 인 패키지 장치 내의 메모리 모듈.
  4. 제1항에 있어서,
    상기 제1 메모리 다이 활성 표면 상에 그리고 상기 제1 메모리 다이와 상기 후속 메모리 다이 사이에 배치되는 제2 메모리 다이; 및
    제2 메모리 다이 활성 표면 상에 그리고 상기 제2 메모리 다이와 상기 후속 메모리 다이 사이에 배치되는 제3 메모리 다이를 더 포함하는, 시스템 인 패키지 장치 내의 메모리 모듈.
  5. 제1항에 있어서,
    상기 제1 메모리 다이 활성 표면 상에 그리고 상기 제1 메모리 다이와 상기 후속 메모리 다이 사이에 배치되는 제2 메모리 다이; 및
    상기 제2 메모리 다이 활성 표면 상에 그리고 상기 제2 메모리 다이와 상기 후속 메모리 다이 사이에 배치되는 제3 메모리 다이를 더 포함하되, 상기 제3 메모리 다이는 상기 후속 메모리 다이 상에 배치되는, 시스템 인 패키지 장치 내의 메모리 모듈.
  6. 제1항에 있어서,
    상기 프로세서 범프 어레이 및 제1 메모리 다이 직교 본드 와이어 및 후속 메모리 다이 직교 본드 와이어와 접촉하는 재분배 층; 및
    상기 재분배 층 상에 배치되는 볼 그리드 어레이를 더 포함하는, 시스템 인 패키지 장치 내의 메모리 모듈.
  7. 제6항에 있어서,
    상기 제1 메모리 다이 활성 표면 상에 그리고 상기 제1 메모리 다이와 상기 후속 메모리 다이 사이에 배치되는 제2 메모리 다이를 더 포함하는, 시스템 인 패키지 장치 내의 메모리 모듈.
  8. 제6항에 있어서,
    상기 제1 메모리 다이 활성 표면 상에 그리고 상기 제1 메모리 다이와 상기 후속 메모리 다이 사이에 배치되는 제2 메모리 다이; 및
    제2 메모리 다이 활성 표면 상에 그리고 상기 제2 메모리 다이와 상기 후속 메모리 다이 사이에 배치되는 제3 메모리 다이를 더 포함하는, 시스템 인 패키지 장치 내의 메모리 모듈.
  9. 제1항에 있어서,
    상기 프로세서 제1 다이는 메모리 컨트롤러 허브 기능을 포함하는, 시스템 인 패키지 장치 내의 메모리 모듈.
  10. 제1항에 있어서,
    상기 스페이서는 제2 다이인, 시스템 인 패키지 장치 내의 메모리 모듈.
  11. 시스템 인 패키지 장치 내의 메모리 모듈로서,
    랜딩 표면을 포함하는 매트릭스;
    계단 단 관계로 구성되며 상기 매트릭스 내에 위치되는 메모리 다이 스택 - 상기 메모리 다이 스택은 제1 메모리 다이 및 후속 메모리 다이를 포함하고, 상기 제1 메모리 다이는 활성 표면 및 배면 표면을 포함하고, 상기 후속 메모리 다이는 활성 표면 및 배면 표면을 포함하되, 상기 제1 메모리 다이는, 제1 메모리 다이 활성 표면으로부터 직교하지 않는 각도에서 연장되며 매트릭스 랜딩 표면을 뚫고 나오는 수직의 제1 본드 와이어(vertical first bond wire)를 포함하고, 상기 후속 메모리 다이는, 후속 메모리 다이 활성 표면으로부터 연장되며 상기 매트릭스 랜딩 표면을 뚫고 나오는 수직의 후속 본드 와이어(vertical subsequent bond wire)를 포함함 - ;
    상기 제1 메모리 다이 상에 배치되며 상기 매트릭스 내에 적어도 부분적으로 위치되는 프로세서 제1 다이 - 상기 프로세서 제1 다이는 활성 표면 및 배면 표면을 포함하고, 프로세서 범프 어레이가 제1 메모리 다이 활성 표면 상에 배치되고, 상기 프로세서 범프 어레이는 상기 매트릭스 랜딩 표면으로부터 적어도 부분적으로 멀어지게 연장됨 - ;
    상기 제1 메모리 다이 상에 배치되는 스페이서 - 상기 스페이서는 상기 프로세서 제1 다이와 제1 메모리 다이 수직 제1 본드 와이어 사이에 배치됨 - 를 포함하는, 시스템 인 패키지 장치 내의 메모리 모듈.
  12. 제11항에 있어서,
    상기 수직의 제1 본드 와이어는 상기 제1 메모리 다이 활성 표면으로부터 멀어지게 연장되고, 상기 수직의 후속 본드 와이어는 상기 후속 메모리 다이 활성 표면으로부터 멀어지게 직교하지 않는 각도에서 연장되는, 시스템 인 패키지 장치 내의 메모리 모듈.
  13. 제11항에 있어서,
    상기 수직의 제1 본드 와이어는 상기 제1 메모리 다이 활성 표면으로부터 멀어지게 연장되고, 상기 수직의 후속 본드 와이어는 상기 후속 메모리 다이 활성 표면으로부터 멀어지게 직교하지 않는 각도에서 연장되고; 상기 수직의 제1 본드 와이어 및 상기 수직의 후속 본드 와이어는, 각각이 상기 랜딩 표면을 뚫고 나올 때까지 각각의 제1 본드 패드 및 후속하는 본드 패드 각각으로부터 함께 병렬로 연장되는, 시스템 인 패키지 장치 내의 메모리 모듈.
  14. 제11항에 있어서,
    상기 제1 메모리 다이 활성 표면 상에 그리고 상기 제1 메모리 다이와 상기 후속 메모리 다이 사이에 배치되는 제2 메모리 다이, 및 상기 제2 메모리 다이 상에 배치되는 수직의 제2 본드 와이어를 더 포함하되, 상기 수직의 제2 본드 와이어는 상기 제2 메모리 다이로부터 직교하지 않는 각도에서 연장되는, 시스템 인 패키지 장치 내의 메모리 모듈.
  15. 제11항에 있어서,
    상기 제1 메모리 다이 활성 표면 상에 그리고 상기 제1 메모리 다이와 상기 후속 메모리 다이 사이에 배치되는 제2 메모리 다이; 및
    제2 메모리 다이 활성 표면 상에 그리고 상기 제2 메모리 다이와 상기 후속 메모리 다이 사이에 배치되는 제3 메모리 다이를 더 포함하는, 시스템 인 패키지 장치 내의 메모리 모듈.
  16. 시스템 인 패키지 장치 내의 메모리 모듈을 테스트 및 조립하는 방법으로서,
    매트릭스 - 상기 매트릭스는 랜딩 표면을 포함하고, 상기 매트릭스는 계단 적층식 구성(stair-stacked configuration)의 메모리 다이 스택을 또한 포함하고, 상기 메모리 다이 스택은 제1 메모리 다이 및 후속 메모리 다이를 포함함 - 에 위치되는 프로세서 제1 다이의 범프 어레이의 범프에 테스트 프로브를 적용하는 단계;
    상기 랜딩 표면에서 상기 매트릭스 위로 연장되는 직교하는 제1 본드 와이어 말단 단부에 테스트 프로브를 적용하는 단계 - 제1 메모리 다이는 활성 표면 및 배면 표면을 포함하고 상기 후속 메모리 다이는 활성 표면 및 배면 표면을 포함하되, 상기 제1 메모리 다이는, 제1 메모리 다이 활성 표면으로부터 연장되는 직교하는 제1 본드 와이어를 포함하고, 상기 후속 메모리 다이는, 후속 메모리 다이 활성 표면으로부터 연장되며 매트릭스 랜딩 표면을 뚫고 나오는 직교하는 후속 본드 와이어를 포함함 - 를 포함하는, 시스템 인 패키지 장치 내의 메모리 모듈.
  17. 제16항에 있어서,
    테스트는, 상기 제1 메모리 다이, 제2 메모리 다이, 및 상기 후속 메모리 다이를 테스트하는 것을 포함하고, 테스트 수율을 달성하는 것에 후속하여,
    상기 프로세서 제1 다이 및 상기 제1 메모리 다이, 상기 제2 메모리 다이, 및 상기 후속 메모리 다이에 재분배 층을 조립하는 단계를 더 포함하는, 시스템 인 패키지 장치 내의 메모리 모듈.
  18. 제16항에 있어서,
    테스트는 상기 제1 메모리 다이, 제2 메모리 다이, 및 상기 후속 메모리 다이를 테스트하는 것을 포함하고, 테스트 수율을 달성하는 것에 후속하여,
    상기 프로세서 제1 다이 및 상기 제1 메모리 다이, 상기 제2 메모리 다이, 및 상기 후속 메모리 다이에 보드를 조립하는 단계를 더 포함하는, 시스템 인 패키지 장치 내의 메모리 모듈.
  19. 시스템 인 패키지 장치 내의 메모리 모듈을 조립하는 방법으로서,
    계단 적층식 구성의 메모리 다이 스택을 프로세서 제1 다이 및 스페이서에 조립하는 단계;
    상기 메모리 다이 스택 내의 복수의 메모리 다이들을 와이어 본딩하는 단계 - 적어도 하나의 본드 와이어는 상기 제1 메모리 다이와 스페이서 사이에서 걸쳐 있음 - ;
    매트릭스 재료 프리커서를 사용하여, 상기 본드 와이어를 부분적으로 캡슐화하기 위한 조건 하에서 상기 프로세서 제1 다이, 상기 스페이서, 및 상기 메모리 다이 스택을 오버몰딩하는 단계;
    매트릭스 재료를 경화하는 단계;
    상기 본드 와이어를 직교하는 본드 와이어로 한정하기 위한 그리고 상기 프로세서 제1 다이 상에서 범프 어레이의 일부인 전기적 범프를 노출시키기 위한 조건 하에서 상기 매트릭스 재료의 일부를 제거하는 단계 - 상기 매트릭스 재료의 일부를 제거하는 단계는 랜딩 표면을 또한 노출시킴 - 를 포함하는, 시스템 인 패키지 장치 내의 메모리 모듈을 조립하는 방법.
  20. 제19항에 있어서,
    상기 메모리 다이 스택은 활성 표면 및 배면 표면을 갖는 제1 메모리 다이 및 활성 표면 및 배면 표면을 포함하는 후속 메모리 다이를 포함하고, 상기 제1 메모리 다이는, 직교하는 제1 본드 와이어로서 구성되는 상기 적어도 하나의 본드 와이어를 포함하고, 후속 메모리 다이 활성 표면으로부터 연장되는 직교하는 후속 본드 와이어를 더 포함하되, 상기 매트릭스의 일부를 제거하는 단계는, 먼저, 상기 매트릭스를 연삭하는 단계 및 후속하여 랜딩 표면에 도달하도록 상기 매트릭스를 에칭하는 단계를 포함하는, 시스템 인 패키지 장치 내의 메모리 모듈을 조립하는 방법.
  21. 제19항에 있어서,
    상기 메모리 다이 스택은 활성 표면 및 배면 표면을 갖는 제1 메모리 다이 및 활성 표면 및 배면 표면을 포함하는 후속 메모리 다이를 포함하고, 상기 제1 메모리 다이는, 직교하는 제1 본드 와이어로서 구성되는 상기 적어도 하나의 본드 와이어를 포함하고, 후속 메모리 다이 활성 표면으로부터 연장되는 직교하는 후속 본드 와이어를 더 포함하되, 상기 매트릭스의 일부를 제거하는 단계는, 먼저, 상기 매트릭스를 연삭하는 단계, 후속하여 상기 매트릭스를 연마(polishing)하는 단계, 후속하여 랜딩 표면에 도달하도록 상기 매트릭스를 에칭하는 단계를 포함하는, 시스템 인 패키지 장치 내의 메모리 모듈을 조립하는 방법.
  22. 제19항에 있어서,
    상기 프로세서 범프 어레이 및 제1 메모리 다이 직교 제1 본드 와이어 및 후속 메모리 다이 직교 후속 본드 와이어와 접촉하도록 재분배 층을 조립하는 단계; 및
    상기 재분배 층 상에서 볼 그리드 어레이를 조립하는 단계를 더 포함하는, 시스템 인 패키지 장치 내의 메모리 모듈을 조립하는 방법.
  23. 제22항에 있어서,
    상기 재분배 층을 보드에 조립하는 단계를 더 포함하는, 시스템 인 패키지 장치 내의 메모리 모듈을 조립하는 방법.
  24. 제19항에 있어서,
    직교하는 제1 본드 와이어, 직교하는 후속 본드 와이어, 및 상기 범프 어레이를 보드에 조립하는 단계를 더 포함하는, 시스템 인 패키지 장치 내의 메모리 모듈을 조립하는 방법.
  25. 보드를 포함하며, 상기 보드 상에 실장되는 시스템 인 패키지 장치 내의 메모리 모듈의 메모리 다이 스택을 포함하는 컴퓨팅 시스템으로서,
    랜딩 표면을 포함하는 매트릭스;
    계단 단 관계로 구성되며 상기 매트릭스 내에 위치되는 메모리 다이 스택 - 상기 메모리 다이 스택은 제1 메모리 다이 및 후속 메모리 다이를 포함하고, 상기 제1 메모리 다이는 활성 표면 및 배면 표면을 포함하고, 상기 후속 메모리 다이는 활성 표면 및 배면 표면을 포함하되, 상기 제1 메모리 다이는, 제1 메모리 다이 활성 표면으로부터 연장되며 매트릭스 랜딩 표면을 뚫고 나오는 직교하는 제1 본드 와이어를 포함하고, 상기 후속 메모리 다이는, 후속 메모리 다이 활성 표면으로부터 연장되며 상기 매트릭스 랜딩 표면을 뚫고 나오는 직교하는 후속 본드 와이어를 포함함 - ;
    상기 제1 메모리 다이 상에 배치되며 상기 매트릭스 내에 적어도 부분적으로 위치되는 프로세서 제1 다이 - 상기 프로세서 제1 다이는 활성 표면 및 배면 표면을 포함하고, 프로세서 범프 어레이가 프로세서 제1 다이 활성 표면 상에 배치되고, 상기 프로세서 범프 어레이는 상기 매트릭스 랜딩 표면으로부터 적어도 부분적으로 멀어지게 연장됨 - ;
    상기 제1 메모리 다이 상에 배치되는 스페이서 - 상기 스페이서는 상기 프로세서 제1 다이와 제1 메모리 다이 직교 제1 본드 와이어 사이에 배치됨 - 를 포함하고; 그리고
    상기 보드는 상기 메모리 다이 스택 및 상기 프로세서 제1 다이를 전기적으로 절연하는 외부 쉘을 포함하는, 컴퓨팅 시스템.
  26. 제25항에 있어서,
    상기 프로세서 범프 어레이 및 제1 메모리 다이 직교 제1 본드 와이어 및 후속 메모리 다이 직교 후속 본드 와이어와 접촉하는 재분배 층; 및
    상기 재분배 층 상에 배치되는 볼 그리드 어레이를 더 포함하되, 상기 재분배 층은 상기 프로세서 제1 다이, 상기 스페이서 및 상기 보드 사이에 배치되는, 컴퓨팅 시스템.
KR1020197014654A 2016-12-23 2016-12-23 시스템 인 패키지 장치 내의 메모리 모듈 및 그 조립 방법과 컴퓨팅 시스템 KR102647620B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2016/111785 WO2018112914A1 (en) 2016-12-23 2016-12-23 Vertical bond- wire stacked chip-scale package with application-specific integrated circuit die on stack, and methods of making same

Publications (2)

Publication Number Publication Date
KR20190094345A true KR20190094345A (ko) 2019-08-13
KR102647620B1 KR102647620B1 (ko) 2024-03-13

Family

ID=62624281

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197014654A KR102647620B1 (ko) 2016-12-23 2016-12-23 시스템 인 패키지 장치 내의 메모리 모듈 및 그 조립 방법과 컴퓨팅 시스템

Country Status (5)

Country Link
US (1) US11538746B2 (ko)
KR (1) KR102647620B1 (ko)
CN (1) CN110050340B (ko)
DE (1) DE112016007539T5 (ko)
WO (1) WO2018112914A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109643702A (zh) * 2016-10-01 2019-04-16 英特尔公司 电子器件封装
KR102647620B1 (ko) 2016-12-23 2024-03-13 인텔 코포레이션 시스템 인 패키지 장치 내의 메모리 모듈 및 그 조립 방법과 컴퓨팅 시스템
JP2022002249A (ja) * 2020-06-19 2022-01-06 キオクシア株式会社 半導体装置およびその製造方法
WO2024108516A1 (zh) * 2022-11-24 2024-05-30 长江存储科技有限责任公司 存储器系统封装结构及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010094894A (ko) * 2000-04-07 2001-11-03 마이클 디. 오브라이언 반도체패키지 및 그 제조방법
JP2009152385A (ja) * 2007-12-20 2009-07-09 Shinko Electric Ind Co Ltd 電子装置及びその製造方法
KR20100134354A (ko) * 2009-06-15 2010-12-23 삼성전자주식회사 반도체 패키지, 스택 모듈, 카드 및 전자 시스템
KR20160055100A (ko) * 2014-10-03 2016-05-17 인텔 코포레이션 수직 기둥들을 갖는 오버랩핑 적층형 다이 패키지

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100193930A1 (en) * 2009-02-02 2010-08-05 Samsung Electronics Co., Ltd. Multi-chip semiconductor devices having conductive vias and methods of forming the same
KR20120024099A (ko) * 2010-09-06 2012-03-14 삼성전자주식회사 멀티-칩 패키지 및 그의 제조 방법
KR101834096B1 (ko) * 2013-09-27 2018-03-02 인텔 코포레이션 적층된 반도체 디바이스를 상호연결하는 방법
US9209110B2 (en) * 2014-05-07 2015-12-08 Qualcomm Incorporated Integrated device comprising wires as vias in an encapsulation layer
US10636773B2 (en) * 2015-09-23 2020-04-28 Mediatek Inc. Semiconductor package structure and method for forming the same
KR102647620B1 (ko) 2016-12-23 2024-03-13 인텔 코포레이션 시스템 인 패키지 장치 내의 메모리 모듈 및 그 조립 방법과 컴퓨팅 시스템

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010094894A (ko) * 2000-04-07 2001-11-03 마이클 디. 오브라이언 반도체패키지 및 그 제조방법
JP2009152385A (ja) * 2007-12-20 2009-07-09 Shinko Electric Ind Co Ltd 電子装置及びその製造方法
KR20100134354A (ko) * 2009-06-15 2010-12-23 삼성전자주식회사 반도체 패키지, 스택 모듈, 카드 및 전자 시스템
KR20160055100A (ko) * 2014-10-03 2016-05-17 인텔 코포레이션 수직 기둥들을 갖는 오버랩핑 적층형 다이 패키지

Also Published As

Publication number Publication date
US20190273037A1 (en) 2019-09-05
KR102647620B1 (ko) 2024-03-13
CN110050340A (zh) 2019-07-23
DE112016007539T5 (de) 2019-09-12
CN110050340B (zh) 2021-11-02
US11538746B2 (en) 2022-12-27
WO2018112914A1 (en) 2018-06-28

Similar Documents

Publication Publication Date Title
US20230023328A1 (en) Integrated circuit package having wirebonded multi-die stack
JP6505951B2 (ja) 埋込みパッケージオンパッケージ（ＰｏＰ）デバイスを備える集積デバイス
US20190229092A1 (en) Prepackaged stair-stacked memory module in a chip scale system in package, and methods of making same
KR20190094345A (ko) 스택 상에 주문형 집적 회로 다이를 갖는 수직의 본드 와이어 적층식 칩 스케일 패키지 및 그 제조 방법
US10658332B2 (en) Stack packages including bridge dies
US20190206791A1 (en) Molded embedded bridge for enhanced emib applications
US10796999B2 (en) Floating-bridge interconnects and methods of assembling same
JP2018508993A (ja) スプリットダイ相互接続のためのシステム、装置および方法
US20200168528A1 (en) Stacked-device through-silicon vias for semiconductor packages
US11282780B2 (en) Integrated bridge for die-to-die interconnects
US20210288034A1 (en) Multi-die, vertical-wire package-in-package apparatus, and methods of making same
US20190287904A1 (en) Bare-die smart bridge connected with copper pillars for system-in-package apparatus
US9978722B2 (en) Integrated circuit package assembly with wire end above a topmost component
US10770434B2 (en) Stair-stacked dice device in a system in package, and methods of making same
US20220020704A1 (en) Die stack with reduced warpage
US10720393B2 (en) Molded substrate package in fan-out wafer level package
US10734318B2 (en) Folded semiconductor package architectures and methods of assembling same
WO2017166284A1 (en) Mold compound with coated beads
US11456116B2 (en) Magnetic coils in locally thinned silicon bridges and methods of assembling same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant