DE102015102682A1 - Elektronische baugruppe, die gestapelte elektronische komponenten enthält - Google Patents

Elektronische baugruppe, die gestapelte elektronische komponenten enthält Download PDF

Info

Publication number
DE102015102682A1
DE102015102682A1 DE102015102682.1A DE102015102682A DE102015102682A1 DE 102015102682 A1 DE102015102682 A1 DE 102015102682A1 DE 102015102682 A DE102015102682 A DE 102015102682A DE 102015102682 A1 DE102015102682 A1 DE 102015102682A1
Authority
DE
Germany
Prior art keywords
substrate
electronic
electronic component
front side
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102015102682.1A
Other languages
English (en)
Inventor
Hans-Joachim Barth
Reinhard Mahnkopf
Sven Albers
Thorsten Meyer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel IP Corp
Original Assignee
Intel IP Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel IP Corp filed Critical Intel IP Corp
Publication of DE102015102682A1 publication Critical patent/DE102015102682A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/023—Stackable modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

Elektronische Baugruppe, die eine erste elektronische Komponente enthält, die ein erstes Substrat mit einer Vorderseite und einer Rückseite und mindestens eine auf die Vorderseite des ersten Substrats montierte elektronische Baugruppe enthält, eine zweite elektronische Komponente, die ein zweites Substrat mit einer Vorderseite und einer Rückseite und mindestens eine auf die Vorderseite des zweiten Substrats montierte elektronische Baugruppe enthält, und wobei die Rückseite des ersten Substrats an die Rückseite des zweiten Substrats direkt angebracht ist.

Description

  • Gebiet der Technik
  • Hierin beschriebene Ausführungsformen betreffen allgemein elektronische Baugruppen und insbesondere elektronische Baugruppen, die gestapelte elektronische Komponenten enthalten.
  • Allgemeiner Stand der Technik
  • Mobile Produkte (z. B. Mobiltelefone, Smartphones, Tablet-Computer etc.) sind hinsichtlich des verfügbaren Platzes stark eingeschränkt, denn für Chip- und Verpackungsfläche und -höhe (neben anderen physikalischen und elektrischen Parametern) bestehen in der Regel erhebliche Begrenzungen. Daher ist es überaus wichtig, die Größe von elektronischen Komponenten (z. B. gehäusten Chips oder diskreten Bauelementen, integrierten passiven Bauelementen (IPDs), oberflächenmontierten Bauelementen (SMDs) etc.) auf einer Systemplatine (z. B. einer Leiterplatte LP) zu reduzieren.
  • In der Regel haben elektronische Chips, integrierte Schaltkreise (ICs) oder integrierte passive Bauelemente (IPDs) ihre Funktionselemente oder Funktionsbauelemente nur auf einer Seite (z. B. der Vorderseite) ihrer jeweiligen Substrate. Eine Ausnahme liegt vor, wenn die Rückseite des Substrats als gemeinsame Masse genutzt wird (d. h. Stromverwaltung). Eine weitere Ausnahme liegt vor, wenn die Rückseite des Substrats als Wärmesenke genutzt wird (d. h. Wärmeverwaltung).
  • 1 veranschaulicht eine beispielhafte elektronische Komponente 1 nach dem Stand der Technik. Wie hierin genutzt, enthält die elektronische Komponente (neben anderen Bauelementen) integrierte Schaltkreise (ICs) oder integrierte passive Bauelemente (IPDs). 2 veranschaulicht eine weitere beispielhafte elektronische Komponente 2 nach dem Stand der Technik, die Silicium- oder Substratdurchkontaktierungen (TSVs) 3 enthält. In der beispielhaften elektronischen Komponente 2 nach dem Stand der Technik, die in 2 veranschaulicht ist, kann die Rückseite des Chip- oder Silicium-Interposers genutzt werden, um die TSVs 3 mit einer Umverdrahtungsschicht (RDL) 4 und vorgesehenen E/A-Kontaktstellen zu verbinden. Zum Beispiel können die E/A-Kontaktstellen durch verschiedene bekannte Fertigungstechniken (z. B. Flip-Chip(FC)-, Mikro-Flip-Chip(μFC)-Kontaktstellen oder Cu-Säulen etc.) ausgebildet werden.
  • Die einseitige Verwendung der jeweiligen Substrate in herkömmlichen elektronischen Komponenten hat zur Folge, dass beträchtlich viel Platz auf Systemplatinen (z. B. LPs) verbraucht wird. Darüber hinaus ist für herkömmliche elektronische Komponenten in der Regel eine beträchtliche Höhe erforderlich, sodass es sich als schwieriger erweist, sie innerhalb eines Gehäuses von mobilen Produkten unterzubringen, vor allem wenn mehrere Chips, IPDs oder SMDs einzubauen und/oder übereinander zu stapeln sind.
  • Kurze Beschreibung der Zeichnungen
  • 1 veranschaulicht eine beispielhafte elektronische Komponente nach dem Stand der Technik.
  • 2 veranschaulicht eine weitere beispielhafte elektronische Komponente nach dem Stand der Technik, die Silicium- oder Substratdurchkontaktierungen (TSVs) enthält.
  • 3 veranschaulicht eine beispielhafte elektronische Baugruppe.
  • 4 veranschaulicht eine weitere beispielhafte elektronische Baugruppe.
  • Die 5A–B veranschaulichen beispielhafte elektronische Packages, welche die in 3 gezeigte elektronische Baugruppe enthalten.
  • Die 6A–D veranschaulichen weitere beispielhafte elektronische Packages und Prozessabläufe zum Herstellen der elektronischen Packages, welche die in 3 gezeigte elektronische Baugruppe enthalten.
  • 7 veranschaulicht ein beispielhaftes elektronisches System, das die in 3 gezeigte elektronische Baugruppe enthält.
  • 8 ist ein Ablaufdiagramm, das ein Verfahren zum Stapeln elektronischer Komponenten, um eine elektronische Baugruppe auszubilden, veranschaulicht.
  • 9 ist ein Blockdiagramm eines elektronischen Geräts, das die elektronischen Baugruppen und/oder die elektronischen Packages, die hierin beschrieben werden, enthält.
  • Beschreibung von Ausführungsformen
  • Die folgende Beschreibung und die Zeichnungen veranschaulichen konkrete Ausführungsformen derart hinreichend, dass der Fachmann dadurch befähigt wird, sie praktisch umzusetzen. An anderen Ausführungsformen lassen sich strukturelle, logische, elektrische, die Prozesse betreffende und andere Änderungen vornehmen. Abschnitte und Merkmale einiger Ausführungsformen können in denjenigen anderer Ausführungsformen enthalten sein oder sie ersetzen. In den Ansprüchen dargelegte Ausführungsformen schließen alle verfügbaren Äquivalente dieser Ansprüche ein.
  • Ausrichtungsbegriffe wie „horizontal”, wie in dieser Anmeldung genutzt, sind mit Bezug auf eine Ebene definiert, die parallel zur herkömmlichen Ebene oder Oberfläche eines Wafers oder eines Substrats ist, wobei die Ausrichtung des Wafers oder des Substrats nicht berücksichtigt wird. Der Begriff „vertikal” bezieht sich auf eine Richtung, die senkrecht zur Horizontalen, wie oben definiert, ist. Präpositionen wie „auf”, „Seiten-” (wie in „Seitenwand”), „höher”, „tiefer”, „über” und „unter” sind mit Bezug auf die herkömmliche Ebene oder Oberfläche definiert, die auf der oberen Oberfläche des Wafers oder des Substrats ist, wobei die Ausrichtung des Wafers oder des Substrats nicht berücksichtigt wird.
  • Die hierin beschriebenen elektronischen Baugruppen enthalten eine Rücken-an-Rücken-Anbringung von zwei oder mehr elektronischen Komponenten (z. B. Dice) vor der Einbettung der Dice in ein Laminat (oder eine Verpackungsschicht von irgendeinem anderen Typ). Diese Rücken-an-Rücken-Anbringung von zwei oder mehr elektronischen Komponenten kann dazu dienen, die Verpackungsoptionen für elektronische Baugruppen, welche die elektronischen Komponenten enthalten, zu optimieren.
  • Darüber hinaus wird bei der Rücken-an-Rücken-Anbringung von zwei oder mehr elektronischen Komponenten zuvor „verschwendete Fläche” auf der Rückseite jeder jeweiligen elektronischen Komponente verwendet. Daher lässt sich die Menge von Funktionsbauelementen oder -schaltkreisen pro Fläche einer elektronischen Baugruppe verglichen mit den herkömmlichen elektronischen Baugruppen, die nur eine Seite eines Substrats nutzen, verdoppeln.
  • Darüber hinaus kann wertvolle Fläche auf der Systemplatine eingespart werden, und/oder die Höhe der elektronischen Packages, welche die hierin beschriebenen elektronischen Baugruppen enthalten, lässt sich verglichen mit traditionellen Stapelungstechniken (z. B. Package-on-Package (PoP)) reduzieren. Die hierin beschriebenen elektronischen Baugruppen können auch ermöglichen, dass unterschiedliche Funktions-Dice näher zusammengebracht werden, wodurch parasitäre Erscheinungen zwischen den elektronischen Komponenten reduziert werden, welche die elektronischen Baugruppen (und die elektronischen Packages, welche die elektronischen Baugruppen enthalten) ausbilden.
  • Die hierin beschriebenen elektronischen Baugruppen können Funktionsbauelemente auf der Vorderseite jeder der Rücken an Rücken montierten elektronischen Komponenten enthalten. Daher sind die Funktionsbauelemente praktisch auf die Vorder- und die Rückseite der elektronischen Baugruppe montiert.
  • Zu Beispielen für Funktionsbauelemente zählen unter anderem Transistoren, Dioden, Elemente elektronischer Schaltkreise gemäß CMOS-, Bipolar-, BiCMOS-, Analog-/Mischsignal-, HF-, Leistungshalbleiter-, DRAM-, SRAM- oder NVM-Speicher-Techniken. Darüber hinaus können optionale passive Bauelemente auf die Vorder- und die Rückseite jeder der hierin beschriebenen elektronischen Baugruppen montiert sein. Zu beispielhaften optionalen passiven Bauelementen zählen unter anderem Widerstände, Kondensatoren (MOS-Kond., MIM-Kond., intermetallische Kond.) und Induktoren (Spulen) während der FEOL- oder der BEOL-Verarbeitung.
  • Wie oben erörtert, besteht ein potenzieller Vorteil des Montierens von Funktionsbauelementen auf die Vorder- und die Rückseite der elektronischen Baugruppe darin, dass eine relativ höhere Anzahl von Funktionsbauelementen in einer gegebenen Fläche und/oder einem gegebenen Volumen innerhalb eines elektronischen Package enthalten sein kann. Ein weiterer potenzieller Vorteil des Montierens von Funktionsbauelementen auf die Vorder- und die Rückseite einer elektronischen Baugruppe besteht darin, dass solche elektronischen Baugruppen einfacher eine Integrierung einer Mischung aus unterschiedlichen Technikgenerationen (z. B. 20 nm, 40 nm, 65 nm etc. CMOS) in ein elektronisches Package ermöglichen können. Darüber hinaus kann durch das Montieren von Funktionsbauelementen auf die Vorder- und die Rückseite einer elektronischen Baugruppe leichter eine Integrierung einer Mischung aus unterschiedlichen Fertigungstechniken (z. B. CMOS-Logik-, DRAM-, NVM-Speicher-, Bipolar-, Analog-/Mischsignal-, HF-, Leistungshalbleitertechniken etc. und verschiedene passive Bauelemente) in ein elektronisches Package, das die elektronische Baugruppe enthält, ermöglicht werden.
  • Durch das Montieren von Funktionsbauelementen auf die Vorder- und die Rückseite der elektronischen Baugruppe kann auch die Fertigungsfreundlichkeit der verschiedenen elektronischen Komponenten, welche die elektronische Baugruppe ausbilden, verbessert werden. Ein möglicher Grund für die verbesserte Fertigungsfreundlichkeit der verschiedenen elektronischen Komponenten besteht darin, dass sich vorgesehene optimale Fertigungsbedingungen nutzen lassen, um die individuellen elektronischen Komponenten (d. h. Dice), welche die elektronische Baugruppe ausbilden, zu fertigen.
  • 3 veranschaulicht eine beispielhafte elektronische Baugruppe 10. Die elektronische Baugruppe 10 enthält eine erste elektronische Komponente 11, die ein erstes Substrat 12 mit einer Vorderseite 13 und einer Rückseite 14 und mindestens ein auf die Vorderseite 13 des ersten Substrats 12 montiertes elektronisches Bauelement 15 enthält.
  • Die elektronische Baugruppe 10 enthält weiter eine zweite elektronische Komponente 21, die ein zweites Substrat 22 mit einer Vorderseite 23 und einer Rückseite 24 und mindestens ein auf die Vorderseite 23 des zweiten Substrats 22 montiertes elektronisches Bauelement 25 enthält.
  • Die Rückseite 14 des ersten Substrats 12 ist an die Rückseite 24 des zweiten Substrats 22 direkt angebracht. In einigen Ausbildungen ist die Rückseite 14 des ersten Substrats 12 an die Rückseite 24 des zweiten Substrats 22 direkt angefügt (z. B. durch Anklebung, direkte Silicium-Silicium-Bondung, anionische Bondung etc.).
  • Es sei angemerkt, dass die Rückseite 14 des ersten Substrats 12 in einer beliebigen Weise, die jetzt bekannt ist oder in Zukunft noch entdeckt wird, an die Rückseite 24 des zweiten Substrats 22 direkt angebracht sein kann. Die Weise, in der die Rückseite 14 des ersten Substrats 12 an die Rückseite 24 des zweiten Substrats 22 direkt angebracht ist, ist (neben anderen Faktoren) teilweise abhängig vom Typ der elektronischen Komponenten 11, 21, die in der elektronischen Baugruppe genutzt werden.
  • In einigen beispielhaften Ausbildungen der elektronischen Baugruppe 10 ist mindestens eines vom ersten Substrat 12 und vom zweiten Substrat 22 ein Siliciumsubstrat. In noch anderen beispielhaften Ausbildungen der elektronischen Baugruppe 10 ist mindestens eines vom ersten Substrat 12 und vom zweiten Substrat 22 ein Glassubstrat. Zu anderen beispielhaften Materialien für das erste Substrat 12 und das zweite Substrat 22 zählen unter anderem Silicium, Glas, Silicium-auf-Isolator, Siliciumcarbid (SiC), Galliumarsenid, organische Substrate und Laminate etc. Es sei angemerkt, dass das erste Substrat 12 und das zweite Substrat 22 das gleiche Material oder unterschiedliche Materialien sein können.
  • Wie oben teilweise erörtert, kann durch das Anbringen der Rückseite 14 des ersten Substrats 12 direkt an die Rückseite 24 des zweiten Substrats 22 die Dichte der elektronischen Komponenten der elektronischen Baugruppe 10 für eine gegebene Fläche, die von der elektronischen Baugruppe 10 belegt wird, inhärent verdoppelt werden. Durch die potenzielle Verdoppelung der Dichte der elektronischen Komponenten für eine gegebene Fläche kann ermöglicht werden, dass die elektronische Baugruppe 10 kleinere, schnellere und leistungsfähigere elektronische Packages, welche die elektronische Baugruppe 10 enthalten, erzeugt.
  • Darüber hinaus können die individuellen elektronischen Komponenten (z. B. Logikchips, Speicher, HF, Analog-Mischsignalchips, passive Bauelemente, integrierte passive Bauelemente (IPDs), Sensoren, Komponenten der optischen Datenübertragung etc.), die in der elektronischen Baugruppe 10 verwendet werden können, mit optimierten Verarbeitungstechniken gefertigt werden (z. B. fortgeschrittenen CMOS-, BICMOS-, Bipolar-, HF-, Analog-/Mischsignal-, DRAM-, SRAM- oder Non-Volatile-Memory(NVM)-Techniken, Sensortechniken etc.). Die individuellen elektronischen Komponenten nutzen möglicherweise auch optimierte Substrate (z. B. Standard- oder hochohmige Si-Substrate, GaAs-, III/V-Substrate, II/VI-Substrate, dielektrische Substrate etc.) für jede elektronische Komponente, die ein Bestandteil der elektronischen Baugruppe 10 ist.
  • 4 veranschaulicht eine weitere beispielhafte Ausbildung für die elektronische Baugruppe 10. Wie in 4 gezeigt, kann die elektronische Baugruppe 10 weiter eine dritte elektronische Komponente 31 enthalten, die ein drittes Substrat 32 mit einer Vorderseite 33 und einer Rückseite 34 und mindestens ein auf die Vorderseite 33 des dritten Substrats 32 montiertes elektronisches Bauelement 35 enthält. In der beispielhaften Ausbildung der elektronischen Baugruppe 10, die in 4 gezeigt ist, kann die Rückseite 34 des dritten Substrats 32 an die Rückseite 14 des ersten Substrats 12 direkt angebracht sein.
  • In anderen beispielhaften Ausbildungen der elektronischen Baugruppe 10, die in 4 gezeigt ist, kann die Rückseite 34 des dritten Substrats 32 an die Rückseite 24 des zweiten Substrats 22 direkt angebracht sein. Darüber hinaus können zusätzliche elektronische Komponenten, auch wenn 4 nur eine zweite elektronische Komponente 21 und eine dritte elektronische Komponente 31 zeigt, abhängig von der Gesamtgestaltung der elektronischen Baugruppe 10 an die Rückseite 14 des ersten Substrats 12 direkt angebracht sein oder an die Rückseite 24 des zweiten Substrats 22 direkt angebracht sein.
  • Wie oben teilweise erörtert, können die erste, die zweite und die dritte elektronische Komponente, 11, 21, 31, je aus dem gleichen Substratmaterial oder aus unterschiedlichen Substratmaterialien hergestellt sein (z. B. Standard-Si, hochohmigem Si, dielektrischen Substraten, GaAs-, III/V- oder II/VI-Substraten etc.). Darüber hinaus können einige oder alle der elektronischen Komponenten 11, 21, 31 unterschiedlich groß sein.
  • Die 5A–B veranschaulichen beispielhafte elektronische Packages 50, welche die in 3 gezeigte elektronische Baugruppe 10 enthalten. Das elektronische Package 50 enthält weiter eine Verpackungsschicht 56. Die elektronische Baugruppe 10 ist innerhalb der Verpackungsschicht 56 eingebettet, um das elektronische Package 50 auszubilden. Es sei angemerkt, dass jegliche Techniken, die jetzt bekannt sind oder in Zukunft noch entdeckt werden, genutzt werden können, um die Dice in mehrlagigen Packages einzubetten und elektrische Verbindungen zwischen der elektronischen Baugruppe 10 und der Verpackungsschicht 56 auszubilden.
  • In der beispielhaften Ausbildung des in den 5A–B gezeigten elektronischen Package 50 ist die elektronische Baugruppe 10 innerhalb der Verpackungsschicht 56 ganz eingebettet. Obwohl noch andere Ausbildungen des elektronischen Package 50 in Betracht gezogen werden, in denen nur ein Abschnitt der elektronischen Baugruppe 10 innerhalb der Verpackungsschicht 56 eingebettet ist.
  • In der beispielhaften Ausbildung des in 5A gezeigten elektronischen Package 50 ist die Verpackungsschicht 56 ein Ball-Grid-Array-Laminat. Es sei angemerkt, dass die elektronische Baugruppe 10 auch in Verpackungsschichten von anderen Typen (z. B. Embedded Wafer Level Ball Grid Arrays, LP-Laminat etc.) eingebettet sein kann. Darüber hinaus kann die Verpackungsschicht 56 eine Kombination aus Verpackungsschichten von unterschiedlichen Typen sein und kann potenziell eine Vielzahl von Verpackungsschichten vom selben Typ enthalten.
  • Durch Nutzung der in den jeweiligen Packages bereitgestellten Verdrahtungsebenen und Durchkontaktierungen (z. B. Schaltungsverdrahtungen und Durchkontaktierungen in mehrlagigen Packages, Umverdrahtungsschicht(RDL)-Leitungen und Massedurchkontaktierungen (TMVs) in Embedded-Wafer-Level-Packages etc.) kann es möglich sein, elektrische Verbindungen zwischen Funktionsbauelementen und -schaltkreisen der unterschiedlichen elektronischen Komponenten zu realisieren, die in der elektronischen Baugruppe 10, wie in den 5 & 6 gezeigt, Rücken an Rücken angebracht sind. Durch Nutzung der vorhandenen Schaltungsverdrahtungen und Verbindungskontakte der jeweiligen Packages kann es darüber hinaus möglich sein, die ziemlich teure Nutzung und Fertigung von Siliciumdurchkontaktierungen (TSVs) nach dem Stand der Technik, wie in 2 gezeigt, zu umgehen.
  • Die 5A–B veranschaulichen beispielhafte elektronische Packages 50, die eine dritte elektronische Komponente 51, die an die Verpackungsschicht 56 angebracht ist, enthalten. Es sei angemerkt, dass, wenngleich die 5A–B zeigen, dass die dritte elektronische Komponente 51 oben auf der Verpackungsschicht 56 angebracht ist, auch noch andere Ausbildungen in Betracht gezogen werden, in denen die dritte elektronische Komponente 51 unten auf der Verpackungsschicht 56 angebracht ist. Darüber hinaus können elektronische Komponenten oben und unten auf der Verpackungsschicht 56 angebracht sein.
  • Der Typ der dritten elektronischen Komponente 51, die an die Verpackungsschicht 56 angebracht ist, ist teilweise abhängig von der Gesamtgestaltung des elektronischen Package 50. Zum Beispiel ist die dritte elektronische Komponente 51 in 5A möglicherweise ein oberflächenmontiertes Bauelement, das an die Verpackungsschicht 56 angebracht ist, während die dritte elektronische Komponente 51 in 5B möglicherweise ein Die ist, der im Flip-Chip-Verfahren an die Verpackungsschicht 56 gebondet ist.
  • Die 6A–D zeigen weitere beispielhafte elektronische Packages 60 und Abläufe eines potenziellen Verpackungsprozesses (d. h. einer Bestückung) für verschiedene elektronische Packages 50.
  • 6A veranschaulicht den Anfang eines beispielhaften Prozesses für die Bestückung eines elektronischen Package 60. Der Prozess enthält (i) eine Platzierung elektronischer Baugruppen 10 (mit bereits vorhandenen Cu-Kontaktstellen oder Cu-Stiften/-Säulen) auf einem Träger oder einer Klebefolie; (ii) eine Umspritzung elektronischer Baugruppen 10, um einen rekonstituierte Wafer/Nutzen anzufertigen; (iii) eine Entfernung des Trägers oder des Klebebands vom rekonstituierten Wafer/Nutzen; (iv) eine teilweise Bohrung oder Ätzung von Massedurchkontaktierungen (TMVs) 62 im Fan-Out-Bereich des rekonstituierten Wafers; (v) eine Metallauffüllung der TMVs 62; (vi) eine anschließende Ausbildung einer (ein- oder mehrlagigen) RDL-Schicht 61, sodass elektrische Verbindungen (d. h. RDL-Schaltungsverdrahtungen) zu TMVs 62 und Cu-Kontaktstellen oder Cu-Stiften der zweiten (,unteren') elektronischen Komponente bereitgestellt und E/A-Kontaktstellen für Lötkugeln oder -höcker bereitgestellt werden.
  • 6B veranschaulicht eine Fortsetzung des in 6A gezeigten Prozesses für die Bestückung des elektronischen Package 60. Der Prozess enthält weiter (i) Abschleifen der Pressform 63, um die Kupferstifte 64 und die TMVs 62 freizulegen.
  • Es sei angemerkt, dass an dieser Stelle beim Prozess für die Bestückung des elektronischen Package 60 der Prozess auf verschiedene Arten fortgesetzt werden kann. Die Weise, in der der Prozess für die Bestückung des elektronischen Package 60 fortgesetzt wird, ist teilweise abhängig von der gewünschten Gestaltung und Funktionalität des elektronischen Package 60.
  • 6C veranschaulicht eine beispielhafte Art, wie sich der Prozess für die Bestückung des elektronischen Package 60, der in den 6A–B gezeigt ist, fortsetzen lässt. Der Prozess kann weiter Folgendes enthalten: (i) Fertigen einer RDL 66 auf der Oberseite des vorhandenen elektronischen Package 60; und (ii) Ausbilden einer Pressform 67 auf der RDL 66; und (iii) Aufbringen von Lötkugeln oder Löthöckern auf E/A-Kontaktstellen, die an der Unterseite des elektronischen Package 60 in der RDL-Schicht 61 bereitgestellt sind.
  • 6D veranschaulicht eine weitere beispielhafte Art, wie sich der Prozess für die Bestückung eines elektronischen Package 60, der in den 6A–B gezeigt ist, fortsetzen lässt. Der Prozess kann weiter Folgendes enthalten: (i) Ausbilden mehrlagiger, oberseitiger RDLs 68A, 68B auf der Oberseite des elektronischen Package 60; und (ii) optionales Bestücken der äußersten RDL 68B mit einem SMD 69 (oder einem Chip von irgendeinem anderen Typ).
  • 7 veranschaulicht ein beispielhaftes elektronisches System 70, das zwei der elektronischen Baugruppen 10A, 10B enthält, die der in 3 gezeigten elektronischen Baugruppe 10 ähneln. Es sei angemerkt, dass beliebig viele elektronische Baugruppen übereinander gestapelt werden können, um das elektronische System 70 auszubilden.
  • Das beispielhafte elektronische System 70, das in 7 gezeigt ist, enthält ein erstes elektronisches Package 50A. Das erste elektronische Package 50A enthält eine erste elektronische Komponente 11A, die ein erstes Substrat 12A mit einer Vorderseite 13A und einer Rückseite 14A und mindestens ein auf die Vorderseite 13A des ersten Substrats 12A montiertes elektronisches Bauelement 15A enthält. Das erste elektronische Package 50A enthält weiter eine zweite elektronische Komponente 21A, die ein zweites Substrat 22A mit einer Vorderseite 23A und einer Rückseite 24A und mindestens ein auf die Vorderseite 23A des zweiten Substrats 22A montiertes elektronisches Bauelement 25A enthält.
  • Die Rückseite 14A des ersten Substrats 12A ist an die Rückseite 24A des zweiten Substrats 24B direkt angebracht, um eine elektronische Baugruppe 10A auszubilden. Das erste elektronische Package 50A enthält weiter eine erste Verpackungsschicht 56A. Die elektronische Baugruppe 10A ist innerhalb der ersten Verpackungsschicht 56A eingebettet, um das erste elektronische Package 50A auszubilden.
  • Das beispielhafte elektronische System 70 enthält weiter ein zweites elektronisches Package 50B, das mindestens eine elektronische Komponente enthält. Das zweite elektronische Package 50B ist auf das erste elektronische Package 50A gestapelt (oder in anderen Ausbildungen darunter positioniert).
  • In der beispielhaften Ausbildung, die in 7 veranschaulicht ist, enthält das zweite elektronische Package 50B eine dritte elektronische Komponente 11B, die ein drittes Substrat 12B mit einer Vorderseite 13B und einer Rückseite 14B und mindestens ein auf die Vorderseite 13B des dritten Substrats 12B montiertes elektronisches Bauelement 15B enthält. Das zweite elektronische Package 50B enthält weiter eine vierte elektronische Komponente 21B, die ein viertes Substrat 22B mit einer Vorderseite 23B und einer Rückseite 24B und mindestens ein auf die Vorderseite 23B des vierten Substrats 22B montiertes elektronisches Bauelement 25B enthält.
  • Die Rückseite 24B des vierten Substrats 22B ist an die Rückseite 14B des dritten Substrats 12B direkt angebracht, um die zweite elektronische Baugruppe 10B auszubilden. Das zweite elektronische Package 50B enthält weiter eine zweite Verpackungsschicht 56B. Die zweite elektronische Baugruppe 10B ist innerhalb der zweiten Verpackungsschicht 56B eingebettet, um das zweite elektronische Package 50B auszubilden.
  • Es sei angemerkt, dass die erste Verpackungsschicht 56A und die zweite Verpackungsschicht 56B abhängig von der Gesamtgestaltung des elektronischen Systems 70 Verpackungsschichten von unterschiedlichen Typen oder Verpackungsschichten vom selben Typ sein können. Darüber hinaus können die erste Verpackungsschicht 56A und die zweite Verpackungsschicht 56A Verpackungsschichten von beliebigen Typen sein, die oben beschrieben wurden oder in Zukunft noch entdeckt werden.
  • 8 ist ein Ablaufdiagramm, das ein Verfahren [800] zum Stapeln elektronischer Komponenten 11, 21, um eine elektronische Baugruppe 10 (siehe z. B. 3) auszubilden, veranschaulicht. Das Verfahren [800] enthält [810] Bereitstellen einer ersten elektronischen Komponente 11, die ein erstes Substrat 12 mit einer Vorderseite 13 und einer Rückseite 14 und mindestens ein auf die Vorderseite 13 des ersten Substrats 12 montiertes elektronisches Bauelement 15 enthält. Das Verfahren [800] enthält weiter [820] Bereitstellen einer zweiten elektronischen Komponente 21, die ein zweites Substrat 22 mit einer Vorderseite 23 und einer Rückseite 24 und mindestens ein auf die Vorderseite 23 des zweiten Substrats 22 montiertes elektronisches Bauelement 25 enthält. Das Verfahren [800] enthält weiter [830] Anbringen der Rückseite 14 des ersten Substrats 12 direkt an die Rückseite 24 des zweiten Substrats 22, um eine elektronische Baugruppe 10 auszubilden.
  • In einigen Ausbildungen des Verfahrens [800] enthält das Verfahren [800] möglicherweise weiter [840] Bereitstellen einer dritten elektronischen Komponente 31, die ein drittes Substrat 32 mit einer Vorderseite 33 und einer Rückseite 34 und mindestens ein auf die Vorderseite 33 des dritten Substrats 32 montiertes elektronisches Bauelement 35 enthält (siehe z. B. 4). Das Verfahren [800] enthält möglicherweise weiter [850] direktes Anbringen der Rückseite 34 des dritten Substrats 32 an die Rückseite 14 des ersten Substrats 12, um die elektronische Baugruppe 10 auszubilden. In anderen Ausbildungen ist die Rückseite 34 des dritten Substrats 32 möglicherweise direkt an die Rückseite 24 des zweiten Substrats 22 angebracht, um die elektronische Baugruppe 10 auszubilden.
  • 9 ist ein Blockdiagramm eines elektronischen Geräts 900, in dem mindestens eine elektronische Baugruppe 10, das elektronische Package 50, 60 und/oder das elektronische System 70, die hierin beschrieben sind, untergebracht sind. Das elektronische Gerät 900 ist lediglich ein Beispiel für ein elektronisches Gerät, in dem Ausbildungen der elektronischen Baugruppen 10, der elektronischen Packages 50, 60 und/oder der elektronischen Systeme 70, die hierin beschrieben sind, genutzt werden können. Zu Beispielen für ein elektronisches Gerät 900 zählen unter anderem Personal Computer, Tablet-Computer, Mobiltelefone, Spielgeräte, MP3- oder andere digitale Musikplayer etc. Bei diesem Beispiel umfasst das elektronische Gerät 900 ein Datenverarbeitungssystem, das einen Systembus 902 zum Koppeln der verschiedenen Komponenten des elektronischen Geräts 900 enthält. Der Systembus 902 stellt Kommunikationsstrecken zwischen den verschiedenen Komponenten des elektronischen Geräts 900 bereit und kann als einzelner Bus, als Kombination von Bussen oder in einer beliebigen anderen Weise implementiert sein.
  • Eine elektronische Baugruppe 910, wie hierin beschrieben, kann an den Systembus 902 gekoppelt sein. Die elektronische Baugruppe 910 kann einen beliebigen Schaltkreis oder eine beliebige Kombination von Schaltkreisen enthalten. In einer Ausführungsform enthält die elektronische Baugruppe 910 einen Prozessor 912, der von einem beliebigen Typ sein kann. Wie hierin genutzt, bezeichnet „Prozessor” einen beliebigen Typ eines Rechenschaltkreises wie unter anderem einen Mikroprozessor, einen Mikrocontroller, einen Mikroprozessor für Rechenvorgänge mit komplexem Befehlssatz (CISC), einen Mikroprozessor für Rechenvorgänge mit reduziertem Befehlssatz (RISC), einen Mikroprozessor für überlange Befehlswörter (VLIW), einen Grafikprozessor, einen digitalen Signalprozessor (DSP), einen Mehrkernprozessor oder einen Prozessor oder einen Verarbeitungsschaltkreis von einem beliebigen anderen Typ.
  • Andere Typen von Schaltkreisen, die in der elektronischen Baugruppe 910 enthalten sein können, sind ein kundenspezifischer Schaltkreis, ein anwendungsspezifischer integrierter Schaltkreis (ASIC) oder dergleichen wie zum Beispiel ein oder mehrere Schaltkreise (wie ein Kommunikationsschaltkreis 914) zur Nutzung in drahtlosen Einrichtungen wie Mobiltelefonen, Tablet-Computern, Laptop-Computern, Wechselsprechfunkgeräten und ähnlichen elektronischen Systemen. Der IC kann Funktionen von beliebigen anderen Typen durchführen.
  • Das elektronische Gerät 900 kann auch einen externen Speicher 920 enthalten, der wiederum ein oder mehrere für die spezielle Anwendung geeignete Speicherelemente enthalten kann, etwa einen Hauptspeicher 922 in der Ausbildung eines Random Access Memory (RAM), eine oder mehrere Festplatten 924 und/oder ein oder mehrere Laufwerke, die für Wechselmedien 926 wie Compact Disks (CDs), Flashspeicherkarten, Digital Video Disks (DVDs) und dergleichen bestimmt sind.
  • Das elektronische Gerät 900 enthält möglicherweise auch eine Anzeigeeinrichtung 916, einen oder mehrere Lautsprecher 918 und eine Tastatur und/oder Steuereinheit 930, die eine Maus, einen Trackball, einen Touchscreen, eine Spracherkennungseinrichtung oder eine beliebige andere Einrichtung enthalten kann, die einem Systemnutzer das Eingeben von Informationen in das elektronische Gerät 900 und das Empfangen von Informationen aus ihm ermöglicht.
  • Um das Verfahren und die Geräte, die hierin offenbart sind, besser zu veranschaulichen, wird hier eine keinen Anspruch auf Vollständigkeit erhebende Liste angeführt:
    Beispiel 1 enthält eine elektronische Baugruppe, die eine erste elektronische Komponente, die ein erstes Substrat mit einer Vorderseite und einer Rückseite und mindestens eine auf die Vorderseite des ersten Substrats montierte elektronische Baugruppe enthält, und eine zweite elektronische Komponente enthält, die ein zweites Substrat mit einer Vorderseite und einer Rückseite und mindestens eine auf die Vorderseite des zweiten Substrats montierte elektronische Baugruppe enthält, und wobei die Rückseite des ersten Substrats an die Rückseite des zweiten Substrats direkt angebracht ist.
  • Beispiel 2 enthält die elektronische Baugruppe gemäß Beispiel 1, wobei die Rückseite des ersten Substrats an die Rückseite des zweiten Substrats direkt angefügt ist.
  • Beispiel 3 enthält die elektronische Baugruppe gemäß einem der Beispiele 1–2, wobei das eine elektronische Bauelement ein aktives elektronisches Bauelement ist, das auf der Vorderseite des ersten Substrats oder der Vorderseite des zweiten Substrats ist.
  • Beispiel 4 enthält die elektronische Baugruppe gemäß einem der Beispiele 1–3, wobei das eine elektronische Bauelement ein passives elektronisches Bauelement ist, das auf der Vorderseite des ersten Substrats oder der Vorderseite des zweiten Substrats ist.
  • Beispiel 5 enthält die elektronische Baugruppe gemäß einem der Beispiele 1–4, wobei mindestens eines vom ersten Substrat und vom zweiten Substrat ein Siliciumsubstrat ist.
  • Beispiel 6 enthält die elektronische Baugruppe gemäß einem der Beispiele 1–5, wobei mindestens eines vom ersten Substrat und vom zweiten Substrat ein Glassubstrat ist.
  • Beispiel 7 enthält die elektronische Baugruppe gemäß einem der Beispiele 1–6, die weiter eine dritte elektronische Komponente umfasst, die ein drittes Substrat mit einer Vorderseite und einer Rückseite und mindestens ein auf die Vorderseite des dritten Substrats montiertes elektronisches Bauelement enthält, und wobei die Rückseite des dritten Substrats an die Rückseite des ersten Substrats direkt angebracht ist.
  • Beispiel 8 enthält die elektronische Baugruppe gemäß einem der Beispiele 1–7, wobei mindestens eines vom ersten Substrat, vom zweiten Substrat und vom dritten Substrat aus einem anderen Material hergestellt ist als der Rest des ersten, des zweiten und des dritten Substrats.
  • Beispiel 9 enthält die elektronische Baugruppe gemäß einem der Beispiele 1–8, wobei mindestens eine von der ersten elektronischen Komponente und der zweiten elektronischen Komponente ein Die ist.
  • Beispiel 10 enthält ein elektronisches Package, das eine erste elektronische Komponente, die ein erstes Substrat mit einer Vorderseite und einer Rückseite und mindestens ein auf die Vorderseite des ersten Substrats montiertes elektronisches Bauelement enthält, eine zweite elektronische Komponente, die ein zweites Substrat mit einer Vorderseite und einer Rückseite und mindestens ein auf der Vorderseite des zweiten Substrats montiertes elektronisches Bauelement enthält, wobei die Rückseite des ersten Substrats an die Rückseite des zweiten Substrats direkt angebracht ist, um eine elektronische Baugruppe auszubilden, und eine Verpackungsschicht enthält, wobei die elektronische Baugruppe innerhalb der Verpackungsschicht eingebettet ist, um das elektronische Package auszubilden.
  • Beispiel 11 enthält das elektronische Package gemäß Beispiel 10, wobei ein Abschnitt der elektronischen Baugruppe von der Verpackungsschicht freigelegt ist.
  • Beispiel 12 enthält das elektronische Package gemäß einem der Beispiele 10–11, wobei die elektronische Baugruppe innerhalb der Verpackungsschicht ganz eingebettet ist.
  • Beispiel 13 enthält das elektronische Package gemäß einem der Beispiele 10–12, wobei die Verpackungsschicht ein Ball-Grid-Array-Laminat ist.
  • Beispiel 14 enthält das elektronische Package gemäß einem der Beispiele 10–13, wobei die Verpackungsschicht ein Embedded Wafer Level Ball Grid Array ist.
  • Beispiel 15 enthält das elektronische Package gemäß einem der Beispiele 10–14, wobei die Verpackungsschicht eine Vielzahl von Embedded Wafer Level Ball Grid Arrays enthält.
  • Beispiel 16 enthält das elektronische Package gemäß einem der Beispiele 10–15, das weiter eine dritte elektronische Komponente enthält, die an die Verpackungsschicht angebracht ist.
  • Beispiel 17 enthält das elektronische Package gemäß einem der Beispiele 10–16, wobei die dritte elektronische Komponente ein oberflächenmontiertes elektronisches Bauelement ist, das an die Verpackungsschicht angebracht ist.
  • Beispiel 18 enthält das elektronische Package gemäß den Beispielen 10–17, wobei die dritte elektronische Komponente an die Verpackungsschicht drahtgebondet ist.
  • Beispiel 19 enthält das elektronische Package gemäß einem der Beispiele 10–18, wobei die dritte elektronische Komponente mittels elektronischer Flip-Chip-Höcker an die Verpackungsschicht angebracht ist.
  • Beispiel 20 enthält ein elektronisches System, das ein erstes elektronisches Package enthält, das Folgendes enthält: (i) eine erste elektronische Komponente, die ein erstes Substrat mit einer Vorderseite und einer Rückseite und mindestens ein auf die Vorderseite des ersten Substrats montiertes elektronisches Bauelement enthält; (ii) eine zweite elektronische Komponente, die ein zweites Substrat mit einer Vorderseite und einer Rückseite und mindestens ein auf die Vorderseite des zweiten Substrats montiertes elektronisches Bauelement enthält, wobei die Rückseite des ersten Substrats an die Rückseite des zweiten Substrats direkt angebracht ist, um eine elektronische Baugruppe auszubilden; und (iii) eine erste Verpackungsschicht, wobei die elektronische Baugruppe innerhalb der ersten Verpackungsschicht eingebettet ist, um ein erstes elektronisches Package auszubilden, und ein zweites elektronisches Package, das mindestens eine elektronische Komponente enthält, wobei die zweite elektronische Baugruppe auf das erste elektronische Package gestapelt oder unter ihm positioniert ist.
  • Beispiel 21 enthält das elektronische System gemäß Beispiel 20, wobei die zweite elektronische Baugruppe eine zweite Verpackungsschicht enthält, wobei die zweite elektronische Baugruppe innerhalb der zweiten Verpackungsschicht eingebettet ist, um ein zweites elektronisches Package auszubilden, das auf das erste elektronische Package gestapelt oder unter ihm positioniert ist.
  • Beispiel 22 enthält das elektronische System gemäß einem der Beispiele 20–21, wobei die zweite elektronische Baugruppe Folgendes enthält: (i) eine dritte elektronische Komponente, die ein drittes Substrat mit einer Vorderseite und einer Rückseite und mindestens ein auf die Vorderseite des dritten Substrats montiertes elektronisches Bauelement enthält; (ii) eine vierte elektronische Komponente, die ein viertes Substrat mit einer Vorderseite und einer Rückseite und mindestens ein auf die Vorderseite des vierten Substrats montiertes elektronisches Bauelement enthält, wobei die Rückseite des vierten Substrats an die Rückseite des dritten Substrats direkt angebracht ist, um die zweite elektronische Baugruppe auszubilden; und (iii) eine zweite Verpackungsschicht, wobei die zweite elektronische Baugruppe innerhalb der zweiten Verpackungsschicht eingebettet ist, um ein zweites elektronisches Package auszubilden, das auf das erste elektronische Package gestapelt oder unter ihm positioniert ist.
  • Beispiel 23 enthält das elektronische System gemäß einem der Beispiele 20–22, wobei die erste Verpackungsschicht und die zweite Verpackungsschicht Verpackungsschichten von unterschiedlichen Typen sind.
  • Beispiel 24 enthält das elektronische System gemäß den Beispielen 20–23, wobei mindestens eine von der ersten Verpackungsschicht und der zweiten Verpackungsschicht ein Ball-Grid-Array-Laminat ist.
  • Beispiel 25 enthält ein Verfahren, das Bereitstellen einer ersten elektronischen Komponente, die ein erstes Substrat mit einer Vorderseite und einer Rückseite und mindestens ein auf die Vorderseite des ersten Substrats montiertes elektronisches Bauelement enthält, Bereitstellen einer zweiten elektronischen Komponente, die ein zweites Substrat mit einer Vorderseite und einer Rückseite und mindestens ein auf die Vorderseite des zweiten Substrats montiertes elektronisches Bauelement enthält, und Anbringen der Rückseite des ersten Substrats direkt an die Rückseite des zweiten Substrats, um eine elektronische Baugruppe auszubilden, enthält.
  • Beispiel 26 enthält das Verfahren gemäß Beispiel 25, wobei das Anbringen der Rückseite des ersten Substrats direkt an die Rückseite des zweiten Substrats, um eine elektronische Baugruppe auszubilden, direktes Anfügen der Rückseite des ersten Substrats an die Rückseite des zweiten Substrats enthält.
  • Beispiel 27 enthält das Verfahren gemäß einem der Beispiele 25–26, das weiter Bereitstellen einer dritten elektronischen Komponente, die ein drittes Substrat mit einer Vorderseite und einer Rückseite und mindestens ein auf die Vorderseite des dritten Substrats montiertes elektronisches Bauelement enthält, und direktes Anbringen der Rückseite des dritten Substrats an die Rückseite des ersten Substrats, um die elektronische Baugruppe auszubilden, enthält.
  • Beispiel 28 enthält das elektronische Package gemäß den Beispielen 25–27, wobei das Bereitstellen einer ersten elektronischen Komponente Bereitstellen eines ersten Die enthält.
  • Diese und andere Beispiele und Merkmale des vorliegenden elektronischen Bauelements, Lotzusammensetzungen und verwandte Verfahren werden in der ausführlichen Beschreibung teilweise dargelegt.
  • Diese Übersicht soll nicht ausschließliche Beispiele für den vorliegenden Gegenstand darlegen. Sie soll keine ausschließliche oder vollständige Erläuterung darlegen. Die ausführliche Beschreibung ist enthalten, um weitergehende Informationen zu den Verfahren zu liefern.
  • Die obige ausführliche Beschreibung enthält Bezugnahmen auf die beiliegenden Zeichnungen, die einen Bestandteil der ausführlichen Beschreibung bilden. Die Zeichnungen zeigen zur Veranschaulichung konkrete Ausführungsformen, gemäß denen die Erfindung praktisch umgesetzt werden kann. Diese Ausführungsformen werden hierin auch als „Beispiele” bezeichnet. Solche Beispiele können Elemente zusätzlich zu denjenigen enthalten, die gezeigt oder beschrieben sind. Jedoch ziehen die Erfinder der vorliegenden Erfindung auch Beispiele in Betracht, in denen nur diese gezeigten oder beschriebenen Elemente bereitgestellt sind. Ferner ziehen die Erfinder der vorliegenden Erfindung auch Beispiele in Betracht, für die beliebige Kombinationen oder Abwandlungen dieser gezeigten oder beschriebenen Elemente (oder eines oder mehrerer Aspekte davon) genutzt werden, entweder mit Bezug auf ein bestimmtes Beispiel (oder einen oder mehrere Aspekte davon) oder mit Bezug auf andere Beispiele (oder einen oder mehrere Aspekte davon), die hierin gezeigt oder beschrieben sind.
  • In diesem Dokument werden die Begriffe „ein” oder „eine” genutzt, wie in Patentschriften üblich, und schließen eines oder mehrere von einem ein, unabhängig von jeglichen sonstigen Vorkommnissen oder Nutzungen von „mindestens ein/eine/eines” oder „ein/eine oder mehrere”. In diesem Dokument drückt der Begriff „oder” eine Nichtausschließlichkeit aus oder dass „A oder B”, sofern nicht anders angegeben, „A, aber nicht B”, „B, aber nicht A” und „A und B” einschließt. In diesem Dokument werden die Begriffe „enthalten” und „in dem/der/denen” als allgemeinsprachliche Äquivalente der Begriffe „umfassen” bzw. „wobei” genutzt. Auch sind die Begriffe „enthalten” und „umfassen” in den folgenden Ansprüchen offen, das heißt, Systeme, Bauelemente, Artikel, Zusammensetzungen, Formulierungen oder Prozesse, die Elemente zusätzlich zu denjenigen enthalten, die nach einem solchen Begriff in einem Anspruch aufgeführt sind, werden dennoch als in den Schutzbereich dieses Anspruchs fallend betrachtet. Ferner werden die Begriffe „erster/erste/erstes”, „zweiter/zweite/zweites” und „dritter/dritte/drittes” etc. in den folgenden Ansprüchen lediglich als Markierungen genutzt und sollen keine numerischen Vorgaben für ihre Objekte festlegen.
  • Die obige Beschreibung soll beispielhaft und nicht einschränkend sein. Zum Beispiel können die oben beschriebenen Beispiele (oder ein oder mehrere Aspekte davon) in Kombination miteinander genutzt werden. Es können noch andere Ausführungsformen genutzt werden, etwa vom Durchschnittsfachmann bei der Auseinandersetzung mit der obigen Beschreibung.
  • Die Zusammenfassung wird bereitgestellt, um Titel 37 der US-Bundesgesetzsammlung C.F.R. §1.72(b) zu erfüllen, damit der Leser das Wesen der technischen Offenbarung schnell ermitteln kann. Sie wird unter der Voraussetzung vorgelegt, dass sie nicht dazu herangezogen wird, um den Schutzbereich oder den Sinngehalt der Ansprüche auszulegen oder zu begrenzen.
  • Auch sind in der obigen ausführlichen Beschreibung verschiedene Merkmale möglicherweise zusammengefasst, um die Offenbarung zu straffen. Dies sollte nicht dahingehend ausgelegt werden, dass ein nicht beanspruchtes offenbartes Merkmal für irgendeinen Anspruch wesentlich ist. Vielmehr kann der Erfindungsgegenstand in weniger als allen Merkmalen einer bestimmten offenbarten Ausführungsform begründet liegen. Mithin werden die folgenden Ansprüche hiermit in die ausführliche Beschreibung einbezogen, wobei jeder Anspruch als getrennte Ausführungsform für sich allein steht, und es wird angestrebt, dass solche Ausführungsformen in verschiedenen Kombinationen oder Abwandlungen miteinander kombiniert werden können. Der Schutzbereich der Erfindung soll in Bezug auf die beigefügten Ansprüche samt dem vollständigen Schutzbereich von Äquivalenten, der diesen Ansprüchen zukommt, bestimmt werden.

Claims (25)

  1. Elektronische Baugruppe, die Folgendes umfasst: eine erste elektronische Komponente, die ein erstes Substrat mit einer Vorderseite und einer Rückseite und mindestens ein auf die Vorderseite des ersten Substrats montiertes elektronisches Bauelement enthält; eine zweite elektronische Komponente, die ein zweites Substrat mit einer Vorderseite und einer Rückseite und mindestens ein auf die Vorderseite des zweiten Substrats montiertes elektronisches Bauelement enthält; und wobei die Rückseite des ersten Substrats an die Rückseite des zweiten Substrats direkt angebracht ist.
  2. Elektronische Baugruppe nach Anspruch 1, wobei die Rückseite des ersten Substrats an die Rückseite des zweiten Substrats direkt angefügt ist.
  3. Elektronische Baugruppe nach den Ansprüchen 1–2, wobei das eine elektronische Bauelement ein aktives elektronisches Bauelement ist, das auf der Vorderseite des ersten Substrats oder der Vorderseite des zweiten Substrats ist.
  4. Elektronische Baugruppe nach den Ansprüchen 1–3, wobei das eine elektronische Bauelement ein passives elektronisches Bauelement ist, das auf der Vorderseite des ersten Substrats oder der Vorderseite des zweiten Substrats ist.
  5. Elektronische Baugruppe nach den Ansprüchen 1–4, wobei mindestens eines vom ersten Substrat und vom zweiten Substrat ein Siliciumsubstrat ist.
  6. Elektronische Baugruppe nach den Ansprüchen 1–4, wobei mindestens eines vom ersten Substrat und vom zweiten Substrat ein Glassubstrat ist.
  7. Elektronische Baugruppe nach den Ansprüchen 1–6, die weiter eine dritte elektronische Komponente umfasst, die ein drittes Substrat mit einer Vorderseite und einer Rückseite und mindestens ein auf die Vorderseite des dritten Substrats montiertes elektronisches Bauelement umfasst, und wobei die Rückseite des dritten Substrats an die Rückseite des ersten Substrats direkt angebracht ist.
  8. Elektronische Baugruppe nach den Ansprüchen 1–7, wobei mindestens eines vom ersten Substrat, vom zweiten Substrat und vom dritten Substrat aus einem anderen Material hergestellt ist als der Rest des ersten, des zweiten und des dritten Substrats.
  9. Elektronische Baugruppe nach den Ansprüchen 1–8, wobei mindestens eine von der ersten elektronischen Komponente und der zweiten elektronischen Komponente ein Die ist.
  10. Elektronisches Package, das Folgendes umfasst: eine erste elektronische Komponente, die ein erstes Substrat mit einer Vorderseite und einer Rückseite und mindestens ein auf die Vorderseite des ersten Substrats montiertes elektronisches Bauelement enthält; eine zweite elektronische Komponente, die ein zweites Substrat mit einer Vorderseite und einer Rückseite und mindestens ein auf die Vorderseite des zweiten Substrats montiertes elektronisches Bauelement enthält, wobei die Rückseite des ersten Substrats an die Rückseite des zweiten Substrats direkt angebracht ist, um eine elektronische Baugruppe auszubilden; und eine Verpackungsschicht, wobei die elektronische Baugruppe innerhalb der Verpackungsschicht eingebettet ist, um das elektronische Package auszubilden.
  11. Elektronisches Package nach Anspruch 10, wobei ein Abschnitt der elektronischen Baugruppe von der Verpackungsschicht freigelegt ist.
  12. Elektronisches Package nach Anspruch 10, wobei die elektronische Baugruppe innerhalb der Verpackungsschicht ganz eingebettet ist.
  13. Elektronisches Package nach den Ansprüchen 10–12, wobei die Verpackungsschicht ein Ball-Grid-Array-Laminat ist.
  14. Elektronisches Package nach den Ansprüchen 10–12, wobei die Verpackungsschicht ein Embedded Wafer Level Ball Grid Array ist.
  15. Elektronisches Package nach Anspruch 14, wobei die Verpackungsschicht eine Vielzahl von Embedded Wafer Level Ball Grid Arrays enthält.
  16. Elektronisches Package nach den Ansprüchen 10–12, das weiter eine dritte elektronische Komponente enthält, die an die Verpackungsschicht angebracht ist.
  17. Elektronisches Package nach Anspruch 16, wobei die dritte elektronische Komponente ein oberflächenmontiertes elektronisches Bauelement ist, das an die Verpackungsschicht angebracht ist.
  18. Elektronisches Package nach Anspruch 16, wobei die dritte elektronische Komponente an die Verpackungsschicht drahtgebondet ist.
  19. Elektronisches Package nach Anspruch 16, wobei die dritte elektronische Komponente mittels elektronischer Flip-Chip-Höcker an die Verpackungsschicht angebracht ist.
  20. Elektronisches System, das Folgendes umfasst: ein erstes elektronisches Package, das Folgendes enthält: (i) eine erste elektronische Komponente, die ein erstes Substrat mit einer Vorderseite und einer Rückseite und mindestens ein auf die Vorderseite des ersten Substrats montiertes elektronisches Bauelement enthält; (ii) eine zweite elektronische Komponente, die ein zweites Substrat mit einer Vorderseite und einer Rückseite und mindestens ein auf die Vorderseite des zweiten Substrats montiertes elektronisches Bauelement enthält, wobei die Rückseite des ersten Substrats an die Rückseite des zweiten Substrats direkt angebracht ist, um eine elektronische Baugruppe auszubilden; und (iii) eine erste Verpackungsschicht, wobei die elektronische Baugruppe innerhalb der ersten Verpackungsschicht eingebettet ist, um ein erstes elektronisches Package auszubilden; und ein zweites elektronisches Package, das mindestens eine elektronische Komponente enthält, wobei die zweite elektronische Baugruppe auf das erste elektronische Package gestapelt oder unter ihm positioniert ist.
  21. Elektronisches System nach Anspruch 20, wobei die zweite elektronische Baugruppe eine zweite Verpackungsschicht enthält, wobei die zweite elektronische Baugruppe innerhalb der zweiten Verpackungsschicht eingebettet ist, um ein zweites elektronisches Package auszubilden, das auf das erste elektronische Package gestapelt oder unter ihm positioniert ist, und wobei die zweite elektronische Baugruppe Folgendes enthält: (i) eine dritte elektronische Komponente, die ein drittes Substrat mit einer Vorderseite und einer Rückseite und mindestens ein auf die Vorderseite des dritten Substrats montiertes elektronisches Bauelement enthält; (ii) eine vierte elektronische Komponente, die ein viertes Substrat mit einer Vorderseite und einer Rückseite und mindestens ein auf die Vorderseite des vierten Substrats montiertes elektronisches Bauelement enthält, wobei die Rückseite des vierten Substrats an die Rückseite des dritten Substrats direkt angebracht ist, um die zweite elektronische Baugruppe auszubilden; und (iii) eine zweite Verpackungsschicht, wobei die zweite elektronische Baugruppe innerhalb der zweiten Verpackungsschicht eingebettet ist, um ein zweites elektronisches Package auszubilden, das auf das erste elektronische Package gestapelt oder unter ihm positioniert ist.
  22. Verfahren zum Ausbilden einer elektronischen Baugruppe, das Folgendes umfasst: Bereitstellen einer ersten elektronischen Komponente, die ein erstes Substrat mit einer Vorderseite und einer Rückseite und mindestens ein auf die Vorderseite des ersten Substrats montiertes elektronisches Bauelement enthält; Bereitstellen einer zweiten elektronischen Komponente, die ein zweites Substrat mit einer Vorderseite und einer Rückseite und mindestens ein auf die Vorderseite des zweiten Substrats montiertes elektronisches Bauelement enthält; und Anbringen der Rückseite des ersten Substrats direkt an die Rückseite des zweiten Substrats, um eine elektronische Baugruppe auszubilden.
  23. Verfahren nach Anspruch 22, wobei das Anbringen der Rückseite des ersten Substrats direkt an die Rückseite des zweiten Substrats, um eine elektronische Baugruppe auszubilden, direktes Anfügen der Rückseite des ersten Substrats an die Rückseite des zweiten Substrats enthält.
  24. Verfahren nach den Ansprüchen 22–23, das weiter Folgendes umfasst: Bereitstellen einer dritten elektronischen Komponente, die ein drittes Substrat mit einer Vorderseite und einer Rückseite und mindestens ein auf die Vorderseite des dritten Substrats montiertes elektronisches Bauelement enthält; und direktes Anbringen der Rückseite des dritten Substrats an die Rückseite des ersten Substrats, um die elektronische Baugruppe auszubilden.
  25. Verfahren nach den Ansprüchen 22–24, wobei das Bereitstellen einer ersten elektronischen Komponente Bereitstellen eines ersten Die enthält.
DE102015102682.1A 2014-03-27 2015-02-25 Elektronische baugruppe, die gestapelte elektronische komponenten enthält Ceased DE102015102682A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/227,977 2014-03-27
US14/227,977 US20150282367A1 (en) 2014-03-27 2014-03-27 Electronic assembly that includes stacked electronic components

Publications (1)

Publication Number Publication Date
DE102015102682A1 true DE102015102682A1 (de) 2015-10-01

Family

ID=54066925

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015102682.1A Ceased DE102015102682A1 (de) 2014-03-27 2015-02-25 Elektronische baugruppe, die gestapelte elektronische komponenten enthält

Country Status (7)

Country Link
US (1) US20150282367A1 (de)
JP (1) JP5993470B2 (de)
KR (1) KR101723003B1 (de)
CN (1) CN104952855B (de)
BR (1) BR102015004550A2 (de)
DE (1) DE102015102682A1 (de)
TW (1) TWI633628B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210043465A1 (en) * 2017-10-05 2021-02-11 Amkor Technology Singapore Holding Pte. Ltd. Electronic device with top side pin array and manufacturing method thereof

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10177032B2 (en) 2014-06-18 2019-01-08 Taiwan Semiconductor Manufacturing Company, Ltd. Devices, packaging devices, and methods of packaging semiconductor devices
US9831214B2 (en) * 2014-06-18 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packages, packaging methods, and packaged semiconductor devices
US9659911B1 (en) * 2016-04-20 2017-05-23 Powertech Technology Inc. Package structure and manufacturing method thereof
US20170365567A1 (en) * 2016-06-20 2017-12-21 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US20180053665A1 (en) * 2016-08-19 2018-02-22 Mediatek Inc. Pre-bumped redistribution layer structure and semiconductor package incorporating such pre-bumped redistribution layer structure
US11735570B2 (en) * 2018-04-04 2023-08-22 Intel Corporation Fan out packaging pop mechanical attach method
US11011470B1 (en) * 2019-10-29 2021-05-18 Intel Corporation Microelectronic package with mold-integrated components
KR20220000753A (ko) * 2020-06-26 2022-01-04 삼성전자주식회사 반도체 패키지, 및 이를 가지는 적층 패키지 모듈
CN114188311A (zh) * 2020-09-15 2022-03-15 联华电子股份有限公司 半导体结构
CN112908868A (zh) * 2021-01-18 2021-06-04 上海先方半导体有限公司 存储器三维封装方法及结构

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4223581B2 (ja) * 1997-04-18 2009-02-12 日立化成工業株式会社 マルチチップ実装法
JPH11177020A (ja) * 1997-12-11 1999-07-02 Oki Electric Ind Co Ltd 半導体実装構造およびその実装方法
US6538210B2 (en) * 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
US7298031B1 (en) * 2000-08-09 2007-11-20 Micron Technology, Inc. Multiple substrate microelectronic devices and methods of manufacture
JP2002368186A (ja) * 2001-06-05 2002-12-20 Toshiba Corp 半導体装置
JP4110992B2 (ja) * 2003-02-07 2008-07-02 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP4285339B2 (ja) * 2004-06-15 2009-06-24 パナソニック株式会社 回路モジュールおよび回路モジュールの製造方法
JP4433399B2 (ja) * 2004-12-07 2010-03-17 東芝ディーエムエス株式会社 半導体装置の製造方法及び三次元半導体装置
TWI260056B (en) * 2005-02-01 2006-08-11 Phoenix Prec Technology Corp Module structure having an embedded chip
US7445962B2 (en) * 2005-02-10 2008-11-04 Stats Chippac Ltd. Stacked integrated circuits package system with dense routability and high thermal conductivity
KR101172527B1 (ko) * 2005-03-31 2012-08-10 스태츠 칩팩, 엘티디. 상부면 및 하부면에서 노출된 기판 표면들을 갖는 반도체적층 패키지 어셈블리
US9147644B2 (en) * 2008-02-26 2015-09-29 International Rectifier Corporation Semiconductor device and passive component integration in a semiconductor package
KR100856209B1 (ko) * 2007-05-04 2008-09-03 삼성전자주식회사 집적회로가 내장된 인쇄회로기판 및 그 제조방법
US8084854B2 (en) * 2007-12-28 2011-12-27 Micron Technology, Inc. Pass-through 3D interconnect for microelectronic dies and associated systems and methods
US8049320B2 (en) * 2008-02-19 2011-11-01 Texas Instruments Incorporated Integrated circuit stacked package precursors and stacked packaged devices and systems therefrom
KR101501739B1 (ko) * 2008-03-21 2015-03-11 삼성전자주식회사 반도체 패키지 제조 방법
JP2009260165A (ja) * 2008-04-21 2009-11-05 Casio Comput Co Ltd 半導体装置
US20100140750A1 (en) * 2008-12-10 2010-06-10 Qualcomm Incorporated Parallel Plane Memory and Processor Coupling in a 3-D Micro-Architectural System
US9293401B2 (en) * 2008-12-12 2016-03-22 Stats Chippac, Ltd. Semiconductor device and method for forming a low profile embedded wafer level ball grid array molded laser package (EWLP-MLP)
US8847375B2 (en) * 2010-01-28 2014-09-30 Qualcomm Incorporated Microelectromechanical systems embedded in a substrate
JP5549501B2 (ja) * 2010-09-24 2014-07-16 日本電気株式会社 半導体装置及びその製造方法
US8754514B2 (en) * 2011-08-10 2014-06-17 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip wafer level package
US9209163B2 (en) * 2011-08-19 2015-12-08 Marvell World Trade Ltd. Package-on-package structures
US9478474B2 (en) * 2012-12-28 2016-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for forming package-on-packages
US9455218B2 (en) * 2013-03-28 2016-09-27 Intel Corporation Embedded die-down package-on-package device
US9856136B2 (en) * 2013-06-05 2018-01-02 Intel Deutschland Gmbh Chip arrangement and method for manufacturing a chip arrangement
US9024429B2 (en) * 2013-08-29 2015-05-05 Freescale Semiconductor Inc. Microelectronic packages containing opposing devices and methods for the fabrication thereof
US9111870B2 (en) * 2013-10-17 2015-08-18 Freescale Semiconductor Inc. Microelectronic packages containing stacked microelectronic devices and methods for the fabrication thereof
US9568940B2 (en) * 2013-12-05 2017-02-14 International Business Machines Corporation Multiple active vertically aligned cores for three-dimensional chip stack
US9190345B1 (en) * 2014-03-28 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
KR101736461B1 (ko) * 2014-07-07 2017-05-16 인텔 아이피 코포레이션 패키지-온-패키지 적층형 초소형전자 구조물
US9601471B2 (en) * 2015-04-23 2017-03-21 Apple Inc. Three layer stack structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210043465A1 (en) * 2017-10-05 2021-02-11 Amkor Technology Singapore Holding Pte. Ltd. Electronic device with top side pin array and manufacturing method thereof

Also Published As

Publication number Publication date
KR101723003B1 (ko) 2017-04-04
US20150282367A1 (en) 2015-10-01
BR102015004550A2 (pt) 2017-03-21
CN104952855A (zh) 2015-09-30
JP5993470B2 (ja) 2016-09-14
TWI633628B (zh) 2018-08-21
CN104952855B (zh) 2018-04-13
TW201539671A (zh) 2015-10-16
KR20150112769A (ko) 2015-10-07
JP2015192143A (ja) 2015-11-02

Similar Documents

Publication Publication Date Title
DE102015102682A1 (de) Elektronische baugruppe, die gestapelte elektronische komponenten enthält
DE112012006625B4 (de) Mehrchiplagenhalbleiterstruktur mit vertikalem Zwischenseitenchip und Halbleiterpaket dafür
DE112010002692B4 (de) Stapelchip-Pakete in einer Paket-auf-Paket-Vorrichtung, Verfahren zu ihrem Zusammensetzen, und Systeme, die sie enthalten.
DE112012002506B4 (de) Mikroelektronische Vorrichtung, Stapelchippackung und Rechnersystem, das diese enthält, Verfahren zur Herstellung eines Mehrfachkanalkommunikationsweges in dieser und Verfahren zum Ermöglichen einer elektrischen Kommunikation zwischen Komponenten einer Stapelchippackung
DE112013003173T5 (de) Paketsubstrate mit mehreren Mikroplättchen
DE112011105905B4 (de) Speichergerät mit gestapeltem Speicher, der Veränderlichkeit bei Zusammenschaltungen von Geräten erlaubt
DE102019118624B4 (de) Platzierung von dummy-dies ohne rückseitenaussplitterung
DE102014113299B4 (de) Verfahren zum verbinden von gestapelten halbleiterbauelementen und gestapeltes halbleiterbauelement
DE102015109154B4 (de) Hochdichte chip-chip-verbindung und verfahren zu deren herstellung
DE112011105990T5 (de) Integriertes 3D-Schaltungspaket mit Fensterinterposer
DE112010005038T5 (de) Eingelassenes und eingebettetes kernloses Chipgehäuse
DE112009000383T5 (de) Package-on-Package unter Verwendung eines löthöckerlosen Aufbauschicht (BBUL)-Bausteins
DE102013113469A1 (de) Flip-chip-wafer-level-baueinheit und diesbezügliche verfahren
DE102020002273B4 (de) Package-oberseiten-eingebettete multi-die-verbindungs-brücke
DE112015006904T5 (de) Kostenreduktion bei hochentwickeltem Knoten durch ESD-Zwischenschalter
DE102007059337A1 (de) Halbleiterkomponente mit Durchkontakten
DE112012002736B4 (de) Verfahren zur herstellung in situ gebauter kontaktstift-rasterfelder für kernlose substrate
DE112014000546T5 (de) Verfahren zum Bilden von Verschaltungsstrukturen unter der Vorrichtung
DE112017004976T5 (de) Elektronisches bauelementgehäuse
DE112012006409T5 (de) Mehrfachstapel-BBUL-Paket
DE112018006757T5 (de) Gestapelte Halbleiter-Die-Architektur mit mehreren Disaggregationsschichten
DE112017008093T5 (de) Monolithische chip-stapelung unter verwendung eines dies mit doppelseitigen verbindungsschichten
DE112016007561T5 (de) Elektronisches bauelementgehäuse
DE112016005795T5 (de) Integrierte schaltkreisanordnung mit gestapelten rohchips
DE112020004036T5 (de) Gestapelter chip-baustein mit draht-bonding und direkter chip-befestigung, sowie zugehörige verfahren, vorrichtungen und geräte

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final