DE112012002506B4 - Mikroelektronische Vorrichtung, Stapelchippackung und Rechnersystem, das diese enthält, Verfahren zur Herstellung eines Mehrfachkanalkommunikationsweges in dieser und Verfahren zum Ermöglichen einer elektrischen Kommunikation zwischen Komponenten einer Stapelchippackung - Google Patents

Mikroelektronische Vorrichtung, Stapelchippackung und Rechnersystem, das diese enthält, Verfahren zur Herstellung eines Mehrfachkanalkommunikationsweges in dieser und Verfahren zum Ermöglichen einer elektrischen Kommunikation zwischen Komponenten einer Stapelchippackung Download PDF

Info

Publication number
DE112012002506B4
DE112012002506B4 DE112012002506.7T DE112012002506T DE112012002506B4 DE 112012002506 B4 DE112012002506 B4 DE 112012002506B4 DE 112012002506 T DE112012002506 T DE 112012002506T DE 112012002506 B4 DE112012002506 B4 DE 112012002506B4
Authority
DE
Germany
Prior art keywords
microelectronic device
passage
electrically conductive
electrically
conductive structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112012002506.7T
Other languages
English (en)
Other versions
DE112012002506T5 (de
Inventor
Bok Eng Cheah
Shanggar Periaman
Kooi Chi Ooi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112012002506T5 publication Critical patent/DE112012002506T5/de
Application granted granted Critical
Publication of DE112012002506B4 publication Critical patent/DE112012002506B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

Mikroelektronische Vorrichtung, umfassend:eine erste Oberfläche (110);eine zweite Oberfläche (120); undeinen Durchgang (130), der sich von der ersten Oberfläche (110) zur zweiten Oberfläche (120) erstreckt, wobei der Durchgang (130) mehrere elektrisch leitende Kanäle (131, 132; 231, 232) enthält, die voneinander durch ein elektrisch isolierendes Material (133) getrennt sind, wobei der Durchgang (130) zylindrisch ist und das elektrisch isolierende Material (133) einen mittigen Teil (233) umfasst, der in der Mitte im zylindrischen Durchgang (130) angeordnet ist, und ferner mehrere Arme (234) umfasst, die strahlenförmig vom mittigen Teil ausgehen.

Description

  • GEBIET DER ERFINDUNG
  • Die offenbarten Ausführungsformen der Erfindung beziehen sich allgemein auf mikroelektronische Vorrichtungen und Packungen und beziehen sich insbesondere auf Durchkontaktierungen für solche Vorrichtungen und Packungen.
  • HINTERGRUND DER ERFINDUNG
  • Elektronische Verbrauchergeräte, insbesondere Smartphones, Tablets und andere, die tragbar gestaltet sind, unterliegen seit vielen Jahren einem Trend zu kleineren und dünneren Formfaktoren. Dieser Trend steht im Widerspruch zur steigenden Komplexität und Funktionalität solcher Vorrichtungen, die ohne Verbesserung in Herstellungs- und Packungstechniken eine großflächige Plattform oder ausgedehnten Grundplatinenraum benötigten, um CPUs, Chipsätze, Speicher, Sensoren und/oder verschiedene andere funktionelle Vorrichtungen unter Verwendung mehrerer Packungen zu integrieren. Auf Formfaktor- und Raumeinschränkungen wurde mit verschiedenen 3D- und Systemin-Packung-Konstruktionstechnologien eingegangen, wie z.B. gemischte gestapelte Packungen, die sowohl Flip-Chip- wie auch Drahtbondlösungen verwenden, 3D-gestapelte Packungen (die möglicherweise Durchkontaktierungen verwenden, die durch einen unteren Chip verlaufen), Package-On-Package („Gehäuse auf Gehäuse“, POP) Vorrichtungen und Multi-Chip-Packungen (MCP).
  • Techniken wie die oben erwähnten waren wichtige Meilensteine, die zu kleineren Vorrichtungsformfaktoren führten, stehen aber gewissen Hindernissen gegenüber. Zum Beispiel ist die Eingang/Ausgang- (I/O-) Dichte für Vorrichtungen auf oberen Schichten in gemischten gestapelten Packungen (d.h., Packungen, die sowohl Flip-Chip- wie auch Drahtbondlösungen verwenden) durch die Anzahl von Drahtbondkontaktstellen beschränkt. Als anderes Beispiel sind bestehende Techniken für die Herstellung von Siliziumdurchkontaktierungen („through silicon via“, TSV) sowohl ineffizient wie auch kostspielig, teilweise zumindest weil jeder Laserbohrschritt nur einen einzigen TSV-Kanal in der gegenwärtigen 3D-gestapelten Packungstechnologie erzeugt.
  • Die US 2007/0290300 A1 offenbart eine Halbleitervorrichtung, in der ein Halbleiterchip über einem Substrat montiert ist. Die Vorrichtung weist mehrere Durchgangsverbindungen auf, die so ausgestaltet sind, dass sie in jedem der vorgesehenen Durchgangslöcher ausgebildet sind, die das Substrat durchdringen und vom Halbleiterchip zu einer dem Halbleiterchip gegenüberliegenden Fläche des Substrats führen.
  • In der US 2009/0057912 A1 weist ein Substrat eine nichtleitende Schicht und eine in einem Bereich der nichtleitenden Schicht ausgebildete, unterteilte Durchkontaktierung auf. Die nichtleitende Schicht umfasst eine Oberseite, eine Unterseite und ein Durchgangsloch, das sich zwischen der Ober- und Unterseite erstreckt und eine Seitenwand mit einem ersten Abschnitt und einem zweiten Abschnitt. Die unterteilte Durchkontaktierung umfasst eine erste Metallverbindung innerhalb des Durchgangslochs am ersten Abschnitt von dessen Seitenwand und eine zweite Metallverbindung am zweiten Abschnitt von dessen Seitenwand. Die zweite Metallverbindung ist gegenüber der ersten Metallverbindung elektrisch isoliert.
  • Aus der US 6 388 208 B1 ist eine Verbindungsschaltung bekannt, welche ein plattiertes Durchgangsloch mit mehreren elektrisch isolierten Segmenten umfasst, wobei mindestens eines der mehreren elektrisch isolierten Segmente mit einem Signalpfad und mindestens eines der elektrisch isolierten Segmente mit Masse gekoppelt ist.
  • In der US 7 094 679 B1 werden Kohlenstoffnanoröhren (CNTs) als Interconnects eingesetzt. Dabei bilden die Kohlenstoffnanoröhren vertikale leitende Verbindungen.
  • Figurenliste
  • Die offenbarten Ausführungsformen werden beim Lesen der folgenden ausführlichen Beschreibung in Verbindung mit den beiliegenden Figuren in den Zeichnungen verständlicher, wobei:
    • 1 eine Querschnittsansicht einer mikroelektronischen Vorrichtung gemäß einer Ausführungsform der Erfindung ist;
    • 2 eine Draufsicht auf einen Teil der mikroelektronischen Vorrichtung von 1 gemäß einer Ausführungsform der Erfindung ist;
    • 3 eine Querschnittsansicht einer Stapelchippackung gemäß einer Ausführungsform der Erfindung ist;
    • 4 eine schematische Darstellung eines Rechnersystems gemäß einer Ausführungsform der Erfindung ist;
    • 5 ein Flussdiagramm ist, das ein Verfahren zur Herstellung eines elektrischen Mehrfachkanalkommunikationsweges in einer mikroelektronischen Vorrichtung gemäß einer Ausführungsform der Erfindung zeigt;
    • 6 ein Flussdiagramm ist, das ein Verfahren zum Ermöglichen einer elektrischen Kommunikation zwischen Komponenten einer Stapelchippackung gemäß einer Ausführungsform der Erfindung zeigt;
    • 7-9 und 11 jeweils Querschnittsansichten und Draufsichten einer mikroelektronischen Vorrichtung in verschiedenen Stufen ihres Herstellungsprozesses gemäß Ausführungsformen der Erfindung enthalten; und
    • 10 eine Draufsicht einer Laser-Ätzmaske ist, die in Verbindung mit Verfahren gemäß Ausführungsformen der Erfindung verwendet werden kann.
  • Der einfachen und deutlichen Darstellung wegen zeigen die Zeichnungsfiguren die allgemeine Konstruktionsart und Beschreibungen und Einzelheiten allgemein bekannter Merkmale und Techniken können unterlassen werden, um die Besprechung der beschriebenen Ausführungsformen der Erfindung nicht unnötig in den Hintergrund treten zu lassen. Zusätzlich sind Elemente in den Zeichnungsfiguren nicht unbedingt maßstabgetreu. Zum Beispiel können die Dimensionen einiger der Elemente in den Figuren relativ zu anderen Elementen übertrieben sein, um ein besseres Verständnis der Ausführungsformen der vorliegenden Erfindung zu erreichen. Gewisse Figuren können für ein besseres Verständnis in einer idealisierten Weise dargestellt sein, wie beispielsweise wenn Strukturen mit geraden Linien, spitzen Winkeln und/oder parallelen Ebenen dargestellt sind, die unter realen Bedingungen wahrscheinlich deutlich weniger symmetrisch und geordnet wären. In den verschiedenen Figuren bezeichnen dieselben Bezugszeichen dieselben Elemente, während ähnliche Bezugszeichen ähnliche Elemente bezeichnen können, aber nicht unbedingt müssen.
  • Die Begriffe „erster“, „zweiter“, „dritter“, „vierter“ und dergleichen in der Beschreibung und in den Ansprüchen, falls zutreffend, werden zur Unterscheidung ähnlicher Elemente verwendet und nicht unbedingt zur Beschreibung einer besonderen aufeinanderfolgenden oder chronologischen Reihenfolge. Es ist klar, dass die derart verwendeten Begriffe unter geeigneten Umständen untereinander austauschbar sind, so dass die hierin beschriebenen Ausführungsformen der Erfindung zum Beispiel in anderen Abfolgen als den dargestellten oder sonst hierin beschriebenen betrieben werden können. Auch wenn ein Verfahren hierin so beschrieben ist, dass es eine Reihe von Schritten umfasst, ist die Reihenfolge solcher Schritte wie hierin angegeben, nicht unbedingt die einzige Reihenfolge, in der solche Schritte ausgeführt werden können und gewisse der genannten Schritte können möglicherweise unterlassen werden und/oder gewisse andere Schritte, die hierin nicht beschrieben sind, können möglicherweise dem Verfahren hinzugefügt werden. Ferner sollen die Begriffe „umfassen“, „enthalten“, „haben“ und sämtliche Variationen davon eine nicht ausschließliche Aufnahme beinhalten, so dass ein Prozess, ein Verfahren, ein Artikel oder ein Apparat, der bzw. das eine Liste von Elementen umfasst, nicht unbedingt auf diese Elemente beschränkt ist, sondern andere Elemente enthalten kann, die nicht ausdrücklich angeführt oder einem solchen Prozess, Verfahren Artikel oder Apparat eigen sind.
  • Die Begriffe „links“, „rechts“, „vorne“, „hinten“, „oben“, „unten“, „darüber“, „darunter“ und dergleichen in der Beschreibung und in den Ansprüchen werden zu beschreibenden Zwecken und nicht unbedingt zur Beschreibung permanenter relativer Positionen verwendet, falls nicht entweder ausdrücklich oder im Zusammenhang anderes angegeben ist. Es ist klar, dass die derart verwendeten Begriffe unter geeigneten Umständen untereinander austauschbar sind, so dass die hierin beschriebenen Ausführungsformen der Erfindung zum Beispiel in anderen Orientierungen als den hier dargestellten oder auf andere Weise beschriebenen betrieben werden können. Der Begriff „gekoppelt“, wie hierin verwendet, ist als direkt oder indirekt elektrisch oder nicht elektrisch angeschlossen definiert. Objekte, die hierin als zueinander „benachbart“ beschrieben sind, können in physischem Kontakt zueinander stehen, in unmittelbarer Nähe zueinander liegen oder in derselben allgemeinen Region oder Fläche wie das andere liegen, wie für den Zusammenhang zutreffend ist, in dem die Phrase verwendet wird. Wenn hierin die Phrase „in einer Ausführungsform“ angeführt ist, bezieht sich dies nicht unbedingt immer auf dieselbe Ausführungsform.
  • AUSFÜHRLICHE BESCHREIBUNG DER ZEICHNUNGEN
  • Die vorliegende Erfindung betrifft eine mikroelektronische Vorrichtung mit den Merkmalen des Anspruchs 1, eine Stapelchippackung mit den Merkmalen des Anspruchs 5, ein Rechnersystem mit den Merkmalen des Anspruchs 7, ein Verfahren zur Herstellung eines elektrischen Mehrfachkanalkommunikationsweges in einer mikroelektronischen Vorrichtung mit den Merkmalen des Anspruchs 10 und ein Verfahren zum Ermöglichen einer elektrischen Kommunikation zwischen Komponenten einer gestapelten Chippackung mit den Merkmalen des Anspruchs 14.
  • Gemäß der Erfindung umfasst eine mikroelektronische Vorrichtung eine erste Oberfläche, eine zweite Oberfläche und einen Durchgang, der sich von der ersten Oberfläche zur zweiten Oberfläche erstreckt. Der Durchgang enthält mehrere elektrisch leitende Kanäle, die durch ein elektrisch isolierendes Material voneinander getrennt sind. Wie in der Folge näher besprochen wird, werden solche Durchgänge hierin häufig als Mehrfachkanal („multi-channel“, MC)-Siliziumdurchkontaktierungen oder MC-TSVs bezeichnet.
  • In vielen (wenn nicht den meisten) Fällen basiert die mikroelektronische Vorrichtung auf Silizium, das heißt, Silizium bildet einen großen Teil der Vorrichtung. In diesen Fällen kann der oben genannte Durchgang korrekt als Siliziumdurchkontaktierung oder TSV bezeichnet werden und diese Begriffe („Durchgang“, „Siliziumdurchkontaktierung“, und „TSV“) werden hierin untereinander austauschbar verwendet. In dieser Hinsicht sollte festgehalten werden, dass „TSV“ und „Siliziumdurchkontaktierung“ aufgrund der überall verbreiteten Verwendung von Silizium in der Halbleiterindustrie zur herkömmlichen Terminologie für jeden Durchgang der oben beschriebenen Art geworden sind und dass dieser Konvention hier bei der Bezugnahme auf solche Durchgänge gefolgt wird, egal, ob sie aus Silizium gebildet sind oder nicht.
  • Die direkte Verbindung von Chip zu Chip in Anwendungen in der Mikroelektronik ist vorwiegend durch die Anzahl von Kanälen pro Fläche begrenzt. Ausführungsformen der Erfindung ermöglichen mehrere Kanäle in einer einzigen TSV. Herkömmliche TSV-Verbindungen bieten ein 1:1 Verhältnis von Kanal zu TSV, während Ausführungsformen der Erfindung Kanal:TSV-Verhältnisse von 2:1, 3:1, 4:1 oder mehr bieten können. (Höhere Verhältnisse können wenigstens bis zu einem gewissen Grad von der Verbesserung der Lasertechnologie abhängen.) Ausführungsformen der Erfindung ermöglichen ein kompaktes integriertes Packungssystem mit hohen funktionalitätskritischen Eigenschaften für digitale Anwendungen der nächsten Generation (z.B., mobile Internetvorrichtungen (MIDs), persönliche digitale Assistenten (PDAs), Smartphones, Tablets, Digitalkameras und dergleichen). Laserbohren zum Beispiel bedeutet geringe Kosten wie auch eine kürzerer Durchsatzzeit (TPT) pro Kanalverbindung.
  • Wie oben erwähnt, beinhalten Ausführungsformen der Erfindung TSVs, in welchen sich mehrere elektrisch leitende Kanäle befinden. In verschiedenen Ausführungsformen erhöhen solche MC-TSVs die Verbindungsdichte zwischen Chips signifikant, z.B., zwischen einem oberen Chip und einem unteren Chip in einer gestapelten Packung. Daher bieten die verschiedenen Ausführungsformen eine erhöhte I/O-Kapazität und vermehrte Optionen für einen elektrischen Pfad innerhalb gestapelter Siliziumvorrichtungen und anderen Mehrfach-Chip-Packungen. Ein höheres Signal-MasseVerhältnis und ein kürzerer Stromrückleitungsweg, die beide zu einer besseren Signalintegritätsleistung führen, können auch unter Verwendung von Ausführungsformen der Erfindung erreicht werden.
  • Ferner ermöglichen Ausführungsformen der Erfindung die Integration mehrerer Vorrichtungen, wodurch eine weitere Miniaturisierung der gesamten Mikroprozessorpackung und der Grundplatinenformfaktoren möglich ist. Zum Beispiel können CPUs, Netcom-/Anwendungs-/Grafik-Prozessoren, Chipsätze, Speicher und so weiter gemäß Ausführungsformen der Erfindung zu einer einzigen kompakten Packung kombiniert werden. Ferner kann sowohl die Kommunikationsgeschwindigkeit wie auch Effizienz unter funktionsfähigen Vorrichtungen durch die direkten Kommunikations- und kürzeren Verbindungwege verbessert werden, die durch die erhöhte Verbindungskanaldichte möglich sind, die die Ausführungsformen der Erfindung aufweisen (z.B., CPU zu Chipsatz, CPU zu Speicher, usw.)
  • Außer eine größere Verbindungsdichte zu ermöglichen, können die MC-TSVs von Ausführungsformen der Erfindung aufgrund von Wirkungen, die sich aus gewissen Herstellungsverfahren ergeben, die zur ihrer Erzeugung verwendet werden, zu Kosteneinsparungen führen. Da zum Beispiel zwei oder mehr leitende Kanäle in jedem Durchgang gebildet sind, kann die Anzahl von Laserbohrschritten (die zur Schaffung der Durchgänge verwendet werden), die für eine bestimmte Anzahl leitender Kanäle erforderlich ist, um einen Faktor von mindestens zwei im Vergleich zu bestehenden Verfahren verringert werden.
  • Unter Bezugnahme nun auf die Zeichnungen ist 1 eine Querschnittsansicht einer mikroelektronischen Vorrichtung 100 gemäß einer Ausführungsform der Erfindung. Beispielsweise kann eine mikroelektronische Vorrichtung 100 ein Halbleiterchip (oder „Chip“) oder eine andere Art von integrierter Schaltungs- („integrated circuit“, IC) Vorrichtung sein. In einer Ausführungsform enthält eine mikroelektronische Vorrichtung 100 ein Verarbeitungssystem (entweder Einzelkern oder Mehrfachkern) . Zum Beispiel kann eine mikroelektronische Vorrichtung 100 einen Mikroprozessor, einen Grafikprozessor, einen Signalprozessor, einen Netzwerkprozessor, einen Chipsatz, usw. umfassen. In einer Ausführungsform umfasst die mikroelektronische Vorrichtung 100 ein System-on-Chip (SoC) mit mehreren funktionellen Einheiten (z.B. mit einer oder mehreren Verarbeitungseinheit(en), einer oder mehreren Grafikeinheit(en), einer oder mehreren Kommunikationseinheit(en), einer oder mehreren Signalverarbeitungseinheit(en), einer oder mehreren Sicherheitseinheit(en), usw.). Es sollte jedoch klar sein, dass die offenbarten Ausführungsformen nicht auf eine besondere Art oder Klasse einer IC-Vorrichtung beschränkt sind.
  • Wie in 1 dargestellt umfasst die mikroelektronische Vorrichtung 100 eine Oberfläche 110, eine Oberfläche 120 und einen Durchgang 130, der sich von der Oberfläche 110 zur Oberfläche 120 erstreckt. Der Durchgang 130 enthält mehrere elektrisch leitende Kanäle, die im Durchgang 130 symmetrisch oder nicht symmetrisch sein können, die durch ein elektrisch isolierendes Material voneinander getrennt sind. Diese sind in 1 durch elektrisch leitende Kanäle 131 und 132 und ein elektrisch isolierendes Material 133 dargestellt. Beispielsweise kann das elektrisch isolierende Material Epoxid oder dielektrisches Material umfassen und das elektrisch leitende Material im Inneren der elektrisch leitenden Kanäle kann ein leitendes Metall (z.B. Kupfer) oder eine Mikrofaser, Nanofaser oder ein zusammengesetztes Matrixmaterial (z.B., organische, polymere, keramische, Glas-, metallische oder kohlenstoffhaltige Materialien und/oder sämtliche Kombinationen davon) umfassen.
  • In der dargestellten Ausführungsform, ist an der Oberfläche 110 eine elektrisch leitende Struktur 140 befestigt, und auf der Oberfläche 120 ist eine elektrische Leiterbahn 151 gebildet. Beispielsweise kann eine elektrisch leitende Struktur 140 ein C4 (Controlled Collapse Chip Connect)-Bump oder dergleichen sein und die elektrische Leiterbahn 151 kann ein Teil einer Chip-Rückseitenmetallisierungs- („die backside metallization“, DBM) Schicht oder dergleichen sein. Die DBM-Schicht enthält auch DBM-Kontaktstellen 152 und eine Passivierungsschicht 153. Nahe der Oberfläche 110 befindet sich eine aktive Metallschicht 111. (In einigen Ausführungsformen kann die Oberfläche 110 selbst als die „aktive Oberfläche“ einer mikroelektronischen Vorrichtung 100 bezeichnet werden.)
  • Eine elektrisch leitende Struktur (oder „Verbindung“) 140 kann Teil einer Anordnung oder eines Gitters sein, die bzw. das aus vielen ähnlichen oder identischen Strukturen besteht. Die Verbindungen 140 können jede Art von Struktur und jede Art von Material oder Kombination von Materialien umfassen, die bzw. das imstande sind, eine elektrische Kommunikation zwischen der mikroelektronischen Vorrichtung 100 und anderen mikroelektronischen Komponenten, z.B. anderen Komponenten einer mikroelektronischen Packung, bereitzustellen. In der Ausführungsform von 1 umfasst jede der Verbindungen 140 eine elektrisch leitende Anschlussklemme auf der mikroelektronischen Vorrichtung (z.B. eine Kontaktstelle, einen Bump, einen Stud-Bump, eine Säule, einen Pfeiler oder eine andere geeignete Struktur oder Kombination von Strukturen), wobei die Komponente, mit der sie verbunden werden soll, eine entsprechende elektrisch leitende Anschlussklemme hat. Auf den Anschlussklemmen der mikroelektronischen Vorrichtung und/oder anderen Komponente kann Lötmittel (z.B., in der Form von Kugeln oder Höckern) aufgebracht werden und diese Anschlussklemmen können dann unter Verwendung eines Reflow-Lötprozesses verbunden werden. Natürlich sollte klar sein, dass viele andere Arten von Verbindungen und Materialien möglich sind (z.B. Drahtbonds, die sich zwischen den elektrisch zu verbindenden Komponenten erstrecken).
  • Die Anschlussklemmen auf einer mikroelektronischen Vorrichtung 100 (wie auch jene auf der Komponente, die mit dieser verbunden werden soll) können jedes geeignete Material oder jede geeignete Kombination von Materialien umfassen, ob sie nun in mehreren Schichten abgeschieden oder vereint werden, um eine oder mehrerer Legierungen und/oder eine oder mehrere intermetallische Verbindungen zu bilden. Zum Beispiel können die Anschlussklemmen Kupfer, Aluminium, Gold, Silber, Nickel, Titan, Wolfram wie auch jede Kombination von diesen und/oder anderen Metallen enthalten. Jedes geeignete Lötmaterial kann zum Verbinden der passenden Anschlussklemmen verwendet werden. Zum Beispiel kann das Lötmaterial eines oder mehrere von Zinn, Kupfer, Silber, Gold, Blei, Nickel, Indium wie auch jede Kombination aus diesen und/oder anderen Metallen umfassen.
  • Das Lötmittel kann auch ein oder mehrere Zusatzstoff- und/oder Füllstoffmaterialien enthalten, um eine Eigenschaft des Lötmittels zu verändern (z.B. um die Rückflusstemperatur zu verändern).
  • Der Durchgang 130 ist zylindrisch, was bedeutet, dass er eine Form hat, die annähernd einem Zylinder ähnlich ist, mit einem annähernd kreisförmigen Querschnitt. Ein Beispiel ist in 2 dargestellt, die eine Draufsicht (Herabblicken auf Oberfläche 120) eines Teils 200 der mikroelektronischen Vorrichtung 100 gemäß der Erfindung ist. Der Teil 200 ist über einem der Durchgänge 130 zentriert und ist durch eine Klammer in 1 angegeben. Der Deutlichkeit wegen fehlen in 2 die elektrische Leiterbahn 151 und Passivierungsschicht 153. Unter weiterer Bezugnahme auf 2 umfasst das elektrisch isolierende Material 133 einen mittleren Teil 233, der zentral im zylindrischen Durchgang angeordnet ist, und umfasst ferner mehrere Arme 234, die strahlenförmig vom mittleren Teil 233 ausgehen. Als Alternative, die nicht in den Schutzbereich der Ansprüche fällt, könnte das elektrisch isolierende Material in einer anderen (nicht dargestellten) Konfiguration angeordnet sein - wie zum Beispiel einem Gittermuster - die zu mehreren elektrisch leitenden Kanälen führt, die elektrisch voneinander isoliert sind.
  • In 2 sind vier elektrisch leitende Kanäle im Durchgang 130 sichtbar. Diese enthalten die elektrisch leitenden Kanäle 131 und 132, die auch in 1 sichtbar sind, und enthalten auch die elektrisch leitenden Kanäle 231 und 232. Diese Mehrfachkanal-TSV (Durchgang 130) mit diesen vier elektrisch leitenden Kanälen (131, 132, 231, 232) bietet eine elektrische Kommunikationsfähigkeit durch einen Chip, die vier Einzelkanal-TSVs äquivalent ist, aber räumlich bei weitem kompakter und deutlich kostengünstiger ist. MC-TSVs mit mehr als vier (oder mit zwei oder drei) elektrisch leitenden Kanälen sind auch möglich und alle derartigen MC-TSVs bieten diese und andere Vorteile, wie hierin beschrieben, gegenüber Einzelkanal-TSVs.
  • 3 ist eine Querschnittsansicht einer Stapelchippackung 301 gemäß einer Ausführungsform der Erfindung. Wie in 3 dargestellt, umfasst eine Stapelchippackung 301 ein Substrat 305, an das zwei mikroelektronische Vorrichtungen elektrisch angeschlossen sind. Eine davon ist die mikroelektronische Vorrichtung 100, die zuvor vorgestellt wurde und in 1 dargestellt ist. Die andere ist eine mikroelektronische Vorrichtung 300, die das erste Mal in 3 dargestellt ist. Der Durchgang 130 ist eine MC-TSV, die eine elektrische Hochgeschwindigkeits-/Hochleistungskommunikation zwischen der mikroelektronischen Vorrichtung 300 und der mikroelektronischen Vorrichtung 100 und/oder anderen Komponenten der Stapelchippackung 301 ermöglicht. (Es sollte hier festgehalten werden, dass Chippackungen gemäß Ausführungsformen der Erfindung nicht auf zwei gestapelte Chips begrenzt sind; jede geeignete Anzahl von Chips oder anderen mikroelektronischen Vorrichtungen kann nach Wunsch in der gestapelten Packung enthalten sein.) Die mikroelektronische Vorrichtung 300 umfasst eine Oberfläche 310, eine gegenüberliegende Oberfläche 320 und eine aktive Metallschicht 311 nahe der Oberfläche 310.
  • Substrat 305 - manchmal als ein „Packungssubstrat“ bezeichnet - kann jede geeignete Art von Substrat umfassen, die imstande ist, elektrische Kommunikationen zwischen der mikroelektronischen Vorrichtung 100 (oder einer anderen Vorrichtung oder Komponente der Packung 301) und einer Komponente der nächsten Ebene bereitzustellen, an die die Packung 301 gekoppelt ist (z.B. eine Leiterplatte). In einer anderen Ausführungsform kann das Substrat 305 jede geeignete Art von Substrat umfassen, die imstande ist, eine elektrische Kommunikation zwischen der mikroelektronischen Vorrichtung 100 und einer oberen IC-Packung bereitzustellen, die mit der Packung 301 gekoppelt ist, und in einer weiteren Ausführungsform kann das Substrat 305 jede geeignete Art von Substrat umfassen, die imstande ist, eine elektrische Kommunikation zwischen der oberen IC-Packung und einer Komponente der nächsten Ebene bereitzustellen, an die die Packung 301 gekoppelt ist. Das Substrat 305 kann auch eine strukturelle Stütze für die mikroelektronische Vorrichtung 100 bereitstellen.
  • Beispielsweise umfasst in einer Ausführungsform das Substrat 305 ein mehrschichtiges Substrat - das abwechselnde Schichten aus dielektrischem Material und Metall enthält, das um eine Kernschicht (entweder einen dielektrischen oder Metallkern) aufgebaut ist. In einer anderen Ausführungsform umfasst das Substrat 305 ein kernloses mehrschichtiges Substrat. Andere Arten von Substraten und Substratmaterialien können ebenso bei den offenbarten Ausführungsformen Anwendung finden (z.B. Keramik, Saphir, Glas, usw.). Ferner kann das Substrat 305 gemäß einer Ausführungsform abwechselnde Schichten aus dielektrischem Material und Metall umfassen, die über der mikroelektronischen Vorrichtung 100 selbst aufgebaut sind. (Dieser Prozess wird manchmal als BBUL- (Bumpless Build-Up Layer) Prozess bezeichnet.) Wenn eine solche Strategie angewendet wird, braucht die elektrisch leitende Struktur 140 nicht direkt über der mikroelektronischen Vorrichtung 100 angebracht werden (da die Aufbauschichten direkt über der mikroelektronischen Vorrichtung 100 angeordnet werden können).
  • In der dargestellten Ausführungsform umfasst die Stapelchippackung 301 des Weiteren eine elektrisch leitende Struktur 340, die an der Oberfläche 310 der mikroelektronischen Vorrichtung 300 befestigt ist.
  • Beispielsweise kann die elektrisch leitende Struktur 340 eine Chip-zu-Chip Lötverbindung oder dergleichen sein. Die dargestellte Ausführungsform der Stapelchippackung 301 umfasst ferner ein Unterfüllungsmaterial 350 neben der elektrisch leitenden Struktur 340 (und auch der elektrisch leitenden Struktur 140), eine elektrisch leitende Struktur 360 (diese könnte BGA-Kugeln (dargestellt), LGA-Kontaktstellen, PGA-Stifte oder jeder andere geeignete Art von elektrisch leitender Struktur sein) und zusätzliche Vorrichtungen 370 (z.B. wie die dargestellten LSCs (Land-Side Capacitors)). Unterfüllungsmaterial 350 kann jedes geeignete Material, wie eine Flüssigkeit oder eine zuvor aufgebrachte Epoxidverbindung umfassen.
  • Die elektrisch leitende Struktur 340 verbindet die mikroelektronische Vorrichtung 100 und mikroelektronische Vorrichtung 300 elektrisch miteinander, während Unterfüllungsmaterial 350 die elektrisch leitende Struktur 340 vor interner Belastung schützt, wie jener aufgrund von CTE-Fehlabstimmungen zwischen verschiedenen Packungskomponenten. Eine alternative Ausführungsform (nicht dargestellt) verwendet ein oberflächenaktiviertes Bonden (Surface Activated Bonding, SAB). In dieser Ausführungsform kann die elektrisch leitende Struktur 340 eliminiert werden, wie auch das Unterfüllungsmaterial, das zu ihrem Schutz verwendet wird. (Das Unterfüllungsmaterial bleibt wahrscheinlich um die elektrisch leitende Struktur 140 bestehen.) Es sollte festgehalten werden, dass das Unterfüllungsmaterial nicht notwendig sein könnte, um die elektrisch leitende Struktur 340 zu schützen, selbst wenn sie vorhanden ist, da die interne Belastung zwischen der elektrischen Leiterbahn 151 (oder allgemeiner, der DBM-Schicht) und der mikroelektronischen Vorrichtung 300 nicht so groß ist, wie sie zwischen Substrat 305 und mikroelektronischer Vorrichtung 100 ist. Mit anderen Worten, der Schutz und die CTE-Belastungsminderung, die durch ein Unterfüllungsmaterial geboten werden, sind zwar für eine elektrisch leitende Struktur 140 wahrscheinlich notwendig oder zumindest wünschenswert, können aber für die elektrisch leitende Struktur 340 nicht notwendig sein und sind (zwischen den mikroelektronische Vorrichtungen 300 und 100) fast sicher nicht notwendig, wenn die elektrisch leitende Struktur 340 zugunsten von SAB eliminiert wird.
  • 4 ist eine schematische Darstellung eines Rechnersystems 400 gemäß einer Ausführungsform der Erfindung. System 400 enthält eine Anzahl von Komponenten, die auf einer Platte 410 angeordnet sind (die jede geeignete Art von Hauptplatine, Grundplatine oder eine andere Leiterplatte oder ein Substrat sein kann). Die Platte 410 enthält eine Seite 412 und eine gegenüberliegende Seite 414 und verschiedene Komponenten können an einer oder beiden Seite(n) 412 und 414 angeordnet sein. In der dargestellten Ausführungsform enthält das Rechnersystem 400 eine Stapelchippackung 301, die an der Seite 412 angeordnet ist, und die Stapelchippackung 301 kann jede der hierin beschriebenen Ausführungsformen enthalten. Wie dargestellt, befestigen die BGA-Kugeln oder eine andere elektrisch leitende Struktur 360, die an dem Packungssubstrat der Stapelchippackung 301 befestigt sind bzw. ist, die Stapelchippackung 301 und Platte 410 elektrisch und mechanisch aneinander.
  • Das System 400 kann eine Art von Rechnersystem umfassen, wie zum Beispiel eine tragbare oder mobile Rechnervorrichtung (z.B., ein Funktelefon, ein Smartphone, eine mobile Internetvorrichtung, ein Musikabspielgerät, einen Tablet-Computer, einen Laptop-Computer, einen Netbook-Computer, einen Nettop-Computer, usw.). Die offenbarten Ausführungsformen sind jedoch nicht auf tragbare oder andere mobile Rechnervorrichtungen beschränkt und diese Ausführungsformen können bei anderen Arten von Rechnersystemen Anwendung finden, wie Desktop-Computern und Servern.
  • Wie oben angegeben, kann die Platte 410 jede geeignete Art von Leiterplatte oder einem anderen Substrat umfassen, die bzw. das eine elektrische Kommunikation zwischen einer oder mehreren der verschiedenen Komponenten bereitstellen kann, die auf der Platte angeordnet sind. In einer Ausführungsform umfasst die Platte 410 zum Beispiel eine gedruckte Leiterplatte (Printed Circuit Board, PCB), die mehrere Metallschichten umfasst, die voneinander durch eine Schicht dielektrisches Material getrennt und durch elektrisch leitende Durchkontaktierungen verbunden sind. Eine oder mehrere der Metallschichten können in einem gewünschten Schaltungsmuster gebildet sein, um - möglicherweise in Verbindung mit anderen Metallschichten - elektrische Signale zwischen den Komponenten zu leiten, die mit der Platte 410 gekoppelt sind. Es sollte jedoch klar sein, dass die offenbarten Ausführungsformen nicht auf die oben beschriebene PCB beschränkt sind und dass ferner die Platte 410 jedes andere geeignete Substrat umfassen kann.
  • Zusätzlich zu der Stapelchippackung können eine oder mehrere zusätzliche Komponenten an einer oder beiden Seiten 412 und 414 der Platte 410 angeordnet sein. Beispielsweise und wie in den Figuren dargestellt, können Komponenten 425 und 426 an der Seite 412 der Platte 410 angeordnet sein und Komponenten 435 und 436 können an der gegenüberliegenden Seite 414 der Platte angeordnet sein. Diese Komponenten können zum Beispiel andere IC-Vorrichtungen sein (z.B. Verarbeitungsvorrichtungen, Speichervorrichtungen, Signalverarbeitungsvorrichtungen, drahtlose Kommunikationsvorrichtungen, Grafiksteuerungen und/oder -treiber, Audioprozessoren und/oder -steuerungen, usw.), Energieabgabekomponenten (z.B. ein Spannungsregler und/oder andere Energiemanagementvorrichtungen, eine Energieversorgung wie eine Batterie und/oder passive Vorrichtungen wie ein Kondensator) und eine oder mehrere Benutzerschnittstellenvorrichtung(en) (z.B., eine Audioeingangsvorrichtung, eine Audioausgangsvorrichtung, eine Tastatur oder eine andere Dateneingabevorrichtung wie eine Berührungsbildschirmanzeige und/oder eine Grafikanzeige, usw.) wie auch jede Kombination aus diesen und/oder anderen Vorrichtungen. In einer Ausführungsform enthält das Rechnersystem 400 eine Strahlungsabschirmung. In einer weiteren Ausführungsform enthält das Rechnersystem 400 eine Kühllösung. In einer weiteren Ausführungsform, enthält das Rechnersystem 400 eine Antenne. In einer weiteren Ausführungsform kann das System 400 in einem Gehäuse oder einem Kasten angeordnet sein. Wenn die Platte 410 in einem Gehäuse angeordnet ist, können einige der Komponenten des Rechnersystems 400 - z.B. eine Benutzerschnittstellenvorrichtung (wie eine Anzeige oder eine Tastatur) und/oder eine Energieversorgung (wie eine Batterie) - mit der Platte 410 (und/oder einer Komponente, die auf der Platte angeordnet ist) elektrisch gekoppelt sein, aber mit dem Gehäuse mechanisch gekoppelt sein.
  • 5 ist ein Flussdiagramm, das ein Verfahren 500 zur Herstellung eines elektrischen Mehrfachkanalkommunikationsweges in einer mikroelektronischen Vorrichtung gemäß einer Ausführungsform der Erfindung zeigt. Beispielsweise kann das Verfahren 500 zur Bildung einer mikroelektronischen Vorrichtung führen, die ähnlich der mikroelektronischen Vorrichtung 100 ist, die das erste Mal in 1 gezeigt ist. 6 ist ein Flussdiagramm, das ein Verfahren 600 zeigt, das eine elektrische Kommunikation zwischen Komponenten einer Stapelchippackung gemäß einer Ausführungsform der Erfindung ermöglicht. Beispielsweise kann die Stapelchippackung der Stapelchippackung 301 ähnlich sein (mit ihren Mehrfachkanal-TSVs, die eine Kommunikation ermöglichen), die das erste Mal in 3 dargestellt ist. Beispielhafte Ergebnisse der verschiedenen Stufen des Verfahrens 500 und Verfahrens 600 sind in 7-9 und 11 näher dargestellt, von welchen jede eine Querschnittsansicht (a) und Draufsicht (b) der mikroelektronischen Vorrichtung 100 in verschiedenen Stufen ihres Herstellungsprozesses gemäß den Ausführungsformen der Erfindung zeigt, wie unten beschrieben ist. Beispielsweise kann ein Ausgangspunkt für das Verfahren 500 wie auch das Verfahren 600 ein Siliziumwafer sein.
  • Unter Bezugnahme zunächst auf 5 besteht ein Schritt 510 von Verfahren 500 in der Bildung eines Durchgangs, der sich von einer ersten Oberfläche der mikroelektronischen Vorrichtung zu einer zweiten Oberfläche der mikroelektronischen Vorrichtung erstreckt. Beispielsweise kann der Durchgang dem Durchgang 130 ähnlich sein, der das erste Mal in 1 dargestellt ist und der sich zwischen der Oberfläche 110 (z.B. ähnlich der „ersten Oberfläche“) und der Oberfläche 120 (z.B. ähnlich der „zweiten Oberfläche“) der mikroelektronischen Vorrichtung 100 erstreckt. Als anderes Beispiel kann der Durchgang einem Durchgang 730 ähnlich sein, der (z.B. durch Laserbohren oder mechanische Bohrprozesse) in einem Silizium- (oder anderen) Substrat 700 (mit einer Oberfläche 710 und einer gegenüberliegenden Oberfläche 720) gebildet wurde, wie in 7 dargestellt.
  • Ein Schritt 520 von Verfahren 500 ist die Bildung eines ersten Materials im Durchgang. Beispielsweise kann das erste Material dem einen oder anderen von dem elektrisch isolierenden Material 133 und dem elektrisch leitenden Material, das für die elektrisch leitenden Kanäle 131, 132, 231 und/oder 232 verwendet wird, ähnlich sein. (Mit anderen Worten, es kann zuerst entweder das elektrisch isolierende oder das elektrisch leitende Material gebildet werden.) Es wird festgehalten, dass, wenn das Wort „bilden“ so wie in der vorangehenden Beschreibung von Schritt 520 (wie auch in der Beschreibung eines der anderen Schritte von Verfahren 500 oder von anderen Verfahren gemäß Ausführungsformen der Erfindung) verwendet wird, es in einem sehr allgemeinen Sinn gedacht ist und jedes Mittel enthält, das das erste Material veranlasst, im Durchgang zu enden. Zum Beispiel soll die Bedeutung von „bilden“ in diesem Zusammenhang „plattieren“ (wie beim Elektroplattieren oder einem anderen Plattierungsprozess), „wachsen“, „schaffen“, „anordnen“, „legen“, usw. umfassen.
  • Wenn beispielsweise das erste Material ein elektrisch leitendes Material ist, kann Schritt 520 einen elektrolosen Plattierungsprozess beinhalten, der eine dünne Saatschicht (zum Beispiel aus Kupfer) im Durchgang bildet, gefolgt von einem elektrolytischen Plattierungsprozess, der den Durchgang mit Kupfer oder einem anderen elektrisch leitenden Material füllt (oder zumindest teilweise füllt). Dies ist in 8 dargestellt, wo ein elektrisch leitendes Material 831 im Durchgang 730 dargestellt ist. In 8 füllt das Material 831 den Durchgang 730 vollständig; in einer nicht dargestellten Ausführungsform nimmt das Material 831 einen Ring um die kreisförmige Wände des Durchgangs ein, während eine zylindrische Säule in der Mitte leer ist. Es sind auch andere Konfigurationen möglich.
  • Ein Schritt 530 von Verfahren 500 dient zur Entfernung von Teilen des ersten Materials zur Bildung von Hohlräumen (hierin auch als „nicht leitende Täler“ oder „NCVs“ (nonconductive valleys) bezeichnet) im Durchgang. In einigen Ausführungsformen kann ein einziger Hohlraum oder ein NCV (jeder geeigneten Form) gebildet werden. Beispielsweise kann dies durch mechanisches Bohren erfolgen. Als anderes Beispiel kann der Hohlraum unter Verwendung einer Glas-(oder einer anderen) Maske in Verbindung mit Laser-Ätzen 965 erfolgen. Dies ist in 9 dargestellt, die eine Maske 975 zeigt, die ein Muster bereitstellt, das den ätzenden Laserstrahl so formt, dass dieser Hohlräume in einem gewünschten Muster herausätzt. Es kann jedes geeignete Muster verwendet werden; das in 9 dargestellte Muster führt zu einem Hohlraum 995, der mehrere isolierte leitende Kanäle ähnlich wie in 2 dargestellt ergibt. 9b zeigt eine Maske 975, die transparent ist, so dass die Oberfläche 720, der Durchgang 730 und elektrisch leitendes Material 831 sichtbar sind; wäre die Maske opak oder einfach durchscheinend (und nicht transparent), wären diese Elemente vollständig verdeckt oder zumindest teilweise unter ihr verborgen. 10 ist eine Draufsicht eines Teils von Maske 975; diese Figur ist enthalten, da es schwierig sein könnte, das Aussehen der Maske 975 nur aus 9 zu bestimmen. Es sind auch andere Maskenmuster möglich. In einigen Ausführungsformen werden Quantität, Position und Tiefe der Hohlräume zumindest etwas durch Laser-Ätzungs- und Maskenpräzisions-/ - steuerfähigkeiten diktiert.
  • Ein Schritt 540 von Verfahren 500 ist die Bildung eines zweiten Materials in den Hohlräumen, wodurch mehrere elektrisch leitende Kanäle im Durchgang isoliert werden. Schritt 540 (oder ein anderer Schritt) kann auch einen Wafer-Schleifprozess enthalten, der dazu bestimmt ist, die gewünschte Oberflächenebenheit und Chipdicke zu erreichen. Beispielsweise kann dieser einen CMP- (chemischmechanisches Polieren) Vorgang oder dergleichen enthalten.
  • Wenn das erste Material ein elektrisch leitendes Material ist, ist das zweite Material ein elektrisch isolierendes Material. Wenn andererseits das erste Material ein elektrisch isolierendes Material ist, ist das zweite Material ein elektrisch leitendes Material; wie oben erwähnt, kann jedes Material vor dem anderen gebildet werden. Insbesondere, wenn Schritt 520 ein elektrisch leitendes Material im Durchgang bildet, bildet Schritt 540 ein elektrisch isolierendes Material in den (in Schritt 530) gebildeten Hohlräumen innerhalb dieses elektrisch leitenden Materials. Wenn stattdessen Schritt 520 ein elektrisch isolierendes Material im Durchgang bildet, bildet Schritt 540 ein elektrisch leitendes Material in den (in Schritt 530) gebildeten Hohlräumen innerhalb dieses elektrisch isolierenden Materials. Unabhängig davon, welches Material zuerst gebildet wird, nach Vollendung von Schritt 540 sind mehrere elektrisch leitende Kanäle wie beschrieben im Durchgang isoliert.
  • Beispiele für Techniken zur Bildung des elektrisch leitenden Materials wurden oben angeführt. In Bezug auf das elektrisch isolierende Material enthalten mögliche Bildungstechniken einen TSV-Pluggingprozess, in dem der Durchgang mit einem nicht-leitenden Fluid oder mit Verbundmaterialien unter Anwendung von Techniken wie eines Dosierprozesses, eines Druck- oder Vakuumsaugprozesses oder anderer gefüllt wird.
  • 11 zeigt das Substrat 700 nach der Durchführung von Schritt 540. Wie dargestellt, enthält der Durchgang 730 elektrisch leitendes Material 831 wie auch elektrisch isolierendes Material 1133, das im Hohlraum 995 (in 9b sichtbar) gebildet wurde. Ebenso ist in 11 eine DBM-Schicht 1150 dargestellt, die DBM-Kontaktstellen 1152, die für Chip-zu-Chip Verbindungen verwendet werden, elektrische Leiterbahnen (DBM-Routing) 1151 und eine Passivierungsschicht 1153 umfasst. (Die Passivierungsschicht fehlt in 11b.) Die DBM-Schicht 1150 wird unter Verwendung von DBM-Prozessen gebildet, die in der Technik allgemein bekannt sind.
  • In einer Ausführungsform umfasst das Bilden des elektrisch leitenden Materials (Schritt 520 oder Schritt 540) das Durchführen eines elektrolosen Plattierungsprozesses in Kombination mit einem elektrolytischen Plattierungsprozess. In derselben oder einer anderen Ausführungsform umfasst das Entfernen von Teilen des ersten Materials (Schritt 530) die Verwendung eines Laser-Ätzprozesses. In derselben oder einer anderen Ausführungsform sind die Hohlräume, die in Schritt 530 gebildet werden, im Durchgang symmetrisch.
  • Unter erneuter Bezugnahme auf 6 stellt ein Schritt 610 von Verfahren 600 eine erste mikroelektronische Vorrichtung mit einer ersten Oberfläche und einer zweiten Oberfläche bereit. Beispielsweise kann die erste mikroelektronische Vorrichtung der mikroelektronischen Vorrichtung 100 ähnlich sein, die das erste Mal in 1 dargestellt ist.
  • Ein Schritt 620 von Verfahren 600 ist die Bildung eines Durchgangs, der sich von der ersten Oberfläche zur zweiten Oberfläche der ersten mikroelektronischen Vorrichtung erstreckt. Beispielsweise kann der Durchgang dem Durchgang 130 (das erste Mal in 1 dargestellt) oder Durchgang 730 (das erste Mal in 7 dargestellt) ähnlich sein und kann unter Verwendung einer oder mehrerer der oben beschriebenen Techniken gebildet werden.
  • Ein Schritt 630 von Verfahren 600 ist die Bildung eines ersten Materials im Durchgang. Beispielsweise kann das erste Material dem einen oder anderen von dem elektrisch isolierenden Material 133 und dem elektrisch leitenden Material, die für die elektrisch leitenden Kanäle 131, 132, 231 und/oder 232 verwendet werden, wie oben in Verbindung mit Verfahren 500 beschrieben, ähnlich sein. Beispielsweise kann die Bildung des ersten Materials unter Verwendung von zuvor beschriebenen Verfahren und Techniken erfolgen.
  • Ein Schritt 640 von Verfahren 600 ist die Entfernung von Teilen des ersten Materials zur Bildung von Hohlräumen im Durchgang. Dies kann beispielsweise unter Verwendung einer oder mehrerer der oben in Verbindung mit Schritt 530 von Verfahren 500 beschriebenen Techniken erfolgen. Schritt 640 (oder ein anderer Schritt) kann auch einen Wafer-Schleifprozess enthalten, der dazu bestimmt ist, die gewünschte Oberflächenebenheit und Chipdicke zu erreichen. Dies kann beispielsweise einen CMP-Vorgang oder dergleichen beinhalten.
  • Ein Schritt 650 von Verfahren 600 ist die Bildung eines zweiten Materials in den Hohlräumen (wobei, wie zuvor erklärt, eines von dem ersten Material und dem zweiten Material ein elektrisch leitendes Material ist und das andere von dem ersten Material und dem zweiten Material ein elektrisch isolierendes Material ist), wodurch mehrere elektrisch leitende Kanäle im Durchgang isoliert werden. Die Bildung des zweiten Materials kann beispielsweise unter Verwendung von zuvor beschriebenen Verfahren und Techniken erfolgen.
  • Ein Schritt 660 von Verfahren 600 ist die Bildung einer Metallisierungsschicht auf der zweiten Oberfläche der ersten mikroelektronischen Vorrichtung. Beispielsweise kann die Metallisierungsschicht der DBM-Schicht 1150 ähnlich sein, die in 11 dargestellt ist.
  • Ein Schritt 670 von Verfahren 600 ist die Befestigung einer zweiten mikroelektronischen Vorrichtung an der Metallisierungsschicht der ersten mikroelektronischen Vorrichtung zur Bildung einer gestapelten Komponente, die aus der ersten mikroelektronischen Vorrichtung und der zweiten mikroelektronischen Vorrichtung besteht. Beispielsweise kann die zweite mikroelektronische Vorrichtung der mikroelektronischen Vorrichtung 300 ähnlich sein, die das erste Mal in 3 dargestellt ist. Die gestapelte Komponente kann der Kombination von mikroelektronischen Vorrichtungen 100 und 300 ähnlich sein, die zum Beispiel in 3 dargestellt ist. Beispielsweise kann Schritt 670 das Bereitstellen einer elektrisch leitenden Struktur (ähnlich zum Beispiel der elektrisch leitenden Struktur 340 von 3) an einer Oberfläche der zweiten mikroelektronischen Vorrichtung und das Befestigen der elektrisch leitenden Struktur an der Metallisierungsschicht umfassen. Nach Wunsch kann auch ein Unterfüllungsmaterial bereitgestellt werden. Als weiteres Beispiel kann eine oberflächenaktivierte Bonding-Technik verwendet werden. Die Details, wie diese Strukturen und Materialien bereitgestellt und angeordnet werden können und wie diese Prozesse und Techniken ausgeführt werden können, sind in der Technik allgemein bekannt und werden somit hierin nicht näher beschrieben.
  • Ein Schritt 680 von Verfahren 600 ist die Befestigung der gestapelten Komponente an einem Packungssubstrat zur Bildung einer gestapelten Packung. Beispielsweise kann das Packungssubstrat dem Substrat 305 (das erste Mal in 3 dargestellt) ähnlich sein. Eine Struktur, die sich aus der Ausführung von Schritt 680 ergibt (d.h., die gestapelte Packung) kann in einer Ausführungsform der Stapelchippackung 301 (ebenso das erste Mal in 3 dargestellt) ähnlich sein. Wie zuvor erwähnt und gemäß der vorangehenden Beschreibung enthält die gestapelte Packung Mehrfachkanal-TSVs, die die elektrische Kommunikation zwischen Komponenten der Packung deutlich verstärken. Die gestapelte Packung kann an einer Systemplatte (wie der Platte 410 von 4) befestigt werden. Verfahren zum Befestigen von Komponenten an Packungssubstraten und zum Befestigen von Packungen an Systemplatten sind in der Technik allgemein bekannt und werden somit hierin nicht ausführlich beschrieben.
  • Zusätzlich wurden Nutzen, andere Vorteile und Problemlösungen in Bezug auf spezifische Ausführungsformen beschrieben. Die Nutzen, Vorteile und Problemlösungen und jedes Element oder sämtliche Elemente, die einen Nutzen, Vorteil oder eine Lösung bieten oder verstärken können, sind nicht als kritische, erforderliche oder wesentliche Merkmale oder Elemente eines oder aller der Ansprüche zu verstehen.

Claims (17)

  1. Mikroelektronische Vorrichtung, umfassend: eine erste Oberfläche (110); eine zweite Oberfläche (120); und einen Durchgang (130), der sich von der ersten Oberfläche (110) zur zweiten Oberfläche (120) erstreckt, wobei der Durchgang (130) mehrere elektrisch leitende Kanäle (131, 132; 231, 232) enthält, die voneinander durch ein elektrisch isolierendes Material (133) getrennt sind, wobei der Durchgang (130) zylindrisch ist und das elektrisch isolierende Material (133) einen mittigen Teil (233) umfasst, der in der Mitte im zylindrischen Durchgang (130) angeordnet ist, und ferner mehrere Arme (234) umfasst, die strahlenförmig vom mittigen Teil ausgehen.
  2. Mikroelektronische Vorrichtung nach Anspruch 1 wobei: an der ersten Oberfläche (110) eine elektrisch leitende Struktur (140) befestigt ist.
  3. Mikroelektronische Vorrichtung nach Anspruch 1 wobei: auf der zweiten Oberfläche (120) eine elektrische Leiterbahn (151) gebildet ist.
  4. Mikroelektronische Vorrichtung nach Anspruch 1 wobei: die mikroelektronische Vorrichtung (100) Silizium umfasst; und der Durchgang (130) eine Siliziumdurchkontaktierung ist.
  5. Stapelchippackung umfassend: ein Substrat (305); eine erste mikroelektronische Vorrichtung (100), die elektrisch an das Substrat (305) angeschlossen ist, und umfassend: eine erste Oberfläche (110), an der eine elektrisch leitende Struktur (140) befestigt ist; eine gegenüberliegende zweite Oberfläche (120), auf der eine Metallisierungsschicht gebildet ist; und einen Durchgang (130), der sich von der ersten Oberfläche zur (110) zweiten Oberfläche (120) erstreckt, wobei der Durchgang (130) mehrere elektrisch leitende Kanäle (131, 132; 231, 232) enthält, die durch ein elektrisch isolierendes Material (133) voneinander getrennt sind, wobei der Durchgang (130) zylindrisch ist und das elektrisch isolierende Material (133) einen mittigen Teil (233) umfasst, der in der Mitte im zylindrischen Durchgang (130) angeordnet ist, und ferner mehrere Arme (234) umfasst, die strahlenförmig vom mittigen Teil ausgehen (233); und eine zweite mikroelektronische Vorrichtung (300), die elektrisch an die Metallisierungsschicht der ersten mikroelektronischen Vorrichtung (100) angeschlossen ist.
  6. Stapelchippackung nach Anspruch 5, des Weiteren umfassend: eine zweite elektrisch leitende Struktur (340), die an einer Oberfläche (310) der zweiten mikroelektronischen Vorrichtung (300) befestigt ist; und ein Unterfüllungsmaterial (350) neben der zweiten elektrisch leitenden Struktur (340).
  7. Rechnersystem umfassend: eine Platte (410); eine Benutzerschnittstellenvorrichtung, die auf der Platte (410) angeordnet ist; und eine Stapelchippackung (301), die auf der Platte (410) angeordnet ist, wobei die Stapelchippackung (301) umfasst: ein Substrat (305); eine erste mikroelektronische Vorrichtung (100), die elektrisch an das Substrat (305) angeschlossen ist, und umfassend: eine erste Oberfläche (110), an der eine elektrisch leitende Struktur (140) befestigt ist; eine gegenüberliegende zweite Oberfläche (120), auf der eine Metallisierungsschicht gebildet ist; und einen Durchgang (130),der sich von der ersten Oberfläche (110) zur zweiten Oberfläche (120) erstreckt, wobei der Durchgang (130) mehrere elektrisch leitende Kanäle (131, 132; 231, 232) enthält, die durch ein elektrisches isolierendes Material (133) voneinander getrennt sind, wobei der Durchgang (130) zylindrisch ist und das elektrisch isolierende Material (133) einen mittigen Teil (233) umfasst, der in der Mitte im zylindrischen Durchgang (130) angeordnet ist, und ferner mehrere Arme (234) umfasst, die strahlenförmig vom mittigen Teil (233) ausgehen; und eine zweite mikroelektronische Vorrichtung (300), die elektrisch an die Metallisierungsschicht der ersten mikroelektronischen Vorrichtung (100) angeschlossen ist.
  8. Rechnersystem nach Anspruch 7, des Weiteren umfassend: eine zweite elektrisch leitende Struktur (340), die an einer Oberfläche (310) der zweiten mikroelektronischen Vorrichtung (300) befestigt ist; und ein Unterfüllungsmaterial (350) neben der zweiten elektrisch leitenden Struktur (340).
  9. Rechnersystem nach Anspruch 8 des Weiteren umfassend: eine dritte elektrisch leitende Struktur (360), die am Substrat (305) befestigt ist, wobei die dritte elektrisch leitende Struktur (360) die Stapelchippackung (301) und die Platte (410) elektrisch und mechanisch aneinander befestigt.
  10. Verfahren zur Herstellung eines elektrischen Mehrfachkanalkommunikationsweges in einer mikroelektronischen Vorrichtung (100), wobei das Verfahren umfasst: Bilden eines Durchgangs (130), der sich von einer ersten Oberfläche (110) der mikroelektronischen Vorrichtung (100) zu einer zweiten Oberfläche (120) der mikroelektronischen Vorrichtung (100) erstreckt; Bilden eines ersten Materials im Durchgang (130); Entfernen von Teilen des ersten Materials zur Bildung von Hohlräumen im Durchgang (130); und Bilden eines zweiten Materials in den Hohlräumen, wobei eines von dem ersten Material und dem zweiten Material ein elektrisch leitendes Material ist und das andere von dem ersten Material und dem zweiten Material ein elektrisch isolierendes Material (133) ist, wodurch mehrere elektrisch leitende Kanäle (131, 132; 231, 232) im Durchgang isoliert werden, wobei der Durchgang (130) zylindrisch ist und das elektrisch isolierende Material (133) einen mittigen Teil (233) umfasst, der in der Mitte im zylindrischen Durchgang (130) angeordnet ist, und ferner mehrere Arme (234) umfasst, die strahlenförmig vom mittigen Teil (233) ausgehen.
  11. Verfahren nach Anspruch 10 wobei: das Bilden des elektrisch leitenden Materials das Durchführen eines elektrolosen Plattierungsprozesses in Kombination mit einem elektrolytischen Plattierungsprozess umfasst.
  12. Verfahren nach Anspruch 10, wobei: das Entfernen von Teilen des ersten Materials das Verwenden eines Laser-Ätzprozesses umfasst.
  13. Verfahren nach Anspruch 10, wobei: das Entfernen von Teilen des ersten Materials das Bilden von Hohlräumen umfasst, die im Durchgang symmetrisch sind.
  14. Verfahren zum Ermöglichen einer elektrischen Kommunikation zwischen Komponenten einer gestapelten Chippackung (301), wobei das Verfahren umfasst: Bereitstellen einer ersten mikroelektronischen Vorrichtung (100) mit einer ersten Oberfläche (110) und einer zweiten Oberfläche (120); Bilden eines Durchgangs (130), der sich von der ersten Oberfläche (110) zur zweiten Oberfläche (120) der ersten mikroelektronischen Vorrichtung (100) erstreckt; Bilden eines ersten Materials im Durchgang; Entfernen von Teilen des ersten Materials, um Hohlräume im Durchgang (130) zu bilden; Bilden eines zweiten Materials in den Hohlräumen, wobei eines von dem ersten Material und dem zweiten Material ein elektrisch leitendes Material ist und das andere von dem ersten Material und dem zweiten Material ein elektrisch isolierendes Material (133) ist, wodurch mehrere elektrisch leitende Kanäle (131, 132; 231, 232) im Durchgang (130) isoliert sind, wobei der Durchgang (130) zylindrisch ist und das elektrisch isolierende Material (133) einen mittigen Teil (233) umfasst, der in der Mitte im zylindrischen Durchgang (130) angeordnet ist, und ferner mehrere Arme (234) umfasst, die strahlenförmig vom mittigen Teil (233) ausgehen; Bilden einer Metallisierungsschicht auf der zweiten Oberfläche (120) der ersten mikroelektronischen Vorrichtung (100); Befestigen einer zweiten mikroelektronischen Vorrichtung (300) an der Metallisierungsschicht der ersten mikroelektronischen Vorrichtung (100) zur Bildung einer gestapelten Komponente, die aus der ersten mikroelektronischen Vorrichtung (100) und der zweiten mikroelektronischen Vorrichtung (300) besteht; und Befestigen der gestapelten Komponente an einem Packungssubstrat (305) zur Bildung einer gestapelten Packung (301).
  15. Verfahren nach Anspruch 14 des Weiteren umfassend: Befestigen der gestapelten Packung (301) an einer Systemplatte (410).
  16. Verfahren nach Anspruch 14, wobei: das Befestigen der zweiten mikroelektronischen Vorrichtung (300) an der Metallisierungsschicht der ersten mikroelektronischen Vorrichtung (100) umfasst: Bereitstellen einer elektrisch leitenden Struktur (340) an einer Oberfläche (310) der zweiten mikroelektronischen Vorrichtung (300) und Befestigen der elektrisch leitenden Struktur (340) an der Metallisierungsschicht; und Bereitstellen eines Unterfüllungsmaterials (350) neben der elektrisch leitenden Struktur (340).
  17. Verfahren nach Anspruch 14, wobei: das Befestigen der zweiten mikroelektronischen Vorrichtung (300) an der Metallisierungsschicht der ersten mikroelektronischen Vorrichtung (100) das Verwenden einer oberflächenaktivierten Bonding-Technik umfasst.
DE112012002506.7T 2011-06-17 2012-06-15 Mikroelektronische Vorrichtung, Stapelchippackung und Rechnersystem, das diese enthält, Verfahren zur Herstellung eines Mehrfachkanalkommunikationsweges in dieser und Verfahren zum Ermöglichen einer elektrischen Kommunikation zwischen Komponenten einer Stapelchippackung Active DE112012002506B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US13/162,799 2011-06-17
US13/162,799 US20120319293A1 (en) 2011-06-17 2011-06-17 Microelectronic device, stacked die package and computing system containing same, method of manufacturing a multi-channel communication pathway in same, and method of enabling electrical communication between components of a stacked-die package
USUS-13/162,799 2011-06-17
PCT/US2012/042774 WO2012174449A2 (en) 2011-06-17 2012-06-15 Microelectronic device, stacked die package and computing system containing same, method of manufacturing a multi¬ channel communication pathway in same, and method of enabling electrical communication between components of a stacked-die package

Publications (2)

Publication Number Publication Date
DE112012002506T5 DE112012002506T5 (de) 2014-05-15
DE112012002506B4 true DE112012002506B4 (de) 2021-05-06

Family

ID=47353048

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112012002506.7T Active DE112012002506B4 (de) 2011-06-17 2012-06-15 Mikroelektronische Vorrichtung, Stapelchippackung und Rechnersystem, das diese enthält, Verfahren zur Herstellung eines Mehrfachkanalkommunikationsweges in dieser und Verfahren zum Ermöglichen einer elektrischen Kommunikation zwischen Komponenten einer Stapelchippackung

Country Status (9)

Country Link
US (1) US20120319293A1 (de)
JP (1) JP2014517545A (de)
KR (1) KR101577884B1 (de)
CN (1) CN103688353B (de)
DE (1) DE112012002506B4 (de)
GB (1) GB2505595B (de)
SG (1) SG194996A1 (de)
TW (1) TW201316475A (de)
WO (1) WO2012174449A2 (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130154106A1 (en) 2011-12-14 2013-06-20 Broadcom Corporation Stacked Packaging Using Reconstituted Wafers
US9548251B2 (en) 2012-01-12 2017-01-17 Broadcom Corporation Semiconductor interposer having a cavity for intra-interposer die
US20130187284A1 (en) 2012-01-24 2013-07-25 Broadcom Corporation Low Cost and High Performance Flip Chip Package
US8587132B2 (en) 2012-02-21 2013-11-19 Broadcom Corporation Semiconductor package including an organic substrate and interposer having through-semiconductor vias
US8558395B2 (en) * 2012-02-21 2013-10-15 Broadcom Corporation Organic interface substrate having interposer with through-semiconductor vias
US8749072B2 (en) 2012-02-24 2014-06-10 Broadcom Corporation Semiconductor package with integrated selectively conductive film interposer
US8872321B2 (en) 2012-02-24 2014-10-28 Broadcom Corporation Semiconductor packages with integrated heat spreaders
US9275976B2 (en) 2012-02-24 2016-03-01 Broadcom Corporation System-in-package with integrated socket
US8928128B2 (en) 2012-02-27 2015-01-06 Broadcom Corporation Semiconductor package with integrated electromagnetic shielding
JP6263859B2 (ja) * 2013-04-18 2018-01-24 大日本印刷株式会社 貫通電極基板の製造方法、貫通電極基板、および半導体装置
TWI548042B (zh) * 2013-04-23 2016-09-01 巨擘科技股份有限公司 電子系統及其核心模組
US9613942B2 (en) * 2015-06-08 2017-04-04 Qualcomm Incorporated Interposer for a package-on-package structure
US9972610B2 (en) 2015-07-24 2018-05-15 Intel Corporation System-in-package logic and method to control an external packaged memory device
WO2018040100A1 (zh) * 2016-09-05 2018-03-08 飞昂通讯科技南通有限公司 用于光收发器件抗干扰的半导体器件
CN106711095A (zh) * 2016-12-12 2017-05-24 华中科技大学 一种半导体衬底、三维封装芯片及其硅通孔的封装方法
CN110544673B (zh) * 2019-09-12 2021-03-19 西安电子科技大学 一种多层次融合的三维系统集成结构
US11855124B2 (en) * 2019-11-15 2023-12-26 Qualcomm Incorporated Vertically integrated device stack including system on chip and power management integrated circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6388208B1 (en) * 1999-06-11 2002-05-14 Teradyne, Inc. Multi-connection via with electrically isolated segments
US7094679B1 (en) * 2003-03-11 2006-08-22 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Carbon nanotube interconnect
US20070290300A1 (en) * 2006-05-22 2007-12-20 Sony Corporation Semiconductor device and method for manufacturing same
US20090057912A1 (en) * 2007-08-31 2009-03-05 Micron Technology, Inc. Partitioned through-layer via and associated systems and methods

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3400459B2 (ja) * 1995-09-20 2003-04-28 株式会社 日立製作所 半導体デバイスおよび製造方法
TW561803B (en) * 2002-10-24 2003-11-11 Advanced Semiconductor Eng Circuit substrate and manufacturing method thereof
JP3918935B2 (ja) * 2002-12-20 2007-05-23 セイコーエプソン株式会社 半導体装置の製造方法
US7276787B2 (en) * 2003-12-05 2007-10-02 International Business Machines Corporation Silicon chip carrier with conductive through-vias and method for fabricating same
JP2006019455A (ja) * 2004-06-30 2006-01-19 Nec Electronics Corp 半導体装置およびその製造方法
US7129567B2 (en) * 2004-08-31 2006-10-31 Micron Technology, Inc. Substrate, semiconductor die, multichip module, and system including a via structure comprising a plurality of conductive elements
JP4795677B2 (ja) * 2004-12-02 2011-10-19 ルネサスエレクトロニクス株式会社 半導体装置およびそれを用いた半導体モジュール、ならびに半導体装置の製造方法
JP4426482B2 (ja) * 2005-02-28 2010-03-03 Ｏｋｉセミコンダクタ株式会社 パッケージ基台およびその製造方法、並びにそのパッケージ基台を備えた半導体パッケージ
KR100824635B1 (ko) * 2006-09-13 2008-04-24 동부일렉트로닉스 주식회사 시스템 인 패키지를 이용한 인덕터 제조 방법
JP5380817B2 (ja) * 2007-10-29 2014-01-08 パナソニック株式会社 貫通電極形成方法及び半導体チップ
KR20100110613A (ko) * 2009-04-03 2010-10-13 삼성전자주식회사 반도체 장치 및 그 제조방법
US8294240B2 (en) * 2009-06-08 2012-10-23 Qualcomm Incorporated Through silicon via with embedded decoupling capacitor
US8400781B2 (en) * 2009-09-02 2013-03-19 Mosaid Technologies Incorporated Using interrupted through-silicon-vias in integrated circuits adapted for stacking
TWI479968B (zh) * 2009-09-09 2015-04-01 Advanced Semiconductor Eng 線路板製作方法、線路板及晶片封裝結構
US8242604B2 (en) * 2009-10-28 2012-08-14 International Business Machines Corporation Coaxial through-silicon via
US8362515B2 (en) * 2010-04-07 2013-01-29 Chia-Ming Cheng Chip package and method for forming the same
KR20110119290A (ko) * 2010-04-27 2011-11-02 주식회사 하이닉스반도체 반도체 집적회로
US8455349B2 (en) * 2010-04-28 2013-06-04 Headway Technologies, Inc. Layered chip package and method of manufacturing same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6388208B1 (en) * 1999-06-11 2002-05-14 Teradyne, Inc. Multi-connection via with electrically isolated segments
US7094679B1 (en) * 2003-03-11 2006-08-22 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Carbon nanotube interconnect
US20070290300A1 (en) * 2006-05-22 2007-12-20 Sony Corporation Semiconductor device and method for manufacturing same
US20090057912A1 (en) * 2007-08-31 2009-03-05 Micron Technology, Inc. Partitioned through-layer via and associated systems and methods

Also Published As

Publication number Publication date
CN103688353A (zh) 2014-03-26
WO2012174449A2 (en) 2012-12-20
KR20140021034A (ko) 2014-02-19
DE112012002506T5 (de) 2014-05-15
GB2505595A (en) 2014-03-05
US20120319293A1 (en) 2012-12-20
SG194996A1 (en) 2013-12-30
CN103688353B (zh) 2016-09-14
KR101577884B1 (ko) 2015-12-15
WO2012174449A3 (en) 2013-07-04
TW201316475A (zh) 2013-04-16
GB2505595B (en) 2015-12-30
GB201321490D0 (en) 2014-01-22
JP2014517545A (ja) 2014-07-17

Similar Documents

Publication Publication Date Title
DE112012002506B4 (de) Mikroelektronische Vorrichtung, Stapelchippackung und Rechnersystem, das diese enthält, Verfahren zur Herstellung eines Mehrfachkanalkommunikationsweges in dieser und Verfahren zum Ermöglichen einer elektrischen Kommunikation zwischen Komponenten einer Stapelchippackung
DE112012006625B4 (de) Mehrchiplagenhalbleiterstruktur mit vertikalem Zwischenseitenchip und Halbleiterpaket dafür
DE102012215438B4 (de) System mit einem High-Power-Chip und einem Low-Power-Chip, das niedrige Verbindungsparasitäten aufweist
DE112009002155B4 (de) Computersystem mit einer Hauptplatinenbaugruppe mit einem Gehäuse über einem direkt auf der Hauptplatine angebrachten Chip und Verfahren zu dessen Herstellung
DE102012109374B4 (de) Halbleitergehäuse und Verfahren zum Herstellen desselben
DE102014108992B4 (de) Fließverhalten von Unterfüllmaterial für reduzierte Abstände zwischen den Chiplagen in Halbleiterpaketen
DE112007003111B4 (de) Verfahren zum Aufnehmen bestehender Siliziumchips in dreidimensional integrierte Stapel, Vorrichtung und System
DE112008002459B4 (de) Integrierte-Schaltkreis-Bausteine mit hoch-dichten bumpless bild-up layers und einem Substrat mit dichtevermindertem Kern oder einem kernlosen Substrat
DE102013207326B4 (de) Hoch-Dichte-3D-Paket
DE102013114594B4 (de) Paketstrukturen umfassend auf einem Bauelement angebrachte diskrete Antennen und Verfahren zum Ausbilden der Paketstruktur und System die Paketstruktur umfassend
DE112011105992B4 (de) 3D-integriertes Halbleiterpaket mit Through-Mold-Kopplungsstrukturen der ersten Ebene und Verfahren zur Herstellung desselben
DE112013000419B4 (de) System-In-Package mit eingebetteter RF-Chiplage in kernlosem Substrat
DE102020122699A1 (de) Hochdichte zwischenverbindungen für integrierter-schaltkreis-gehäuse
DE102012103784B4 (de) Chipgehäusemodul für einen Chip, Gehäuse-auf-Gehäuse-Stapel und Verfahren zum Bilden eines Chipgehäusemoduls
DE102019128460A1 (de) Halbleiterpackages und verfahren für deren herstellung
DE112011105990T5 (de) Integriertes 3D-Schaltungspaket mit Fensterinterposer
DE112015007068T5 (de) Alternative oberflächen für leitende kontaktinselschichten von siliziumbrücken für halbleitergehäuse
DE112010005038T5 (de) Eingelassenes und eingebettetes kernloses Chipgehäuse
DE102011055013A1 (de) Halbleitergehäuse und Verfahren zum Herstellen derselben
CN106601623A (zh) 半导体器件及其制造方法
DE102020122692A1 (de) Organische interposer für integrierter-schaltkreis-gehäuse
DE102015109154B4 (de) Hochdichte chip-chip-verbindung und verfahren zu deren herstellung
DE112012002736B4 (de) Verfahren zur herstellung in situ gebauter kontaktstift-rasterfelder für kernlose substrate
DE112012002370T5 (de) Mikroelektronisches Substrat für alternierende Package-Funktionalität
DE112011105967T5 (de) Mikroelektronisches Gehäuse und gestapelte mikroelektronische Baugruppe und Rechensystem mit denselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: MAUCHER JENKINS, DE

Representative=s name: MAUCHER JENKINS PATENTANWAELTE & RECHTSANWAELT, DE

Representative=s name: MAUCHER BOERJES JENKINS, DE

R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final