JP3400459B2 - 半導体デバイスおよび製造方法 - Google Patents
半導体デバイスおよび製造方法Info
- Publication number
- JP3400459B2 JP3400459B2 JP51256397A JP51256397A JP3400459B2 JP 3400459 B2 JP3400459 B2 JP 3400459B2 JP 51256397 A JP51256397 A JP 51256397A JP 51256397 A JP51256397 A JP 51256397A JP 3400459 B2 JP3400459 B2 JP 3400459B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor device
- metal thin
- bonding
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Description
【０００１】
本発明は半導体デバイスおよびその製造方法に係わ
り、特に、高密度化および多機能化を図るために各種の
半導体素子を接合した半導体デバイスおよびその製造方
法に関する。
り、特に、高密度化および多機能化を図るために各種の
半導体素子を接合した半導体デバイスおよびその製造方
法に関する。
【０００２】
半導体デバイスの高密度化や多機能化に伴い、半導体
素子の積層化や接合が要求されている。 半導体素子を接合した半導体デバイスまたはその接合
方法に関する従来技術としては、例えば、「応用物理
第60巻 第８号（1991）P790〜P793」（以下、従来技術
１という）に、シリコン基板同志を洗浄活性化し接合面
にOH基を形成した後、シリコン基板同志を密着させて加
熱することによりシリコン基板を接合する方法が開示さ
れている。また、特開平４−56262号公報（以下、従来
技術２という）に、半導体素子と樹脂を交互に接着剤を
介して積層した多層構造の半導体デバイスが開示されて
いる。また、特開平５−109593号公報（以下、従来技術
３という）に、半導体素子をはんだ板を介して積層した
のちに加熱して半導体素子を接合する半導体デバイスの
製造方法が開示されている。また、特開平３−171643号
公報（以下、従来技術４という）に、半導体デバイスの
基板の電極と接合材であるCCBバンプとに原子またはイ
オンエネルギービームを照射して固相接合した後、CCB
バンプをリフローして液相接合する接合方法が開示され
ている。
素子の積層化や接合が要求されている。 半導体素子を接合した半導体デバイスまたはその接合
方法に関する従来技術としては、例えば、「応用物理
第60巻 第８号（1991）P790〜P793」（以下、従来技術
１という）に、シリコン基板同志を洗浄活性化し接合面
にOH基を形成した後、シリコン基板同志を密着させて加
熱することによりシリコン基板を接合する方法が開示さ
れている。また、特開平４−56262号公報（以下、従来
技術２という）に、半導体素子と樹脂を交互に接着剤を
介して積層した多層構造の半導体デバイスが開示されて
いる。また、特開平５−109593号公報（以下、従来技術
３という）に、半導体素子をはんだ板を介して積層した
のちに加熱して半導体素子を接合する半導体デバイスの
製造方法が開示されている。また、特開平３−171643号
公報（以下、従来技術４という）に、半導体デバイスの
基板の電極と接合材であるCCBバンプとに原子またはイ
オンエネルギービームを照射して固相接合した後、CCB
バンプをリフローして液相接合する接合方法が開示され
ている。
【０００３】
上記従来技術を半導体素子の接合に用いると次のよう
な問題が発生する。 すなわち、従来技術１のシリコン基板を密着させて加
熱することによりシリコン基板を接合する方法は、接合
後の寸法精度が高い接合方法であるが、接合時の温度が
1000℃以上と高いため、素子を形成したシリコン基板
（半導体素子）の接合に本接合方法を用いると、半導体
素子内配線の溶融、半導体素子の拡散等により、半導体
素子が破壊されてしまう。 従来技術２の半導体素子と樹脂を交互に接着剤を介し
て積層した多層構造の半導体デバイスは、接着剤を使用
するため接合作業を容易に行うことができるが、接着剤
の経時変化により接合した半導体素子が離脱する可能性
があり半導体デバイスとしての信頼性が十分ではない。
また、接着部の熱抵抗が大きいため接着剤にて接合され
た半導体素子の放熱が困難であり、熱により半導体デバ
イスが支障をきたす可能がある。さらに、接着剤は液状
であり膜厚管理が困難であるため接合部の寸法精度を確
保するのが困難である。 従来技術３の半導体素子をはんだ板を介して積層した
のちに加熱して半導体素子を接合する半導体デバイスの
製造方法は、上記の従来技術２と同様、接合作業を容易
に行うことができるが、はんだに含まれているフラック
スが接続部内に巻き込まれて蒸発することによりボイド
が発生しやすく、接合強度を確保するのが困難である。
また、フラックスの残留により接合部に腐食が発生する
可能性がある。また、接合温度ははんだの融点以上とな
るため、接合可能な半導体素子は、耐熱温度がはんだの
融点以下の半導体素子に限られてしまう。また、接合部
の溶融温度ははんだの融点となるため複数の半導体デバ
イスを製造プロセスに従って順番に接合する場合に同一
のはんだを使用することはできない。また、接合時はは
んだが液状となっているため、接合部の寸法精度を確保
するのが困難である。 従来技術４のCCBバンプに原子またはイオンエネルギ
ービームを照射して固相接合した後、CCBバンプをリフ
ローして液相接合する接合方法は、接合と同時に素子と
基板の配線が行われるため、配線作業の省力化を図るこ
とができるが、CCBバンプがはんだによりできているた
め、接合においては、上記従来技術３と同様の問題があ
る。 本発明の目的は、各種の半導体素子を接合した信頼性
の高い半導体デバイスおよびその製造方法を提供するこ
とにある。
な問題が発生する。 すなわち、従来技術１のシリコン基板を密着させて加
熱することによりシリコン基板を接合する方法は、接合
後の寸法精度が高い接合方法であるが、接合時の温度が
1000℃以上と高いため、素子を形成したシリコン基板
（半導体素子）の接合に本接合方法を用いると、半導体
素子内配線の溶融、半導体素子の拡散等により、半導体
素子が破壊されてしまう。 従来技術２の半導体素子と樹脂を交互に接着剤を介し
て積層した多層構造の半導体デバイスは、接着剤を使用
するため接合作業を容易に行うことができるが、接着剤
の経時変化により接合した半導体素子が離脱する可能性
があり半導体デバイスとしての信頼性が十分ではない。
また、接着部の熱抵抗が大きいため接着剤にて接合され
た半導体素子の放熱が困難であり、熱により半導体デバ
イスが支障をきたす可能がある。さらに、接着剤は液状
であり膜厚管理が困難であるため接合部の寸法精度を確
保するのが困難である。 従来技術３の半導体素子をはんだ板を介して積層した
のちに加熱して半導体素子を接合する半導体デバイスの
製造方法は、上記の従来技術２と同様、接合作業を容易
に行うことができるが、はんだに含まれているフラック
スが接続部内に巻き込まれて蒸発することによりボイド
が発生しやすく、接合強度を確保するのが困難である。
また、フラックスの残留により接合部に腐食が発生する
可能性がある。また、接合温度ははんだの融点以上とな
るため、接合可能な半導体素子は、耐熱温度がはんだの
融点以下の半導体素子に限られてしまう。また、接合部
の溶融温度ははんだの融点となるため複数の半導体デバ
イスを製造プロセスに従って順番に接合する場合に同一
のはんだを使用することはできない。また、接合時はは
んだが液状となっているため、接合部の寸法精度を確保
するのが困難である。 従来技術４のCCBバンプに原子またはイオンエネルギ
ービームを照射して固相接合した後、CCBバンプをリフ
ローして液相接合する接合方法は、接合と同時に素子と
基板の配線が行われるため、配線作業の省力化を図るこ
とができるが、CCBバンプがはんだによりできているた
め、接合においては、上記従来技術３と同様の問題があ
る。 本発明の目的は、各種の半導体素子を接合した信頼性
の高い半導体デバイスおよびその製造方法を提供するこ
とにある。
【０００４】
上記目的は、少なくとも２個以上の半導体素子を接合
して成る半導体デバイスにおいて、半導体素子間の接合
部に金属薄膜を介して固相接合したことにより達成され
る。 半導体素子を接合して信頼性の高い半導体デバイスを
製造するためには、接合部の強度が十分であること、接
合部の放熱性が高いこと、接合後の寸法精度が高いこ
と、接合時の加熱温度が低いことなどが必要である。 そこで、半導体素子間の接合部に金属薄膜を設け、そ
の金属薄膜に原子またはイオンのエネルギービームを照
射した後、接合面同志を密着させて加熱および加圧する
方法を実験により確立した。 第８図（ａ）は接合温度100℃における接合強度と接
合圧力の関係を表したグラフであり、縦軸が接合強度、
横軸が接合圧力である。第８図（ｂ）は接合圧力5MPaに
おける接合強度と接合温度の関係を表したグラフであ
り、縦軸が接合強度、横軸が接合温度である。これらの
グラフから判るように、本願発明の接合方法によれば、
半導体デバイスとして必要な接合部強度10MPaを確保す
るには、接合温度を100℃以上、接合圧力を5MPa以上と
すればよい。また、接合温度および接合圧力の上限値を
半導体素子が破壊しない限界値とすれば、接合温度範囲
は100〜400℃、接合圧力範囲は５〜50MPaとなる。この
温度範囲および圧力範囲は半導体素子に対して十分低い
値となっているため、この接合方法を半導体デバイスの
接合に採用することにより、高密度で多機能な信頼性の
高い半導体デバイスの提供を可能にした。 すなわち本発明の半導体デバイスの望ましい態様は以
下のとおりである。 （１）少なくとも２個以上の半導体素子を接合して成る
半導体デバイスにおいて、前記半導体素子間の接合部に
金属薄膜を介して固相接合する。 （２）上記（１）において、前記半導体素子を前記半導
体デバイスの厚さ方向に固相接合する。 （３）上記（１）において、基板上に前記半導体素子を
前記半導体デバイスの長さ方向または幅方向に配置して
固相接合する。 （４）基板上に光半導体素子および光導波路を金属薄膜
を介して固相接合する。 （５）シリコン半導体素子とガリウム砒素半導体素子と
を金属薄膜を介して固相接合する。 （６）上記（１）、（４）、（５）のいずれかにおい
て、前記金属膜を、材質の異なる２つ以上の薄膜層によ
り構成する。 （７）上記（１）、（４）、（５）のいずれかにおい
て、半導体素子と前記金属膜の間に、前記半導体素子お
よび前記金属薄膜と共晶しない材料を挿入する。 （８）上記（１）、（４）、（５）のいずれかにおい
て、前記金属膜をチタン（Ti）薄膜と金（Au）薄膜によ
り構成する。 （９）上記（１）、（４）、（５）のいずれかにおい
て、前記金属膜を0.5〜1000nmのチタン（Ti）薄膜と２
〜10000nmの金（Au）薄膜により構成する。 （10）上記（１）、（４）、（５）のいずれかにおい
て、前記金属薄膜を半導体素子の接合面に電気的に独立
して複数形成し、この複数形成した金属薄膜の一部また
は全部を電極とする。 また、本発明の半導体デバイスの製造方法の望ましい
態様は以下のとおりである。 （Ａ）少なくとも２個以上の半導体素子を接合して成る
半導体デバイスの製造方法において、前記半導体素子間
の接合部に金属薄膜を介して固相接合する。 （Ｂ）上記（Ａ）において、前記固相接合は、互いに接
合すべき前記半導体素子の接合面のうち少なくとも一方
は予め金属薄膜を形成した接合面とし、真空中にて前記
接合面に原子またはイオンのエネルギービームを照射し
て前記接合面の上の汚染物を除去して前記接合面を活性
化した後、前記接合面が再汚染しない接合雰囲気中にて
金属薄膜の固相線温度以下の温度で接合面同志を密着さ
せて加圧し、固相の状態で接合する。 （Ｃ）上記（Ａ）において、前記金属薄膜を材質の異な
る２つ以上の薄膜層により構成する。 （Ｄ）上記（Ａ）において、前記半導体素子と前記金属
薄膜の間に前記半導体素子および前記金属薄膜と共晶反
応しない材料を挿入する。 （Ｅ）上記（Ｃ）において、前記金属薄膜とチタン（T
i）薄膜と金（Au）薄膜により構成する。 （Ｆ）上記（Ｅ）において、前記金属薄膜は0.5〜1000n
mのチタン（Ti）薄膜と２〜10000nmの金（Au）薄膜によ
り成る。 （Ｇ）上記（Ｂ）において、前記固相接合は前記金属薄
膜中に双晶変形が生じる温度および圧力にて接合する。 （Ｈ）上記（Ｇ）において、前記温度を100〜400℃、前
記圧力を５〜50MPaとする。 ところで、本明細書において、半導体素子とは、独立
した機能をもち、半導体デバイスの構成要素となるもの
を指す。例えば、光半導体デバイスにおける光導波路も
半導体素子という。 また、本明細書において、固相接合とは、接合材料の
固相線以下の温度で接合することを意味しており、接合
材料の固相線以上の温度で接合を行うものは含んでいな
い。
して成る半導体デバイスにおいて、半導体素子間の接合
部に金属薄膜を介して固相接合したことにより達成され
る。 半導体素子を接合して信頼性の高い半導体デバイスを
製造するためには、接合部の強度が十分であること、接
合部の放熱性が高いこと、接合後の寸法精度が高いこ
と、接合時の加熱温度が低いことなどが必要である。 そこで、半導体素子間の接合部に金属薄膜を設け、そ
の金属薄膜に原子またはイオンのエネルギービームを照
射した後、接合面同志を密着させて加熱および加圧する
方法を実験により確立した。 第８図（ａ）は接合温度100℃における接合強度と接
合圧力の関係を表したグラフであり、縦軸が接合強度、
横軸が接合圧力である。第８図（ｂ）は接合圧力5MPaに
おける接合強度と接合温度の関係を表したグラフであ
り、縦軸が接合強度、横軸が接合温度である。これらの
グラフから判るように、本願発明の接合方法によれば、
半導体デバイスとして必要な接合部強度10MPaを確保す
るには、接合温度を100℃以上、接合圧力を5MPa以上と
すればよい。また、接合温度および接合圧力の上限値を
半導体素子が破壊しない限界値とすれば、接合温度範囲
は100〜400℃、接合圧力範囲は５〜50MPaとなる。この
温度範囲および圧力範囲は半導体素子に対して十分低い
値となっているため、この接合方法を半導体デバイスの
接合に採用することにより、高密度で多機能な信頼性の
高い半導体デバイスの提供を可能にした。 すなわち本発明の半導体デバイスの望ましい態様は以
下のとおりである。 （１）少なくとも２個以上の半導体素子を接合して成る
半導体デバイスにおいて、前記半導体素子間の接合部に
金属薄膜を介して固相接合する。 （２）上記（１）において、前記半導体素子を前記半導
体デバイスの厚さ方向に固相接合する。 （３）上記（１）において、基板上に前記半導体素子を
前記半導体デバイスの長さ方向または幅方向に配置して
固相接合する。 （４）基板上に光半導体素子および光導波路を金属薄膜
を介して固相接合する。 （５）シリコン半導体素子とガリウム砒素半導体素子と
を金属薄膜を介して固相接合する。 （６）上記（１）、（４）、（５）のいずれかにおい
て、前記金属膜を、材質の異なる２つ以上の薄膜層によ
り構成する。 （７）上記（１）、（４）、（５）のいずれかにおい
て、半導体素子と前記金属膜の間に、前記半導体素子お
よび前記金属薄膜と共晶しない材料を挿入する。 （８）上記（１）、（４）、（５）のいずれかにおい
て、前記金属膜をチタン（Ti）薄膜と金（Au）薄膜によ
り構成する。 （９）上記（１）、（４）、（５）のいずれかにおい
て、前記金属膜を0.5〜1000nmのチタン（Ti）薄膜と２
〜10000nmの金（Au）薄膜により構成する。 （10）上記（１）、（４）、（５）のいずれかにおい
て、前記金属薄膜を半導体素子の接合面に電気的に独立
して複数形成し、この複数形成した金属薄膜の一部また
は全部を電極とする。 また、本発明の半導体デバイスの製造方法の望ましい
態様は以下のとおりである。 （Ａ）少なくとも２個以上の半導体素子を接合して成る
半導体デバイスの製造方法において、前記半導体素子間
の接合部に金属薄膜を介して固相接合する。 （Ｂ）上記（Ａ）において、前記固相接合は、互いに接
合すべき前記半導体素子の接合面のうち少なくとも一方
は予め金属薄膜を形成した接合面とし、真空中にて前記
接合面に原子またはイオンのエネルギービームを照射し
て前記接合面の上の汚染物を除去して前記接合面を活性
化した後、前記接合面が再汚染しない接合雰囲気中にて
金属薄膜の固相線温度以下の温度で接合面同志を密着さ
せて加圧し、固相の状態で接合する。 （Ｃ）上記（Ａ）において、前記金属薄膜を材質の異な
る２つ以上の薄膜層により構成する。 （Ｄ）上記（Ａ）において、前記半導体素子と前記金属
薄膜の間に前記半導体素子および前記金属薄膜と共晶反
応しない材料を挿入する。 （Ｅ）上記（Ｃ）において、前記金属薄膜とチタン（T
i）薄膜と金（Au）薄膜により構成する。 （Ｆ）上記（Ｅ）において、前記金属薄膜は0.5〜1000n
mのチタン（Ti）薄膜と２〜10000nmの金（Au）薄膜によ
り成る。 （Ｇ）上記（Ｂ）において、前記固相接合は前記金属薄
膜中に双晶変形が生じる温度および圧力にて接合する。 （Ｈ）上記（Ｇ）において、前記温度を100〜400℃、前
記圧力を５〜50MPaとする。 ところで、本明細書において、半導体素子とは、独立
した機能をもち、半導体デバイスの構成要素となるもの
を指す。例えば、光半導体デバイスにおける光導波路も
半導体素子という。 また、本明細書において、固相接合とは、接合材料の
固相線以下の温度で接合することを意味しており、接合
材料の固相線以上の温度で接合を行うものは含んでいな
い。
【０００５】
次に本発明の作用について説明する。
半導体素子を金属薄膜を介して固相接合することによ
り、接合温度および接合圧力を低くすることができるた
め、半導体デバイスの信頼性を確保することができる。
また、十分な接合強度が確保でき、しかも、接合部が経
時劣化することもないため半導体素子が離脱する心配が
ない。また、接合部の溶融温度が接合温度より十分高い
温度となるため、１度接合を行った半導体素子に対して
同じ接合条件で何度も接合することができるため、半導
体製造プロセスに従って順番に半導体素子を接合するこ
とができる。また、接合部が金属接合となるため、半導
体素子の熱を効率よく放熱することができる。 また、半導体素子を前記半導体素子の厚さ方向に固相
接合することにより、半導体デバイスの設置面積に対す
る集積密度を高めることができる。 また、基板上に、要求された仕様に合わせて選択した
各々機能の異なった半導体素子を半導体素子の長さ方向
または幅方向に配置して固相接合することにより、従来
個別に設計対応していた半導体デバイスが短期間で製作
することができる。 また、基板上に光素子および光導波路を金属薄膜を介
して固相接合することにより、性能の良い光半導体デバ
イスを短時間で製作することができる。 また、シリコン半導体素子にガリウム砒素半導体素子
を金属薄膜を介して固相接合することにより、精度の高
い光伝送半導体デバイスを製造することができる。 また、金属薄膜を、チタン（Ti）薄膜と金（Au）薄膜
で構成することにより半導体素子に対する金属薄膜の剥
離強度を高めることができる。 また、金属薄膜を、半導体素子の接合面に電気的に独
立して複数形成し、この複数形成された金属薄膜の一部
または全部を電極とするこにより、半導体素子間の配線
が不要となるため、配線作業の省力化が図れる。また、
配線長さが最短となるため、半導体デバイスの演算速度
を高めることができる。
り、接合温度および接合圧力を低くすることができるた
め、半導体デバイスの信頼性を確保することができる。
また、十分な接合強度が確保でき、しかも、接合部が経
時劣化することもないため半導体素子が離脱する心配が
ない。また、接合部の溶融温度が接合温度より十分高い
温度となるため、１度接合を行った半導体素子に対して
同じ接合条件で何度も接合することができるため、半導
体製造プロセスに従って順番に半導体素子を接合するこ
とができる。また、接合部が金属接合となるため、半導
体素子の熱を効率よく放熱することができる。 また、半導体素子を前記半導体素子の厚さ方向に固相
接合することにより、半導体デバイスの設置面積に対す
る集積密度を高めることができる。 また、基板上に、要求された仕様に合わせて選択した
各々機能の異なった半導体素子を半導体素子の長さ方向
または幅方向に配置して固相接合することにより、従来
個別に設計対応していた半導体デバイスが短期間で製作
することができる。 また、基板上に光素子および光導波路を金属薄膜を介
して固相接合することにより、性能の良い光半導体デバ
イスを短時間で製作することができる。 また、シリコン半導体素子にガリウム砒素半導体素子
を金属薄膜を介して固相接合することにより、精度の高
い光伝送半導体デバイスを製造することができる。 また、金属薄膜を、チタン（Ti）薄膜と金（Au）薄膜
で構成することにより半導体素子に対する金属薄膜の剥
離強度を高めることができる。 また、金属薄膜を、半導体素子の接合面に電気的に独
立して複数形成し、この複数形成された金属薄膜の一部
または全部を電極とするこにより、半導体素子間の配線
が不要となるため、配線作業の省力化が図れる。また、
配線長さが最短となるため、半導体デバイスの演算速度
を高めることができる。
【０００６】
［実施例１］
以下、本発明の第１の実施例を図面に従い詳細に説明
する。 第１図は、積層形半導体デバイスの外観を示す。411
はトランジスタのゲート、412はトランジスタのゲート
酸化膜、44は配線、471は上部電極、472は下部電極、47
3は基板電極、481、482は金属薄膜、46は導電性膜、404
は基板、401、402、403は積層接合用半導体素子であ
る。 第２図は、積層形半導体デバイスの製造方法を示す。
49はアルゴン（Ar）原子ビームである。 第３図は、接合界面の金属断面を示す。21は金薄膜、
22は双晶変形、23は接合界面、24はボイドである。 第４図は、平面接合形半導体デバイスの外観を示す。
610は基板、601〜606は平面接合用半導体素子、631、63
2は金属薄膜である。 積層形半導体デバイスは、第１図（ａ）に示す積層接
合用半導体素子を第１図（ｂ）ように複数積層したもの
であり、高密度化、多機能化を図った半導体デバイスで
ある。 トランジスタは、通常の半導体プロセスを用いてゲー
ト411やゲート酸化膜412などを形成して製造する。各ト
ランジスタは表面絶縁層421、裏面絶縁層422および素子
間絶縁膜423によって互いに絶縁分離されており、各ト
ランジスタの単結晶シリコン膜431の両端に形成された
ソースおよびドレイン432には、配線44がそれぞれ接続
されている。配線44は表面絶縁層421に形成された表面
スルーホール451内に充填された導電性膜46を介して上
部電極471に接続されている。さらに、配線44は、裏面
絶縁層422に形成された裏面スルーホール452を充填する
導電性膜46を介して下部電極472に接続されている。こ
こで、上部電極471および下部電極472は厚さ0.5〜1000n
mのチタン（Ti）薄膜、次いで、厚さ２〜10000nmの金
（Au）薄膜により形成され、金（Au）面を接合面として
いる。 ここで、チタン（Ti）薄膜の厚さ範囲を0.5〜1000nm
としたのは、この範囲であればチタン（Ti）が薄膜を形
成し、しかもチタン（Ti）薄膜が内部応力による剥離強
度の低下がなく十分な接合強度を示すからである。ま
た、金（Au）薄膜の厚さ範囲を２〜10000nmとしたの
は、この範囲であれば金（Au）薄膜が接合面であるシリ
コンの表面荒さをカバーでき、しかも金（Au）薄膜を設
ける作業性がよく十分な強度を示すからである。 また、チタン（Ti）薄膜の上に金（Au）薄膜を挿入し
たのは金（Au）薄膜の剥離強度を高めるためであり、チ
タンの代わりにクロム（Cr）等金薄膜の剥離強度を高め
る薄膜を挿入してもよい。 このように、接合面を電極とすることにより配線を省
略することができ、半導体製造工程の省力化および半導
体デバイスの演算速度の向上を図ることができる。 また、装置固定用として表面絶縁層421の表面に金属
薄膜481としてチタン（Ti）薄膜を厚さ0.5〜1000nm、次
いで金（Au）薄膜を厚さ２〜10000nm形成し、さらに、
裏面絶縁層422の表面にも同様な金属薄膜482を形成し、
各々金（Au）面を接合面としている。
する。 第１図は、積層形半導体デバイスの外観を示す。411
はトランジスタのゲート、412はトランジスタのゲート
酸化膜、44は配線、471は上部電極、472は下部電極、47
3は基板電極、481、482は金属薄膜、46は導電性膜、404
は基板、401、402、403は積層接合用半導体素子であ
る。 第２図は、積層形半導体デバイスの製造方法を示す。
49はアルゴン（Ar）原子ビームである。 第３図は、接合界面の金属断面を示す。21は金薄膜、
22は双晶変形、23は接合界面、24はボイドである。 第４図は、平面接合形半導体デバイスの外観を示す。
610は基板、601〜606は平面接合用半導体素子、631、63
2は金属薄膜である。 積層形半導体デバイスは、第１図（ａ）に示す積層接
合用半導体素子を第１図（ｂ）ように複数積層したもの
であり、高密度化、多機能化を図った半導体デバイスで
ある。 トランジスタは、通常の半導体プロセスを用いてゲー
ト411やゲート酸化膜412などを形成して製造する。各ト
ランジスタは表面絶縁層421、裏面絶縁層422および素子
間絶縁膜423によって互いに絶縁分離されており、各ト
ランジスタの単結晶シリコン膜431の両端に形成された
ソースおよびドレイン432には、配線44がそれぞれ接続
されている。配線44は表面絶縁層421に形成された表面
スルーホール451内に充填された導電性膜46を介して上
部電極471に接続されている。さらに、配線44は、裏面
絶縁層422に形成された裏面スルーホール452を充填する
導電性膜46を介して下部電極472に接続されている。こ
こで、上部電極471および下部電極472は厚さ0.5〜1000n
mのチタン（Ti）薄膜、次いで、厚さ２〜10000nmの金
（Au）薄膜により形成され、金（Au）面を接合面として
いる。 ここで、チタン（Ti）薄膜の厚さ範囲を0.5〜1000nm
としたのは、この範囲であればチタン（Ti）が薄膜を形
成し、しかもチタン（Ti）薄膜が内部応力による剥離強
度の低下がなく十分な接合強度を示すからである。ま
た、金（Au）薄膜の厚さ範囲を２〜10000nmとしたの
は、この範囲であれば金（Au）薄膜が接合面であるシリ
コンの表面荒さをカバーでき、しかも金（Au）薄膜を設
ける作業性がよく十分な強度を示すからである。 また、チタン（Ti）薄膜の上に金（Au）薄膜を挿入し
たのは金（Au）薄膜の剥離強度を高めるためであり、チ
タンの代わりにクロム（Cr）等金薄膜の剥離強度を高め
る薄膜を挿入してもよい。 このように、接合面を電極とすることにより配線を省
略することができ、半導体製造工程の省力化および半導
体デバイスの演算速度の向上を図ることができる。 また、装置固定用として表面絶縁層421の表面に金属
薄膜481としてチタン（Ti）薄膜を厚さ0.5〜1000nm、次
いで金（Au）薄膜を厚さ２〜10000nm形成し、さらに、
裏面絶縁層422の表面にも同様な金属薄膜482を形成し、
各々金（Au）面を接合面としている。
【０００７】
次に、接合工程について説明する。第２図（ａ）に示
すように、アルゴン（Ar）原子ビーム49が照射できる圧
力下（例えば１×10−４〜１×10−3Torrの真空）に第
１の積層接合用半導体素子401を下方、第２の積層接合
半導体素子402を上方として設置し、第１の積層接合用
半導体素子401の表面側接合面および第２の積層接合半
導体素子402の裏面側接合面にアルゴン（Ar）原子ビー
ム49を照射する。これにより接合面に付着している酸化
膜、水分、油脂分等の汚染物を除去し、接合面を活性化
する。なお、アルゴン（Ar）原子ビーム49を照射する面
が金属面であるため照射面がチャージアップせず、半導
体デバイスに電気的なダメージを与えることはない。そ
の後、第２図（Ｂ）に示すように、５×10−6Torr以下
の真空中で接合面同志を対向させた後、密着させて固相
の状態で接合する。なお、接合時圧力は５×10−6Torr
以下の真空でなくても、アルゴン（Ar）原子ビーム49を
照射した接合面が再汚染しない雰囲気であれば良い。
すように、アルゴン（Ar）原子ビーム49が照射できる圧
力下（例えば１×10−４〜１×10−3Torrの真空）に第
１の積層接合用半導体素子401を下方、第２の積層接合
半導体素子402を上方として設置し、第１の積層接合用
半導体素子401の表面側接合面および第２の積層接合半
導体素子402の裏面側接合面にアルゴン（Ar）原子ビー
ム49を照射する。これにより接合面に付着している酸化
膜、水分、油脂分等の汚染物を除去し、接合面を活性化
する。なお、アルゴン（Ar）原子ビーム49を照射する面
が金属面であるため照射面がチャージアップせず、半導
体デバイスに電気的なダメージを与えることはない。そ
の後、第２図（Ｂ）に示すように、５×10−6Torr以下
の真空中で接合面同志を対向させた後、密着させて固相
の状態で接合する。なお、接合時圧力は５×10−6Torr
以下の真空でなくても、アルゴン（Ar）原子ビーム49を
照射した接合面が再汚染しない雰囲気であれば良い。
【０００８】
次いで、第２図（ｃ）に示すように、アルゴン（Ar）
原子ビーム49が照射できる圧力下（例えば１×10−４〜
１×10−3Torrの真空）に第３の積層接合用半導体素子4
03を上方、第１の積層接合用半導体素子401と第２の積
層接合半導体素子402を接合した半導体素子を下方とし
て設置し、第２の積層接合用半導体素子401の表面側接
合面および第３の積層接合半導体素子403の裏面側接合
面にアルゴン（Ar）原子ビーム49を照射する。これによ
り接合面に付着している酸化膜、水分、油脂分等の汚染
物を除去し、接合面を活性化する。その後、第２図
（ｄ）に示すように、５×10−6Torr以下の真空中で接
合面同志を対向させた後、密着させて固相の状態で接合
する。なお、接合時圧力は５×10−6Torr以下の真空で
なくても、アルゴン（Ar）原子ビーム49を照射した接合
面が再汚染しない雰囲気であれば良い。このとき、接合
面の温度、すなわち接合温度は100〜400℃、接合圧力は
５〜50MPaである。 また、表面絶縁層421の酸化膜（SiO2）を母材である
シリコン（Si）と金属薄膜の金（Au）との共晶防止膜と
して利用することにより、接合部の溶融温度を600℃以
上にすることができる。この温度は、接合温度100〜400
℃に比べ、十分高い温度となっているため、この接合を
何度おこなっても接合部が溶融することはない。なお、
共晶防止膜として本実施例ではSOIウエハ自体の酸化膜
を利用しているが、熱酸化膜またはCVDによる酸化膜で
あってもその効果は同じである。 また、この接合温度および接合圧力の条件下では、第
３図に示すように金属薄膜である金（Au）薄膜21中に双
晶変形22が生じるため接合面同志の密着が図られ、接合
界面23でのボイド24の少ない接合ができる。接合部の強
度は10MPa以上であり、半導体デバイス製造プロセスの
ハンドリングに対しては十分は強度となっている。 第４図は、基板610上に半導体素子601〜606を平面状
に配置して本発明により接合したものである。このよう
に各々機能の異なった半導体素子を要求された仕様に合
わせて選択し、本発明により平面上に接合すれば、従来
個別仕様に合わせて設計していた半導体デバイスを短期
間で製作することができる。
原子ビーム49が照射できる圧力下（例えば１×10−４〜
１×10−3Torrの真空）に第３の積層接合用半導体素子4
03を上方、第１の積層接合用半導体素子401と第２の積
層接合半導体素子402を接合した半導体素子を下方とし
て設置し、第２の積層接合用半導体素子401の表面側接
合面および第３の積層接合半導体素子403の裏面側接合
面にアルゴン（Ar）原子ビーム49を照射する。これによ
り接合面に付着している酸化膜、水分、油脂分等の汚染
物を除去し、接合面を活性化する。その後、第２図
（ｄ）に示すように、５×10−6Torr以下の真空中で接
合面同志を対向させた後、密着させて固相の状態で接合
する。なお、接合時圧力は５×10−6Torr以下の真空で
なくても、アルゴン（Ar）原子ビーム49を照射した接合
面が再汚染しない雰囲気であれば良い。このとき、接合
面の温度、すなわち接合温度は100〜400℃、接合圧力は
５〜50MPaである。 また、表面絶縁層421の酸化膜（SiO2）を母材である
シリコン（Si）と金属薄膜の金（Au）との共晶防止膜と
して利用することにより、接合部の溶融温度を600℃以
上にすることができる。この温度は、接合温度100〜400
℃に比べ、十分高い温度となっているため、この接合を
何度おこなっても接合部が溶融することはない。なお、
共晶防止膜として本実施例ではSOIウエハ自体の酸化膜
を利用しているが、熱酸化膜またはCVDによる酸化膜で
あってもその効果は同じである。 また、この接合温度および接合圧力の条件下では、第
３図に示すように金属薄膜である金（Au）薄膜21中に双
晶変形22が生じるため接合面同志の密着が図られ、接合
界面23でのボイド24の少ない接合ができる。接合部の強
度は10MPa以上であり、半導体デバイス製造プロセスの
ハンドリングに対しては十分は強度となっている。 第４図は、基板610上に半導体素子601〜606を平面状
に配置して本発明により接合したものである。このよう
に各々機能の異なった半導体素子を要求された仕様に合
わせて選択し、本発明により平面上に接合すれば、従来
個別仕様に合わせて設計していた半導体デバイスを短期
間で製作することができる。
【０００９】
［実施例２］
以下、本発明の第２の実施例を図面に従い詳細に説明
する。 第５図は、光伝送半導体デバイスにおける接合を示し
たものである。51はシリコン基板、52は光導波路、53は
光半導体素子、54は光ファイバ、551〜554は金属薄膜で
ある。 第５図（ａ）に示すように、光伝送半導体デバイスは
シリコン（Si）基板51上に光導波路52、光半導体素子53
を固定し、光ファイバ54を取り付けた構造となってい
る。光導波路52、光半導体素子53、光ファイバ54は、そ
の取付精度が高くないと、性能を発揮することができな
い。 ここで、光導波路52および光半導体素子53をシリコン
基板に接合する工程について説明する。 第５図（ｂ）に示すように、まず、金属薄膜551、552
として真空蒸着によりチタン（Ti）薄膜を厚さ0.5〜100
0nm、次いで金（Au）薄膜を厚さ２〜10000nm形成し、金
面を接合面とするシリコン基板51と、同様な金属薄膜55
3を形成した光導波路52および同様な金属薄膜554を形成
した光素子53をアルゴン（Ar）原子ビーム56が照射でき
る圧力下（例えば１×10−４〜１×10−3Torrの真空）
に設置し、各接合面にアルゴン（Ar）原子ビーム56を照
射する。これにより接合面に付着している酸化膜、水
分、油脂分等の汚染物を除去し、接合面を活性化する。
その後、まず、第５図（ｃ）に示すように、５×10−6T
orr以下の真空中でシリコン基板51および光導波路52の
接合面同志を密着して固相の状態で接合する。なお、接
合時圧力は５×10−6Torr以下の真空でなくても、アル
ゴン（Ar）原子ビーム56を照射した接合面が再汚染しな
い雰囲気であれば良い。次いで、第５図（ｄ）に示すよ
うに、シリコン基板51および光素子53の接合面同士を密
着して固相の状態で接合する。このとき、接合面の温
度、すなわち接合温度は100〜400℃、接合圧力は５〜50
MPaである。 光伝送用半導体デバイスにおいては、光半導体素子53
から発せられる光を効率良く光導波路52を経由させ光フ
ァイバ54に導く必要がある。従来は、接着剤にて光素
子、光導波路を接合しているため、その位置決めが困難
であり、熟練者の作業となっていた。 しかし、本発明により光半導体素子53、光導波路52を
接合すれば、接合により寸法誤差を発生する可能性のあ
る部材は、金属薄膜だけであるため、接合の位置決めを
正しくすれば、接合後の位置も正しく設定することがで
きる。
する。 第５図は、光伝送半導体デバイスにおける接合を示し
たものである。51はシリコン基板、52は光導波路、53は
光半導体素子、54は光ファイバ、551〜554は金属薄膜で
ある。 第５図（ａ）に示すように、光伝送半導体デバイスは
シリコン（Si）基板51上に光導波路52、光半導体素子53
を固定し、光ファイバ54を取り付けた構造となってい
る。光導波路52、光半導体素子53、光ファイバ54は、そ
の取付精度が高くないと、性能を発揮することができな
い。 ここで、光導波路52および光半導体素子53をシリコン
基板に接合する工程について説明する。 第５図（ｂ）に示すように、まず、金属薄膜551、552
として真空蒸着によりチタン（Ti）薄膜を厚さ0.5〜100
0nm、次いで金（Au）薄膜を厚さ２〜10000nm形成し、金
面を接合面とするシリコン基板51と、同様な金属薄膜55
3を形成した光導波路52および同様な金属薄膜554を形成
した光素子53をアルゴン（Ar）原子ビーム56が照射でき
る圧力下（例えば１×10−４〜１×10−3Torrの真空）
に設置し、各接合面にアルゴン（Ar）原子ビーム56を照
射する。これにより接合面に付着している酸化膜、水
分、油脂分等の汚染物を除去し、接合面を活性化する。
その後、まず、第５図（ｃ）に示すように、５×10−6T
orr以下の真空中でシリコン基板51および光導波路52の
接合面同志を密着して固相の状態で接合する。なお、接
合時圧力は５×10−6Torr以下の真空でなくても、アル
ゴン（Ar）原子ビーム56を照射した接合面が再汚染しな
い雰囲気であれば良い。次いで、第５図（ｄ）に示すよ
うに、シリコン基板51および光素子53の接合面同士を密
着して固相の状態で接合する。このとき、接合面の温
度、すなわち接合温度は100〜400℃、接合圧力は５〜50
MPaである。 光伝送用半導体デバイスにおいては、光半導体素子53
から発せられる光を効率良く光導波路52を経由させ光フ
ァイバ54に導く必要がある。従来は、接着剤にて光素
子、光導波路を接合しているため、その位置決めが困難
であり、熟練者の作業となっていた。 しかし、本発明により光半導体素子53、光導波路52を
接合すれば、接合により寸法誤差を発生する可能性のあ
る部材は、金属薄膜だけであるため、接合の位置決めを
正しくすれば、接合後の位置も正しく設定することがで
きる。
【００１０】
［実施例３］
以下、本発明の第３の実施例を図面に従い詳細に説明
する。 第６図は、光半導体デバイスの製造過程を示したもの
である。31はシリコン半導体素子、32はガリウム砒素半
導体素子、34はアルゴン（Ar）原子ビーム、331、332は
金属薄膜である。 光半導体デバイスは、シリコン（Si）半導体素子とガリ
ウム砒素（GaAs）半導体素子の異種材を接合することに
より製造することができる。 第６図（ａ）に示すように、金属薄膜331として真空
蒸着によりチタン（Ti）薄膜を厚さ0.5〜1000nm、次い
で金（Au）薄膜を厚さ２〜10000nm形成し、金面を接合
面とするシリコン半導体素子31と、同様な金属薄膜332
を形成したガリウム砒素半導体素子32をアルゴン（Ar）
原子ビーム34が照射できる圧力下（例えば１×10−４〜
１×10−3Torrの真空）に設置し、接合面にアルゴン（A
r）原子ビーム34を照射する。これにより接合面に付着
している酸化膜、水分、油脂分等の汚染物を除去し、接
合面を活性化する。その後、第６図（ｂ）に示すよう
に、５×10−6Torr以下の真空中で接合面同志を対向さ
せた後密着させて固相の状態で接合する。なお、接合時
圧力は５×10−6Torr以下の真空でなくても、アルゴン
（Ar）原子ビーム34を照射した接合面が再汚染しない雰
囲気であれば良い。このとき、接合面の温度、すなわち
接合温度は100〜400℃、接合圧力は５〜50MPaである。 シリコン半導体素子とガリウム半導体素子との接合を
本発明で行えば、シリコン半導体デバイス31とガリウム
砒素半導体デバイス32の高さを同じにすることができる
ため、半導体素子間の配線は薄膜状の金属配線で行うこ
とができるため配線密度が高まり半導体デバイスの高集
積化が可能となる。また、接合面の一部を接点とするこ
とにより、配線作業の省力化を図ることができる。
する。 第６図は、光半導体デバイスの製造過程を示したもの
である。31はシリコン半導体素子、32はガリウム砒素半
導体素子、34はアルゴン（Ar）原子ビーム、331、332は
金属薄膜である。 光半導体デバイスは、シリコン（Si）半導体素子とガリ
ウム砒素（GaAs）半導体素子の異種材を接合することに
より製造することができる。 第６図（ａ）に示すように、金属薄膜331として真空
蒸着によりチタン（Ti）薄膜を厚さ0.5〜1000nm、次い
で金（Au）薄膜を厚さ２〜10000nm形成し、金面を接合
面とするシリコン半導体素子31と、同様な金属薄膜332
を形成したガリウム砒素半導体素子32をアルゴン（Ar）
原子ビーム34が照射できる圧力下（例えば１×10−４〜
１×10−3Torrの真空）に設置し、接合面にアルゴン（A
r）原子ビーム34を照射する。これにより接合面に付着
している酸化膜、水分、油脂分等の汚染物を除去し、接
合面を活性化する。その後、第６図（ｂ）に示すよう
に、５×10−6Torr以下の真空中で接合面同志を対向さ
せた後密着させて固相の状態で接合する。なお、接合時
圧力は５×10−6Torr以下の真空でなくても、アルゴン
（Ar）原子ビーム34を照射した接合面が再汚染しない雰
囲気であれば良い。このとき、接合面の温度、すなわち
接合温度は100〜400℃、接合圧力は５〜50MPaである。 シリコン半導体素子とガリウム半導体素子との接合を
本発明で行えば、シリコン半導体デバイス31とガリウム
砒素半導体デバイス32の高さを同じにすることができる
ため、半導体素子間の配線は薄膜状の金属配線で行うこ
とができるため配線密度が高まり半導体デバイスの高集
積化が可能となる。また、接合面の一部を接点とするこ
とにより、配線作業の省力化を図ることができる。
【００１１】
［実施例４］
以下、本発明の第４の実施例を図面に従い詳細に説明
する。 第７図は大規模半導体デバイスの欠陥救済方法を示
す。11は大規模半導体素子、13は接合溝、15は薄膜大規
模半導体素子、16はアルゴン（Ar）原子ビーム、121、1
22はマクロ、123は欠陥救済マクロ、141、142は金属薄
膜である。 大規模半導体素子は歩留まり向上のため欠陥救済とい
う作業を実施する。これは、大規模半導体素子を構成す
る複数のマクロと呼ばれる個別の機能を持つ回路ブロッ
クのうち不良となったマクロを取り除き、そこに、欠陥
のないマクロを接合することにより不良となった大規模
半導体素子を救済するという作業である。 第７図（ａ）は欠陥救済を必要とする大規模半導体素
子を示す。SOIウエハから作られた大規模半導体素子11
はマクロ121、122と呼ばれる個別の機能を持つ回路ブロ
ックにより構成される。例えば、マクロ121の回路には
欠陥がなく、マクロ122の回路には欠陥が生じているも
のとする。 まず、欠陥除去工程について説明する。この欠陥が生
じているマクロ122をエッチングにより除去し、第７図
（ｂ）に示すように接合溝13を形成する。次に第７図
（ｃ）に示すように接合溝13に金属薄膜141として真空
蒸着によりチタン（Ti）薄膜を厚さ0.5〜1000nm、次い
で金（Au）薄膜を厚さ２〜10000nm形成し、金面を接合
面とする。ここで、接合溝13と金薄膜の間にチタン薄膜
を挿入したのは金薄膜の剥離強度を高めるためであり、
チタンの代わりにクロム（Cr）等金薄膜の剥離強度を高
める薄膜を挿入してもよい。 次に救済マクロ作成工程について説明する。第７図
（ｄ）の薄膜大規模半導体素子15は大規模半導体素子11
と同様な回路構成をしている大規模半導体素子を薄膜化
したものであり、かつ、マクロ122と同一機能の欠陥救
済マクロ123には欠陥が生じていない。次に、第７図
（ｅ）に示すように、薄膜大規模半導体素子15をマクロ
単位に分割し、欠陥救済マクロ123を取り出す。そして
第７図（ｆ）に示すように、接合溝13と同様に金属薄膜
142を形成し、金（Au）面を接合面とする。 接合工程について第７図（ｇ）を用いて説明する。大
規模半導体素子11および救済マクロ123をアルゴン（A
r）原子ビーム16が照射できる圧力下（例えば１×10−
４〜１×10−3Torrの真空）に設置し、接合面にアルゴ
ン（Ar）原子ビーム16を照射する。これにより接合面に
付着している酸化膜、水分、油脂分等の汚染物を除去
し、接合面を活性化する。この時、アルゴン（Ar）原子
ビーム16を照射する面が金属面であるため照射面がチャ
ージアップせず、半導体デバイスに電気的なダメージを
与えることはない。その後、第７図（ｈ）に示すよう
に、５×10−6Torr以下の真空中で接合面同志を対向さ
せた後密着させて固相の状態で接合する。なお、接合時
圧力は５×10−6Torr以下の真空でなくても、アルゴン
（Ar）原子ビーム16を照射した接合面が再汚染しない雰
囲気であれば良い。 また、このとき、接合面の温度、すなわち接合温度は
100〜400℃、接合圧力は５〜50MPaである。 このように、低温度、低圧力で接合できるため、集積
回路の信頼性を確保して接合することができる。また、
固相の状態で接合されているため、寸法精度も高く、救
済マクロ123と欠陥のないマクロ121の高さを同じにする
ことができる。 救済マクロ123と欠陥のないマクロ121の高さを同じす
ることができるため、マクロ間の配線は、欠陥救済をし
ない良品の大規模半導体素子と同様、薄膜状の金属配線
で行うことができるため、配線密度が高まり、半導体デ
バイスの高集積化を図ることができる。また、接合部
は、金属接合であるので、救済マクロ123の放熱は十分
行われる。 また、接合溝13および救済マクロ123における酸化膜
（SiO2）を大規模半導体素子11および欠陥救済マクロ12
3の母材であるシリコン（Si）と金属薄膜の金（Au）と
の共晶防止膜として利用することにより、接合部の溶融
温度を600℃以上にすることができる。この温度は、接
合温度100〜400℃に比べ、十分高い温度となっているた
め、この接合を何度おこなっても接合部が溶融すること
はない。なお、共晶防止膜として本実施例ではSOIウエ
ハ自体の酸化膜を利用しているが、熱酸化膜またはCVD
による酸化膜であってもその効果は同じである。 ［図面の簡単な説明］
する。 第７図は大規模半導体デバイスの欠陥救済方法を示
す。11は大規模半導体素子、13は接合溝、15は薄膜大規
模半導体素子、16はアルゴン（Ar）原子ビーム、121、1
22はマクロ、123は欠陥救済マクロ、141、142は金属薄
膜である。 大規模半導体素子は歩留まり向上のため欠陥救済とい
う作業を実施する。これは、大規模半導体素子を構成す
る複数のマクロと呼ばれる個別の機能を持つ回路ブロッ
クのうち不良となったマクロを取り除き、そこに、欠陥
のないマクロを接合することにより不良となった大規模
半導体素子を救済するという作業である。 第７図（ａ）は欠陥救済を必要とする大規模半導体素
子を示す。SOIウエハから作られた大規模半導体素子11
はマクロ121、122と呼ばれる個別の機能を持つ回路ブロ
ックにより構成される。例えば、マクロ121の回路には
欠陥がなく、マクロ122の回路には欠陥が生じているも
のとする。 まず、欠陥除去工程について説明する。この欠陥が生
じているマクロ122をエッチングにより除去し、第７図
（ｂ）に示すように接合溝13を形成する。次に第７図
（ｃ）に示すように接合溝13に金属薄膜141として真空
蒸着によりチタン（Ti）薄膜を厚さ0.5〜1000nm、次い
で金（Au）薄膜を厚さ２〜10000nm形成し、金面を接合
面とする。ここで、接合溝13と金薄膜の間にチタン薄膜
を挿入したのは金薄膜の剥離強度を高めるためであり、
チタンの代わりにクロム（Cr）等金薄膜の剥離強度を高
める薄膜を挿入してもよい。 次に救済マクロ作成工程について説明する。第７図
（ｄ）の薄膜大規模半導体素子15は大規模半導体素子11
と同様な回路構成をしている大規模半導体素子を薄膜化
したものであり、かつ、マクロ122と同一機能の欠陥救
済マクロ123には欠陥が生じていない。次に、第７図
（ｅ）に示すように、薄膜大規模半導体素子15をマクロ
単位に分割し、欠陥救済マクロ123を取り出す。そして
第７図（ｆ）に示すように、接合溝13と同様に金属薄膜
142を形成し、金（Au）面を接合面とする。 接合工程について第７図（ｇ）を用いて説明する。大
規模半導体素子11および救済マクロ123をアルゴン（A
r）原子ビーム16が照射できる圧力下（例えば１×10−
４〜１×10−3Torrの真空）に設置し、接合面にアルゴ
ン（Ar）原子ビーム16を照射する。これにより接合面に
付着している酸化膜、水分、油脂分等の汚染物を除去
し、接合面を活性化する。この時、アルゴン（Ar）原子
ビーム16を照射する面が金属面であるため照射面がチャ
ージアップせず、半導体デバイスに電気的なダメージを
与えることはない。その後、第７図（ｈ）に示すよう
に、５×10−6Torr以下の真空中で接合面同志を対向さ
せた後密着させて固相の状態で接合する。なお、接合時
圧力は５×10−6Torr以下の真空でなくても、アルゴン
（Ar）原子ビーム16を照射した接合面が再汚染しない雰
囲気であれば良い。 また、このとき、接合面の温度、すなわち接合温度は
100〜400℃、接合圧力は５〜50MPaである。 このように、低温度、低圧力で接合できるため、集積
回路の信頼性を確保して接合することができる。また、
固相の状態で接合されているため、寸法精度も高く、救
済マクロ123と欠陥のないマクロ121の高さを同じにする
ことができる。 救済マクロ123と欠陥のないマクロ121の高さを同じす
ることができるため、マクロ間の配線は、欠陥救済をし
ない良品の大規模半導体素子と同様、薄膜状の金属配線
で行うことができるため、配線密度が高まり、半導体デ
バイスの高集積化を図ることができる。また、接合部
は、金属接合であるので、救済マクロ123の放熱は十分
行われる。 また、接合溝13および救済マクロ123における酸化膜
（SiO2）を大規模半導体素子11および欠陥救済マクロ12
3の母材であるシリコン（Si）と金属薄膜の金（Au）と
の共晶防止膜として利用することにより、接合部の溶融
温度を600℃以上にすることができる。この温度は、接
合温度100〜400℃に比べ、十分高い温度となっているた
め、この接合を何度おこなっても接合部が溶融すること
はない。なお、共晶防止膜として本実施例ではSOIウエ
ハ自体の酸化膜を利用しているが、熱酸化膜またはCVD
による酸化膜であってもその効果は同じである。 ［図面の簡単な説明］
【００１２】
【図１】 第１図は、本発明の第１の実施例による積層
形半導体デバイスの外観図である。
形半導体デバイスの外観図である。
【図２】 第２図は、本発明の第１の実施例による積層
形半導体デバイスの製造方法を示す図である。
形半導体デバイスの製造方法を示す図である。
【図３】 第３図は、本発明の第１の実施例による接合
界面の金属断面図である。
界面の金属断面図である。
【図４】 第４図は、本発明の第１の実施例による平面
接合形半導体デバイスの外観図である。
接合形半導体デバイスの外観図である。
【図５】 第５図は、本発明の第２の実施例による光伝
送半導体デバイスの製造方法を示す図である。
送半導体デバイスの製造方法を示す図である。
【図６】 第６図は、本発明の第３の実施例による光半
導体デバイスの製造方法を示す図である。
導体デバイスの製造方法を示す図である。
【図７】 第７図は、本発明の第４の実施例による大規
模半導体デバイスの欠陥救済方法を示す図である。
模半導体デバイスの欠陥救済方法を示す図である。
【図８】 第８図は、本発明の接合条件と接合強度の関
係を示す図である。
係を示す図である。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 徳田 正秀
東京都青梅市友田町３−32−１ クリオ
青梅１番館304
(56)参考文献 特開 平４−56262（ＪＰ，Ａ)
特開 平５−109593（ＪＰ，Ａ)
特開 平３−171643（ＪＰ，Ａ)
特開 平３−62566（ＪＰ，Ａ)
特開 平４−148525（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 25/00 - 25/18
H01L 21/02
Claims (18)
- 【請求項１】少なくとも２個以上の半導体素子を接合し
て成る半導体デバイスにおいて、 前記半導体素子間の接合部に金属薄膜を介して固相接合
したことを特徴とする半導体デバイス。 - 【請求項２】請求項１において、前記半導体素子を前記
半導体デバイスの厚さ方向に固相接合したことを特徴と
する半導体デバイス。 - 【請求項３】請求項１において、前記半導体素子を前記
半導体デバイスの長さ方向または幅方向に固相接合した
ことを特徴とする半導体デバイス。 - 【請求項４】基板上に光素子および光導波路を金属薄膜
を介して固相接合したことを特徴とする半導体デバイ
ス。 - 【請求項５】シリコン半導体素子とガリウム砒素半導体
素子を金属薄膜を介して固相接合したことを特徴とする
半導体デバイス。 - 【請求項６】請求項１、４、５のいずれかにおいて、前
記金属薄膜は、材質の異なる２つ以上の薄膜層から構成
されていることを特徴とする半導体デバイス。 - 【請求項７】請求項１、４、５のいずれかにおいて、半
導体素子と前記金属薄膜の間に、前記半導体素子および
前記金属薄膜と共晶反応しない材料を挿入することを特
徴とする半導体デバイス。 - 【請求項８】請求項１、４、５のいずれかにおいて、前
記金属薄膜は、チタン（Ti）薄膜と金（Au）薄膜により
構成されていることを特徴とする半導体デバイス。 - 【請求項９】請求項１、４、５のいずれかにおいて、前
記金属薄膜は、厚さ0.5〜1000nmのチタン（Ti）薄膜と
厚さ２〜10000nmの金（Au）薄膜により構成されている
ことを特徴とする半導体デバイス。 - 【請求項１０】請求項１、４、５のいずれかにおいて、
前記金属薄膜は、半導体素子の接合面に電気的に独立し
て複数形成されており、この複数形成された金属薄膜の
一部または全部が電極であることを特徴とする半導体デ
バイス。 - 【請求項１１】少なくとも２個以上の半導体素子を接合
して成る半導体デバイスの製造方法において、前記半導
体素子間の接合部に金属薄膜を介して固相接合したこと
を特徴とする半導体デバイスの製造方法。 - 【請求項１２】請求項11において、前記固相接合は、互
いに接合すべき前記半導体素子の接合面のうち少なくと
も一方は予め金属薄膜を形成した接合面とし、真空中に
て前記接合面に原子またはイオンのエネルギービームを
照射して前記接合面の上の汚染物を除去して前記接合面
を活性化した後、前記接合面が再汚染しない接合雰囲気
中にて金属薄膜の固相線温度以下の温度で接合面同志を
密着させて加圧し、固相の状態で接合することを特徴と
する半導体デバイスの製造方法。 - 【請求項１３】請求項11において、前記金属薄膜は材質
の異なる２つ以上の薄膜層から構成されていることを特
徴とする半導体デバイスの製造方法。 - 【請求項１４】請求項11において、前記半導体素子と前
記金属薄膜の間に前記半導体素子および前記金属薄膜と
共晶反応しない材料を挿入することを特徴とする半導体
デバイスの製造方法。 - 【請求項１５】請求項11において、前記金属薄膜はチタ
ン（Ti）薄膜と金（Au）薄膜から構成されていることを
特徴とする半導体デバイスの製造方法。 - 【請求項１６】請求項11において、前記金属薄膜は厚さ
0.5〜1000nmのチタン（Ti）薄膜と厚さ２〜10000nmの金
（Au）薄膜から構成されていることを特徴とする半導体
デバイスの製造方法。 - 【請求項１７】請求項11において、前記固相接合は前記
金属薄膜中に双晶変形が生じる温度および圧力にて接合
することを特徴とする半導体デバイスの製造方法。 - 【請求項１８】請求項17において、前記温度が100〜400
℃であり、前記圧力が５〜50MPaであることを特徴とす
る半導体デバイスの製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP1995/001875 WO1997011492A1 (fr) | 1995-09-20 | 1995-09-20 | Dispositif a semi-conducteurs et son procede de fabrication |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP3400459B2 true JP3400459B2 (ja) | 2003-04-28 |
Family
ID=14126278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51256397A Expired - Fee Related JP3400459B2 (ja) | 1995-09-20 | 1995-09-20 | 半導体デバイスおよび製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3400459B2 (ja) |
| WO (1) | WO1997011492A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9359480B2 (en) | 2009-04-06 | 2016-06-07 | Entegris, Inc. | Non-dewetting porous membranes |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6180881B1 (en) * | 1998-05-05 | 2001-01-30 | Harlan Ruben Isaak | Chip stack and method of making same |
| JP3447690B2 (ja) | 2000-12-04 | 2003-09-16 | 日本電気株式会社 | 半導体チップの積層実装方法 |
| JP4708176B2 (ja) | 2005-12-08 | 2011-06-22 | エルピーダメモリ株式会社 | 半導体装置 |
| JP2008198263A (ja) * | 2007-02-09 | 2008-08-28 | Konica Minolta Opto Inc | 近接場光発生器、光アシスト式磁気記録ヘッド、光アシスト式磁気記録装置 |
| JP4920501B2 (ja) * | 2007-06-05 | 2012-04-18 | パナソニック株式会社 | 接合方法 |
| US8486758B2 (en) | 2010-12-20 | 2013-07-16 | Tessera, Inc. | Simultaneous wafer bonding and interconnect joining |
| US20120319293A1 (en) * | 2011-06-17 | 2012-12-20 | Bok Eng Cheah | Microelectronic device, stacked die package and computing system containing same, method of manufacturing a multi-channel communication pathway in same, and method of enabling electrical communication between components of a stacked-die package |
| JP2012124497A (ja) * | 2011-12-26 | 2012-06-28 | Hitachi Metals Ltd | 半導体装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0168424B1 (ko) * | 1989-01-17 | 1999-01-15 | 엔. 라이스 머레트 | 공동내에 감결합 캐패시터를 갖는 패키지 집적회로 |
| JP2786700B2 (ja) * | 1989-11-29 | 1998-08-13 | 株式会社日立製作所 | 半導体集積回路装置の製造方法および製造装置 |
| JPH0456262A (ja) * | 1990-06-25 | 1992-02-24 | Matsushita Electron Corp | 半導体集積回路装置 |
| JPH04148525A (ja) * | 1990-10-12 | 1992-05-21 | Fujitsu Ltd | Ｓｏｉ基板およびその製造方法 |
| JP2936834B2 (ja) * | 1991-10-14 | 1999-08-23 | 富士電機株式会社 | 半導体装置の製造方法 |
-
1995
- 1995-09-20 JP JP51256397A patent/JP3400459B2/ja not_active Expired - Fee Related
- 1995-09-20 WO PCT/JP1995/001875 patent/WO1997011492A1/ja active Application Filing
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9359480B2 (en) | 2009-04-06 | 2016-06-07 | Entegris, Inc. | Non-dewetting porous membranes |
| US10179842B2 (en) | 2009-04-06 | 2019-01-15 | Entegris, Inc. | Non-dewetting porous membranes |
Also Published As
| Publication number | Publication date |
|---|---|
| WO1997011492A1 (fr) | 1997-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6429094B1 (en) | Treatment process for molecular bonding and unbonding of two structures | |
| EP0547877A2 (en) | Semiconductor power module | |
| JP5367842B2 (ja) | 半導体基板の接合方法およびｍｅｍｓデバイス | |
| JPH0267742A (ja) | 半導体集積回路チップの組合体及びその接着方法 | |
| JP3400459B2 (ja) | 半導体デバイスおよび製造方法 | |
| JPH08213713A (ja) | 適合層メタライゼーション | |
| JP5367841B2 (ja) | 半導体基板の接合方法およびｍｅｍｓデバイス | |
| US4866505A (en) | Aluminum-backed wafer and chip | |
| JP5300470B2 (ja) | 半導体パッケージ及び同パッケージを形成する方法 | |
| US5946597A (en) | Semiconductor chip mounting method | |
| JPH07201864A (ja) | 突起電極形成方法 | |
| JPH09509011A (ja) | 立体回路装置の製法 | |
| JP2001015553A (ja) | 半導体装置の製造方法 | |
| US4112196A (en) | Beam lead arrangement for microelectronic devices | |
| JP3168260B2 (ja) | 光電子デバイスの形成方法 | |
| JP3269390B2 (ja) | 半導体装置 | |
| TW502456B (en) | Repairable flip chip semiconductor device with excellent packaging reliability and method of manufacturing same | |
| WO2011070626A1 (ja) | 半導体基板の接合方法およびｍｅｍｓデバイス | |
| US6548386B1 (en) | Method for forming and patterning film | |
| JP2000021914A (ja) | 半導体装置及びその製造方法 | |
| JP5783601B2 (ja) | 中空パッケージ | |
| JP3169000B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH04372109A (ja) | 貼り合わせ基板とその製造方法及びその基板を用いた半導体装置 | |
| JP2005268374A (ja) | 半導体素子とその製造方法、及び半導体装置 | |
| JPS5944834A (ja) | 電子回路素子のダイボンデイング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080221 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100221 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110221 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110221 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110221 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110221 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120221 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130221 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |