DE112017004976T5 - Elektronisches bauelementgehäuse - Google Patents

Elektronisches bauelementgehäuse Download PDF

Info

Publication number
DE112017004976T5
DE112017004976T5 DE112017004976.8T DE112017004976T DE112017004976T5 DE 112017004976 T5 DE112017004976 T5 DE 112017004976T5 DE 112017004976 T DE112017004976 T DE 112017004976T DE 112017004976 T5 DE112017004976 T5 DE 112017004976T5
Authority
DE
Germany
Prior art keywords
electronic component
redistribution layer
package
molding compound
package substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112017004976.8T
Other languages
English (en)
Inventor
Jh Yoon
Yong She
Mao Guo
Richard Patten
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112017004976T5 publication Critical patent/DE112017004976T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H01L2224/48996—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/48997—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Die Technologie eines elektronischen Bauelementgehäuses ist offenbart. Ein elektronisches Bauelementgehäuse gemäß der vorliegenden Offenbarung kann ein Gehäusesubstrat, eine elektronische Komponente, eine Formmasse, die die elektronische Komponente einkapselt, und eine Redistributionsschicht umfassen, die derart angeordnet ist, dass die Formmasse zwischen dem Gehäusesubstrat und der Redistributionsschicht ist. Die Redistributionsschicht und das Gehäusesubstrat können elektrisch gekoppelt sein. Außerdem können die Redistributionsschicht und die elektronische Komponente elektrisch gekoppelt sein, um die elektronische Komponente und das Gehäusesubstrat elektrisch zu koppeln. Zugeordnete Systeme und Verfahren sind auch offenbart.

Description

  • Technisches Gebiet
  • Hierin beschriebene Ausführungsbeispiele beziehen sich im Allgemeinen auf elektronische Bauelementgehäuse und insbesondere auf Zwischenverbindungskomponenten bei elektronischen Bauelementgehäusen.
  • Hintergrund
  • Ein Häusen (Packaging) einer integrierten Schaltung umfasst häufig zwei oder mehr elektronische Komponenten in einer gestapelten Konfiguration, die mit einem Gehäusesubstrat elektrisch gekoppelt sind. Diese Anordnung stellt eine Platzeinsparung bereit und wurde daher immer beliebter für Kleinformfaktor- (Small-Form-Faktor-) Anwendungen aufgrund der höheren Komponentendichte, die bei Vorrichtungen, z. B. Mobiltelefonen, Personaldigitalassistenten (PDA; Personal Digital Assistant) und Digitalkameras, bereitgestellt werden kann. Einige Gehäusekonfigurationen stapeln eine Speicherkomponente (z.B. DRAM (Dynamic Random Access Memory; dynamischer Direktzugriffsspeicher), SRAM (Static RAM; statischer RAM), FLASH, etc.) auf einer Logik- oder Prozessorkomponente und sind als gemischte Logik-Speicherstapel bekannt. Eine Logik- oder Prozessorkomponente kann eine anwendungsspezifische integrierte Schaltung (ASIC = Application Specific Integrated Circuit), wie beispielsweise einen Prozessor und/oder ein System auf einem Chip (SOC; System on a Chip) umfassen, die eine CPU, eine GPU, eine Speicher-Steuerung, einen Videodecodierer, einen Audiodecodierer, einen Videocodierer, einen Kameraprozessor, einen Systemspeicher, und/oder ein Modem auf einem einzelnen Chip integrieren kann.
  • Figurenliste
  • Erfindungsmerkmale und -vorteile sind aus der folgenden detaillierten Beschreibung, in Verbindung mit den beiliegenden Zeichnungen, offensichtlich, die zusammen beispielhaft verschiedene erfindungsbezogene Ausführungsbeispiele darstellen; und wobei
    • 1 einen schematischen Querschnitt eines elektronischen Bauelementgehäuses gemäß einem Beispiel darstellt;
    • 2 einen schematischen Querschnitt eines elektronischen Bauelementgehäuses gemäß einem Beispiel darstellt;
    • 3 einen schematischen Querschnitt eines elektronischen Bauelementgehäuses gemäß einem Beispiel darstellt;
    • 4 einen schematischen Querschnitt eines elektronischen Bauelementgehäuses gemäß einem Beispiel darstellt; und
    • 5 eine schematische Darstellung eines beispielhaften Rechensystems ist.
  • Es wird nun Bezug genommen auf die dargestellten exemplarischen Ausführungsbeispiele, und es wird hierin eine spezifische Sprache verwendet, um dieselben zu beschreiben. Gleichwohl versteht es sich, dass dadurch keine Einschränkung des Schutzbereichs oder spezifischer erfindungsbezogener Ausführungsbeispiele beabsichtigt ist.
  • Beschreibung von Ausführungsbeispielen
  • Bevor erfindungsbezogene Ausführungsbeispiele offenbart und beschrieben werden, versteht es sich, dass keine Einschränkung auf die hierin offenbarten, bestimmten Strukturen, Prozessschritte oder Materialien beabsichtigt ist, aber auch Entsprechungen derselben umfasst sind, wie sie ein Fachmann auf dem relevanten Gebiet erkennen würde. Es versteht sich auch, dass die hierin eingesetzte Terminologie nur verwendet wird zum Beschreiben von bestimmten Beispielen und nicht einschränkend sein soll. Die gleichen Bezugszeichen in unterschiedlichen Zeichnungen repräsentieren das gleiche Element. In Flussdiagrammen und Prozessen bereitgestellte Zahlen sind der Klarheit halber in veranschaulichenden Schritten und Operationen bereitgestellt und zeigen nicht zwingend eine bestimmte Reihenfolge oder Abfolge an. Sofern nicht anderweitig definiert besitzen alle hier benutzten technischen und wissenschaftlichen Begriffe die gleiche Bedeutung wie sie gewöhnlich von einem Durchschnittsfachmann auf dem Gebiet verstanden wird, zu dem die Offenbarung gehört.
  • Gemäß der Verwendung in dieser schriftlichen Beschreibung unterstützen die Singularformen „ein, eine“ und „der, die, das“ ausdrücklich die Pluralbezüge, sofern aus dem Kontext nicht eindeutig etwas anderes hervorgeht. Somit umfasst zum Beispiel die Bezugnahme auf „eine Schicht“ eine Mehrzahl solcher Schichten.
  • In dieser Anmeldung können „umfasst“, „umfassend“, „beinhaltend“ und „aufweisend“ und Ähnliches die Bedeutung haben, die ihnen im US-Patentgesetz zugeschrieben wird, und können bedeuten „weist auf“, „beinhaltet“ und Ähnliches, und werden im Allgemeinen als offene Begriffe interpretiert. Die Begriffe „bestehend aus“ oder „besteht aus“ sind geschlossene Begriffe und umfassen nur die Komponenten, Strukturen, Schritte oder Ähnliches, die in Verbindung mit solchen Begriffen eigens aufgeführt sind, sowie was dem US-Patentgesetz entspricht. „Bestehend im Wesentlichen aus“ oder „besteht im Wesentlichen aus“ besitzen die Bedeutung, die ihnen im Allgemeinen von dem US-Patentgesetz zugeschrieben wird. Insbesondere sind solche Begriffe geschlossene Begriffe, mit der Ausnahme, dass sie die Aufnahme von zusätzlichen Gegenständen, Materialien, Komponenten, Schritten oder Elementen erlauben, die die grundlegenden und neuartigen Charakteristika oder Funktion des Gegenstands/der Gegenstände, die in Verbindung mit denselben verwendet werden, nicht wesentlich beeinflussen. Zum Beispiele wären Spurenelemente, die in einer Zusammensetzung vorhanden sind, aber das Wesen und die Charakteristika der Zusammensetzung nicht beeinflussen, zulässig, wenn sie im Rahmen der „bestehend im Wesentlichen aus“-Sprache vorhanden sind, selbst wenn sie nicht ausdrücklich in einer Liste von Begriffen aufgeführt sind, die dieser Terminologie folgen. Bei Verwendung eines offenen Begriffs in der schriftlichen Beschreibung, z. B. „umfassend“ oder „beinhaltend“, versteht es sich, dass die „im Wesentlichen bestehend aus“-Sprache sowie die „bestehend aus-“Sprache direkt unterstützt werden, als ob dies ausdrücklich angegeben ist oder umgekehrt.
  • Die Begriffe „erste,r,s“, „zweite,r,s“, „dritte,r,s,“, „vierte,r,s“ und Ähnliches in der Beschreibung und in den Ansprüchen, falls überhaupt, werden verwendet zum Unterscheiden zwischen ähnlichen Elementen und nicht zwingend zum Beschreiben einer bestimmten Abfolge oder chronologischen Reihenfolge. Es versteht sich, dass die auf diese Weise verwendeten Begriffe unter entsprechenden Bedingungen austauschbar sind, derart, dass die hierin beschriebenen Ausführungsbeispiele zum Beispiel fähig sind zum Betrieb in anderen Abfolgen als denjenigen, die hierin dargestellt oder anderweitig beschrieben sind. Wenn ein Verfahren hierin als umfassend eine Reihe von Schritten beschrieben ist, ist die Reihenfolge dieser Schritte, wie hierin dargelegt, in ähnlicher Weise nicht zwingend die einzige Reihenfolge, in der solche Schritte ausgeführt werden können, und bestimmte der angegebenen Schritte können möglicherweise weggelassen werden und/oder bestimmte andere Schritte, die hierin nicht beschrieben sind, können zu dem Verfahren möglicherweise hinzugefügt werden.
  • Die Begriffe „links“, „rechts“, „vorne“, „hinten“, „oben“, „unten“, „über“, „unter“ und Ähnliches in der Beschreibung und in den Ansprüchen, wenn überhaupt, werden zu beschreibenden Zwecken und nicht zwingend zum Beschreiben von permanenten relativen Positionen verwendet. Es versteht sich, dass die auf diese Weise verwendeten Begriffe unter entsprechenden Bedingungen austauschbar sind, derart, dass die hierin beschriebenen Ausführungsbeispiele zum Beispiel fähig sind zum Betrieb in anderen Orientierungen als denjenigen, die hierin dargestellt oder anderweitig beschrieben sind.
  • Der Begriff „gekoppelt“ ist nach hiesiger Verwendung als direkt oder indirekt auf eine elektrische oder nicht-elektrische Weise verbunden definiert. Objekte, die hierin als „benachbart zu“ einander beschrieben sind, können in physischem Kontakt miteinander sein, in unmittelbarer Nähe zueinander oder in der gleichen allgemeinen Region oder Bereich wie das jeweils andere, wie es für den Kontext, in dem die Phrase verwendet wird, angemessen ist.
  • Nach hiesiger Verwendung bezieht sich der Begriff „im Wesentlichen“ auf den kompletten oder nahezu kompletten Umfang oder Ausmaß einer Aktion, Charakteristik, Eigenschaft, eines Zustands, einer Struktur, eines Gegenstands oder Ergebnisses. Zum Beispiel würde ein Objekt, das „im Wesentlichen“ umschlossen ist, bedeuten, dass das Objekt entweder komplett umschlossen oder nahezu komplett umschlossen ist. Der exakte zulässige Abweichungsgrad von der absoluten Vollständigkeit kann in einigen Fällen von dem spezifischen Kontext abhängen. Allerdings wird allgemein gesagt die nahezue Vollständigkeit so sein, dass sie das gleiche Gesamtergebnis hat, als ob absolute oder totale Vollständigkeit erreicht worden wäre. Die Verwendung von „im Wesentlichen“ ist gleichermaßen anwendbar bei Verwendung in einer negativen Bedeutung, um auf das komplette oder nahezu komplette Fehlen einer Aktion, Charakteristik, Eigenschaft, eines Zustands, einer Struktur, eines Gegenstands oder Ergebnisses Bezug zu nehmen. Zum Beispiel würden einer Zusammensetzung, die „im Wesentlichen frei von“ Partikeln ist, entweder Partikel komplett fehlen oder Partikel in dem Maß nahezu komplett fehlen, dass der Effekt der Gleiche wäre, als ob ihr Partikel komplett fehlten. Anders ausgedrückt, eine Zusammensetzung, die „im Wesentlichen frei von“ einer Zutat oder einem Element ist, kann einen solchen Gegenstand tatsächlich immer noch enthalten, solange es davon keinen messbaren Effekt gibt.
  • Nach hiesiger Verwendung wird der Begriff „ungefähr“ verwendet, um Flexibilität für einen Zahlenbereichsendpunkt bereitzustellen, indem vorgesehen ist, dass eine gegebene Zahl „etwas über“ oder „etwas unter“ dem Endpunkt sein kann. Nach hiesiger Verwendung kann eine Mehrzahl von Gegenständen, strukturellen Elementen, Zusammensetzungselementen und/oder Materialien der Einfachheit halber in einer gemeinsamen Liste präsentiert werden. Allerdings sollten diese Listen dahin ausgelegt werden, dass jedes Mitglied der Liste individuell als ein separates und eindeutiges Mitglied identifiziert wird. Somit sollte kein individuelles Mitglied einer solchen Liste, ausschließlich aufgrund seiner Präsentation in einer gemeinsamen Gruppe ohne Hinweise auf das Gegenteil, als ein faktisches Pendant zu einem anderen Mitglied der gleichen Liste ausgelegt werden.
  • Konzentrationen, Mengen, Größen und andere Zahlenangaben können hierin in einem Bereichsformat ausgedrückt oder präsentiert sein. Es versteht sich, dass ein solches Bereichsformat nur der Einfachheit und Kürze halber verwendet wird und somit flexibel zu interpretieren ist, um nicht nur die ausdrücklich als die Grenzen des Bereichs wiedergegebenen Zahlenwerte zu umfassen, sondern um auch alle individuellen Zahlenwerte oder Teilbereiche zu umfassen, die innerhalb dieses Bereichs umfasst sind, als ob jeder Zahlenwert und Teilbereich ausdrücklich wiedergegeben ist. Zur Veranschaulichung sollte ein Zahlenbereich von „ungefähr 1 bis ungefähr 5“ so interpretiert werden, dass er nicht nur die ausdrücklich wiedergegebenen Werte von ungefähr 1 bis ungefähr 5 umfasst, sondern auch individuelle Werte und Teilbereiche innerhalb des angezeigten Bereichs. Somit sind in diesem Zahlenbereich individuelle Werte, z. B. 2, 3 und 4, sowie Teilbereiche, z. B. von 1-3, von 2-4 und von 3-5 etc., sowie 1, 2, 3, 4, und 5 einzeln umfasst.
  • Dieses gleiche Prinzip gilt für Bereiche, die nur einen Zahlenwert als ein Minimum oder ein Maximum wiedergeben. Ferner sollte eine solche Interpretation ungeachtet der Breite des Bereichs oder der beschriebenen Charakteristika gelten.
  • Durchgehend in dieser Beschreibung bedeutet Bezugnahme auf „ein Beispiel“, dass ein bestimmtes Merkmal, eine bestimmte Struktur oder Charakteristik, das/die in Verbindung mit dem Beispiel beschrieben ist, bei zumindest einem Ausführungsbeispiel umfasst ist. Somit bezieht sich das Auftreten der Phrase „bei einem Beispiel“ an verschiedenen Stellen durchgehend in dieser Beschreibung nicht zwingend überall auf das gleiche Ausführungsbeispiel. Das Auftreten der Phrase „bei einem Ausführungsbeispiel“ oder „bei einem Aspekt“ bezieht sich hierin nicht zwingend überall auf das gleiche Ausführungsbeispiel oder den gleichen Aspekt.
  • Ferner können die beschriebenen Merkmale, Strukturen oder Charakteristika in irgendeiner geeigneten Weise bei einem oder mehreren Ausführungsbeispielen kombiniert werden. In dieser Beschreibung sind zahlreiche spezifische Details bereitgestellt, z. B. Beispiele von Layouts, Distanzen, Netzwerkbeispiele etc. Ein Fachmann erkennt allerdings, dass viele Variationen möglich sind ohne eines oder mehrere der spezifischen Details, oder mit anderen Verfahren, Komponenten, Layouts, Maßen etc. In anderen Fällen sind bekannte Strukturen, Materialien oder Operationen nicht im Detail gezeigt oder beschrieben, werden aber als deutlich innerhalb des Schutzbereichs der Offenbarung angesehen.
  • Eine Schaltungsanordnung, die in elektronischen Komponenten oder Bauelementen (z. B. einem Die) eines elektronischen Bauelementgehäuses verwendet wird, kann Hardware, Firmware, einen Programmcode, einen ausführbaren Code, Computeranweisungen und/oder Software umfassen. Elektronische Komponenten und Bauelemente können ein nichtflüchtiges (non-transitory) computerlesbares Speichermedium umfassen, das ein computerlesbares Speichermedium sein kann, das kein Signal umfasst. Im Fall einer Programmcodeausführung auf programmierbaren Computern können die hierin wiedergegebenen Rechenvorrichtungen einen Prozessor, ein durch den Prozessor lesbares Speichermedium (einschließlich flüchtiger und nichtflüchtiger (non-volatile) Speicher-(memory) und/oder Speichervorrichtungs- (storage) elementen), zumindest eine Eingabevorrichtung und zumindest eine Ausgabevorrichtung umfassen. Flüchtige und nichtflüchtige Speicher- und/oder Speichervorrichtungs-Elemente können einen RAM (Random Access Memory = Direktzugriffsspeicher), einen EPROM (Erasable Programmable Read-Only Memory = löschbarer, programmierbarer Nur-Lese-Speicher), ein Flash-Laufwerk, ein optisches Laufwerk, eine magnetische Festplatte, ein Solid-State-Laufwerk oder ein anderes Medium zum Speichern von elektronischen Daten umfassen. Knoten- und Drahtlosvorrichtungen können auch ein Sendeempfängermodul, ein Zählermodul, ein Verarbeitungsmodul und/oder ein Taktgebermodul oder Zeitgebermodul umfassen. Ein oder mehrere Programme, die irgendwelche, hierin beschriebenen Techniken implementieren oder nutzen können, können eine Anwendungs-Programmierungs-Schnittstelle (API; Application Programming Interface), wiederverwendbare Steuerungen und Ähnliches verwenden. Solche Programme können in einer höheren, prozedur- oder objekt-orientierten Programmiersprache implementiert sein, um mit einem Computersystem zu kommunizieren. Falls erwünscht, können das/die Programm(e) in Assemblier- oder Maschinensprache implementiert sein. In jedem Fall kann die Sprache eine kompilierte oder interpretierte Sprache sein, und kann mit Hardware-Implementierungen kombiniert werden.
  • Ausführungsbeispiele
  • Ein anfänglicher Überblick von technologischen Ausführungsbeispielen ist im Folgenden bereitgestellt und spezifische technologische Ausführungsbeispiele werden dann ausführlicher beschrieben. Diese anfängliche Zusammenfassung soll Lesern beim schnelleren Verständnis der technologischen Ausführungsbeispiele helfen, soll aber weder Schlüssel- oder wesentlichen Merkmale der Technologie identifizieren noch den Schutzbereich des beanspruchten Gegenstands einschränken.
  • Obwohl elektronische Bauelementgehäuse mit elektronischen Komponentenstapeln weit verbreitet sind, umfasst ein typisches Gehäuse mit gestapelten elektronischen Komponenten elektrische Zwischenverbindungskonfigurationen, die die Größenreduzierung einschränken. Insbesondere nutzen solche Gehäuse Drahtbondverbindungen zwischen mehreren gestapelten Komponenten und dem Gehäusesubstrat, was Gehäuseabmessungen durch Anforderungen an die Drahtbond-Schleifen-Höhe und Draht-Durchlauf-Steuerung während der Anordnungsprozesse beeinflusst, wodurch eine minimale Gehäuseprofilgröße begrenzt wird (z. B. in X-, Y-, und/oder Z-Abmessungen).
  • Dementsprechend ist ein elektronisches Bauelementgehäuse offenbart, das Drahtbonden und zugehörige Raumbegrenzungen für ein elektrisches Zwischenverbinden von zumindest einer elektrischen Komponente in einem Stapel mit einem Gehäusesubstrat vermeidet. Bei einem Aspekt verwenden solche elektrischen Zwischenverbindungen eine leitfähige Säule oder einen vertikalen Drahtbond, um Signale durch eine Redistributionsschicht zur Verbindung mit dem Gehäusesubstrat zu leiten. Bei einem Beispiel kann ein elektronisches Bauelementgehäuse gemäß der vorliegenden Offenbarung ein Gehäusesubstrat, eine elektronische Komponente, eine Formmasse, die die elektronische Komponente einkapselt, und eine Redistributionsschicht umfassen, die derart angeordnet ist, dass die Formmasse zwischen dem Gehäusesubstrat und der Redistributionsschicht ist. Die Redistributionsschicht und das Gehäusesubstrat können elektrisch gekoppelt sein. Außerdem können die Redistributionsschicht und die elektronische Komponente elektrisch gekoppelt sein, um die elektronische Komponente und das Gehäusesubstrat elektrisch zu koppeln. Zugeordnete Systeme und Verfahren sind auch offenbart.
  • Bezugnehmend auf 1 ist ein exemplarisches elektronisches Bauelementgehäuse 100 in einem Querschnitt schematisch dargestellt. Das elektronische Bauelementgehäuse 100 kann ein Substrat 110 umfassen. Das elektronische Bauelementgehäuse 100 kann auch eine oder mehrere elektronische Komponenten 120-123 umfassen, die mit dem Substrat 110 wirksam gekoppelt sein können. Eine elektronische Komponente kann irgendein elektronisches Bauelement oder Komponente sein, die in einem elektronischen Bauelementgehäuse umfasst sein kann z. B. ein Halbleiterbauelement (z. B. ein Die, ein Chip, ein Prozessor, Computerspeicher etc.). Bei einem Ausführungsbeispiel kann jede der elektronischen Komponenten 120-123 einen diskreten Chip repräsentieren, der eine integrierte Schaltung umfassen kann. Die elektronischen Komponenten 120-123 können ein Prozessor, Speicher (z. B. ROM (Read Only Memory = Nurlesespeicher), RAM, EEPROM, Flash-Speicher etc.) oder eine anwendungsspezifische integrierte Schaltung (ASIC; Application Specific Integrated Circuit) sein, darin umfasst oder Teil eines selben sein. Bei einigen Ausführungsbeispielen können eine oder mehrere der elektronischen Komponenten 120-123 ein System-auf-Chip- (SOC-; System-On-Chip) oder ein Gehäuse-auf-Gehäuse (POP; Package-On-Package) sein. Bei einigen Ausführungsbeispielen kann das elektronische Bauelementgehäuse 100 ein System-in-einem-Gehäuse (SIP; System-In-A-Package) sein.
  • Obwohl vier elektronische Komponenten 120-123 in 1 gezeigt sind, kann irgendeine geeignete Anzahl von elektronischen Komponenten umfasst sein. Die elektronischen Komponenten 120-123 können an das Substrat 110 angebracht werden gemäß einer Vielzahl von geeigneten Konfigurationen umfassend Drahtbonden, Flip-Chip-Konfiguration und Ähnliches, von denen bestimmte Aspekte nachfolgend detaillierter erörtert werden. Eine oder mehrere der elektronischen Komponenten 120-123 können mit dem Substrat 110 elektrisch gekoppelt sein unter Verwendung von Zwischenverbindungsstrukturen (z. B. die dargestellten Drahtbonds 130, 131 und/oder Lötkugeln 132), die ausgebildet sind zum Leiten von elektrischen Signalen zwischen den elektronischen Komponenten und dem Substrat 110. Bei einigen Ausführungsbeispielen können die Zwischenverbindungsstrukturen ausgebildet sein zum Leiten von elektrischen Signalen, z. B. I/O-Signalen und/oder Leistungs- oder Masse-Signalen, die dem Betrieb der elektronischen Komponenten 120-123 zugeordnet sind.
  • Das Substrat 110 kann typische Substratmaterialien umfassen. Zum Beispiel kann das Substrat ein auf Epoxid basierendes Laminatsubstrat mit einem Kern und/oder Aufbauschichten umfassen. Bei anderen Ausführungsbeispielen kann das Substrat 110 andere geeigneten Substrattypen umfassen. Zum Beispiel kann das Substrat in erster Linie aus irgendeinem geeigneten Halbleitermaterial (z. B. Silizium, Gallium, Indium, Germanium oder Variationen oder Kombinationen derselben, neben anderen Substraten), einer oder mehreren Isolierschichten z. B. glasverstärktem Epoxid, wie FR-4, Polytetrafluorethylen (Teflon), Baumwollpapier-verstärktem Epoxid (CEM-3), Phenolglas (G3), Papierphenol (FR-1 oder FR-2), Polyesterglas (CEM-5), ABF (Ajinomoto-Aufbaufilm), irgendeinem anderen dielektrischen Material, z. B. Glas, oder irgendeiner Kombination derselben, wie sie zum Beispiel bei gedruckten Schaltungsplatinen (PCB; Printed Circuit Board) verwendet wird, gebildet sein.
  • Das Substrat 110 kann elektrische Leitmerkmale aufweisen, die ausgebildet sind zum Leiten von elektrischen Signalen zu oder von den elektronischen Komponenten 120-123. Die elektrischen Leitmerkmale können innerhalb und/oder außerhalb des Substrats 110 sein. Bei einigen Ausführungsbeispielen kann das Substrat 110 zum Beispiel elektrische Leitmerkmale wie Anschlussflächen, Vias und/oder Leiterbahnen (nicht gezeigt) umfassen, wie sie gewöhnlich im Stand der Technik bekannt sind, ausgebildet zum Empfangen der Zwischenverbindungsstrukturen (z. B. Drahtbonds 130, 131 und Lötkugeln 132) und zum Leiten von elektrischen Signalen zu oder von den elektronischen Komponenten 120-123. Die Anschlussflächen, Vias und Leiterbahnen des Substrats 110 können aus den gleichen oder ähnlichen elektrisch leitfähigen Materialien oder aus unterschiedlichen elektrisch leitfähigen Materialien aufgebaut sein.
  • Die elektronischen Komponenten 120-123 können um das Gehäusesubstrat 110 herum in irgendeiner geeigneten Konfiguration oder Anordnung angeordnet sein. Wie in 1 dargestellt, sind die elektronischen Komponenten 120, 121 zum Beispiel auf einer Seite des Gehäusesubstrats 110 gegenüberliegend zu den elektronischen Komponenten 122, 123 angeordnet. Bei einem Aspekt können die elektronischen Komponenten 120, 121 in einer gestapelten Beziehung sein, um z. B. Platz zu sparen und kleinere Formfaktoren zu ermöglichen. Es sollte erkannt werden, dass irgendeine geeignete Anzahl von elektronischen Komponenten in einem Stapel umfasst sein kann. Bei einem Ausführungsbeispiel kann die elektronische Komponente 121 eine integrierte Schaltung umfassen (z. B. eine ASIC), die ein Logik- oder Prozessorgehäuse sein kann, und die elektronische Komponente 120 kann einen Computerspeicher umfassen (z. B. DRAM, SRAM, FLASH, etc.), um einen gemischten Logik-Speicherstapel zu bilden. Ein Abstandhalter 140, wie beispielsweise ein Silizium-Abstandhalter, kann die elektronische Komponente 120 und die elektronische Komponente 121 trennen, um einen Zwischenraum für die Drahtbondverbindung 130 bereitzustellen. Ein Formmassenmaterial 150 (z. B. ein Epoxid) kann eine oder mehrere der elektronischen Komponenten einkapseln. Zum Beispiel zeigt 1 die Formmasse 150, die die gestapelten elektronischen Komponenten 120, 121 einkapselt.
  • Das elektronische Bauelementgehäuse 100 kann auch eine Redistributionsschicht 160 umfassen. Die Redistributionsschicht 160 kann derart angeordnet sein, dass die Formmasse 150 zwischen dem Gehäusesubstrat 110 und der Redistributionsschicht 160 ist. Die Redistributionsschicht 160 und das Gehäusesubstrat 110 können elektrisch gekoppelt sein, beispielsweise durch elektrische Zwischenverbindungsmerkmale 133, die sich durch die Formmasse 150 erstrecken. Jedes geeignete elektrische Zwischenverbindungsmerkmal kann eingebracht sein, um die Redistributionsschicht 160 und das Gehäusesubstrat 110 elektrisch zu koppeln. Das elektrische Zwischenverbindungsmerkmal 133 kann zum Beispiel einen oder mehrere Durch-Form-Vias (Through-Mold Vias) umfassen. Ein Via kann durch die Formmasse 150 durch irgendeine geeignete Technik oder Prozess gebildet werden. Zum Beispiel kann eine Öffnung in der Formmasse gebildet und leitfähiges Material kann in der Öffnung abgeschieden werden. Eine Öffnung kann in der Formmasse gebildet werden durch irgendeine geeignete Technik oder Prozess, z. B. Laserbohren, Ätzen, etc. Leitfähiges Material kann in der Öffnung abgeschieden werden durch irgendeine geeignete Technik oder Prozess, z. B. Plattieren, Drucken, Sputtern etc.
  • Die Redistributionsschicht 160 und die elektronische Komponente 120 können elektrisch gekoppelt sein, um die elektronische Komponente 120 und das Gehäusesubstrat 110 elektrisch zu koppeln. Die Redistributionsschicht 160 und die elektronische Komponente 120 können zum Beispiel durch ein oder mehrere elektrische Zwischenverbindungsmerkmale 134 elektrisch gekoppelt sein, die sich durch die Formmasse 150 erstrecken können. Jedes geeignete elektrische Zwischenverbindungsmerkmal kann eingebracht sein, um die Redistributionsschicht 160 und die elektronische Komponente 120 elektrisch zu koppeln. Üblicherweise sind solche elektrischen Zwischenverbindungsmerkmale mit niedrigem Profil oder kompakt, um ein Minimieren der Gehäuseprofilabmessungen zu ermöglichen. Das elektrische Zwischenverbindungsmerkmal 134 kann zum Beispiel eine leitfähige Säule (z. B. aus einem Metallmaterial hergestellt wie beispielsweise Kupfer) und/oder eine Drahtbondverbindung (z. B. eine vertikale Drahtbondverbindung) umfassen. Eine leitfähige Säule kann gebildet werden durch Bilden einer Öffnung in der Formmasse 150 und Abscheiden von leitfähigem Material in der Öffnung. Eine Öffnung kann in der Formmasse gebildet werden durch irgendeine geeignete Technik oder Prozess, z. B. Laserbohren, Ätzen, etc. Leitfähiges Material kann in der Öffnung abgeschieden werden durch irgendeine geeignete Technik oder Prozess, z. B. Plattieren, Drucken, Sputtern etc. Bei einem Aspekt kann das elektrische Zwischenverbindungsmerkmal 134, das sich von der elektronischen Komponente 120 erstreckt, vor der Einkapselung in der Formmasse 150 gebildet werden.
  • Bei einem Aspekt kann die Redistributionsschicht 160 ausgebildet sein, um ein elektrisches Koppeln des elektronischen Bauelementgehäuses 100 mit einer externen elektronischen Komponente, z. B. einem Substrat (z. B. einer Schaltungsplatine wie einer Hauptplatine) zu ermöglichen, um elektrische Signale weiter zu leiten und/oder um Leistung bereitzustellen. Das elektronische Bauelementgehäuse 100 kann Zwischenverbindungen, z. B. Lötkugeln 161 umfassen, die mit der Redistributionsschicht 160 zum elektrischen Koppeln des elektronischen Bauelementgehäuses 100 mit einer externen elektronischen Komponente gekoppelt sind.
  • Die Redistributionsschicht 160 kann irgendein geeignetes Material umfassen, wie beispielsweise übliche Halbleitermaterialien und/oder dielektrische Materialien. Bei einem Ausführungsbeispiel kann die Redistributionsschicht 160 eine auf Epoxid basierende Laminatstruktur umfassen. Bei anderen Ausführungsbeispielen kann die Redistributionsschicht 160 andere geeignete Materialien oder Konfigurationen umfassen.
  • Zum Beispiel kann die Redistributionsschicht 160 aus irgendeinem geeigneten Halbleitermaterial (z. B. Silizium, Gallium, Indium, Germanium oder Variationen oder Kombinationen derselben, neben anderen Substraten), einer oder mehreren Isoliermaterialien, z. B. glasverstärktem Epoxid, wie FR-4, Polytetrafluorethylen (Teflon), Baumwollpapier-verstärktem Epoxid (CEM-3), Phenolglas (G3), Papierphenol (FR-1 oder FR-2), Polyesterglas (CEM-5), ABF (Ajinomoto-Aufbaufilm), irgendeinem anderen dielektrischen Material, z. B. Glas, oder irgendeiner Kombination derselben, wie sie zum Beispiel bei einer Redistributionsschicht verwendet werden kann, gebildet sein.
  • Die Redistributionsschicht 160 kann elektrische Leitmerkmale aufweisen, die ausgebildet sind zum Leiten von elektrischen Signalen und/oder Leistung zwischen der elektronischen Komponente 120 und dem Gehäusesubstrats 110 über die elektrischen Zwischenverbindungen 133. Außerdem kann die Redistributionsschicht 160 elektrische Leitmerkmale aufweisen, die ausgebildet sind zum Leiten von elektrischen Signalen und/oder Leistung zwischen irgendeiner elektronischen Komponente 120-123 und einer externen elektronischen Komponente über die Lötkugeln 161. Die elektrischen Leitmerkmale können innerhalb und/oder außerhalb der Redistributionsschicht 160 sein. Bei einigen Ausführungsbeispielen kann die Redistributionsschicht 160 zum Beispiel elektrische Leitmerkmale wie Anschlussflächen, Vias und/oder Leiterbahnen umfassen, wie sie gewöhnlich im Stand der Technik bekannt sind, ausgebildet zum Empfangen der Zwischenverbindungsstrukturen (z. B. Vias 133, leitfähige Säulen oder Drahtbonds 134 und Lötkugeln 161) und zum Leiten von elektrischen Signalen zwischen der elektronischen Komponente 120 und den Vias 133 und/oder den Lötkugeln 161, und/oder zwischen den Vias 133 und den Lötkugeln 161. Die Anschlussflächen, Vias und Leiterbahnen der Redistributionsschicht 160 können aus den gleichen oder ähnlichen elektrisch leitfähigen Materialien oder aus unterschiedlichen elektrisch leitfähigen Materialien aufgebaut sein.
  • Ein elektronisches Bauelementgehäuse wie hierin offenbart, wie beispielsweise das elektronische Bauelementgehäuse 100 kann bestimmte Vorteile gegenüber anderen elektronischen Bauelementgehäuseentwürfen bereitstellen, wobei ein Beispiel dafür in einem Querschnitt in 2 schematisch dargestellt ist. Ein Entwurf für ein elektronisches Bauelementgehäuse 200 verwendet Drahtbondtechnologie (z. B. Drahtbonds 230, 234) zur elektrischen Zwischenverbindung mehrerer gestapelter elektronischer Komponenten 220, 221 mit einem Gehäusesubstrat 210. Somit müssen die Drahtbond-Schleifen-Höhe und der Draht-Durchlauf für die Drahtbonds 230, 234 der gestapelten Komponenten 220, 231 während des Anordnungsprozesses gesteuert werden, was den Substratentwurfsraum und die minimale Größe des Gehäuseprofils (X-, Y-, und/oder Z-Abmessungen) begrenzt.
  • Im Gegensatz zu einigen elektronischen Bauelementgehäuse-Drahtbondkonfigurationen, kann das elektronische Bauelementgehäuse 100 von 1 solche Drahtbond-Begrenzungen für die elektronische Komponente 120 vermeiden. Durch Verwenden der elektrischen Zwischenverbindung 134 zwischen der elektronischen Komponente 120 und der Redistributionsschicht 160, und der elektrischen Zwischenverbindung 133 zwischen der Redistributionsschicht 160 und dem Gehäusesubstrat 110, kann das Gehäuseprofil reduziert werden. Zusätzlich kann diese Konfiguration Flexibilität für den Entwurf des Gehäusesubstrats 110 bereitstellen.
  • 3 stellt schematisch einen Querschnitt eines elektronischen Bauelementgehäuses 300 gemäß einem anderen Beispiel dar. Das elektronische Bauelementgehäuse 300 ist in vieler Hinsicht ähnlich zu dem elektronischen Bauelementgehäuse 100 von 1. Das elektronische Bauelementgehäuse 300 kann zum Beispiel ein Gehäusesubstrat 310 und elektronische Komponenten 320-323 umfassen, wobei die elektronischen Komponenten 320, 321 in einer gestapelten Anordnung getrennt durch einen Abstandhalter 340 und in einem Formmassenmaterial 350 eingekapselt sind, und die elektronische Komponente 321 mit dem Gehäusesubstrat 310 durch eine Drahtbondverbindung 330 elektrisch gekoppelt ist. Zusätzlich umfasst die elektronische Komponente 300 eine Redistributionsschicht 360, die mit der elektronischen Komponente 320 und dem Gehäusesubstrat 310 durch elektrische Zwischenverbindungen 334 bzw. 333 elektrisch gekoppelt ist. In diesem Fall umfasst der Abstandhalter 340 einen Film-über-Draht (FOW; Film over Wire), der zumindest einen Abschnitt des Drahtbonds 330 umgeben kann. Das elektronische Bauelementgehäuse 300 kann daher die oben erörterten Vorteile im Hinblick auf Gehäuseprofilreduzierung und Gehäusesubstratentwurf-Flexibilität bereitstellen, während der FOW-Abstandhalter 340 verwendet wird, der betreffend einen Silizium-Abstandhalter Kosten reduzieren kann.
  • 4 stellt schematisch einen Querschnitt eines elektronischen Bauelementgehäuses 400 gemäß einem anderen Beispiel der vorliegenden Offenbarung dar. Das elektronische Bauelementgehäuse 400 ist in vieler Hinsicht ähnlich zu dem elektronischen Bauelementgehäuse 100 von 1 und dem elektronischen Bauelementgehäuse 300 von 3. Das elektronische Bauelementgehäuse 400 umfasst zum Beispiel ein Gehäusesubstrat 410 und elektronische Komponenten 420-423, wobei die elektronischen Komponenten 420, 421 in einer gestapelten Anordnung getrennt durch einen Abstandhalter 440 und in einem Formmassenmaterial 450 eingekapselt sind. Zusätzlich umfasst das elektronische Bauelementgehäuse 400 eine Redistributionsschicht 460, die mit der elektronischen Komponente 420 und dem Gehäusesubstrat 410 durch elektrische Zwischenverbindungen 434 bzw. 433 elektrisch gekoppelt ist. In diesem Fall ist die elektronische Komponente 421 mit dem Gehäusesubstrat 410 durch Lötkugeln 430 verbunden. Die elektronische Komponente 421 kann daher eine Flip-Chip-Konfiguration zur Verbindung mit dem Gehäusesubstrat 410 aufweisen. Zusätzlich umfasst der Abstandhalter 440 einen Die-Anbringungsfilm (DAF), der zwischen den elektronischen Komponenten 420, 421 angeordnet ist. Durch Verwenden von Niedrigprofil-Verbindungen anstelle von direkten Drahtbondverbindungen zwischen der elektronischen Komponente 420, 421 und dem Gehäusesubstrat 410, sowie von einem Niedrigprofil-DAF zwischen den elektronischen Komponenten 420, 421, kann das elektronische Bauelementgehäuse 400 noch größere Vorteile im Hinblick auf die Gehäuseprofilreduzierung bereitstellen.
  • 5 stellt schematisch ein beispielhaftes Rechensystem 501 dar. Das Rechensystem 501 kann ein elektronisches Bauelementgehäuse 500 gemäß hiesiger Offenbarung umfassen, das mit einer Hauptplatine 570 gekoppelt ist. Bei einem Aspekt kann das Rechensystem 501 auch einen Prozessor 571, ein Speicherbauelement 572, einen Funk 573, ein Kühlsystem (z. B. eine Wärmesenke oder einen Wärmeverteiler) 574, einen Port 575, einen Schlitz oder irgendein anderes geeignetes Bauelement oder Komponente umfassen, die mit der Hauptplatine 570 wirksam gekoppelt sein können. Das Rechensystem 501 kann irgendeinen Typ von Rechensystem umfassen, z. B. einen Desktop-Computer, einen Laptop-Computer, einen Tablet-Computer, ein Smartphone, einen Server, ein tragbares elektronisches Gerät etc. Es ist nicht erforderlich, dass andere Ausführungsbeispiele alle der in 5 angegebenen Merkmale aufweisen, und sie können alternative Merkmale aufweisen, die nicht in 5 angegeben sind.
  • Beispiele
  • Die folgenden Beispiele beziehen sich auf weitere Ausführungsbeispiele.
  • Bei einem Beispiel wird ein elektronisches Bauelementgehäuse bereitgestellt umfassend ein Gehäusesubstrat, eine elektronische Komponente, eine Formmasse, die die elektronische Komponente einkapselt, und eine Redistributionsschicht, die derart angeordnet ist, dass die Formmasse zwischen dem Gehäusesubstrat und der Redistributionsschicht ist, wobei die Redistributionsschicht und das Gehäusesubstrat elektrisch gekoppelt sind, und die Redistributionsschicht und die elektronische Komponente elektrisch gekoppelt sind, um die elektronische Komponente und das Gehäusesubstrat elektrisch zu koppeln.
  • Bei einem Beispiel eines elektronischen Bauelementgehäuses sind Redistributionsschicht und die elektronische Komponente durch eine leitfähige Säule elektrisch gekoppelt.
  • Bei einem Beispiel eines elektronischen Bauelementgehäuses umfasst die leitfähige Säule ein Metallmaterial.
  • Bei einem Beispiel eines elektronischen Bauelementgehäuses umfasst das Metallmaterial Kupfer.
  • Bei einem Beispiel eines elektronischen Bauelementgehäuses sind die Redistributionsschicht und die elektronische Komponente durch eine Drahtbondverbindung elektrisch gekoppelt.
  • Bei einem Beispiel eines elektronischen Bauelementgehäuses umfasst die Drahtbondverbindung eine vertikale Drahtbondverbindung.
  • Bei einem Beispiel eines elektronischen Bauelementgehäuses ist die Redistributionsschicht ausgebildet, um ein elektrisches Koppeln des elektronischen Bauelementgehäuses mit einer externen elektronischen Komponente zu ermöglichen.
  • Bei einem Beispiel umfasst ein elektronisches Bauelementgehäuse eine Mehrzahl von Lötkugeln, die mit der Redistributionsschicht gekoppelt sind, um ein elektrisches Koppeln des elektronischen Bauelementgehäuses mit der externen elektronischen Komponente zu ermöglichen.
  • Bei einem Beispiel eines elektronischen Bauelementgehäuses umfasst die Formmasse ein Epoxid.
  • Bei einem Beispiel umfasst ein elektronisches Bauelementgehäuse eine zweite elektronische Komponente, die mit dem Gehäusesubstrat elektrisch gekoppelt ist.
  • Bei einem Beispiel eines elektronischen Bauelementgehäuses kapselt die Formmasse die zweite elektronische Komponente ein.
  • Bei einem Beispiel eines elektronischen Bauelementgehäuses ist die erste elektronische Komponente in einer gestapelten Beziehung zu der zweiten elektronischen Komponente.
  • Bei einem Beispiel eines elektronischen Bauelementgehäuses ist die zweite elektronische Komponente mit dem Gehäusesubstrat durch eine Drahtbondverbindung elektrisch gekoppelt.
  • Bei einem Beispiel umfasst ein elektronisches Bauelementgehäuse einen Abstandhalter, der die erste elektronische Komponente und die zweite elektronische Komponente trennt, um einen Zwischenraum für die Drahtbondverbindung bereitzustellen.
  • Bei einem Beispiel eines elektronischen Bauelementgehäuses umfasst der Abstandhalter einen Silizium-Abstandhalter.
  • Bei einem Beispiel eines elektronischen Bauelementgehäuses umfasst der Abstandhalter einen Film-über-Draht (FOW).
  • Bei einem Beispiel eines elektronischen Bauelementgehäuses ist die zweite elektronische Komponente mit dem Gehäusesubstrat durch eine Flip-Chip-Verbindung elektrisch gekoppelt.
  • Bei einem Beispiel umfasst ein elektronisches Bauelementgehäuse einen Die-Anbringungsfilm (DAF), der zwischen der ersten und zweiten elektronischen Komponente angeordnet ist.
  • Bei einem Beispiel eines elektronischen Bauelementgehäuses umfasst die zweite elektronische Komponente eine integrierte Schaltung.
  • Bei einem Beispiel eines elektronischen Bauelementgehäuses umfasst die integrierte Schaltung eine anwendungsspezifische integrierte Schaltung.
  • Bei einem Beispiel eines elektronischen Bauelementgehäuses umfasst die erste elektronische Komponente einen Computerspeicher.
  • Bei einem Beispiel eines elektronischen Bauelementgehäuses ist die zweite elektronische Komponente auf einer Seite des Gehäusesubstrats gegenüberliegend zu der ersten elektronischen Komponente angeordnet.
  • Bei einem Beispiel ist ein Rechensystem bereitgestellt umfassend eine Hauptplatine, und ein elektronisches Bauelementgehäuse, das mit der Hauptplatine wirksam gekoppelt ist. Das elektronische Bauelementgehäuse umfasst ein Gehäusesubstrat, eine elektronische Komponente, eine Formmasse, die die elektronische Komponente einkapselt, und eine Redistributionsschicht, die derart angeordnet ist, dass die Formmasse zwischen dem Gehäusesubstrat und der Redistributionsschicht ist, wobei die Redistributionsschicht und das Gehäusesubstrat elektrisch gekoppelt sind, und die Redistributionsschicht und die elektronische Komponente elektrisch gekoppelt sind, um die elektronische Komponente und das Gehäusesubstrat elektrisch zu koppeln.
  • Bei einem Beispiel eines Rechensystems umfasst das Rechensystem einen Desktop-Computer, einen Laptop, ein Tablet, ein Smartphone, einen Server, ein tragbares elektronisches Gerät oder eine Kombination derselben.
  • Bei einem Beispiel eines Rechensystems umfasst das Rechensystem ferner einen Prozessor, ein Speicherbauelement, eine Wärmesenke, einen Funk, einen Schlitz, einen Port oder eine Kombination derselben, die mit der Hauptplatine wirksam gekoppelt sind.
  • Bei einem Beispiel ist ein Verfahren zum Herstellen eines elektronischen Bauelementgehäuses bereitgestellt, umfassend das Einkapseln einer elektronischen Komponente in einer Formmasse, Anordnen einer Redistributionsschicht auf der Formmasse, derart, dass die Formmasse zwischen einem Gehäusesubstrat und der Redistributionsschicht ist, elektrisches Koppeln der Redistributionsschicht und des Gehäusesubstrats, und elektrisches Koppeln der Redistributionsschicht und der elektronischen Komponente, um die elektronische Komponente und das Gehäusesubstrat elektrisch zu koppeln.
  • Bei einem Beispiel eines Verfahrens zum Herstellen eines elektronischen Bauelementgehäuses umfasst das elektrische Koppeln der Redistributionsschicht und der elektronischen Komponente das Bilden einer leitfähigen Säule.
  • Bei einem Beispiel eines Verfahrens zum Herstellen eines elektronischen Bauelementgehäuses umfasst das Bilden einer leitfähigen Säule das Bilden einer Öffnung in der Formmasse und das Abscheiden von leitfähigem Material in der Öffnung.
  • Bei einem Beispiel eines Verfahrens zum Herstellen eines elektronischen Bauelementgehäuses umfasst das Bilden einer Öffnung in der Formmasse Laserbohren, Ätzen, oder eine Kombination derselben.
  • Bei einem Beispiel eines Verfahrens zum Herstellen eines elektronischen Bauelementgehäuses umfasst das Abscheiden von leitfähigem Material in der Öffnung ein Plattieren, Drucken, Sputtern, oder eine Kombination derselben.
  • Bei einem Beispiel eines Verfahrens zum Herstellen eines elektronischen Bauelementgehäuses umfasst die leitfähige Säule ein Metallmaterial.
  • Bei einem Beispiel eines Verfahrens zum Herstellen eines elektronischen Bauelementgehäuses umfasst das Metallmaterial Kupfer.
  • Bei einem Beispiel eines Verfahrens zum Herstellen eines elektronischen Bauelementgehäuses umfasst das elektrische Koppeln der Redistributionsschicht und der elektronischen Komponente das Bilden einer Drahtbondverbindung.
  • Bei einem Beispiel eines Verfahrens zum Herstellen eines elektronischen Bauelementgehäuses umfasst die Drahtbondverbindung eine vertikale Drahtbondverbindung.
  • Bei einem Beispiel umfasst ein Verfahren zum Herstellen eines elektronischen Bauelementgehäuses, dass die Redistributionsschicht ausgebildet ist, um ein elektrisches Koppeln des elektronischen Bauelementgehäuses mit einer externen elektronischen Komponente zu ermöglichen.
  • Bei einem Beispiel umfasst ein Verfahren zum Herstellen eines elektronischen Bauelementgehäuses das Koppeln einer Mehrzahl von Lötkugeln mit der Redistributionsschicht, um ein elektrisches Koppeln des elektronischen Bauelementgehäuses mit der externen elektronischen Komponente zu ermöglichen.
  • Bei einem Beispiel eines Verfahrens zum Herstellen eines elektronischen Bauelementgehäuses umfasst die Formmasse ein Epoxid.
  • Bei einem Beispiel umfasst ein Verfahren zum Herstellen eines elektronischen Bauelementgehäuses das elektrische Koppeln einer zweiten elektronischen Komponente mit dem Gehäusesubstrat.
  • Bei einem Beispiel umfasst ein Verfahren zum Herstellen eines elektronischen Bauelementgehäuses das Einkapseln der zweiten elektronischen Komponente in der Formmasse.
  • Bei einem Beispiel umfasst ein Verfahren zum Herstellen eines elektronischen Bauelementgehäuses das Anordnen der ersten elektronischen Komponente und zweiten elektronischen Komponente in einer gestapelten Beziehung.
  • Bei einem Beispiel eines Verfahrens zum Herstellen eines elektronischen Bauelementgehäuses umfasst das elektrische Koppeln der zweiten elektronischen Komponente mit dem Gehäusesubstrat das Bilden einer Drahtbondverbindung.
  • Bei einem Beispiel umfasst ein Verfahren zum Herstellen eines elektronischen Bauelementgehäuses das Anordnen eines Abstandhalters zwischen der ersten elektronischen Komponente und der zweiten elektronischen Komponente, um einen Zwischenraum für die Drahtbondverbindung bereitzustellen.
  • Bei einem Beispiel eines Verfahrens zum Herstellen eines elektronischen Bauelementgehäuses umfasst der Abstandhalter einen Silizium-Abstandhalter.
  • Bei einem Beispiel eines Verfahrens zum Herstellen eines elektronischen Bauelementgehäuses umfasst der Abstandhalter einen Film-über-Draht (FOW).
  • Bei einem Beispiel eines Verfahrens zum Herstellen eines elektronischen Bauelementgehäuses ist die zweite elektronische Komponente mit dem Gehäusesubstrat durch eine Flip-Chip-Verbindung elektrisch gekoppelt.
  • Bei einem Beispiel umfasst ein Verfahren zum Herstellen eines elektronischen Bauelementgehäuses das Anordnen eines Die-Anbringungsfilms (DAF) zwischen der ersten und zweiten elektronischen Komponente.
  • Bei einem Beispiel eines Verfahrens zum Herstellen eines elektronischen Bauelementgehäuses umfasst die zweite elektronische Komponente eine integrierte Schaltung.
  • Bei einem Beispiel eines Verfahrens zum Herstellen eines elektronischen Bauelementgehäuses umfasst die integrierte Schaltung eine anwendungsspezifische integrierte Schaltung.
  • Bei einem Beispiel eines Verfahrens zum Herstellen eines elektronischen Bauelementgehäuses umfasst die erste elektronische Komponente einen Computerspeicher.
  • Bei einem Beispiel umfasst ein Verfahren zum Herstellen eines elektronischen Bauelementgehäuses das Anordnen der zweiten elektronischen Komponente auf einer Seite des Gehäusesubstrats gegenüberliegend zu der ersten elektronischen Komponente.
  • Bei einem Beispiel eines Verfahrens zum Herstellen eines elektronischen Bauelementgehäuses umfasst das elektrische Koppeln der Redistributionsschicht und des Gehäusesubstrats das Bilden eines Vias durch die Formmasse.
  • Bei einem Beispiel eines Verfahrens zum Herstellen eines elektronischen Bauelementgehäuses umfasst das Bilden eines Vias durch die Formmasse das Bilden einer Öffnung in der Formmasse und das Abscheiden von leitfähigem Material in der Öffnung.
  • Bei einem Beispiel eines Verfahrens zum Herstellen eines elektronischen Bauelementgehäuses umfasst das Bilden einer Öffnung in der Formmasse Laserbohren, Ätzen, oder eine Kombination derselben.
  • Bei einem Beispiel eines Verfahrens zum Herstellen eines elektronischen Bauelementgehäuses umfasst das Abscheiden von leitfähigem Material in der Öffnung ein Plattieren, Drucken, Sputtern, oder eine Kombination derselben.
  • Bei einem Beispiel ist ein Verfahren zum Minimieren einer Größe eines elektronischen Bauelementgehäuses bereitgestellt umfassend das elektrische Koppeln einer ersten elektronischen Komponente mit einem Gehäusesubstrat, Anordnen einer zweiten elektronischen Komponente in einer gestapelten Beziehung zu der ersten elektronischen Komponente, Einkapseln der ersten und zweiten elektronischen Komponente in einer Formmasse, Anordnen einer Redistributionsschicht auf der Formmasse, derart, dass die Formmasse zwischen dem Gehäusesubstrat und der Redistributionsschicht ist, das elektrische Koppeln der Redistributionsschicht und des Gehäusesubstrats, und das elektrische Koppeln der Redistributionsschicht und der zweiten elektronischen Komponente, um die zweite elektronische Komponente und das Gehäusesubstrat elektrisch zu koppeln.
  • Bei einem Beispiel eines Verfahrens zum Minimieren einer Größe eines elektronischen Bauelementgehäuses umfasst das elektrische Koppeln der Redistributionsschicht und der zweiten elektronischen Komponente das Bilden einer leitfähigen Säule.
  • Bei einem Beispiel eines Verfahrens zum Minimieren einer Größe eines elektronischen Bauelementgehäuses umfasst das Bilden einer leitfähigen Säule das Bilden einer Öffnung in der Formmasse und das Abscheiden von leitfähigem Material in der Öffnung.
  • Bei einem Beispiel eines Verfahrens zum Minimieren einer Größe eines elektronischen Bauelementgehäuses umfasst das Bilden einer Öffnung in der Formmasse Laserbohren, Ätzen, oder eine Kombination derselben.
  • Bei einem Beispiel eines Verfahrens zum Minimieren einer Größe eines elektronischen Bauelementgehäuses umfasst das Abscheiden von leitfähigem Material in der Öffnung ein Plattieren, Drucken, Sputtern, oder eine Kombination derselben.
  • Bei einem Beispiel eines Verfahrens zum Minimieren einer Größe eines elektronischen Bauelementgehäuses umfasst die leitfähige Säule ein Metallmaterial.
  • Bei einem Beispiel eines Verfahrens zum Minimieren einer Größe eines elektronischen Bauelementgehäuses umfasst das Metallmaterial Kupfer.
  • Bei einem Beispiel eines Verfahrens zum Minimieren einer Größe eines elektronischen Bauelementgehäuses umfasst das elektrische Koppeln der Redistributionsschicht und der zweiten elektronischen Komponente das Bilden einer Drahtbondverbindung.
  • Bei einem Beispiel eines Verfahrens zum Minimieren einer Größe eines elektronischen Bauelementgehäuses umfasst die Drahtbondverbindung eine vertikale Drahtbondverbindung.
  • Bei einem Beispiel umfasst ein Verfahren zum Minimieren einer Größe eines elektronischen Bauelementgehäuses, dass die Redistributionsschicht ausgebildet ist, um ein elektrisches Koppeln des elektronischen Bauelementgehäuses mit einer externen elektronischen Komponente zu ermöglichen.
  • Bei einem Beispiel umfasst ein Verfahren zum Minimieren einer Größe eines elektronischen Bauelementgehäuses das Koppeln einer Mehrzahl von Lötkugeln mit der Redistributionsschicht, um ein elektrisches Koppeln des elektronischen Bauelementgehäuses mit der externen elektronischen Komponente zu ermöglichen.
  • Bei einem Beispiel eines Verfahrens zum Minimieren einer Größe eines elektronischen Bauelementgehäuses umfasst die Formmasse ein Epoxid.
  • Bei einem Beispiel eines Verfahrens zum Minimieren einer Größe eines elektronischen Bauelementgehäuses umfasst das elektrische Koppeln der ersten elektronischen Komponente mit dem Gehäusesubstrat das Bilden einer Drahtbondverbindung.
  • Bei einem Beispiel umfasst ein Verfahren zum Minimieren einer Größe eines elektronischen Bauelementgehäuses das Anordnen eines Abstandhalters zwischen der ersten elektronischen Komponente und der zweiten elektronischen Komponente, um einen Zwischenraum für die Drahtbondverbindung bereitzustellen.
  • Bei einem Beispiel eines Verfahrens zum Minimieren einer Größe eines elektronischen Bauelementgehäuses umfasst der Abstandhalter einen Silizium-Abstandhalter.
  • Bei einem Beispiel eines Verfahrens zum Minimieren einer Größe eines elektronischen Bauelementgehäuses umfasst der Abstandhalter einen Film-über-Draht (FOW).
  • Bei einem Beispiel eines Verfahrens zum Minimieren einer Größe eines elektronischen Bauelementgehäuses ist die erste elektronische Komponente mit dem Gehäusesubstrat durch eine Flip-Chip-Verbindung elektrisch gekoppelt.
  • Bei einem Beispiel umfasst ein Verfahren zum Minimieren einer Größe eines elektronischen Bauelementgehäuses das Anordnen eines Die-Anbringungsfilms (DAF) zwischen der ersten und zweiten elektronischen Komponente.
  • Bei einem Beispiel eines Verfahrens zum Minimieren einer Größe eines elektronischen Bauelementgehäuses umfasst die erste elektronische Komponente eine integrierte Schaltung.
  • Bei einem Beispiel eines Verfahrens zum Minimieren einer Größe eines elektronischen Bauelementgehäuses umfasst die integrierte Schaltung eine anwendungsspezifische integrierte Schaltung.
  • Bei einem Beispiel eines Verfahrens zum Minimieren einer Größe eines elektronischen Bauelementgehäuses umfasst die zweite elektronische Komponente einen Computerspeicher.
  • Bei einem Beispiel umfasst ein Verfahren zum Minimieren einer Größe eines elektronischen Bauelementgehäuses das Anordnen einer dritten elektronischen Komponente auf einer Seite des Gehäusesubstrats gegenüberliegend zu der ersten und zweiten elektronischen Komponente.
  • Bei einem Beispiel eines Verfahrens zum Minimieren einer Größe eines elektronischen Bauelementgehäuses umfasst das elektrische Koppeln der Redistributionsschicht und des Gehäusesubstrats das Bilden eines Vias durch die Formmasse.
  • Bei einem Beispiel eines Verfahrens zum Minimieren einer Größe eines elektronischen Bauelementgehäuses umfasst das Bilden eines Vias durch die Formmasse das Bilden einer Öffnung in der Formmasse und das Abscheiden von leitfähigem Material in der Öffnung.
  • Bei einem Beispiel eines Verfahrens zum Minimieren einer Größe eines elektronischen Bauelementgehäuses umfasst das Bilden einer Öffnung in der Formmasse Laserbohren, Ätzen, oder eine Kombination derselben.
  • Bei einem Beispiel eines Verfahrens zum Minimieren einer Größe eines elektronischen Bauelementgehäuses umfasst das Abscheiden von leitfähigem Material in der Öffnung ein Plattieren, Drucken, Sputtern, oder eine Kombination derselben.
  • Während die vorstehenden Beispiele die spezifischen Ausführungsbeispiele in einer oder mehreren bestimmten Anwendungen veranschaulichen, ist es für den Fachmann offensichtlich, dass zahlreiche Modifikationen hinsichtlich Form, Verwendung und Implementierungsdetails vorgenommen werden können, ohne von hierin genannten Prinzipien und Konzepten abzuweichen.

Claims (80)

  1. Ein elektronisches Bauelementgehäuse, umfassend: ein Gehäusesubstrat; eine elektronische Komponente; eine Formmasse, die die elektronische Komponente einkapselt; und eine Redistributionsschicht, die derart angeordnet ist, dass die Formmasse zwischen dem Gehäusesubstrat und der Redistributionsschicht ist, wobei die Redistributionsschicht und das Gehäusesubstrat elektrisch gekoppelt sind, und die Redistributionsschicht und die elektronische Komponente elektrisch gekoppelt sind, um die elektronische Komponente und das Gehäusesubstrat elektrisch zu koppeln.
  2. Das elektronische Bauelementgehäuse gemäß Anspruch 1, wobei die Redistributionsschicht und die elektronische Komponente durch eine leitfähige Säule elektrisch gekoppelt sind.
  3. Das elektronische Bauelementgehäuse gemäß Anspruch 2, wobei die leitfähige Säule ein Metallmaterial umfasst.
  4. Das elektronische Bauelementgehäuse gemäß Anspruch 3, wobei das Metallmaterial Kupfer umfasst.
  5. Das elektronische Bauelementgehäuse gemäß Anspruch 1, wobei die Redistributionsschicht und die elektronische Komponente durch eine Drahtbondverbindung elektrisch gekoppelt sind.
  6. Das elektronische Bauelementgehäuse gemäß Anspruch 5, wobei die Drahtbondverbindung eine vertikale Drahtbondverbindung umfasst.
  7. Das elektronische Bauelementgehäuse gemäß Anspruch 1, wobei die Redistributionsschicht ausgebildet ist, um ein elektrisches Koppeln des elektronischen Bauelementgehäuses mit einer externen elektronischen Komponente zu ermöglichen.
  8. Das elektronische Bauelementgehäuse gemäß Anspruch 7, ferner umfassend eine Mehrzahl von Lötkugeln, die mit der Redistributionsschicht gekoppelt sind, um ein elektrisches Koppeln des elektronischen Bauelementgehäuses mit der externen elektronischen Komponente zu ermöglichen.
  9. Das elektronische Bauelementgehäuse gemäß Anspruch 1, wobei die Formmasse ein Epoxid umfasst.
  10. Das elektronische Bauelementgehäuse gemäß Anspruch 1, ferner umfassend eine zweite elektronische Komponente, die mit dem Gehäusesubstrat elektrisch gekoppelt ist.
  11. Das elektronische Bauelementgehäuse gemäß Anspruch 10, wobei die Formmasse die zweite elektronische Komponente einkapselt.
  12. Das elektronische Bauelementgehäuse gemäß Anspruch 11, wobei die erste elektronische Komponente in einer gestapelten Beziehung zu der zweiten elektronischen Komponente ist.
  13. Das elektronische Bauelementgehäuse gemäß Anspruch 12, wobei die zweite elektronische Komponente mit dem Gehäusesubstrat durch eine Drahtbondverbindung elektrisch gekoppelt ist.
  14. Das elektronische Bauelementgehäuse gemäß Anspruch 13, ferner umfassend einen Abstandhalter, der die erste elektronische Komponente und die zweite elektronische Komponente trennt, um einen Zwischenraum für die Drahtbondverbindung bereitzustellen.
  15. Das elektronische Bauelementgehäuse gemäß Anspruch 14, wobei der Abstandhalter einen Silizium-Abstandhalter umfasst.
  16. Das elektronische Bauelementgehäuse gemäß Anspruch 14, wobei der Abstandhalter einen Film-über-Draht (FOW) umfasst.
  17. Das elektronische Bauelementgehäuse gemäß Anspruch 12, wobei die zweite elektronische Komponente mit dem Gehäusesubstrat durch eine Flip-Chip-Verbindung elektrisch gekoppelt ist.
  18. Das elektronische Bauelementgehäuse gemäß Anspruch 17, ferner umfassend einen Die-Anbringungsfilm (DAF), der zwischen der ersten und zweiten elektronischen Komponente angeordnet ist.
  19. Das elektronische Bauelementgehäuse gemäß Anspruch 10, wobei die zweite elektronische Komponente eine integrierte Schaltung umfasst.
  20. Das elektronische Bauelementgehäuse gemäß Anspruch 19, wobei die integrierte Schaltung eine anwendungsspezifische integrierte Schaltung umfasst.
  21. Das elektronische Bauelementgehäuse gemäß Anspruch 19, wobei die erste elektronische Komponente einen Computerspeicher umfasst.
  22. Das elektronische Bauelementgehäuse gemäß Anspruch 10, wobei die zweite elektronische Komponente auf einer Seite des Gehäusesubstrats gegenüberliegend zu der ersten elektronischen Komponente angeordnet ist.
  23. Ein Rechensystem, umfassend: eine Hauptplatine; und ein elektronisches Bauelementgehäuse gemäß einem der Ansprüche 1-22, das mit der Hauptplatine wirksam gekoppelt ist.
  24. Das System gemäß Anspruch 23, wobei das Rechensystem einen Desktop-Computer, einen Laptop, ein Tablet, ein Smartphone, einen Server, ein tragbares elektronisches Gerät oder eine Kombination derselben umfasst.
  25. Das System gemäß Anspruch 23, ferner umfassend einen Prozessor, ein Speicherbauelement, eine Wärmesenke, einen Funk, einen Schlitz, einen Port oder eine Kombination derselben, die mit der Hauptplatine wirksam gekoppelt sind.
  26. Ein Verfahren zum Herstellen eines elektronischen Bauelementgehäuses, umfassend: Einkapseln einer elektronischen Komponente in einer Formmasse; Anordnen einer Redistributionsschicht auf der Formmasse, derart, dass die Formmasse zwischen einem Gehäusesubstrat und der Redistributionsschicht ist; elektrisches Koppeln der Redistributionsschicht und des Gehäusesubstrats; und elektrisches Koppeln der Redistributionsschicht und der elektronischen Komponente, um die elektronische Komponente und das Gehäusesubstrat elektrisch zu koppeln.
  27. Das Verfahren gemäß Anspruch 26, wobei das elektrische Koppeln der Redistributionsschicht und der elektronischen Komponente das Bilden einer leitfähigen Säule umfasst.
  28. Das Verfahren gemäß Anspruch 27, wobei das Bilden einer leitfähigen Säule das Bilden einer Öffnung in der Formmasse und das Abscheiden von leitfähigem Material in der Öffnung umfasst.
  29. Das Verfahren gemäß Anspruch 28, wobei das Bilden einer Öffnung in der Formmasse Laserbohren, Ätzen, oder eine Kombination derselben umfasst.
  30. Das Verfahren gemäß Anspruch 28, wobei das Abscheiden von leitfähigem Material in der Öffnung ein Plattieren, Drucken, Sputtern, oder eine Kombination derselben umfasst.
  31. Das Verfahren gemäß Anspruch 27, wobei die leitfähige Säule ein Metallmaterial umfasst.
  32. Das Verfahren gemäß Anspruch 31, wobei das Metallmaterial Kupfer umfasst.
  33. Das Verfahren gemäß Anspruch 26, wobei das elektrische Koppeln der Redistributionsschicht und der elektronischen Komponente das Bilden einer Drahtbondverbindung umfasst.
  34. Das Verfahren gemäß Anspruch 33, wobei die Drahtbondverbindung eine vertikale Drahtbondverbindung umfasst.
  35. Das Verfahren gemäß Anspruch 26, ferner umfassend, dass die Redistributionsschicht ausgebildet ist, um ein elektrisches Koppeln des elektronischen Bauelementgehäuses mit einer externen elektronischen Komponente zu ermöglichen.
  36. Das Verfahren gemäß Anspruch 35, ferner umfassend das Koppeln einer Mehrzahl von Lötkugeln mit der Redistributionsschicht, um ein elektrisches Koppeln des elektronischen Bauelementgehäuses mit der externen elektronischen Komponente zu ermöglichen.
  37. Das Verfahren gemäß Anspruch 26, wobei die Formmasse ein Epoxid umfasst.
  38. Das Verfahren gemäß Anspruch 26, ferner umfassend das elektrische Koppeln einer zweiten elektronischen Komponente mit dem Gehäusesubstrat.
  39. Das Verfahren gemäß Anspruch 38, ferner umfassend das Einkapseln der zweiten elektronischen Komponente in der Formmasse.
  40. Das Verfahren gemäß Anspruch 39, ferner umfassend das Anordnen der ersten elektronischen Komponente und der zweiten elektronischen Komponente in einer gestapelten Beziehung.
  41. Das Verfahren gemäß Anspruch 40, wobei das elektrische Koppeln der zweiten elektronischen Komponente mit dem Gehäusesubstrat das Bilden einer Drahtbondverbindung umfasst.
  42. Das Verfahren gemäß Anspruch 41, ferner umfassend das Anordnen eines Abstandhalters zwischen der ersten elektronischen Komponente und der zweiten elektronischen Komponente, um einen Zwischenraum für die Drahtbondverbindung bereitzustellen.
  43. Das Verfahren gemäß Anspruch 42, wobei der Abstandhalter einen Silizium-Abstandhalter umfasst.
  44. Das Verfahren gemäß Anspruch 42, wobei der Abstandhalter einen Film-über-Draht (FOW) umfasst.
  45. Das Verfahren gemäß Anspruch 42, wobei die zweite elektronische Komponente mit dem Gehäusesubstrat durch eine Flip-Chip-Verbindung elektrisch gekoppelt ist.
  46. Das Verfahren gemäß Anspruch 45, ferner umfassend das Anordnen eines Die-Anbringungsfilms (DAF) zwischen der ersten und zweiten elektronischen Komponente.
  47. Das Verfahren gemäß Anspruch 38, wobei die zweite elektronische Komponente eine integrierte Schaltung umfasst.
  48. Das Verfahren gemäß Anspruch 47, wobei die integrierte Schaltung eine anwendungsspezifische integrierte Schaltung umfasst.
  49. Das Verfahren gemäß Anspruch 47, wobei die erste elektronische Komponente einen Computerspeicher umfasst.
  50. Das Verfahren gemäß Anspruch 38, ferner umfassend das Anordnen der zweiten elektronischen Komponente auf einer Seite des Gehäusesubstrats gegenüberliegend zu der ersten elektronischen Komponente.
  51. Das Verfahren gemäß Anspruch 26, wobei das elektrische Koppeln der Redistributionsschicht und des Gehäusesubstrats das Bilden eines Vias durch die Formmasse umfasst.
  52. Das Verfahren gemäß Anspruch 51, wobei das Bilden eines Vias durch die Formmasse das Bilden einer Öffnung in der Formmasse und das Abscheiden von leitfähigem Material in der Öffnung umfasst.
  53. Das Verfahren gemäß Anspruch 52, wobei das Bilden einer Öffnung in der Formmasse Laserbohren, Ätzen, oder eine Kombination derselben umfasst.
  54. Das Verfahren gemäß Anspruch 52, wobei das Abscheiden von leitfähigem Material in der Öffnung ein Plattieren, Drucken, Sputtern, oder eine Kombination derselben umfasst.
  55. Ein Verfahren zum Minimieren einer Größe eines elektronischen Bauelementgehäuses, umfassend: elektrisches Koppeln einer ersten elektronischen Komponente mit einem Gehäusesubstrat; Anordnen einer zweiten elektronischen Komponente in einer gestapelten Beziehung zu der ersten elektronischen Komponente; Einkapseln der ersten und zweiten elektronischen Komponente in einer Formmasse; Anordnen einer Redistributionsschicht auf der Formmasse, derart, dass die Formmasse zwischen dem Gehäusesubstrat und der Redistributionsschicht ist; elektrisches Koppeln der Redistributionsschicht und des Gehäusesubstrats; und elektrisches Koppeln der Redistributionsschicht und der zweiten elektronischen Komponente, um die zweite elektronische Komponente und das Gehäusesubstrat elektrisch zu koppeln.
  56. Das Verfahren gemäß Anspruch 55, wobei das elektrische Koppeln der Redistributionsschicht und der zweiten elektronischen Komponente das Bilden einer leitfähigen Säule umfasst.
  57. Das Verfahren gemäß Anspruch 56, wobei das Bilden einer leitfähigen Säule das Bilden einer Öffnung in der Formmasse und das Abscheiden von leitfähigem Material in der Öffnung umfasst.
  58. Das Verfahren gemäß Anspruch 57, wobei das Bilden einer Öffnung in der Formmasse Laserbohren, Ätzen, oder eine Kombination derselben umfasst.
  59. Das Verfahren gemäß Anspruch 57, wobei das Abscheiden von leitfähigem Material in der Öffnung ein Plattieren, Drucken, Sputtern, oder eine Kombination derselben umfasst.
  60. Das Verfahren gemäß Anspruch 56, wobei die leitfähige Säule ein Metallmaterial umfasst.
  61. Das Verfahren gemäß Anspruch 60, wobei das Metallmaterial Kupfer umfasst.
  62. Das Verfahren gemäß Anspruch 55, wobei das elektrische Koppeln der Redistributionsschicht und der zweiten elektronischen Komponente das Bilden einer Drahtbondverbindung umfasst.
  63. Das Verfahren gemäß Anspruch 62, wobei die Drahtbondverbindung eine vertikale Drahtbondverbindung umfasst.
  64. Das Verfahren gemäß Anspruch 55, ferner umfassend, dass die Redistributionsschicht ausgebildet ist, um ein elektrisches Koppeln des elektronischen Bauelementgehäuses mit der externen elektronischen Komponente zu ermöglichen.
  65. Das Verfahren gemäß Anspruch 64, ferner umfassend das Koppeln einer Mehrzahl von Lötkugeln mit der Redistributionsschicht, um ein elektrisches Koppeln des elektronischen Bauelementgehäuses mit der externen elektronischen Komponente zu ermöglichen.
  66. Das Verfahren gemäß Anspruch 55, wobei die Formmasse ein Epoxid umfasst.
  67. Das Verfahren gemäß Anspruch 55, wobei das elektrische Koppeln der ersten elektronischen Komponente mit dem Gehäusesubstrat das Bilden einer Drahtbondverbindung umfasst.
  68. Das Verfahren gemäß Anspruch 67, ferner umfassend das Anordnen eines Abstandhalters zwischen der ersten elektronischen Komponente und der zweiten elektronischen Komponente, um einen Zwischenraum für die Drahtbondverbindung bereitzustellen.
  69. Das Verfahren gemäß Anspruch 68, wobei der Abstandhalter einen Silizium-Abstandhalter umfasst.
  70. Das Verfahren gemäß Anspruch 68, wobei der Abstandhalter einen Film-über-Draht (FOW) umfasst.
  71. Das Verfahren gemäß Anspruch 55, wobei die erste elektronische Komponente mit dem Gehäusesubstrat durch eine Flip-Chip-Verbindung elektrisch gekoppelt ist.
  72. Das Verfahren gemäß Anspruch 71, ferner umfassend das Anordnen eines Die-Anbringungsfilms (DAF) zwischen der ersten und zweiten elektronischen Komponente.
  73. Das Verfahren gemäß Anspruch 55, wobei die erste elektronische Komponente eine integrierte Schaltung umfasst.
  74. Das Verfahren gemäß Anspruch 73, wobei die integrierte Schaltung eine anwendungsspezifische integrierte Schaltung umfasst.
  75. Das Verfahren gemäß Anspruch 73, wobei die zweite elektronische Komponente einen Computerspeicher umfasst.
  76. Das Verfahren gemäß Anspruch 55, ferner umfassend das Anordnen einer dritten elektronischen Komponente auf einer Seite des Gehäusesubstrats gegenüberliegend zu der ersten und zweiten elektronischen Komponente.
  77. Das Verfahren gemäß Anspruch 55, wobei das elektrische Koppeln der Redistributionsschicht und des Gehäusesubstrats das Bilden eines Vias durch die Formmasse umfasst.
  78. Das Verfahren gemäß Anspruch 77, wobei das Bilden eines Vias durch die Formmasse das Bilden einer Öffnung in der Formmasse und das Abscheiden von leitfähigem Material in der Öffnung umfasst.
  79. Das Verfahren gemäß Anspruch 78, wobei das Bilden einer Öffnung in der Formmasse Laserbohren, Ätzen, oder eine Kombination derselben umfasst.
  80. Das Verfahren gemäß Anspruch 78, wobei das Abscheiden von leitfähigem Material in der Öffnung ein Plattieren, Drucken, Sputtern, oder eine Kombination derselben umfasst.
DE112017004976.8T 2016-10-01 2017-09-03 Elektronisches bauelementgehäuse Pending DE112017004976T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/283,342 US9859255B1 (en) 2016-10-01 2016-10-01 Electronic device package
US15/283,342 2016-10-01
PCT/US2017/049994 WO2018063746A1 (en) 2016-10-01 2017-09-03 Electronic device package

Publications (1)

Publication Number Publication Date
DE112017004976T5 true DE112017004976T5 (de) 2019-06-19

Family

ID=59887406

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112017004976.8T Pending DE112017004976T5 (de) 2016-10-01 2017-09-03 Elektronisches bauelementgehäuse

Country Status (5)

Country Link
US (1) US9859255B1 (de)
KR (1) KR102527137B1 (de)
CN (1) CN109643699A (de)
DE (1) DE112017004976T5 (de)
WO (1) WO2018063746A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190006339A1 (en) * 2017-06-28 2019-01-03 Asm Technology Singapore Pte Ltd Three-dimensional integrated fan-out wafer level package
US10678975B2 (en) * 2017-11-07 2020-06-09 Amazon Tecnnologies, Inc. Code module selection for device design
US11735548B2 (en) 2018-08-08 2023-08-22 Kuprion Inc. Electronics assemblies employing copper in multiple locations
US11101214B2 (en) * 2019-01-02 2021-08-24 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure with dam structure and method for forming the same
US20210210462A1 (en) * 2020-01-06 2021-07-08 Texas Instruments Incorporated Chip scale package with redistribution layer interrupts

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6005778A (en) * 1995-06-15 1999-12-21 Honeywell Inc. Chip stacking and capacitor mounting arrangement including spacers
JP5197961B2 (ja) * 2003-12-17 2013-05-15 スタッツ・チップパック・インコーポレイテッド マルチチップパッケージモジュールおよびその製造方法
US7271496B2 (en) * 2005-02-04 2007-09-18 Stats Chippac Ltd. Integrated circuit package-in-package system
US7429786B2 (en) * 2005-04-29 2008-09-30 Stats Chippac Ltd. Semiconductor package including second substrate and having exposed substrate surfaces on upper and lower sides
US8058101B2 (en) * 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US20080237824A1 (en) * 2006-02-17 2008-10-02 Amkor Technology, Inc. Stacked electronic component package having single-sided film spacer
US20070257348A1 (en) * 2006-05-08 2007-11-08 Advanced Semiconductor Engineering, Inc. Multiple chip package module and method of fabricating the same
US20080029884A1 (en) * 2006-08-03 2008-02-07 Juergen Grafe Multichip device and method for producing a multichip device
KR20100075204A (ko) * 2008-12-24 2010-07-02 삼성전자주식회사 스터드 범프를 이용한 적층형 반도체 패키지, 반도체 패키지 모듈, 및 그 제조방법
WO2011125380A1 (ja) * 2010-04-08 2011-10-13 日本電気株式会社 半導体素子内蔵配線基板
US8815645B2 (en) * 2010-09-23 2014-08-26 Walton Advanced Engineering, Inc. Multi-chip stacking method to reduce voids between stacked chips
US8861221B2 (en) * 2010-09-24 2014-10-14 Stats Chippac Ltd. Integrated circuit packaging system with a shield and method of manufacture thereof
US8466544B2 (en) * 2011-02-25 2013-06-18 Stats Chippac, Ltd. Semiconductor device and method of forming interposer and opposing build-up interconnect structure with connecting conductive TMV for electrical interconnect of Fo-WLCSP
US8508045B2 (en) * 2011-03-03 2013-08-13 Broadcom Corporation Package 3D interconnection and method of making same
KR101128063B1 (ko) * 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US20130234317A1 (en) * 2012-03-09 2013-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging Methods and Packaged Semiconductor Devices
US9842798B2 (en) * 2012-03-23 2017-12-12 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a PoP device with embedded vertical interconnect units
US20140057394A1 (en) * 2012-08-24 2014-02-27 Stmicroelectronics Pte Ltd. Method for making a double-sided fanout semiconductor package with embedded surface mount devices, and product made
US8729714B1 (en) * 2012-12-31 2014-05-20 Intel Mobile Communications GmbH Flip-chip wafer level package and methods thereof
US9721922B2 (en) * 2013-12-23 2017-08-01 STATS ChipPAC, Pte. Ltd. Semiconductor device and method of forming fine pitch RDL over semiconductor die in fan-out package
US9735134B2 (en) * 2014-03-12 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with through-vias having tapered ends
US9806040B2 (en) * 2015-07-29 2017-10-31 STATS ChipPAC Pte. Ltd. Antenna in embedded wafer-level ball-grid array package

Also Published As

Publication number Publication date
KR20190062387A (ko) 2019-06-05
US9859255B1 (en) 2018-01-02
WO2018063746A1 (en) 2018-04-05
KR102527137B1 (ko) 2023-05-04
CN109643699A (zh) 2019-04-16

Similar Documents

Publication Publication Date Title
DE112017004976T5 (de) Elektronisches bauelementgehäuse
DE112009005576B4 (de) Mikroelektronisches Package und Verfahren zur Herstellung eines mikroelektronischen Packages
DE102014108328B4 (de) Gehäusebaugruppe für eingebettete chips und verfahren zum herstellen einer solchen
DE112010002692B4 (de) Stapelchip-Pakete in einer Paket-auf-Paket-Vorrichtung, Verfahren zu ihrem Zusammensetzen, und Systeme, die sie enthalten.
DE112009000383B4 (de) Package-on-Package unter Verwendung eines löthöckerlosen Aufbauschicht (BBUL)-Bausteins
DE102011008457A1 (de) Siliziumplättchen-Stapelpaket auf Waferebene
DE102014113299B4 (de) Verfahren zum verbinden von gestapelten halbleiterbauelementen und gestapeltes halbleiterbauelement
DE112013000419B4 (de) System-In-Package mit eingebetteter RF-Chiplage in kernlosem Substrat
DE102013113469A1 (de) Flip-chip-wafer-level-baueinheit und diesbezügliche verfahren
DE102011055013A1 (de) Halbleitergehäuse und Verfahren zum Herstellen derselben
DE102011090085A1 (de) Halbleiterchipstapel und Halbleiterbauelementherstellungsverfahren
DE112017001828T5 (de) Elektrische verbindungsbrücke
DE112013002672T5 (de) Halbleitergehäuse, Verfahren zum Herstellen desselben und Gehäuse auf Gehäuse
DE112008002459T5 (de) Integrierte-Schaltkreis-Bausteine mit hoch-dichten bumpless bild-up layers und einem Substrat mit dichtevermindertem Kern oder einem kernlosen Substrat
DE112016007578T5 (de) Verbindungstruktur für einen gestapelten Die in einem mikroelektronischen Bauelement
DE10257707A1 (de) Verfahren zum Herstellen eines gestapelten Chip-Paketes
DE102015102682A1 (de) Elektronische baugruppe, die gestapelte elektronische komponenten enthält
DE112016005991T5 (de) Elektromagnetisch abgeschirmte elektronische vorrichtungen und verwandte systeme und verfahren
DE102006011473B4 (de) Mehrchipgehäuse und Verfahren zum Bilden von Mehrchipgehäusen für eine ausgeglichene Leistung
WO2005015488A1 (de) Chipkarte, chipkartenmodul sowie verfahren zur herstellung eines chipkartenmoduls
DE102020002273A1 (de) Fertigung einer abgestreiften redistributionsschicht für eine package-oberseiten-eingebettete multi-die-verbindungs-brücke
DE112016007561T5 (de) Elektronisches bauelementgehäuse
DE102014016319B4 (de) Package und verfahren zum konfigurieren eines packages für eine integrierte schaltung (ic)
DE102013018191A1 (de) Offene Lotmaske und oder offenes Dielektrikum zur Vergrösserung einer Dicke einer Abdeckung oder eines Rings und einer Kontaktfläche zur Verbesserung einer Gehäuseebenheit
DE102014003462A1 (de) Substrat-Routing mit lokaler hoher Dichte