JP2009182155A - Lsiパッケージ及びlsiパッケージ搭載型の電子部品 - Google Patents

Lsiパッケージ及びlsiパッケージ搭載型の電子部品 Download PDF

Info

Publication number
JP2009182155A
JP2009182155A JP2008019968A JP2008019968A JP2009182155A JP 2009182155 A JP2009182155 A JP 2009182155A JP 2008019968 A JP2008019968 A JP 2008019968A JP 2008019968 A JP2008019968 A JP 2008019968A JP 2009182155 A JP2009182155 A JP 2009182155A
Authority
JP
Japan
Prior art keywords
package
package substrate
substrate
lsi
underfill resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008019968A
Other languages
English (en)
Inventor
Kumiko Takatsuka
久美子 高塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2008019968A priority Critical patent/JP2009182155A/ja
Publication of JP2009182155A publication Critical patent/JP2009182155A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15158Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159Side view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】実装時、パッケージ基板下のはんだバンプ間へのアンダーフィル樹脂の円滑浸透を助けると共に、パッケージ基板の上面へのアンダーフィル樹脂の濡れ上がりをせき止めることができるようにする。
【解決手段】このLSIパッケージ8aは、LSIチップ等の電子部品6、6を搭載するためのパッケージ基板7aと、このパッケージ基板7aの下面に格子状に配列された複数のはんだバンプ4、4とを備えている。パッケージ基板7aの下面の縁端部には、実装時、パッケージ基板7aの下面とメイン配線基板2との間の隙間のはんだバンプ4、4間へのアンダーフィル樹脂3の円滑浸透を助けると共に、パッケージ基板7aの上面へのアンダーフィル樹脂3の濡れ上がりをせき止めるための切欠部9(段差部9a)が設けられている。
【選択図】図1

Description

この発明は、LSIパッケージ及LSIパッケージ搭載型の電子部品に係り、詳しくは、LSIチップからなる電子部品を搭載し、複数のはんだバンプを介してメイン基板のプリント配線基板に表面実装するためのLSIパッケージ及びLSIパッケージ搭載型の電子部品に関する。
LSI(Large-Scale Integrated circuit)チップは、LSIパッケージに搭載されて、LSIパッケージ搭載型の電子部品(以下、単に、LSIパッケージともいう)として、メイン基板としてのプリント配線基板等に実装される。この種のLSIパッケージでは、近年の電子部品の小型化、高機能化、及び高密度化の要望に応えて、パッケージ基板の下面に金属ボールのはんだバンプを格子状に配列したBGA(Ball Grid Array)等の表面実装型のものが主流となっている。
LSIパッケージ搭載型の電子部品を実装した電子機器の使用環境は様々であり、多くの場合、厳しい温度環境下に晒されて使用される。
ところで、BGAタイプのLSIパッケージは、パッケージ基板の下面に配列された金属ボールのはんだバンプをプリント配線基板上のパッド(接続端子)に当接した状態で、プリント配線基板にフリップチップ接合で接続されているため、パッケージ基板とプリント配線基板との間の、はんだバンプ(はんだ接合部)と隣のはんだバンプとの間には、隙間が生じている。このため、電子機器が熱ストレスを受けると、構造材の熱膨張係数の差に起因する歪みが、力学的に最も弱いはんだバンプに生じて、断線破損を惹き起こす虞がある。また、携帯電子機器では、微細なはんだバンプが落下衝撃等の応力を直接受けるため、はんだ接続部が剥離し易く、機器の機械的信頼性を低下させる虞もある。
そこで、このような不都合を解消するために、従来から、LSIパッケージとプリント配線基板との間の隙間に補強用のアンダーフィル樹脂を供給し充填することにより、当該隙間を埋めた後、熱処理によりアンダーフィル樹脂を硬化させることで、実装信頼性を確保するようにしている。
しかしながら、アンダーフィル樹脂は粘度の低い粘稠液であるため、濡れ広がりや樹脂硬化後の形状を制御することは容易ではない、という問題がある。
加えて、後述するアンダーフィル樹脂後入れ法を適用して電子部品を実装する工程においては、図7に示すように、パッケージ基板1とメイン基板(プリント配線基板)2との間の隙間が狭いため、粘稠液ゆえに、アンダーフィル樹脂3のパッケージ基板1の下面(はんだバンプ4、4、…間)への浸透速度が遅くなる。アンダーフィル樹脂3のディスペンサ5からの供給スピードが速く、はんだバンプ4、4、…間への浸透速度とのバランスがとれなければ、アンダーフィル樹脂3が、パッケージ基板1の側面を濡れ上がり(這い上がり)、パッケージ基板1の上面に搭載された各種電子部品6、6、…や図示せぬ実装ツールが汚染されるので、好ましくない。
すなわち、補強用としてのアンダーフィル樹脂は、パッケージ基板の下面に浸透してパッケージ基板の下面とプリント配線基板との間の隙間を埋めれば充分であり、もしも、アンダーフィル樹脂の供給が制御されずに、パッケージ基板の上面にまで濡れ上がることになれば、電子部品を真空吸引して保持する実装ツールを汚染するので、好ましくないとされている。
また、パッケージ基板の上面に、LSIチップの他にも、各種半導体チップや各種受動素子を多数搭載したモジュール型電子部品等の中には、アンダーフィル樹脂に弱いチップや素子が含まれている場合がある。このようなチップや素子を搭載するモジュール型電子部品等を実装する際、もしも、アンダーフィル樹脂の供給を制御できなければ、アンダーフィル樹脂がパッケージ基板の側端部から這い上がって、その上面に載置された各種チップや素子が汚染されて電気的特性が阻害される虞もある。
アンダーフィル樹脂の濡れ上がりを防止する手段としては、従来、特許文献1及び特許文献2に記載されている電子部品実装用の回路基板が知られている。
特許文献1に記載の回路基板では、電子部品の実装位置である部品実装面の外縁部近傍に、部品実装面に供給されたアンダーフィル樹脂の余剰分が下方に流動して溜まる低部(例えば下り勾配の傾斜部や溝部)を形成することにより、アンダーフィル樹脂が、電子部品の側端部を這い上がり、電子部品の上面に濡れ広がるのを防止する構成となっている。
特許文献2の回路基板では、チップ搭載面を囲むようにして、チップ搭載面の外縁部近傍から外方に向かって延在する複数のアンダーフィル樹脂収納溝を形成することにより、チップ搭載面に供給されたアンダーフィル樹脂の余剰分を、毛細管現象により各収納溝の中に浸透させ、各収納溝の中に浸透したアンダーフィル樹脂と、半導体チップの側面にフィレットを形成するアンダーフィル樹脂との間に表面張力による適度の相互作用を働かせて、アンダーフィル樹脂が半導体チップの上面に濡れ上がることを防止する構成となっている。
特開2004−289083号公報 特開2004−186213号公報
ところで、電子部品と回路基板との間にアンダーフィル樹脂を供給(充填)する方法としては、予め回路基板に樹脂を塗布しておき、この後、載置した電子部品に荷重を印加して実装する方法(アンダーフィル樹脂先入れ法)と、電子部品を回路基板に搭載実装した後に、電子部品と回路基板との間の隙間にアンダーフィル樹脂を供給する方法(アンダーフィル樹脂後入れ法)とがある。
ここで、アンダーフィル樹脂の供給に重きを置けば、アンダーフィル樹脂後入れ法よりもアンダーフィル樹脂先入れ法の方が、電子部品と回路基板との間の隙間にアンダーフィル樹脂を迅速に供給できるので望ましい。
しかしながら、はんだバンプによる電子部品と回路基板とのフリップチップ接合に重きを置けば、アンダーフィル樹脂が供給される前に、フリップチップ接合を完了しておく方が電気特性上望ましい。また、アンダーフィル樹脂先入れ法は、アンダーフィル樹脂後入れ法に較べて、アンダーフィル樹脂の濡れ広がりに対する制御が難しいため、部品実装面やチップ搭載面に予め余剰のアンダーフィル樹脂を供給しておかねばならず、このため、電子部品と回路基板との間の隙間から溢れ出る樹脂の量も多く、樹脂の無駄が多い。加えて、溢れ出たアンダーフィル樹脂によって周辺部が汚染される虞もある。
以上を総合的に比較考量すると、電子部品の実装工程の中には、迅速性には劣るが、アンダーフィル樹脂後入れ法を用いる方が望ましい場合も多い。しかしながら、特許文献1及び特許文献2の回路基板を用いて、アンダーフィル樹脂後入れ法を実施する場合には、次のような不都合がある。
すなわち、特許文献1に記載の回路基板構成では、部品実装面の外縁部近傍に下り勾配の傾斜部や溝部等の低部が形成されているので、電子部品を回路基板に実装した後に供給されたアンダーフィル樹脂のうちある量が、低部に向かって流下し始め、低部に流下するアンダーフィル樹脂によって、電子部品と回路基板との間の隙間に浸透するアンダーフィル樹脂が表面張力で引っ張られるため、アンダーフィル樹脂が、はんだバンプと隣のはんだバンプとの間に浸透する速度が抑えられ、アンダーフィル樹脂の電子部品と回路基板との間の隙間に対する円滑浸透性が妨げられる、という不都合がある。
また、特許文献2に記載の回路基板構成でも、電子部品を回路基板に実装した後に、アンダーフィル樹脂を供給しようとすると、供給されたアンダーフィル樹脂量のうちのある量が、部品実装面の外縁部近傍から外方に向かって延在する複数の溝の中に毛細管現象により浸透し、各溝の中に浸透したアンダーフィル樹脂によって、電子部品と回路基板との間の隙間に浸透するアンダーフィル樹脂が表面張力で引っ張られるため、アンダーフィル樹脂が、はんだバンプと隣のはんだバンプとの間に浸透する速度が抑えられ、アンダーフィル樹脂の電子部品と回路基板との間の隙間に対する円滑浸透性が妨げられる、という不都合がある。
上述の従来技術の説明において、「電子部品」を搭載する「回路基板」とは、「LSIパッケージ(電子部品)を搭載するメイン回路基板としてのプリント配線基板」、及び、「LSIチップ等の半導体チップを搭載するパッケージ基板」の両方の意味である。上記した問題点は、LSIパッケージ(電子部品)とプリント配線基板との間のはんだバンプ(はんだ接合部)だけに起こり得る問題ではなく、LSIチップ等の半導体チップとこれを搭載するパッケージ基板との間のはんだバンプにおいても起こり得る問題でもあるからである。
この発明は、上述の事情に鑑みてなされたもので、実装時、パッケージ基板とメイン配線基板との間の隙間のはんだバンプ間へのアンダーフィル樹脂の円滑浸透を助けると共に、パッケージ基板の上面へのアンダーフィル樹脂の濡れ上がり(這い上がり)をせき止めることができるLSIパッケージ及びLSIパッケージ搭載型の電子部品を提供することを目的としている。
上記課題を解決するために、この発明の第1の構成は、少なくともLSIチップからなる単数又は複数の電子部品を搭載するための単数又は複数の部品搭載部を上面に有するパッケージ基板と、該パッケージ基板の下面に所定の配列状態で付着された複数のはんだバンプとを備えてなると共に、メイン配線基板に前記はんだバンプを介して接合されることで、搭載する前記電子部品を前記メイン配線基板に実装するLSIパッケージに係り、前記パッケージ基板の前記下面の縁端部には、実装時、前記パッケージ基板の下面とメイン配線基板との間の隙間の前記はんだバンプ間へのアンダーフィル樹脂の円滑浸透を助けると共に、前記パッケージ基板の上面への前記アンダーフィル樹脂の濡れ上がりをせき止めるための単数又は複数の切欠部が設けられ、かつ、前記切欠部は、少なくとも、前記パッケージ基板の下面と側面とが交差する角部が、所定の長さにかつ所定の断面形状に切り欠かれて形成されていることを特徴としている。
また、この発明の第2の構成は、上面に部品搭載部を有するパッケージ基板と、該パッケージ基板の下面に所定の配列状態で付着された複数のはんだバンプとを備えてなるLSIパッケージの前記部品搭載部に、少なくともLSIチップからなる単数又は複数の電子部品が搭載されてなるLSIパッケージ搭載型の電子部品に係り、前記パッケージ基板の前記下面の縁端部には、実装時、前記パッケージ基板と前記メイン配線基板との間の隙間の前記はんだバンプ間へのアンダーフィル樹脂の円滑浸透を助けると共に、前記パッケージ基板の上面への前記アンダーフィル樹脂の濡れ上がりをせき止めるための単数又は複数の切欠部が設けられていて、かつ、前記切欠部は、少なくとも、前記パッケージ基板の前記下面と側面との角部が、所定の長さかつ所定の断面形状に切り欠かれて形成されていることを特徴としている。
この発明の構成によれば、パッケージ基板の前記下面と側面との角部に、単数又は複数の切欠部が設けられており、隙間が拡開した切欠部であれば、粘稠液が導入され易いため、毛細現象によるはんだバンプ間へのアンダーフィル樹脂の浸透の速度を早めることができる。それゆえ、アンダーフィル樹脂の充填作業を迅速かつ円滑に行うことができる。アンダーフィル樹脂の隙間への浸透速度が早まる分、パッケージ基板の上面へのアンダーフィル樹脂の濡れ上がりが抑制される。加えて、切欠部の天井部が堰板としても働くので、この機能によっても、パッケージ基板の上面へのアンダーフィル樹脂の濡れ上がりをせき止めることができる。
この発明を実施するための最良の形態として、パッケージ基板の下面縁端部と側面との角部に、パッケージ基板とメイン配線基板との間の隙間への粘稠液の導入を助ける隙間拡開部として機能すると共に、アンダーフィル樹脂のパッケージ基板の上面への濡れ上がりをせき止める堰板としても機能する単数又は複数の切欠部が設けられている。上記切欠部は、所定の長さかつ所定の断面形状に切り欠かれて形成され、例えば、段差部、凹状湾曲部、傾斜部又は凹部に形成されるのが好ましい。
この最良の形態によれば、(パッケージ基板とメイン配線基板との間の隙間に較べて)切欠部の天井が高いため、アンダーフィル樹脂の供給時、隙間への入口としての切欠部から粘稠液のアンダーフィル樹脂が導入され易くなるため、はんだバンプ間へのアンダーフィル樹脂の毛細管現象による浸透の速度を早めることができる。それゆえ、アンダーフィル樹脂の充填作業を迅速かつ円滑に行うことができる。はんだバンプ間への浸透速度が早まる分、パッケージ基板の上面へのアンダーフィル樹脂の濡れ上がりが抑制される。加えて、切欠部の天井部が堰板としても働くので、この機能によっても、パッケージ基板の上面へのアンダーフィル樹脂の濡れ上がりをせき止めることができる。
実施形態1
以下、図面を参照して、この発明の実施形態について詳細に説明する。
図1は、この発明の第1の実施形態であるLSIパッケージ搭載型の電子部品の概略構成を示す断面図、図2は、同LSIパッケージ搭載型の電子部品を構成するLSIパッケージを下面側から見た外観斜視図、また、図3は、同LSIパッケージ搭載型の電子部品の実装工程を説明するための工程図である。
第1の実施形態によるLSIパッケージ搭載型の電子部品は、BGAタイプのモジュール型電子部品に係り、図1に示すように、上面に部品搭載部を有する平面視矩形のパッケージ基板7aと、このパッケージ基板7aの下面に格子状に配列されて付着された複数の金属ボールのはんだバンプ(接続端子部)4、4、…とを有してなるLSIパッケージ8a、及びこのLSIパッケージ8aの上記部品搭載部に搭載されたLSIチップを含む各種の電子部品6、6、…から概略構成されている。
パッケージ基板7aの下面の縁端部には、実装時、パッケージ基板7aの下面とメイン配線基板2との間の隙間のはんだバンプ4、4、…間へのアンダーフィル樹脂3の円滑浸透を助けると共に、パッケージ基板7aの上面へのアンダーフィル樹脂3の濡れ上がりをせき止めるための切欠部9、9、…が設けられている。
切欠部9、9、…は、少なくとも、パッケージ基板7aの下面と側面とが交差する角部が、所定の長さにかつ所定の断面形状に切り欠かれて形成されている。たとえば、この実施形態では、切欠部9、9、…は、図2に示すように、段差部9a、9a、…として形成され、パッケージ基板7aの周縁端部(外周をなす4辺)を一周するように連設して形成されている。なお、この形態では、切欠部9(段差部9a)は、はんだバンプ4、4、…の格子状配置領域の外側に設けられている。
段差部9a、9a、…は、天井部10a、10a、…と壁部とを有し、とくに、天井部10a、10a、…は、パッケージ基板7aとメイン配線基板2との間の隙間の入り口を拡開する機能を有すると共に、アンダーフィル樹脂3のパッケージ基板7aの上面への濡れ上がりをせき止める堰板としても機能する。段差部9a、9a、…は、ルーター等の工具を用いて切削することにより、周縁端部(外周をなす4辺)を段差のある形状にすることで得られる。あるいは、このような切削加工に代えて、パッケージ基板7aを成形加工する際に、段差のある金型を用いて一括成形しても良い。
次に、図3を参照して、この実施形態によるLSIパッケージ搭載型の電子部品をメイン配線基板2に実装する工程について説明する。
まず、図3(a)に示すように、パッケージ基板7aの下面に格子状に配列された複数のはんだバンプ(金属ボール)4、4、…を、それぞれ、メイン配線基板2のパッド(接続端子)に当接した状態で、熱処理を施してフリップチップ接合する。
フリップチップ接合が完了すると、次に、図3(b)に示すように、ディスペンサ5のノズルからアンダーフィル樹脂3を流下させることで、パッケージ基板7aの周囲のメイン配線基板2上にアンダーフィル樹脂3を塗布する。塗布されたアンダーフィル樹脂3は、段差部9a、9a、…を経由して、毛細管現象によって、パッケージ基板7aの下面のはんだバンプ4、4、…間に浸透Fしていき、パッケージ基板7aの下面とメイン配線基板2との間の隙間を埋めてゆく(図3(c))。アンダーフィル樹脂3が表面張力によってはんだバンプ4、4、…間に充填され、パッケージ基板7aの側面周囲にフィレットを形成し、熱処理によりアンダーフィル樹脂3が硬化すると、当該実装が完了する(図3(c))。
このように、この実施形態によれば、(パッケージ基板7aとメイン配線基板2との間の隙間に較べて)段差部9aの天井部10aが高いことから、メイン配線基板2上に塗布された粘稠液のアンダーフィル樹脂3は、段差部9aを経由して、パッケージ基板7aとメイン配線基板2との間の隙間のはんだバンプ4、4、…間へ毛細管現象により迅速に浸透してゆくことができるので、アンダーフィル樹脂3の浸透Fの速度を早めることができる。それゆえ、アンダーフィル樹脂3の充填作業を迅速かつ円滑に行うことができる。はんだバンプ4、4、…間への浸透速度が早まる分、パッケージ基板7aの上面へのアンダーフィル樹脂3の濡れ上がりが抑制される。加えて、切欠部9(段差部9a)の天井部10aが堰板としても働くので、この機能によっても、パッケージ基板7aの上面へのアンダーフィル樹脂3の濡れ上がりをせき止めることができる。
実施形態2
図4は、この発明の第2の実施形態であるLSIパッケージの概略構成を示す斜視図である。
この第2の実施形態によるLSIパッケージ8bが、上記した第1の実施形態のLSIパッケージ8aと大きく異なるところは、切欠部9、9、…として、段差部9a、9a、…に代えて、図4に示すように、パッケージ基板7bの縁端部に沿って、互いに所定の間隔で離隔する複数の凹部又は溝部9b、9b、…を設けるようにした点、及び、切欠部9をパッケージ基板7aの全周の縁端部(4辺)に設けるのを廃して、相対向する2辺の縁端部に設けるようにした点である。
各凹部又は溝部9b、9b、…は、少なくとも、同図に示すように、パッケージ基板7bの下面と側面とが交差する角部が、所定の幅と高さと奥行きでかつ所定の断面形状(この例では断面台形又は矩形の形状)に切り欠かれて、一端部開口の形状として穿設されている。一端部開口も箇所である凹部又は溝部9b、9b、…の入り口は、実装時、アンダーフィル樹脂3がまず流れ込むように、パッケージ基板7bの側面に形成されている。なお、この形態では、凹部又は溝部9b、9b、…は、はんだバンプ4、4、…の格子状配置領域の外側に設けられている。
凹部又は溝部9b、9b、…は、天井部と壁部とを有し、とくに、天井は、パッケージ基板7bとメイン配線基板との間の隙間の入り口を拡開する機能を有すると共に、アンダーフィル樹脂3のパッケージ基板7bの上面への濡れ上がりをせき止める堰板としても機能する。凹部又は溝部9b、9b、…は、ルーター等の工具を用いて切削して穿設される。あるいは、このような切削加工に代えて、パッケージ基板7bを成形加工する際に、段差のある金型を用いて一括成形しても良い。
この形態のLSIパッケージ8bを用いるLSIパッケージ搭載型の電子部品をメイン配線基板に実装する工程については、第1の実施形態で述べたと概略同様であるので、説明を簡略化する。この実装工程では、パッケージ基板7bの外周を構成する4辺のうち、凹部又は溝部9b、9b、…が配列されている辺(縁端部)側にディスペンサのノズルを配置して、メイン配線基板上にアンダーフィル樹脂を流下させるようにする。
このように、この実施形態によっても、(パッケージ基板7bとメイン配線基板との間の隙間に較べて)凹部又は溝部9bの天井部が高いことから、メイン配線基板上に塗布された粘稠液のアンダーフィル樹脂は、凹部又は溝部9bを経由して、パッケージ基板7bとメイン配線基板との間の隙間のはんだバンプ4、4、…間へ毛細管現象により迅速に浸透してゆくことができるので、アンダーフィル樹脂の浸透の速度を早めることができる。それゆえ、アンダーフィル樹脂の充填作業を迅速かつ円滑に行うことができる。はんだバンプ4、4、…間への浸透速度が早まる分、パッケージ基板7bの上面へのアンダーフィル樹脂の濡れ上がりが抑制される。加えて、凹部又は溝部9bの天井部が堰板としても働くので、この機能によっても、パッケージ基板7bの上面へのアンダーフィル樹脂の濡れ上がりをせき止めることができる。
実施形態3
図5は、この発明の第3の実施形態であるLSIパッケージ搭載型の電子部品の概略構成を示す断面図である。
この第3の実施形態によるLSIパッケージ8cが、上記した第1の実施形態のLSIパッケージ8aと大きく異なるところは、図5に示すように、パッケージ基板7cの縁端部(4辺)に、切欠部9、9、…として、段差部9a、9a、…に代えて、凹状湾曲部9c、9c、…を設けるようにした点である。
このように、この実施形態によっても、(パッケージ基板7cとメイン配線基板2との間の隙間に較べて)凹状湾曲部9cの天井部10cが高いことから、メイン配線基板2上に塗布された粘稠液のアンダーフィル樹脂3は、凹状湾曲部9cを経由して、パッケージ基板7cとメイン配線基板2との間の隙間のはんだバンプ4、4、…間へ毛細管現象により迅速に浸透してゆくことができるので、アンダーフィル樹脂3の浸透の速度を早めることができる。それゆえ、アンダーフィル樹脂3の充填作業を迅速かつ円滑に行うことができる。はんだバンプ4、4、…間への浸透速度が早まる分、パッケージ基板7cの上面へのアンダーフィル樹脂3の濡れ上がりが抑制される。加えて、切欠部9(凹状湾曲部9c)の天井部10cが堰板としても働くので、この機能によっても、パッケージ基板7cの上面へのアンダーフィル樹脂3の濡れ上がりをせき止めることができる。
実施形態4
図6は、この発明の第4の実施形態であるLSIパッケージ搭載型の電子部品の概略構成を示す断面図である。
この第4の実施形態によるLSIパッケージ8dが、上記した第1の実施形態のLSIパッケージ8aと大きく異なるところは、図6に示すように、パッケージ基板7dの縁端部(4辺)に、切欠部9、9、…として、段差部9a、9a、…に代えて、傾斜部9d、9d、…を設けるようにした点である。
このように、この実施形態によっても、(パッケージ基板7dとメイン配線基板2との間の隙間に較べて)傾斜部9dの斜め天井部10dが高いことから、メイン配線基板2上に塗布された粘稠液のアンダーフィル樹脂3は、傾斜部9dを経由して、パッケージ基板7dとメイン配線基板2との間の隙間のはんだバンプ4、4、…間へ毛細管現象により迅速に浸透してゆくことができるので、アンダーフィル樹脂3の浸透の速度を早めることができる。それゆえ、アンダーフィル樹脂3の充填作業を迅速かつ円滑に行うことができる。はんだバンプ4、4、…間への浸透速度が早まる分、パッケージ基板7dの上面へのアンダーフィル樹脂3の濡れ上がりが抑制される。加えて、切欠部9(傾斜部9d)の斜め天井部10dが堰板としても働くので、この機能によっても、パッケージ基板7dの上面へのアンダーフィル樹脂3の濡れ上がりをせき止めることができる。
以上、この発明の実施形態を図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。例えば、上述の第1の実施形態では、切欠部9(段差部9a)を、パッケージ基板7aの周縁端部(外周をなす4辺)を一周するように連設して形成される場合について述べたが、これに限らず、必要に応じて、相対向する2辺にのみに設けても良く、隣接して交差する2辺にのみに設けても良く、3辺に設けても良く、あるいは、一辺のみに設けるようにしても良い。第2及び第3の実施形態で述べた切欠部9(凹状湾曲部9c、傾斜部9d)についても同様である。
また、切欠部9(段差部9a、凹状湾曲部9c、傾斜部9d)は、任意の一辺(縁端部)の全長に亘って形成されても良く、あるいは、部分的に1箇所又は複数箇所形成されても良い。切欠部の形状は、段差部9a(図1)、凹部又は溝部9b(図4)、凹状湾曲部9c(図5)、傾斜部9d(図6)の形状のものに限定されない。また、パッケージ基板は矩形の形状のものに限定されない。
この発明は、アンダーフィル樹脂後入れ法に限定するものではなく、アンダーフィル樹脂先入れ法にも適用できる。
また、LSIチップ等の半導体チップをパッケージ基板に搭載してフリップチップ接合する場合の半導体チップの下面と側面との角部にも、この発明を適用できる。
この発明の第1の実施形態であるLSIパッケージ搭載型の電子部品の概略構成を示す断面図である。 同LSIパッケージ搭載型の電子部品を構成するLSIパッケージを下面側から見た外観斜視図である。 同LSIパッケージ搭載型の電子部品の実装工程を説明するための工程図である。 この発明の第2の実施形態であるLSIパッケージの概略構成を示す斜視図である。 この発明の第3の実施形態であるLSIパッケージ搭載型の電子部品の概略構成を示す断面図である。 この発明の第4の実施形態であるLSIパッケージ搭載型の電子部品の概略構成を示す断面図である。 従来におけるLSIパッケージ搭載型の電子部品の概略構成を示す断面図である。
符号の説明
2 メイン配線基板
3 アンダーフィル樹脂
4 はんだバンプ
6 電子部品
7a、7b、7c、7d パッケージ基板
8a、8b、8c、8d LSIパッケージ
9 切欠部
9a 段差部(切欠部)
9b 凹部又は溝部(切欠部)
9c 凹状湾曲部(切欠部)
9d 傾斜部(切欠部)
10a、10c、10d 天井部

Claims (12)

  1. 少なくともLSIチップからなる単数又は複数の電子部品を搭載するための単数又は複数の部品搭載部を上面に有するパッケージ基板と、該パッケージ基板の下面に所定の配列状態で付着された複数のはんだバンプとを備えてなると共に、メイン配線基板に前記はんだバンプを介して接合されることで、搭載する前記電子部品を前記メイン配線基板に実装するLSIパッケージであって、
    前記パッケージ基板の前記下面の縁端部には、実装時、前記パッケージ基板の下面とメイン配線基板との間の隙間の前記はんだバンプ間へのアンダーフィル樹脂の円滑浸透を助けると共に、前記パッケージ基板の上面への前記アンダーフィル樹脂の濡れ上がりをせき止めるための単数又は複数の切欠部が設けられ、かつ、前記切欠部は、少なくとも、前記パッケージ基板の下面と側面とが交差する角部が、所定の長さにかつ所定の断面形状に切り欠かれて形成されていることを特徴とするLSIパッケージ。
  2. 前記パッケージ基板は平面視矩形であって、該矩形を構成する四辺中の少なくとも一辺側の前記縁端部に単数又は複数の前記切欠部が設けられていることを特徴とする請求項1記載のLSIパッケージ。
  3. 少なくともLSIチップからなる単数又は複数の電子部品を搭載するための単数又は複数の部品搭載部を上面に有するパッケージ基板と、該パッケージ基板の下面に所定の配列状態で付着された複数のはんだバンプとを備えてなると共に、メイン配線基板に前記はんだバンプを介して接合されることで、搭載する前記電子部品を前記メイン配線基板に実装するLSIパッケージであって、
    前記パッケージ基板の前記下面の縁端部には、実装時、前記パッケージ基板の下面とメイン配線基板との間の隙間の前記はんだバンプ間へのアンダーフィル樹脂の円滑浸透を助けると共に、前記パッケージ基板の上面への前記アンダーフィル樹脂の濡れ上がりをせき止めるための単数又は複数の段差部、凹状湾曲部又は傾斜部が設けられ、かつ、前記段差部、凹状湾曲部又は傾斜部は、少なくとも、前記パッケージ基板の下面と側面とが交差する角部が、所定の長さにかつ所定の断面形状に切り欠かれて形成されていることを特徴とするLSIパッケージ。
  4. 前記パッケージ基板は平面視矩形であって、該矩形を構成する四辺中の少なくとも一辺側の前記縁端部に単数又は複数の前記段差部、凹状湾曲部又は傾斜部が設けられていることを特徴とする請求項3記載のLSIパッケージ。
  5. 少なくともLSIチップからなる単数又は複数の電子部品を搭載するための単数又は複数の部品搭載部を上面に有するパッケージ基板と、該パッケージ基板の下面に所定の配列状態で付着された複数のはんだバンプとを備えてなると共に、メイン配線基板に前記はんだバンプを介して接合されることで、搭載する前記電子部品を前記メイン配線基板に実装するLSIパッケージであって、
    前記パッケージ基板の前記下面の縁端部には、実装時、前記パッケージ基板の下面とメイン配線基板との間の隙間の前記はんだバンプ間へのアンダーフィル樹脂の円滑浸透を助けると共に、前記パッケージ基板の上面への前記アンダーフィル樹脂の濡れ上がりをせき止めるための単数又は複数の凹部又は溝部が設けられ、かつ、前記凹部又は溝部は、少なくとも、前記パッケージ基板の下面と側面とが交差する角部が、所定の長さにかつ所定の断面形状に切り欠かれて形成されていることを特徴とするLSIパッケージ。
  6. 前記パッケージ基板は平面視矩形であって、該矩形を構成する四辺中の少なくとも一辺側の前記縁端部に単数又は複数の前記凹部又は溝部が設けられていることを特徴とする請求項5記載のLSIパッケージ。
  7. 上面に部品搭載部を有するパッケージ基板と、該パッケージ基板の下面に所定の配列状態で付着された複数のはんだバンプとを備えてなるLSIパッケージの前記部品搭載部に、少なくともLSIチップからなる単数又は複数の電子部品が搭載されてなるLSIパッケージ搭載型の電子部品であって、
    前記パッケージ基板の前記下面の縁端部には、実装時、前記パッケージ基板と前記メイン配線基板との間の隙間の前記はんだバンプ間へのアンダーフィル樹脂の円滑浸透を助けると共に、前記パッケージ基板の上面への前記アンダーフィル樹脂の濡れ上がりをせき止めるための単数又は複数の切欠部が設けられていて、かつ、前記切欠部は、少なくとも、前記パッケージ基板の前記下面と側面との角部が、所定の長さかつ所定の断面形状に切り欠かれて形成されていることを特徴とするLSIパッケージ搭載型の電子部品。
  8. 前記パッケージ基板は平面視矩形であって、該矩形を構成する四辺中の少なくとも一辺側の前記縁端部に単数又は複数の前記切欠部が設けられていることを特徴とする請求項7記載のLSIパッケージ搭載型の電子部品。
  9. 上面に部品搭載部を有するパッケージ基板と、該パッケージ基板の下面に所定の配列状態で付着された複数のはんだバンプとを備えてなるLSIパッケージの前記部品搭載部に、少なくともLSIチップからなる単数又は複数の電子部品が搭載されてなるLSIパッケージ搭載型の電子部品であって、
    前記パッケージ基板の前記下面の縁端部には、実装時、前記パッケージ基板の下面とメイン配線基板との間の隙間の前記はんだバンプ間へのアンダーフィル樹脂の円滑浸透を助けると共に、前記パッケージ基板の上面への前記アンダーフィル樹脂の濡れ上がりをせき止めるための単数又は複数の段差部、凹状湾曲部又は傾斜部が設けられ、かつ、前記段差部、凹状湾曲部又は傾斜部は、少なくとも、前記パッケージ基板の下面と側面とが交差する角部が、所定の長さにかつ所定の断面形状に切り欠かれて形成されていることを特徴とするLSIパッケージ搭載型の電子部品。
  10. 前記パッケージ基板は平面視矩形であって、該矩形を構成する四辺中の少なくとも一辺側の前記縁端部に単数又は複数の前記段差部、凹状湾曲部又は傾斜部が設けられていることを特徴とする請求項9記載のLSIパッケージ搭載型の電子部品。
  11. 上面に部品搭載部を有するパッケージ基板と、該パッケージ基板の下面に所定の配列状態で付着された複数のはんだバンプとを備えてなるLSIパッケージの前記部品搭載部に、少なくともLSIチップからなる単数又は複数の電子部品が搭載されてなるLSIパッケージ搭載型の電子部品であって、
    前記パッケージ基板の前記下面の縁端部には、実装時、前記パッケージ基板の下面とメイン配線基板との間の隙間の前記はんだバンプ間へのアンダーフィル樹脂の円滑浸透を助けると共に、前記パッケージ基板の上面への前記アンダーフィル樹脂の濡れ上がりをせき止めるための単数又は複数の凹部又は溝部が設けられ、かつ、前記凹部又は溝部は、少なくとも、前記パッケージ基板の下面と側面とが交差する角部が、所定の長さにかつ所定の断面形状に切り欠かれて形成されていることを特徴とするLSIパッケージ搭載型の電子部品。
  12. 前記パッケージ基板は平面視矩形であって、該矩形を構成する四辺中の少なくとも一辺側の前記縁端部に単数又は複数の前記凹部が設けられていることを特徴とする請求項11記載のLSIパッケージ搭載型の電子部品。
JP2008019968A 2008-01-30 2008-01-30 Lsiパッケージ及びlsiパッケージ搭載型の電子部品 Pending JP2009182155A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008019968A JP2009182155A (ja) 2008-01-30 2008-01-30 Lsiパッケージ及びlsiパッケージ搭載型の電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008019968A JP2009182155A (ja) 2008-01-30 2008-01-30 Lsiパッケージ及びlsiパッケージ搭載型の電子部品

Publications (1)

Publication Number Publication Date
JP2009182155A true JP2009182155A (ja) 2009-08-13

Family

ID=41035890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008019968A Pending JP2009182155A (ja) 2008-01-30 2008-01-30 Lsiパッケージ及びlsiパッケージ搭載型の電子部品

Country Status (1)

Country Link
JP (1) JP2009182155A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012114345A (ja) * 2010-11-26 2012-06-14 Murata Mfg Co Ltd セラミック多層基板
JP2014011289A (ja) * 2012-06-29 2014-01-20 Ibiden Co Ltd 電子部品及び電子部品の製造方法
US9318405B2 (en) 2014-05-01 2016-04-19 Qualcomm Incorporated Wafer level package without sidewall cracking
CN105858589A (zh) * 2015-02-10 2016-08-17 英特尔公司 具有倒棱角的微电子管芯
CN106793930A (zh) * 2015-06-16 2017-05-31 奥林巴斯株式会社 摄像模块、内窥镜系统以及摄像模块的制造方法
JP7424157B2 (ja) 2020-03-25 2024-01-30 Tdk株式会社 電子部品及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012114345A (ja) * 2010-11-26 2012-06-14 Murata Mfg Co Ltd セラミック多層基板
JP2014011289A (ja) * 2012-06-29 2014-01-20 Ibiden Co Ltd 電子部品及び電子部品の製造方法
US9318405B2 (en) 2014-05-01 2016-04-19 Qualcomm Incorporated Wafer level package without sidewall cracking
CN105858589A (zh) * 2015-02-10 2016-08-17 英特尔公司 具有倒棱角的微电子管芯
CN106793930A (zh) * 2015-06-16 2017-05-31 奥林巴斯株式会社 摄像模块、内窥镜系统以及摄像模块的制造方法
JP7424157B2 (ja) 2020-03-25 2024-01-30 Tdk株式会社 電子部品及びその製造方法

Similar Documents

Publication Publication Date Title
JP5331303B2 (ja) 半導体装置の製造方法
US7196414B2 (en) Semiconductor package with heat sink
US9064881B2 (en) Protecting flip-chip package using pre-applied fillet
JP2009182155A (ja) Lsiパッケージ及びlsiパッケージ搭載型の電子部品
JP2010515242A (ja) 封入剤保持構造を有するフリップチップ半導体パッケージおよびストリップ
KR101158139B1 (ko) 반도체 장치
US20090023252A1 (en) Method of manufacturing semiconductor device having a heat sink with a bored portion
JP2011146415A (ja) 半導体装置、及び半導体装置の製造方法
JP2003007766A (ja) 半導体電子部品
KR20210016216A (ko) 반도체 패키지 및 그의 제조 방법
JP2011243624A (ja) 半導体装置およびその製造方法
JP2008171879A (ja) プリント基板およびパッケージ実装構造
JP2007173361A (ja) 半導体装置
JP5015065B2 (ja) 配線基板
JP2004349399A (ja) 部品実装基板
JP7236807B2 (ja) 半導体装置、及び半導体装置の製造方法
JP2007134540A (ja) 半導体装置およびその製造方法
KR20130122218A (ko) 언더필 플립칩 패키지 제조방법
JP2010212421A (ja) 半導体装置
JP2011171426A (ja) 半導体装置
JP2011108814A (ja) 面実装電子部品の接合方法及び電子装置
KR20210074454A (ko) 반도체 패키지 장치
KR20070017671A (ko) 플립칩 반도체 패키지
JP5728641B2 (ja) 半導体装置
JP2010118575A (ja) 半導体装置及び半導体装置の製造方法