JP7051814B2 - 改善されたパッシブオンガラス(pog)マルチプレクサ性能のための多密度mimキャパシタ - Google Patents

改善されたパッシブオンガラス(pog)マルチプレクサ性能のための多密度mimキャパシタ Download PDF

Info

Publication number
JP7051814B2
JP7051814B2 JP2019507905A JP2019507905A JP7051814B2 JP 7051814 B2 JP7051814 B2 JP 7051814B2 JP 2019507905 A JP2019507905 A JP 2019507905A JP 2019507905 A JP2019507905 A JP 2019507905A JP 7051814 B2 JP7051814 B2 JP 7051814B2
Authority
JP
Japan
Prior art keywords
parallel plate
capacitor
dielectric
passive device
capacitors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019507905A
Other languages
English (en)
Other versions
JP2019533300A5 (ja
JP2019533300A (ja
Inventor
ニランジャン・スニル・ムダカッテ
デイヴィッド・フランシス・バーディ
チャンハン・ホビー・ユン
チェンジエ・ズオ
シチュン・グ
マリオ・フランシスコ・ヴェレス
ジョンヘ・キム
Original Assignee
クアルコム,インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム,インコーポレイテッド filed Critical クアルコム,インコーポレイテッド
Publication of JP2019533300A publication Critical patent/JP2019533300A/ja
Publication of JP2019533300A5 publication Critical patent/JP2019533300A5/ja
Application granted granted Critical
Publication of JP7051814B2 publication Critical patent/JP7051814B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01Frequency selective two-port networks
    • H03H7/0115Frequency selective two-port networks comprising only inductors and capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10Inductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H1/0007Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network of radio frequency interference filters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01Frequency selective two-port networks
    • H03H7/0138Electrical filters or coupling circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/46Networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021Constructional details
    • H03H2001/0078Constructional details comprising spiral inductor on a substrate
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021Constructional details
    • H03H2001/0085Multilayer, e.g. LTCC, HTCC, green sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09263Meander
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09281Layout details of a single conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Filters And Equalizers (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本開示の態様は、半導体デバイスに関し、より詳細には、改善されたパッシブオンガラス(POG)マルチプレクサ性能のための多密度金属絶縁体金属(MIM)キャパシタに関する。
ワイヤレス通信業界を推進する1つの目標は、増加した帯域幅を消費者に提供することである。現世代の通信におけるキャリアアグリゲーションの使用は、この目標を達成するための1つの可能な解決策をもたらす。キャリアアグリゲーションは、特定の地理的エリアにおいて2つの周波数帯域(たとえば、700MHzおよび2GHz)のライセンスを有するワイヤレス通信事業者が、単一の通信ストリームのために両方の周波数を同時に使用することによって、帯域幅を最大にすることを可能にする。増加したデータ量がエンドユーザに提供されるが、キャリアアグリゲーション実装は、データ送信のために使用される周波数のために、高調波周波数において生じるノイズによって複雑になる。たとえば、700MHz送信は、2.1GHzにおいて高調波を生じることがあり、それによって、2GHz周波数におけるデータブロードキャストに干渉する。
ワイヤレス通信では、受動デバイスが、キャリアアグリゲーションシステムにおいて信号を処理するために使用される。キャリアアグリゲーションシステムでは、信号は、ハイバンド周波数とローバンド周波数の両方によって通信される。チップセットにおいて、受動デバイス(たとえば、ダイプレクサ)は通常、アンテナとチューナー(または無線周波数(RF)スイッチ)との間に挿入されて、高性能が保証される。通常、ダイプレクサ設計は、インダクタとキャパシタとを含む。ダイプレクサは、高品質(Q)値を有するインダクタおよびキャパシタを使用することによって、高性能を達成することができる。高性能ダイプレクサはまた、構成要素の形状および方向の配置を通して達成され得る、構成要素間の電磁結合の低減によっても達成され得る。
高性能マルチプレクサを含む、モバイルRFチップ設計(たとえば、モバイルRFトランシーバ)は、コストおよび電力消費量の問題に起因して、ディープサブミクロンプロセスノードに移行している。そのようなモバイルRFトランシーバの設計は、このディープサブミクロンプロセスノードにおいて複雑になる。これらのモバイルRFトランシーバの設計の複雑さは、キャリアアグリゲーションなどの通信拡張をサポートするための追加の回路機能によってさらに増している。モバイルRFトランシーバに関するさらなる設計課題には、不整合、ノイズ、および他の性能上の問題を含むアナログ/RF性能の問題が含まれる。これらのモバイルRFトランシーバの設計には、追加の受動デバイスを使用して、たとえば共振を抑制すること、ならびに/またはフィルタ処理、バイパス、および結合を実行することが含まれる。
パッシブオンガラスデバイスは、モバイル無線周波数(RF)チップ設計の製作において通常使用される表面実装技術または多層セラミックチップなど、他の技術よりも優れた様々な利点を有する高性能インダクタ構成要素およびキャパシタ構成要素を含む。モバイルRFトランシーバの設計については、コストおよび電力消費量の問題に起因するディープサブミクロンプロセスノードへの移行によって複雑さが増している。間隔の問題はまた、大容量キャパシタなど、モバイルRFトランシーバ設計ディープサブミクロンプロセスノードにも影響を及ぼし、それによって、RFマルチプレクサの設計統合中に性能ボトルネックを引き起こすことがある。
受動デバイスは、相互接続されたトレースセグメントを有するインダクタを含み得る。受動デバイスはまた、平行プレートキャパシタを含み得る。複数の平行プレートキャパシタの各々は、一対の導電プレートの間に誘電体層を有し得る。平行プレートキャパシタは、相互接続されたトレースセグメントのうちの2つ以上に重複し得ない。
受動デバイスは、共通平面における金属絶縁体金属(MIM)キャパシタのセットを含み得る。MIMキャパシタのセットのうちの第1のMIMキャパシタは、第1の誘電定数の第1の誘電材料の単一層を含み得る。これらのキャパシタは、第1の誘電定数とは異なる第2の誘電定数の第2の誘電材料の単一層をさらに含み得る。
受動デバイスは、共通平面における金属絶縁体金属(MIM)キャパシタのセットを含み得る。第1のキャパシタは、第1の誘電体層の第1の誘電体厚さと第1の誘電定数とを有し得る。第2のキャパシタもまた、第2の誘電体層の第2の誘電体厚さを有し得る。第1の誘電体厚さは、第2の誘電体厚さとは異なり得る。第1の誘電体層および第2の誘電体層は、同じ材料のものである。
無線周波数(RF)フロントエンドモジュールは、マルチプレクサを含み得る。マルチプレクサは、相互接続されたトレースセグメントを有するインダクタと、平行プレートキャパシタとを含み得る。複数の平行プレートキャパシタの各々は、一対の導電プレートの間に誘電体層を有する。平行プレートキャパシタの各々は、相互接続されたトレースセグメントのうちのわずか1つに重複する。REフロントエンドモジュールはまた、マルチプレクサの出力に結合されたアンテナを含み得る。
上記では、後続の詳細な説明をよりよく理解することができるように、本開示の特徴および技術的利点について、かなり大まかに概説してきた。本開示の追加の特徴および利点について、以下で説明する。本開示が、本開示と同じ目的を果たすための他の構造を変更または設計するための基礎として容易に利用できることを、当業者には諒解されたい。そのような同等な構成が、添付の特許請求の範囲に記載されるような本開示の教示から逸脱しないことも、当業者には理解されたい。本開示の構成と動作方法の両方に関して本開示の特徴と考えられる新規の特徴は、さらなる目的と利点とともに、以下の説明が添付の図面に関連して検討されればよりよく理解されよう。しかしながら、図の各々が、例示および説明のために提供されるにすぎず、本開示の範囲を定めるものではないことは明確に理解されたい。
本開示の一態様による、ダイプレクサを使用する無線周波数(RF)フロントエンド(RFFE)モジュールの概略図である。 本開示の態様による、チップセット用のダイプレクサを使用してキャリアアグリゲーションを実現する、無線周波数(RF)フロントエンド(RFFE)モジュールの概略図である。 本開示の一態様による、ダイプレクサ設計の図である。 本開示の一態様による、無線周波数(RF)フロントエンド(RFFE)モジュールの図である。 本開示の一態様による、異なる誘電材料厚さを有するキャパシタをもつマルチプレクサの断面図である。 本開示の一態様による、異なる誘電材料定数を有するキャパシタをもつマルチプレクサデバイスの断面図である。 本開示の態様による、マルチプレクサのトップダウン図である。 本開示の態様による、マルチプレクサのトップダウン図である。 本開示の一態様による、2つの受動デバイスのトップダウン図である。 本開示の一態様による、複数のキャパシタをもつ受動デバイスを製作する方法を示す図である。 本開示の一態様が有利に使用され得る例示的なワイヤレス通信システムを示すブロック図である。 本開示の一態様による、フィンベースの構造の回路設計、レイアウト設計、および論理設計に使用される設計用ワークステーションを示すブロック図である。
添付の図面に関して以下に記載する発明を実施するための形態は、様々な構成について説明するものであり、本明細書で説明する概念が実践されてもよい唯一の構成を表すものではない。発明を実施するための形態は、様々な概念の完全な理解をもたらすための具体的な詳細を含む。しかしながら、これらの概念がこれらの具体的な詳細なしに実践され得ることが当業者には明らかであろう。場合によっては、そのような概念を不明瞭にすることを避けるために、よく知られている構造および構成要素がブロック図の形態で示される。本明細書で説明するとき、「および/または」という用語の使用は、「包含的論理和」を表すことが意図され、「または」という用語の使用は、「排他的論理和」を表すことが意図される。
高性能マルチプレクサを含む、モバイルRFチップ設計(たとえば、モバイルRFトランシーバ)は、コストおよび電力消費量の問題に起因して、ディープサブミクロンプロセスノードに移行している。そのようなモバイルRFトランシーバの設計は、このディープサブミクロンプロセスノードにおいて複雑になる。これらのモバイルRFトランシーバの設計の複雑さは、キャリアアグリゲーションなどの通信拡張をサポートするための追加の回路機能によってさらに増している。モバイルRFトランシーバに関するさらなる設計課題には、不整合、ノイズ、および他の性能上の問題を含むアナログ/RF性能の問題が含まれる。これらのモバイルRFトランシーバの設計には、追加の受動デバイスを使用して、たとえば共振を抑制すること、ならびに/またはフィルタ処理、バイパス、および結合を実行することが含まれる。
現代の半導体チップ製品を首尾よく製作するには、採用される材料とプロセスとの間の相互作用が必要である。具体的には、バックエンドオブライン(BEOL)プロセスにおける半導体製作の間の受動デバイスの形成は、プロセスフローにおいてますます困難になっている部分である。これは、小さいフィーチャサイズを維持するという観点において特に当てはまる。小さいフィーチャサイズを維持することに関する同じ課題が、パッシブオンガラス(POG)技術にも当てはまり、その技術では、インダクタおよびキャパシタのような高性能構成要素が、モバイルRFトランシーバ設計をサポートするために同じく極めて低損失を有し得る絶縁性の高い基板上に構築される。
パッシブオンガラスデバイスは、モバイルRFチップ設計の製作において通常使用される表面実装技術または多層セラミックチップなど、他の技術よりも優れた様々な利点を有する高性能インダクタ構成要素およびキャパシタ構成要素を含む。モバイルRFトランシーバの設計については、コストおよび電力消費量の問題に起因するディープサブミクロンプロセスノードへの移行によって複雑さが増している。間隔の問題はまた、大容量キャパシタなど、モバイルRFトランシーバ設計ディープサブミクロンプロセスノードにも影響を及ぼし、それによって、RFマルチプレクサの設計統合中に性能ボトルネックを引き起こすことがある。
キャパシタは、電荷を蓄積するために集積回路内で使用される受動素子である。キャパシタは、プレート間の絶縁材料と導電性があるプレートまたは構造を使用して作られることが多い。所与のキャパシタ用の蓄積の量、すなわち、キャパシタンスは、それらのプレートおよび絶縁体を作るために使用される材料、プレートのエリア、およびプレート間の間隔を条件とする。絶縁材料は誘電材料であることが多い。金属絶縁体金属(MIM)キャパシタは、平行プレートキャパシタの一例であり、平行プレートキャパシタでは、絶縁体が誘電材料であり、プレートが導電材料(たとえば、金属)から作られる。
平行プレートキャパシタは、半導体ダイ上の回路にキャパシタンスを与えるために、半導体ダイにおいて頻繁に使用される。平行プレートキャパシタは、ますます高くなる周波数において動作するデバイスの性能を向上させるために、ますます使用されている。たとえば、MIMキャパシタは、セルフォン、ワイヤレスデバイス、および他の電気通信製品など、高周波数(たとえば、無線周波数(RF))電気通信の適用例において使用されることが多い。MIMキャパシタは、電源との減結合、アナログデジタル変換およびフィルタ処理、ならびに伝送線路の終端など、集積回路において様々な機能を提供することが多い。減結合の適用は、一般的に、比較的緩い漏れ電流仕様を有するのに対して、アナログは、典型的には、より密接したキャパシタ整合および比較的良好な電圧直線性を伴う。その上、多数の電気通信の適用例では、特にハンドヘルドの適用例では、低損失および比較的小さい温度直線性が望まれる。
従来、キャパシタは、キャパシタの誘電材料の定数および厚さがデバイス内または平面上で変動し得ない仕様に基づいて、設計されている。しかしながら、ますます多くの適用例では、所望のキャパシタンス密度およびキャパシタサイズが、受動デバイスのためのキャパシタごとに変動し得る。たとえば、いくつかのキャパシタでは、高いキャパシタンス密度が望まれることがあり、他のキャパシタでは、高品質(Q)値が望まれることがある。さらに異なるセットのキャパシタでは、高密度および高いQ値の組合せが望まれることがある。
1つのそのような適用例は、広範囲の無線周波数(たとえば、700MHzのベースバンドからずっと20GHz以上まで)に適応する、無線周波数(RF)フロントエンド(RFFE)デバイスのマルチプレクサまたはダイプレクサである。特定の周波数範囲では、所望のキャパシタンス密度があり、所望のキャパシタンス密度は、使用中の周波数帯域が変化するにつれて変化する。したがって、適用例の異なるキャパシティ密度仕様を満たすために、キャパシタを調整することが望ましい。いくつかの他の場合には、異なるキャパシタンスサイズまたは低減されたキャパシタンスサイズが、特定の設計仕様を満たすために、同じ受動デバイス内で望まれることがある。
本開示の態様は、多密度MIMキャパシタの形態で異なるキャパシタンス密度または低減されたキャパシタサイズに適応するために、受動デバイス内のキャパシタ誘電体の厚さまたは材料の変動を提案する。本開示の一態様によれば、同じ誘電材料の厚さのみが、受動デバイス上のキャパシタのセットの間で変動し得る。この手法の1つの利点は、プロセスが同じ誘電材料に合わせて較正されるので、製作プロセスが比較的単純であることである。本開示の別の態様によれば、受動デバイス上のキャパシタのセットの誘電材料の同じ厚さを維持しながら、誘電材料の定数が変動し得る。
本開示のまた別の態様によれば、適用例の特定の設計仕様に適応するために、誘電材料の定数と厚さの両方が変動し得る。この手法の1つの利点は、特に、キャパシタサイズが制約される場合の、広範囲のキャパシタンス密度の適応である。本開示の他の利点は、チップの同じ基板上で製作されたキャパシタとインダクタの両方のための品質改善を含む。一構成では、インダクタがキャパシタの近くに構築される。キャパシタサイズは、キャパシタの誘電材料の厚さを増すことによって、同様のキャパシタンス値を維持しながら、低減され得る。次に、これによって、インダクタトレースセグメントとキャパシタプレートとの間の重複が低減されるため、インダクタのQ値(Q)が改善される。
図1Aは、本開示の一態様による、ダイプレクサ200を使用する無線周波数(RF)フロントエンド(RFFE)モジュール100の概略図である。RFフロントエンドモジュール100は、電力増幅器102と、デュプレクサ/フィルタ104と、無線周波数(RF)スイッチモジュール106とを含む。電力増幅器102は、信号を送信のための特定の電力レベルに増幅する。デュプレクサ/フィルタ104は、周波数、挿入損失、拒絶、または他の同様のパラメータを含む様々な異なるパラメータに応じて入出力信号をフィルタ処理する。さらに、RFスイッチモジュール106は、RFフロントエンドモジュール100の残りの部分に渡す入力信号の特定の部分を選択してもよい。
RFフロントエンドモジュール100はまた、チューナー回路112(たとえば、第1のチューナー回路112Aおよび第2のチューナー回路112B)と、ダイプレクサ200と、キャパシタ116と、インダクタ118と、接地端子115と、アンテナ114とを含む。チューナー回路112(たとえば、第1のチューナー回路112Aおよび第2のチューナー回路112B)は、チューナー、ポータブルデータ入力端末(PDET)、およびハウスキーピングアナログデジタル変換器(HKADC)などの構成要素を含む。チューナー回路112は、アンテナ114のインピーダンス同調(たとえば、電圧定在波比(VSWR)最適化)を実行し得る。RFフロントエンドモジュール100は、ワイヤレストランシーバ(WTR)120に結合された受動コンバイナ108も含む。受動コンバイナ108は、第1のチューナー回路112Aおよび第2のチューナー回路112Bからの検出された電力を組み合わせる。ワイヤレストランシーバ120は、受動コンバイナ108からの情報を処理し、この情報をモデム130(たとえば、移動局モデム(MSM))に提供する。モデム130は、デジタル信号をアプリケーションプロセッサ(AP)140に与える。
図1Aに示すように、ダイプレクサ200は、チューナー回路112のチューナー構成要素とキャパシタ116、インダクタ118、およびアンテナ114との間にある。ダイプレクサ200は、アンテナ114とチューナー回路112との間に配置され、RFフロントエンドモジュール100から、ワイヤレストランシーバ120と、モデム130と、アプリケーションプロセッサ140とを含むチップセットへ高システム性能を提供することができる。ダイプレクサ200は、ハイバンド周波数とローバンド周波数の両方に対して周波数ドメイン多重化も実行する。ダイプレクサ200が、入力信号に対してダイプレクサ200の周波数多重化機能を実行した後、ダイプレクサ200の出力が、キャパシタ116とインダクタ118とを含む任意のLC(インダクタ/キャパシタ)ネットワークに送られる。LCネットワークは、必要に応じて、アンテナ114の追加のインピーダンス整合構成要素を設け得る。その場合、特定の周波数を有する信号がアンテナ114によって送信または受信される。単一のキャパシタおよびインダクタが示されているが、複数の構成要素も企図される。
図1Bは、本開示の一態様による、キャリアアグリゲーションを実現するためのチップセット160のための、第1のダイプレクサ200-1を含むワイヤレスローカルエリアネットワーク(WLAN)(たとえば、WiFi)モジュール170、および第2のダイプレクサ200-2を含むRFフロントエンド(RFFE)モジュール150の概略図である。WiFiモジュール170は、アンテナ192をワイヤレスローカルエリアネットワークモジュール(たとえば、WLANモジュール172)に通信可能に結合する第1のダイプレクサ200-1を含む。RFフロントエンドモジュール150は、アンテナ194をデュプレクサ180を介してワイヤレストランシーバ(WTR)120に通信可能に結合する第2のダイプレクサ200-2を含む。ワイヤレストランシーバ120およびWiFiモジュール170のWLANモジュール172は、電力管理集積回路(PMIC)156を介して電源152によって電力を供給されるモデム(MSM、たとえばベースバンドモデム)130に結合される。チップセット160は、信号完全性を実現するためにキャパシタ162および164ならびにインダクタ166も含む。PMIC156、モデム130、ワイヤレストランシーバ120、およびWLANモジュール172の各々は、キャパシタ(たとえば、158、132、122、および174)を含み、クロック154に従って動作する。チップセット160における様々なインダクタ構成要素およびキャパシタ構成要素の形状および配置によって、各構成要素間の電磁結合が低減し得る。
図2Aは、本開示の一態様による、ダイプレクサ200の図である。ダイプレクサ200は、ハイバンド(HB)入力ポート212と、ローバンド(LB)入力ポート214と、アンテナ216とを含む。ダイプレクサ200のハイバンドパスは、ハイバンドアンテナスイッチ210-1を含む。ダイプレクサ200のローバンドパスは、ローバンドアンテナスイッチ210-2を含む。RFフロントエンドモジュールを含むワイヤレスデバイスは、アンテナスイッチ210およびダイプレクサ200を使用して、ワイヤレスデバイスのRF入力およびRF出力用の広範囲の帯域を使用可能にし得る。さらに、アンテナ216は、多入力多出力(MIMO)アンテナであり得る。多入力多出力アンテナは、キャリアアグリゲーションなどの機能をサポートするためにワイヤレスデバイスのRFフロントエンドに広く使用される。
図2Bは、本開示の一態様によるRFフロントエンドモジュール250の図である。RFフロントエンドモジュール250は、図2Aに示されている広範囲の帯域を使用可能にするために、アンテナスイッチ(ASW)210とダイプレクサ200(またはトリプレクサ)とを含む。さらに、RFフロントエンドモジュール250は、基板202によって支持されるフィルタ230と、RFスイッチ220と、電力増幅器218とを含む。フィルタ230は、RFフロントエンドモジュール250における高次高調波を防止するために、ダイプレクサ、トリプレクサ、ローパスフィルタ、バランフィルタ、および/またはノッチフィルタを形成するように、基板202に沿って配置されたインダクタ(L)とキャパシタ(C)とを有する、様々なLCフィルタを含み得る。
この構成では、ダイプレクサ200は、システムボード201(たとえば、プリント回路板(PCB)またはパッケージ基板)上の表面実装型デバイス(SMD)として実装される。対照的に、アンテナスイッチ210は、RFフロントエンドモジュール250のシステムボード201によって支持される基板202上に実装される。さらに、フィルタ230の様々なLCフィルタも、RFフロントエンドモジュール250の基板202上の表面実装型デバイスとして実装される。ローパスフィルタおよび/またはノッチフィルタを含むLCフィルタは、フィルタ230として示されているが、RFフロントエンドモジュール250における高次高調波を防止するために、ピックアンドプレース技術を使用して基板全体にわたって配置される。
従来、RFフロントエンドモジュール250は、キャパシタの誘電材料の定数および厚さがデバイス内または平面上で変動し得ない仕様に基づいて設計される、キャパシタを含むことになる。しかしながら、RFフロントエンドモジュール250では、所望のキャパシタンス密度およびキャパシタサイズが、様々な受動デバイスのキャパシタごとに変動する。たとえば、ダイプレクサ200のいくつかのキャパシタでは、高いキャパシタンス密度が望まれることがあり、アンテナスイッチ210など、他のキャパシタでは、高品質(Q)値が望まれることがある。RFフロントエンドモジュール250のさらに異なるセットのキャパシタでは、高密度および高いQ値の組合せが望まれることがある。
本開示の態様によれば、RFフロントエンドモジュール250のマルチプレクサまたはダイプレクサ200は、広範囲の無線周波数(たとえば、700MHzのベースバンドからずっと20GHz以上まで)に適応するための可変キャパシタンス密度およびサイズをもつキャパシタを含む。特定の周波数範囲では、所望のキャパシタンス密度があり、所望のキャパシタンス密度は、使用中の周波数帯域が変化するにつれて変化する。したがって、適用例の異なるキャパシティ密度仕様を満たすために、キャパシタを調整することが望ましい。いくつかの他の場合には、異なるキャパシティサイズまたは低減されたキャパシティサイズが、特定の設計仕様を満たすために、同じ受動デバイス内で望まれることがある。
本開示の様々な態様は、異なるキャパシタンス密度およびキャパシタサイズ仕様を満たすために、キャパシタ材料、および/または誘電材料の厚さに適応するための技法を提供する。一構成では、同じ誘電材料の厚さは、たとえば、図3に示すように、キャパシタのセットの間で変動し得る。別の構成では、たとえば、図4に示すように、キャパシタのセットの一対の導電プレートの間の誘電材料の同じ厚さを維持しながら、誘電材料の定数が変動し得る。これらの変動は、たとえば、図5に示すように、同じまたは同様のキャパシタンス密度をもつ、低減されたサイズのキャパシタ(たとえば、キャップフットプリント)を可能にし得る。
図3は、本開示の態様による、同じ誘電材料の厚さが、共通平面において配置されたキャパシタのセットの間で変動し得る、マルチプレクサ300の断面図を示す。この構成では、マルチプレクサ300は、第1の平行プレートキャパシタ310と、第2の平行プレートキャパシタ320と、第3の平行プレートキャパシタ330とを含む、3つの平行プレートキャパシタを含む。3つのキャパシタは、基板302によって支持される、共有の第1の導電プレート304を含む。この構成では、共有の第1の導電プレート304は、第1のバックエンドオブライン(BEOL)相互接続層(たとえば、金属1(M1))を使用して製作され得、基板302は、ガラス基板であり得る。マルチプレクサ300の受動構成要素(たとえば、インダクタおよびキャパシタ)の長さおよび幅は、例示のためのものであり、一定の縮尺で描かれていない。
図3にさらに示すように、第1の平行プレートキャパシタ310は、共有の第1の導電プレート304と、第2の導電プレート314と、共有の第1の導電プレート304と第2の導電プレート314との間に配置された第1の誘電体層312とを含み得る。第2の平行プレートキャパシタ320は、共有の第1の導電プレート304と、第2の導電プレート324と、共有の第1の導電プレート304と第2の導電プレート324との間に配置された第2の誘電体層322とから構成される。同様に、第3の平行プレートキャパシタ330は、共有の第1の導電プレート304と、第2の導電プレート334と、共有の第1の導電プレート304と第2の導電プレート334との間に配置された第3の誘電体層332とから構成される。1つの例示的な構成では、3つの平行プレートキャパシタは、金属絶縁体金属(MIM)キャパシタである。この構成では、第2の導電プレート314、第2の導電プレート324、および第2の導電プレート334は、第2のバックエンドオブライン相互接続層(たとえば、金属2(M2))を使用して製作され得る。
本開示の態様によれば、第1の誘電体層312、第2の誘電体層322、および第3の誘電体層332は、同じ誘電定数を有する、同じ誘電材料から構成される。誘電材料は、窒化ケイ素(SiN)、酸化アルミニウム(AlO)、または五酸化タンタル(Ta)、または他の同様の誘電材料など、high-K誘電材料であり得る。1つの例示的な構成では、第1の誘電体層312、第2の誘電体層322、および第3の誘電体層332は、異なる厚さを有する。本明細書で説明するように、厚さという用語は、第1の誘電体層312、第2の誘電体層322、または第3の誘電体層332によって占有された、共有の第1の導電プレート304と第2の導電プレート(たとえば、314、324、または334)との間の距離を指すことがある。
図3に示すように、第1の誘電体層312は第1の誘電体厚さ316を有し、第2の誘電体層322は第2の誘電体厚さ326を有し、第3の誘電体層332は第3の誘電体厚さ336を有する。この構成では、第1の誘電体厚さ316、第2の誘電体厚さ326、および第3の誘電体厚さ336は、互いに異なる。たとえば、第2の誘電体厚さ326は、第3の誘電体厚さ336よりも大きく、第3の誘電体厚さ336は、第1の誘電体厚さ316よりも大きい。本開示の態様によれば、第1、第2、および第3のキャパシタの誘電体層厚さは、マルチプレクサ300など、所与のRF適用例のための異なるキャパシタンス密度仕様を満たすために選択される。1つの例示的な構成では、第1の誘電体厚さ316、第2の誘電体厚さ326、および第3の誘電体厚さ336は、0.1マイクロメートル(μm)から20μmに及び得る。
図3はまた、マルチプレクサ300のインダクタ360を示す。インダクタ360は、第3の導電層350の第1の部分350-1と、第4の導電層366と、第3の導電層350の第1の部分350-1と第4の導電層366との間に配置されたビア364とから構成される。導電バンプ370が第4の導電層366に結合されて、パッケージ接続が可能になる。1つの例示的な構成では、インダクタ360は、導電(たとえば、銅)再分配層(RDL)インダクタであり得る。この構成では、第3の導電層350は、第3のバックエンドオブライン相互接続層(たとえば、金属3(M3))を使用して製作され得る。加えて、第4の導電層366は、第4のバックエンドオブライン相互接続層(たとえば、金属4(M4))を使用して製作され得る。
マルチプレクサ300はまた、第2の導電プレート314を第3の導電層350の第1の部分350-1に結合する第1のビア342と、第2の導電プレート324を第3の導電層350の第2の部分350-2に結合する第2のビア344と、第2の導電プレート334を第3の導電層350の第3の部分350-3に結合する第3のビア346とを含む。1つの例示的な構成では、第3の導電層350の第4の部分350-4は、第4のビア340を通して共有の第1の導電プレート304へのアクセスを可能にする。マルチプレクサ300は、マルチプレクサ300の受動構成要素の周囲の層間誘電体(ILD)374上に設けられたパッシベーション層372を含む。
図4は、本開示の態様による、同じ平面内に配置されるが、異なる誘電材料を使用する、平行プレートキャパシタのセットを含む、マルチプレクサ400の断面図を示す。この構成では、マルチプレクサ400もまた、第1の平行プレートキャパシタ410と、第2の平行プレートキャパシタ420と、第3の平行プレートキャパシタ430とを含む。3つのキャパシタは、基板層402によって支持される、共有の第1の導電プレート404を各々含む。この構成では、共有の第1の導電プレート404は、第1のバックエンドオブライン相互接続層M1を使用して製作され、基板402は、ガラス基板である。
図4にさらに示すように、第1の平行プレートキャパシタ410は、共有の第1の導電プレート404と、第2の導電プレート414と、共有の第1の導電プレート404と第2の導電プレート414との間に配置された第1の誘電体層412とを含む。第2の平行プレートキャパシタ420は、共有の第1の導電プレート404と、第2の導電プレート424と、共有の第1の導電プレート404と第2の導電プレート424との間に配置された第2の誘電体層422とから構成される。同様に、第3の平行プレートキャパシタ430は、共有の第1の導電プレート404と、第2の導電プレート434と、共有の第1の導電プレート404と第2の導電プレート434との間に配置された第3の誘電体層432とから構成される。この構成では、第2の導電プレート414、第2の導電プレート424、および第2の導電プレート434は、第2のバックエンドオブライン相互接続層M2を使用して製作される。
本開示の態様によれば、第1の誘電体層412、第2の誘電体層422、および第3の誘電体層432は、同じ厚さであるが、異なる誘電定数を有する異なる誘電材料を使用して製作される。たとえば、第1の誘電体層412は第1の誘電定数を有し得、第2の誘電体層422は第2の誘電定数を有し得、第3の誘電体層432は第3の誘電定数を有し得る。例示的な構成では、金属絶縁体金属(MIM)キャパシタ(たとえば、410、420、および430)のセットは、共通平面において配置される。MIMキャパシタのセットのうちの第1のMIMキャパシタ(たとえば、410)は、第1の誘電定数の第1の誘電材料の単一層(たとえば、412)を含む。MIMキャパシタのセットのうちの第2のMIMキャパシタ(たとえば、420)は、第1の誘電定数とは異なる第2の誘電定数の第2の誘電材料の単一層(たとえば、422)を有する。
異なる誘電材料は、限定はしないが、特に窒化ケイ素(SiN)、酸化アルミニウム(AlO)、五酸化タンタル(Ta)、二酸化ケイ素、ケイ酸ハフニウム、ケイ酸ジルコニウム、二酸化ハフニウム、および二酸化ジルコニウムを含み得る。本開示のこの態様によれば、第1の平行プレートキャパシタ410、第2の平行プレートキャパシタ420、および第3の平行プレートキャパシタ430は、マルチプレクサ400など、RF適用例の異なるキャパシタンス密度およびキャパシタサイズ仕様を満たすために、異なる誘電定数を有する異なる誘電材料を用いて製作される。
図4はまた、マルチプレクサ400のインダクタ460を示す。インダクタ460は、第3の導電層450の第1の部分450-1と、第4の導電層466と、第3の導電層450の第1の部分450-1と第4の導電層466との間に配置されたビア464とから構成される。導電バンプ470が第4の導電層466に結合されて、パッケージ接続が可能になる。1つの例示的な構成では、インダクタ460は、導電(たとえば、銅)再分配層インダクタであり得る。この構成では、第3の導電層450は、第3のバックエンドオブライン相互接続層M3を使用して製作される。加えて、第4の導電層466は、第4のバックエンドオブライン相互接続層M4を使用して製作され得る。
マルチプレクサ400はまた、第2の導電プレート414を第3の導電層450の第1の部分450-1に結合する第1のビア442と、第2の導電プレート424を第3の導電層450の第2の部分450-2に結合する第2のビア444と、第2の導電プレート434を第3の導電層450の第3の部分450-3に結合する第3のビア446とを含む。1つの例示的な構成では、第3の導電層450の第4の部分450-4は、第4のビア440を通して共有の第1の導電プレート404へのアクセスを可能にする。マルチプレクサ400は、マルチプレクサ400の受動構成要素の周囲の層間誘電体(ILD)474上に設けられたパッシベーション層472を含む。
図5Aおよび図5Bは、本開示の態様による、それぞれ、キャパシタとインダクタとの間で異なるレベルの重複をもつ、第1のマルチプレクサ500および第2のマルチプレクサ550のトップダウン図を示す。この場合も、第1のマルチプレクサ500および第2のマルチプレクサ550は、例示のために提供されており、一定の縮尺で描かれていない。図5Aおよび図5Bにおけるトップダウン図の各々は、それぞれ、出力ポート502および552と、第1のマルチプレクサ500および第2のマルチプレクサ550の平行プレートキャパシタおよびインダクタを形成する、複数の導電プレートおよびトレースとを示す。
図5Bを参照すると、第2のマルチプレクサ550は、第1の平行プレートキャパシタ580と、第2の平行プレートキャパシタ590と、共有のプレートの、直列結合平行プレートキャパシタ560とを含む。この構成では、直列結合平行プレートキャパシタは、平面2次元(2D)スパイラルインダクタ570のトレースセグメント(TS1、TS2、TS3)に重複する。第1の共有プレートキャパシタ560-1は、共有の第1の導電プレート562および第2の導電プレート564から構成される。加えて、第2の共有プレートキャパシタ560-2は、共有の第1の導電プレート562および第2の導電プレート566から構成される。直列結合平行プレートキャパシタ560は、第2のマルチプレクサ550の設計によって指定されたキャパシタンス密度を提供するように配置される。この構成では、直列結合平行プレートキャパシタ560の共有の第1の導電プレート562、第2の導電プレート564、および第2の導電プレート566は、2Dスパイラルインダクタ570の第1のトレースセグメントTS1および第2のトレースセグメントTS2と実質的に重複する。
この例示的な構成では、直列結合平行プレートキャパシタ560の誘電体厚さは固定であり、RF適用例の特定のキャパシタンス密度またはキャパシティサイズ仕様に適応するために変動され得ない。結果として、直列結合平行プレートキャパシタ560は、2Dスパイラルインダクタ570の第1のトレースセグメントTS1の全体、および第2のトレースセグメントTS2の一部分に重複する。残念ながら、直列結合平行プレートキャパシタ560と、2Dスパイラルインダクタ570のトレースセグメントTS1およびTS2との、この重複する配置は、2Dスパイラルインダクタ570の性能を実質的に低下させ、マルチプレクサの品質(Q)値が低減し、挿入損失が低下する結果となる。
図5Aを参照すると、第1のマルチプレクサ500は、第1の平行プレートキャパシタ530と、第2の平行プレートキャパシタ540と、可変誘電体厚さの平行プレートキャパシタ510とを含む。可変誘電体厚さの平行プレートキャパシタ510は、第1の導電プレート512と、可変厚さの誘電体層と、第2の導電プレート514とから構成される。図5Bと同様に、第1のマルチプレクサ500もまた、第1のトレースセグメントTS1、第2のトレースセグメントTS2、および第3のトレースセグメントTS3から構成された、平面2次元(2D)スパイラルインダクタ520を含む。
第2のマルチプレクサ550とは対照的に、第1のマルチプレクサ500は、可変誘電体厚さの平行プレートキャパシタ510と、2Dスパイラルインダクタ520のトレースセグメント(TS1、TS2、TS3)との間の重複が低減されるように配置される。本開示の一態様によれば、可変誘電体厚さの平行プレートキャパシタ510は、図3のマルチプレクサ300の第1の平行プレートキャパシタ310に対応し得る。1つの例示的な構成では、平行プレートキャパシタ510の誘電体層厚さは、特定のキャパシタンス密度およびキャパシタサイズ仕様を満たすために減少させられる。結果として、平行プレートキャパシタ510は、2Dスパイラルインダクタ520のトレースセグメント(TS1、TS2、およびTS3)との重複が低減される。具体的には、平行プレートキャパシタ510は、2Dスパイラルインダクタ520の第1のトレースセグメントTS1の一部分のみに重複する。
1つの例示的な構成では、重複面積は、キャパシタの導電プレートの総面積の割合として表され得る。別の構成では、重複面積は、0.1ミクロン(μm)など、特定の測定値として表され得る。また別の構成では、重複面積は、スパイラルインダクタのトレースセグメントの数に関して表され得る。たとえば、平行プレートキャパシタ510は、第1のトレースセグメントTS1の一部分で2Dスパイラルインダクタ520に重複すると言われ、直列結合平行プレートキャパシタ560は、2つ以上のトレースセグメントで2Dスパイラルインダクタ570に重複すると言われる。
図6は、本開示の一態様による、第1の直列結合キャパシタ610および第2の直列結合キャパシタ620のトップダウン図600を示す。本開示の1つの例示的な態様では、第2の直列結合キャパシタ620は、固定の厚さを有する。たとえば、50×50μmの固定誘電体層厚さは、2つのキャパシタ622および624の間の固定の大きいギャップ623を有する、2つのSiNxキャパシタを用いて達成され得る。
さらに図6を参照すると、第1の直列結合キャパシタ610は、異なるキャパシタンス密度およびパケットサイズ仕様を達成するために、増大した誘電体層厚さを有する。たとえば、誘電体層の厚さは、同じプレート上で4つのキャパシタ612、614、616、および618を直列に接続し、キャパシタ614とキャパシタ616との間のギャップ613を低減することによって増大される。第1の直列結合キャパシタ610において示されたものなど、例示的な構成は、より厚い誘電体層と、より大きいキャパシタサイズとを生じ得る。これによって、次に、いくつかの適用例では望ましい、受動デバイスのためのより良い許容差およびキャパシタンス密度制御が達成され得る。1つの例示的な構成では、第1の直列結合キャパシタ610は、4つのキャパシタ612、614、616、および618が同じプレート上で直列に接続され、キャパシタ間のギャップ613が低減されるとき、100μm×100μmの厚さを有し得る。
図7は、変動する厚さを有する複数のキャパシタをもつ受動デバイスを作るための方法である。ブロック702で、第1の導電層が基板上に堆積されて、共有の第1の導電プレートが形成される。基板は、基板302であり得、共有の第1の導電プレートは、図3の共有の第1の導電プレート304であり得る。ブロック704で、第1の誘電体層厚さを有する第1の誘電体層が、共有の第1の導電プレートの第1の部分上に堆積される。第1の誘電体層は、図3の第1の平行プレートキャパシタ310の第1の誘電体層312であり得る。
再び図7を参照すると、ブロック706で、第2の厚さをもつ第2の誘電体層が、共有の第1の導電プレートの第2の部分上に堆積される。共有の第1の導電プレートの第2の部分は、第1の誘電体層と第2の誘電体層との間のあらかじめ決定された空間をもつ第1の誘電体層に隣接し得る。1つの例示的な構成では、第1の誘電体層および第2の誘電体層は、同じ誘電材料のものであり、第2の誘電体層厚さは、第1の誘電体層厚さとは異なる。第2の誘電体層は、図3に示すような、第2の誘電体厚さ326を有する第2の平行プレートキャパシタ320の第2の誘電体層322であり得る。
再び図7を参照すると、ブロック708で、方法700は、第1の誘電体層上に第2の導電層を堆積させて、第1の平行プレートキャパシタの第2のプレートを形成することを含む。ブロック710で、第2の導電層が、第2の誘電体層上に堆積されて、第2の平行プレートキャパシタの第2のプレートが形成される。1つの例示的な構成では、ブロック708および710は、図3に示すような、第1の誘電体厚さ316を有する第1の平行プレートキャパシタ310、および、第1の誘電体厚さ316未満の第2の誘電体厚さ326を有する第2の平行プレートキャパシタ320を形成する。
従来のキャパシタは、キャパシタの誘電材料の定数および厚さがデバイスまたは平面内で変動し得ない仕様に基づいて、設計されている。しかしながら、ますます多くの適用例では、所望のキャパシタンス密度およびキャパシタサイズが、たとえば、受動RFデバイス内のキャパシタごとに変動し得る。たとえば、いくつかのキャパシタでは、高いキャパシタンス密度が望まれることがあり、他のキャパシタでは、高品質(Q)値が望まれることがある。さらに異なるセットのキャパシタでは、高密度および高いQ値の組合せが望まれることがある。
1つのそのような適用例は、広範囲の無線周波数(たとえば、700MHzのベースバンドからずっと20GHz以上まで)に適応する、無線周波数(RF)フロントエンド(RFFE)デバイスのマルチプレクサまたはダイプレクサである。特定の周波数範囲では、所望のキャパシタンス密度があり、所望のキャパシタンス密度は、使用中の周波数帯域が変化するにつれて変化する。したがって、RF適用例の異なるキャパシティ密度仕様を満たすために、キャパシタを調整することが望ましい。いくつかの他の場合には、異なるキャパシタンスサイズまたは低減されたキャパシタンスサイズが、特定の設計仕様を満たすために、同じ受動デバイス内で望まれることがある。
本開示の態様は、多密度MIMキャパシタの形態で異なるキャパシタンス密度または低減されたキャパシタサイズに適応するために、受動デバイス内のキャパシタ誘電体の厚さまたは材料の変動を提案する。本開示の一態様によれば、同じ誘電材料の厚さのみが、キャパシタのセットの間で変動し得る。この手法の1つの利点は、プロセスが同じ誘電材料に合わせて較正されるので、製作プロセスが比較的単純であることである。本開示の別の態様によれば、キャパシタのセットの誘電材料の同じ厚さを維持しながら、誘電材料の定数が変動し得る。
本開示のまた別の態様によれば、適用例の特定の設計仕様に適応するために、誘電材料の定数と厚さの両方が変動し得る。この手法の1つの利点は、特に、キャパシタサイズが制約される場合の、広範囲のキャパシタンス密度の適応である。本開示の他の利点は、チップの同じ基板上で製作されたキャパシタとインダクタの両方のための品質改善を含む。一構成では、インダクタがキャパシタの近くに構築される。キャパシタサイズは、キャパシタの誘電材料の厚さを増すことによって、同様のキャパシタンス値を維持しながら、低減され得る。次に、これによって、インダクタの挿入損失を低減することによって、インダクタの性能を改善することができる。
図8は、本開示の一態様が有利に使用され得る例示的なワイヤレス通信システム800を示すブロック図である。例示の目的で、図8は、3つのリモートユニット820、830、および850と、2つの基地局840とを示す。ワイヤレス通信システムはより多くのリモートユニットおよび基地局を有し得ることを認識されよう。リモートユニット820、830、および850は、開示した多密度MIMキャパシタを含む、ICデバイス825A、825C、および825Bを含む。基地局、スイッチングデバイス、およびネットワーク機器などの他のデバイスも、開示する多密度MIMキャパシタを含み得ることが認識されよう。図8は、基地局840からリモートユニット820、830、および850への順方向リンク信号880、ならびに、リモートユニット820、830、および850から基地局840への逆方向リンク信号890を示す。
図8では、リモートユニット820は、モバイル電話として示され、リモートユニット830は、ポータブルコンピュータとして示され、リモートユニット850は、ワイヤレスローカルループシステム内の固定ロケーションリモートユニットとして示される。たとえば、リモートユニットは、モバイルフォン、ハンドヘルドパーソナル通信システム(PCS)ユニット、携帯情報端末(PDA)などのポータブルデータユニット、GPS対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、通信デバイス、エンターテインメントユニット、メーター読取り機器などの固定ロケーションデータユニット、またはデータもしくはコンピュータ命令を記憶するかもしくは取り出す他のデバイス、あるいはそれらの組合せであり得る。図8は、本開示の態様によるリモートユニットを示すが、本開示は、これらの例示的に示されるユニットに限定されない。本開示の態様は、開示する多密度MIMキャパシタを含む多くのデバイスにおいて、好適に使用され得る。
図9は、上記で開示した多密度MIMキャパシタの回路設計、レイアウト設計、および論理設計に使用される設計用ワークステーションを示すブロック図である。設計用ワークステーション900は、オペレーティングシステムソフトウェア、サポートファイル、およびCadenceやOrCADなどの設計ソフトウェアを収容するハードディスク901を含む。設計用ワークステーション900はまた、回路910または多密度MIMキャパシタ912の設計を容易にするために、ディスプレイ902を含む。記憶媒体904が、回路910または多密度MIMキャパシタ912の設計を有形に記憶するために設けられる。回路910または多密度MIMキャパシタ912の設計は、GDSIIまたはGERBERなどのファイルフォーマットで記憶媒体904上に記憶され得る。記憶媒体904は、CD-ROM、DVD、ハードディスク、フラッシュメモリ、または他の好適なデバイスであり得る。さらに、設計用ワークステーション900は、記憶媒体904から入力を受け取るか、または記憶媒体904に出力を書き込むための、ドライブ装置903を含む。
記憶媒体904上に記録されたデータは、論理回路構成、フォトリソグラフィマスクのためのパターンデータ、または電子ビームリソグラフィなどのシリアル書込みツールのためのマスクパターンデータを指定し得る。データはさらに、論理シミュレーションに関連したタイミング図やネット回路などの論理検証データを含み得る。記憶媒体904上にデータを備えると、半導体ウエハを設計するためのプロセス数が減ることによって、回路910または多密度MIMキャパシタ912の設計が容易になる。
ファームウェアおよび/またはソフトウェアの実装形態の場合、方法は、本明細書で説明した機能を実行するモジュール(たとえば、手順、関数など)を用いて実装され得る。本明細書で説明する方法を実施する際に、命令を有形に具現する機械可読媒体が使用され得る。たとえば、ソフトウェアコードは、メモリに記憶され得、プロセッサユニットによって実行され得る。メモリは、プロセッサユニット内でまたはプロセッサユニットの外部に実装され得る。本明細書で使用する「メモリ」という用語は、長期メモリ、短期メモリ、揮発性メモリ、不揮発性メモリ、または他のタイプのメモリを指し、特定のタイプのメモリもしくは特定の数のメモリ、またはメモリが格納される媒体のタイプに限定されるべきではない。
機能は、ファームウェアおよび/またはソフトウェアにおいて実装される場合、コンピュータ可読媒体上の1つまたは複数の命令またはコードとして記憶され得る。例には、データ構造を用いて符号化されたコンピュータ可読媒体、およびコンピュータプログラムを用いて符号化されたコンピュータ可読媒体が含まれる。コンピュータ可読媒体は、物理的なコンピュータ記憶媒体を含む。記憶媒体は、コンピュータによってアクセスされ得る利用可能な媒体であり得る。限定ではなく例として、そのようなコンピュータ可読媒体は、RAM、ROM、EEPROM、CD-ROMもしくは他の光ディスクストレージ、磁気ディスクストレージもしくは他の磁気記憶デバイス、または、所望のプログラムコードを命令もしくはデータ構造の形態で記憶するために使用することができるとともに、コンピュータによってアクセスすることができる他の媒体を含むことができ、本明細書で使用するディスク(disk)およびディスク(disc)は、コンパクトディスク(disc)(CD)、レーザーディスク(disc)(登録商標)、光ディスク(disc)、デジタル多用途ディスク(disc)(DVD)、フロッピーディスク(disk)、およびBlu-ray(登録商標)ディスク(disc)を含み、ディスク(disk)は通常、データを磁気的に再生し、ディスク(disc)は、レーザーを用いてデータを光学的に再生する。上記の組合せもコンピュータ可読媒体の範囲に含まれるべきである。
コンピュータ可読媒体上のストレージに加えて、命令および/またはデータは、通信装置に含まれる伝送媒体上の信号として提供され得る。たとえば、通信装置は、命令およびデータを表す信号を有するトランシーバを含み得る。命令およびデータは、1つまたは複数のプロセッサに、特許請求の範囲において概説される機能を実装させるように構成される。
本開示およびその利点が詳細に説明されたが、添付の特許請求の範囲によって定義される本開示の技術から逸脱することなく、明細書で様々な変更、置換、および改変が行われ得ることを理解されたい。たとえば、「上」および「下」などの関係語が、基板または電子デバイスに関して使用される。当然、基板または電子デバイスが反転される場合、上は下に、下は上になる。加えて、横向きの場合、上および下は、基板または電子デバイスの側面を指すことがある。その上、本出願の範囲は、本明細書で説明するプロセス、機械、製造、組成物、手段、方法およびステップの特定の構成に限定されることを意図していない。本開示から当業者が容易に諒解するように、本明細書で説明する対応する構成と実質的に同じ機能を実行するかまたは実質的にそれと同じ結果を達成する、現存するかまたは今後開発されるプロセス、機械、製造、組成物、手段、方法、またはステップが、本開示に従って利用され得る。したがって、添付の特許請求の範囲は、そのようなプロセス、機械、製造、組成物、手段、方法、またはステップをそれらの範囲内に含むことを意図する。
本明細書の開示に関して説明する様々な例示的な論理ブロック、モジュール、回路、およびアルゴリズムステップは、電子ハードウェア、コンピュータソフトウェア、または両方の組合せとして実装され得ることを、当業者はさらに諒解されよう。ハードウェアとソフトウェアとのこの互換性を明確に示すために、様々な例示的な構成要素、ブロック、モジュール、回路、およびステップについて、上記では概してそれらの機能に関して説明した。そのような機能が、ハードウェアとして実装されるのか、それともソフトウェアとして実装されるのかは、特定の適用例および全体的なシステムに課される設計制約によって決まる。当業者は説明した機能を特定の適用例ごとに様々な方法で実装し得るが、そのような実装決定は、本開示の範囲からの逸脱を引き起こすものと解釈されるべきでない。
本明細書の開示に関して説明する様々な例示的な論理ブロック、モジュール、および回路は、本明細書で説明する機能を実行するように設計された、汎用プロセッサ、デジタル信号プロセッサ(DSP)、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)もしくは他のプログラマブル論理デバイス、個別ゲートもしくはトランジスタ論理、個別ハードウェア構成要素、またはそれらの任意の組合せを用いて、実装または実行され得る。汎用プロセッサはマイクロプロセッサであってよいが、代替として、プロセッサは、任意の従来のプロセッサ、コントローラ、マイクロコントローラ、または状態機械であってよい。プロセッサはまた、コンピューティングデバイスの組合せ(たとえば、DSPとマイクロプロセッサとの組合せ、複数のマイクロプロセッサ、DSPコアと連携する1つもしくは複数のマイクロプロセッサ、または任意の他のそのような構成)として実装され得る。
本開示に関連して説明した方法またはアルゴリズムのステップは、ハードウェアにおいて直接実施されてもよく、プロセッサによって実行されるソフトウェアモジュールにおいて実施されてもよく、あるいはその2つの組合せにおいて実施されてもよい。ソフトウェアモジュールは、RAM、フラッシュメモリ、ROM、EPROM、EEPROM、レジスタ、ハードディスク、リムーバブルディスク、CD-ROM、または当技術分野で知られている任意の他の形態の記憶媒体に存在し得る。プロセッサが記憶媒体から情報を読み取ること、および記憶媒体に情報を書き込むことができるように、例示的な記憶媒体がプロセッサに結合される。代替として、記憶媒体は、プロセッサに一体化され得る。プロセッサおよび記憶媒体は、ASICの中に存在してよい。ASICはユーザ端末の中に存在してよい。代替として、プロセッサおよび記憶媒体は、個別の構成要素としてユーザ端末の中に存在してよい。
1つまたは複数の例示的な設計では、説明した機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組合せにおいて実装され得る。ソフトウェアで実装される場合、機能は、1つまたは複数の命令またはコードとしてコンピュータ可読媒体上に記憶され得るか、またはコンピュータ可読媒体を介して送信され得る。コンピュータ可読媒体は、コンピュータ記憶媒体と、ある場所から別の場所へのコンピュータプログラムの転送を容易にする任意の媒体を含む通信媒体の両方を含む。記憶媒体は、汎用コンピュータまたは専用コンピュータによってアクセスされ得る任意の利用可能な媒体であり得る。限定ではなく例として、そのようなコンピュータ可読媒体は、RAM、ROM、EEPROM、CD-ROMもしくは他の光ディスクストレージ、磁気ディスクストレージもしくは他の磁気記憶デバイス、あるいは、指定されたプログラムコード手段を命令またはデータ構造の形態で搬送または記憶するために使用され得るとともに、汎用もしくは専用コンピュータ、または汎用もしくは専用プロセッサによってアクセスされ得る任意の他の媒体を含み得る。また、任意の接続が、適正にコンピュータ可読媒体と呼ばれる。たとえば、ソフトウェアが、同軸ケーブル、光ファイバーケーブル、ツイストペア、デジタル加入者線(DSL)、または赤外線、無線、およびマイクロ波などのワイヤレス技術を使用してウェブサイト、サーバ、または他のリモートソースから送信される場合、同軸ケーブル、光ファイバーケーブル、ツイストペア、DSL、または赤外線、無線、およびマイクロ波などのワイヤレス技術は、媒体の定義に含まれる。本明細書で使用するディスク(disk)およびディスク(disc)は、コンパクトディスク(disc)(CD)、レーザーディスク(disc)(登録商標)、光ディスク(disc)、デジタル多用途ディスク(disc)(DVD)、フロッピーディスク(disk)、およびBlu-ray(登録商標)ディスク(disc)を含み、ディスク(disk)は通常、データを磁気的に再生し、ディスク(disc)は、レーザーを用いてデータを光学的に再生する。上記の組合せもコンピュータ可読媒体の範囲に含まれるべきである。
本開示のこれまでの説明は、任意の当業者が本開示を作製または使用できるようにするために提供される。本開示の様々な修正が当業者に容易に明らかになり、本明細書で定義する一般原理は、本開示の趣旨または範囲から逸脱することなく他の変形形態に適用され得る。したがって、本開示は、本明細書で説明した例および設計に限定されるものでなく、本明細書で開示した原理および新規の特徴と一致する最も広い範囲を与えられるべきである。
100 無線周波数(RF)フロントエンド(RFFE)モジュール、RFフロントエンドモジュール
102、218 電力増幅器
104 デュプレクサ/フィルタ
106 無線周波数(RF)スイッチモジュール、RFスイッチモジュール
108 受動コンバイナ
112 チューナー回路
112A 第1のチューナー回路
112B 第2のチューナー回路
115 接地端子
114、192、194、216 アンテナ
116、122、132、158、162、164、174、612、614、616、618、622、624 キャパシタ
118、166、360、460 インダクタ
120 ワイヤレストランシーバ(WTR)
130 モデム
140 アプリケーションプロセッサ(AP)
150 RFフロントエンド(RFFE)モジュール
152 電源
154 クロック
156 電力管理集積回路(PMIC)、PMIC
160 チップセット
170 ワイヤレスローカルエリアネットワーク(WLAN)(たとえば、WiFi)モジュール、WiFiモジュール
172 WLANモジュール
180 デュプレクサ
200 ダイプレクサ
200-1 第1のダイプレクサ
200-2 第2のダイプレクサ
201 システムボード
202、302 基板
210 アンテナスイッチ、アンテナスイッチ(ASW)
210-1 ハイバンドアンテナスイッチ
210-2 ローバンドアンテナスイッチ
212 ハイバンド(HB)入力ポート
214 ローバンド(LB)入力ポート
220 RFスイッチ
230 フィルタ
250 RFフロントエンドモジュール
300、400 マルチプレクサ
304、404、562 共有の第1の導電プレート
310、410、530、580 第1の平行プレートキャパシタ
312、412 第1の誘電体層
314、324、334、414、424、434、514、564、566 第2の導電プレート
316 第1の誘電体厚さ
320、420、540、590 第2の平行プレートキャパシタ
322、422 第2の誘電体層
326 第2の誘電体厚さ
330、430 第3の平行プレートキャパシタ
332、432 第3の誘電体層
336 第3の誘電体厚さ
340、440 第4のビア
342、442 第1のビア
344、444 第2のビア
346、446 第3のビア
350、450 第3の導電層
350-1、450-1 第1の部分
350-2、450-2 第2の部分
350-3、450-3 第3の部分
350-4、450-4 第4の部分
364、464 ビア
366、466 第4の導電層
370、470 導電バンプ
372、472 パッシベーション層
374、474 層間誘電体(ILD)
402 基板層、基板
500 第1のマルチプレクサ
502、552 出力ポート
510 可変誘電体厚さの平行プレートキャパシタ、平行プレートキャパシタ
512 第1の導電プレート
520、570 平面2次元(2D)スパイラルインダクタ、2Dスパイラルインダクタ
550 第2のマルチプレクサ
560 直列結合平行プレートキャパシタ
560-1 第1の共有プレートキャパシタ
560-2 第2の共有プレートキャパシタ
610 第1の直列結合キャパシタ
613 ギャップ
620 第2の直列結合キャパシタ
623 固定の大きいギャップ
TS1 トレースセグメント、第1のトレースセグメント
TS2 トレースセグメント、第2のトレースセグメント
TS3 トレースセグメント、第3のトレースセグメント
800 ワイヤレス通信システム
820、830、850 リモートユニット
825A、825B、825C ICデバイス
840 基地局
880 順方向リンク信号
890 逆方向リンク信号
900 設計用ワークステーション
901 ハードディスク
902 ディスプレイ
903 ドライブ装置
904 記憶媒体
910 回路
912 多密度MIMキャパシタ

Claims (15)

  1. 受動デバイスであって、
    共通平面における複数の平行プレートキャパシタであって、前記複数の平行プレートキャパシタの各々が、一対の導電プレートの間に誘電体層を有する、複数の平行プレートキャパシタを備え、
    前記受動デバイスが、さらに、
    前記複数の平行プレートキャパシタのうちの第1の平行プレートキャパシタであって、第1の誘電定数の第1の誘電材料の単一層を有する第1の平行プレートキャパシタ、および、前記複数の平行プレートキャパシタのうちの第2の平行プレートキャパシタであって、前記第1の誘電定数と異なる第2の誘電定数の第2の誘電材料の単一層を有する第2の平行プレートキャパシタと、
    相互接続された複数のトレースセグメントを含む2次元スパイラルインダクタと、
    を備え、
    前記平行プレートキャパシタの1つのみが、前記相互接続されたトレースセグメントの1つのみに重複し、前記他の平行プレートキャパシタが、前記相互接続されたトレースセグメントの何れにも重複しないことを特徴とする、受動デバイス。
  2. 前記受動デバイスが、パッシブオンガラスPOGデバイスを備える、請求項1に記載の受動デバイス。
  3. 前記複数の平行プレートキャパシタが、金属絶縁体金属MIMキャパシタを備える、請求項1に記載の受動デバイス。
  4. 前記金属絶縁体金属MIMキャパシタが、異なる誘電材料から構成される、請求項3に記載の受動デバイス。
  5. 前記第1の平行プレートキャパシタと同じ誘電材料及び誘電定数の単一層を有する、第3の平行プレートキャパシタをさらに備え、前記第3の平行プレートキャパシタが、前記第1の平行プレートキャパシタと直列に接続される、請求項に記載の受動デバイス。
  6. 前記受動デバイスが、マルチプレクサの一部である、請求項に記載の受動デバイス。
  7. 受動デバイスであって、
    共通平面における複数の平行プレートキャパシタであって、前記複数の平行プレートキャパシタの各々が、一対の導電プレートの間に誘電体層を有する、複数の平行プレートキャパシタを備え、
    前記受動デバイスが、さらに、
    前記複数の平行プレートキャパシタのうちの第1の平行プレートキャパシタであって、第1の誘電体厚さ及び第1の誘電定数の第1の誘電体層を有する第1の平行プレートキャパシタ、および、前記複数の平行プレートキャパシタのうちの第2の平行プレートキャパシタであって、第2の誘電体厚さの第2の誘電体層を有し、前記第1の誘電体厚さが前記第2の誘電体厚さと異なり、前記第1の誘電体層および前記第2の誘電体層が同じ材料のものである、第2の平行プレートキャパシタと、
    相互接続された複数のトレースセグメントを含む2次元スパイラルインダクタと、
    を備え、
    前記平行プレートキャパシタの1つのみが、前記相互接続されたトレースセグメントの1つのみに重複し、前記他の平行プレートキャパシタが、前記相互接続されたトレースセグメントの何れにも重複しないことを特徴とする、受動デバイス。
  8. 前記受動デバイスが、パッシブオンガラスPOGデバイスを備える、請求項7に記載の受動デバイス。
  9. 前記複数の平行プレートキャパシタが、金属絶縁体金属MIMキャパシタを備える、請求項7に記載の受動デバイス。
  10. 前記第1の平行プレートキャパシタと同じ誘電体厚さと誘電定数とを有する、第3の平行プレートキャパシタをさらに備え、前記第3の平行プレートキャパシタが、前記第1の平行プレートキャパシタと直列に接続される、請求項9に記載の受動デバイス。
  11. 前記誘電体層が、窒化ケイ素SiN、酸化アルミニウムAlO、および五酸化タンタルTaを含む、請求項9に記載の受動デバイス。
  12. 前記受動デバイスが、マルチプレクサの一部である、請求項9に記載の受動デバイス。
  13. 前記受動デバイスが、モバイルデバイスの一部である、請求項9に記載の受動デバイス。
  14. 前記第1の厚さおよび前記第2の厚さの範囲が、0.1ミクロンから1ミクロンを含む、請求項9に記載の受動デバイス。
  15. 無線周波数RFフロントエンドモジュールであって、
    請求項1から14の何れか一項に記載の受動デバイスを備えるマルチプレクサと、
    前記マルチプレクサの出力に結合されたアンテナと
    を備えるRFフロントエンドモジュール。
JP2019507905A 2016-08-18 2017-07-13 改善されたパッシブオンガラス(pog)マルチプレクサ性能のための多密度mimキャパシタ Active JP7051814B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/240,987 US10141908B2 (en) 2016-08-18 2016-08-18 Multi-density MIM capacitor for improved passive on glass (POG) multiplexer performance
US15/240,987 2016-08-18
PCT/US2017/041961 WO2018034753A2 (en) 2016-08-18 2017-07-13 Multi-density mim capacitor for improved passive on glass (pog) multiplexer performance

Publications (3)

Publication Number Publication Date
JP2019533300A JP2019533300A (ja) 2019-11-14
JP2019533300A5 JP2019533300A5 (ja) 2020-07-30
JP7051814B2 true JP7051814B2 (ja) 2022-04-11

Family

ID=59684008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019507905A Active JP7051814B2 (ja) 2016-08-18 2017-07-13 改善されたパッシブオンガラス(pog)マルチプレクサ性能のための多密度mimキャパシタ

Country Status (6)

Country Link
US (1) US10141908B2 (ja)
EP (1) EP3501244B1 (ja)
JP (1) JP7051814B2 (ja)
KR (1) KR102529815B1 (ja)
CN (1) CN109644558B (ja)
WO (1) WO2018034753A2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7078313B2 (ja) * 2018-03-07 2022-05-31 住友電工デバイス・イノベーション株式会社 半導体装置
US10292269B1 (en) * 2018-04-11 2019-05-14 Qualcomm Incorporated Inductor with metal-insulator-metal (MIM) capacitor
TWI691092B (zh) * 2018-11-05 2020-04-11 力晶積成電子製造股份有限公司 電容單元及其製造方法
US11515247B2 (en) * 2021-01-14 2022-11-29 Qualcomm Incorporated Capacitance fine tuning by fin capacitor design

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368565A (ja) 2001-04-04 2002-12-20 Murata Mfg Co Ltd 集中定数フィルタ、アンテナ共用器、および通信装置
JP2004087524A (ja) 2002-08-22 2004-03-18 Nec Corp 回路基板およびこれを用いた電子機器
JP2005191266A (ja) 2003-12-25 2005-07-14 Shinko Electric Ind Co Ltd キャパシタ装置、電子部品実装構造及びキャパシタ装置の製造方法
JP2009518953A (ja) 2005-12-06 2009-05-07 Tdk株式会社 インダクタ−キャパシタ共振器を用いた薄膜バンドパスフィルタ
WO2011118308A1 (ja) 2010-03-26 2011-09-29 三洋電機株式会社 コンデンサ素子、コンデンサ内蔵基板、素子シート、及びこれらの製造方法
JP2013120930A (ja) 2011-12-06 2013-06-17 Win Semiconductors Corp 三次元配置部品を有する化合物半導体集積回路
JP2016103623A (ja) 2014-11-27 2016-06-02 ツーハイ アドバンスド チップ キャリアーズ アンド エレクトロニック サブストレート ソリューションズ テクノロジーズ カンパニー リミテッド フレームがコンデンサと直列に少なくとも1個のビアを備えるようなチップ用のポリマーフレーム

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2577067A1 (fr) 1985-02-01 1986-08-08 Coupin Patrice Procede de fabrication de condensateurs plans imprimes et circuits imprimes utilisant de tels condensateurs
JPH0766043A (ja) * 1993-08-30 1995-03-10 Murata Mfg Co Ltd モノリシックフィルタ
US6127908A (en) * 1997-11-17 2000-10-03 Massachusetts Institute Of Technology Microelectro-mechanical system actuator device and reconfigurable circuits utilizing same
US6777777B1 (en) 2003-05-28 2004-08-17 Newport Fab, Llc High density composite MIM capacitor with flexible routing in semiconductor dies
WO2006076607A1 (en) 2005-01-14 2006-07-20 Cabot Corporation Ink-jet printing of passive electricalcomponents
CA2594806C (en) * 2005-01-14 2015-06-02 Cabot Corporation Security features, their use, and processes for making them
WO2007005642A2 (en) 2005-06-30 2007-01-11 Derochemont L Pierre Electrical components and method of manufacture
US7444727B2 (en) 2006-03-10 2008-11-04 Motorola, Inc. Method for forming multi-layer embedded capacitors on a printed circuit board
KR100955948B1 (ko) 2007-12-21 2010-05-03 삼성전기주식회사 다중대역 송신단 모듈 및 이의 제조 방법
JP5083125B2 (ja) * 2008-08-27 2012-11-28 株式会社村田製作所 分波器、半導体集積回路装置および通信用携帯端末
BRPI0924518A2 (pt) * 2009-03-27 2016-03-01 Siemens Ag sistema de rádio comunicação e método de comunicação entre estação base e antena
US8094429B2 (en) * 2009-06-22 2012-01-10 Industrial Technology Research Institute Multilayer capacitors and methods for making the same
US8902020B2 (en) * 2009-07-27 2014-12-02 Avago Technologies General Ip (Singapore) Pte. Ltd. Resonator filter with multiple cross-couplings
US8375539B2 (en) 2009-08-05 2013-02-19 International Business Machines Corporation Method of manufacturing complimentary metal-insulator-metal (MIM) capacitors
US8191217B2 (en) 2009-08-05 2012-06-05 International Business Machines Corporation Complimentary metal-insulator-metal (MIM) capacitors and method of manufacture
JP2013127992A (ja) 2010-03-26 2013-06-27 Sanyo Electric Co Ltd コンデンサ内蔵基板の製造方法、及び該製造方法に使用可能な素子シートの製造方法
US9793338B2 (en) 2010-07-16 2017-10-17 X-Fab Semiconductor Foundries Ag Capacitor structures for semiconductor device
US9642258B2 (en) 2012-04-18 2017-05-02 Brewer Science Inc. All-organic inductor-capacitor tank circuit for radio frequency sensor applications
US9269663B2 (en) * 2012-12-06 2016-02-23 Texas Instruments Incorporated Single pattern high precision capacitor
WO2015033704A1 (ja) 2013-09-05 2015-03-12 株式会社村田製作所 コンデンサ内蔵電子部品
US20150200245A1 (en) 2014-01-13 2015-07-16 Qualcomm Incorporated Lateral metal insulator metal (mim) capacitor with high-q and reduced area

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368565A (ja) 2001-04-04 2002-12-20 Murata Mfg Co Ltd 集中定数フィルタ、アンテナ共用器、および通信装置
JP2004087524A (ja) 2002-08-22 2004-03-18 Nec Corp 回路基板およびこれを用いた電子機器
JP2005191266A (ja) 2003-12-25 2005-07-14 Shinko Electric Ind Co Ltd キャパシタ装置、電子部品実装構造及びキャパシタ装置の製造方法
JP2009518953A (ja) 2005-12-06 2009-05-07 Tdk株式会社 インダクタ−キャパシタ共振器を用いた薄膜バンドパスフィルタ
WO2011118308A1 (ja) 2010-03-26 2011-09-29 三洋電機株式会社 コンデンサ素子、コンデンサ内蔵基板、素子シート、及びこれらの製造方法
JP2013120930A (ja) 2011-12-06 2013-06-17 Win Semiconductors Corp 三次元配置部品を有する化合物半導体集積回路
JP2016103623A (ja) 2014-11-27 2016-06-02 ツーハイ アドバンスド チップ キャリアーズ アンド エレクトロニック サブストレート ソリューションズ テクノロジーズ カンパニー リミテッド フレームがコンデンサと直列に少なくとも1個のビアを備えるようなチップ用のポリマーフレーム

Also Published As

Publication number Publication date
CN109644558A (zh) 2019-04-16
BR112019002735A2 (pt) 2019-05-14
EP3501244A2 (en) 2019-06-26
US10141908B2 (en) 2018-11-27
JP2019533300A (ja) 2019-11-14
KR102529815B1 (ko) 2023-05-08
WO2018034753A3 (en) 2018-06-14
CN109644558B (zh) 2021-06-11
WO2018034753A2 (en) 2018-02-22
KR20190040486A (ko) 2019-04-18
US20180054177A1 (en) 2018-02-22
EP3501244B1 (en) 2023-02-22

Similar Documents

Publication Publication Date Title
JP5982585B2 (ja) ガラス貫通ビア技術を使用するダイプレクサ構成
US10103135B2 (en) Backside ground plane for integrated circuit
JP7051814B2 (ja) 改善されたパッシブオンガラス(pog)マルチプレクサ性能のための多密度mimキャパシタ
US10643985B2 (en) Capacitor array overlapped by on-chip inductor/transformer
JP2019507972A (ja) 3dガラス貫通ビアフィルタと統合された2d受動オンガラスフィルタを使用するマルチプレクサ構成
EP3642871B1 (en) On-chip coupling capacitor with patterned radio frequency shielding structure for lower loss
CN108886350A (zh) 通过层转移进行lc过滤器层堆叠以制作3d复用器结构
US10433425B1 (en) Three-dimensional high quality passive structure with conductive pillar technology
US10446898B2 (en) On-chip coplanar waveguide having a shielding layer comprising a capacitor formed by sets of interdigitated fingers
EP4356442A1 (en) 3d inductor design using bundle substrate vias
US20180083588A1 (en) Electrode wrap-around capacitors for radio frequency (rf) applications
US10262786B2 (en) Stepped-width co-spiral inductor structure
US9780048B1 (en) Side-assembled passive devices
JP6921180B2 (ja) デュアル側面接触キャパシタを形成するための裏面シリサイド化の利用
US20220285080A1 (en) Stacked inductor having a discrete metal-stack pattern
BR112019002735B1 (pt) Dispositivo passivo e módulo de front end de radiofrequência, rf
WO2023235027A1 (en) Thin film resistor (tfr) device structure for high performance radio frequency (rf) filter design

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200622

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220330

R150 Certificate of patent or registration of utility model

Ref document number: 7051814

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150