JP2002513509A - 直径ばらつきと共に出口ヴァイア再デポジットを制御するために吸光コーティングおよび消滅性銅を用いる方法 - Google Patents
直径ばらつきと共に出口ヴァイア再デポジットを制御するために吸光コーティングおよび消滅性銅を用いる方法Info
- Publication number
- JP2002513509A JP2002513509A JP52144198A JP52144198A JP2002513509A JP 2002513509 A JP2002513509 A JP 2002513509A JP 52144198 A JP52144198 A JP 52144198A JP 52144198 A JP52144198 A JP 52144198A JP 2002513509 A JP2002513509 A JP 2002513509A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- energy density
- laser
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
- H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01025—Manganese [Mn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0104—Properties and characteristics in general
- H05K2201/0112—Absorbing light, e.g. dielectric layer with carbon filler for laser processing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
- H05K2203/1377—Protective layers
- H05K2203/1383—Temporary protective insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
Abstract
Description
Claims (1)
- 【特許請求の範囲】 1. 積層基板の露出した底部表面上に重合体吸光層を設ける段階、 前記基板の上部から該基板を通して該基板の底部まで該基板内にスルーヴァイ アをレーザ穿孔する段階、及び 前記基板の底部表面上に形成された吸光層を除去する段階、 をそなえて成る、積層基板内にスルーヴァイアを形成する方法。 2. 前記基板の露出した底部表面上に吸光層を設ける段階には、伝導(conduct ive)材料の層を該吸光層と密に接触した状態におく段階が含まれている請求項1 に記載の方法。 3. 該基板の該露出した底部表面に設けられた該吸光層の厚みが5μm〜50μ mである請求項2に記載の方法。 4. 該吸光層の厚みが公称で25μmである請求項3に記載の方法。 5. 前記基板の上部表面が露出されており、 該スルーヴァイアをレーザ穿孔する段階の前に前記基板の露出した上部表面上 に重合体吸光層を設ける段階、及び 該スルーヴァイアをレーザ穿孔する段階の後、前記基板の上部表面上に形成さ れた該吸光層を除去する段階、 をさらにそなえて成る請求項3に記載の方法。 6. 前記基板の該露出した上部表面上に設けられた該吸光層の厚みが5μm〜 50μmである請求項5に記載の方法。 7. 前記基板の該露出した上部表面上に設けられた該吸光層の厚みが公称で25 μmである請求項6に記載の方法。 8. 該スルーヴァイアの入口幅が75μm以下である請求項6に記載の方法。 9. 該スルーヴァイアの出口幅が75μm以下である請求項8に記載の方法。 10.該スルーヴァイアの縦横比が3:1以上である請求項9に記載の方法。 11.該スルーヴァイアの縦横比が約10:1であるとき、該スルーヴァイアの出 口幅のばらつきが約20μm2である請求項10に記載の方法。 12.該スルーヴァイアの縦横比が約20:1であるとき、該スルーヴァイアの出 口幅のばらつきが約30μm2である請求項10に記載の方法。 13.前記基板内に該スルーヴァイアをレーザ穿孔する段階が、該基板に複数の レーザパルスを印加する段階を含んでいる請求項10に記載の方法。 14.複数のレーザパルスを印加する段階には、該スルーヴァイアを形成するた め予め定められたパターンで該レーザパルスをトレパニング(trepanning)する段 階が含まれている請求項13に記載の方法。 15.該予め定められたパターンが円形である請求項14に記載の方法。 16.該基板には伝導層が含まれ、前記基板内で該スルーヴァイアをレーザ穿孔 する段階には、伝導材料層のアブレーション(ablation)エネルギー密度しきい値 よりも大きいパルスあたりエネルギー密度を該基板に対し適用することが含まれ る請求項13に記載の方法。 17.該レーザが355nmの波長で発光し、該基板層に適用されるパルスあたりエ ネルギー密度が5J/cm2より大きい請求項16に記載の方法。 18.該パルスあたりエネルギー密度が公称で11J/cm2である請 求項17に記載の方法。 19.各パルスが100ns以下のパルス幅を有する請求項18に記載の方法。 20.該レーザが266nmの波長で発光し、該基板に適用されるパルスあたりエネ ルギー密度が1.5J/cm2より大きい請求項16に記載の方法。 21.該パルスあたりエネルギー密度が公称で5J/cm2である請求項20に記載 の方法。 22.各パルスが100ns以下のパルス幅を有する請求項21に記載の方法。 23.該スルーヴァイアをレーザ穿孔する段階には、該積層基板の中に複数のス ルーヴァイアをレーザ穿孔する段階が含まれ、該基板の中に少なくとも1つのブ ラインドヴァイアをレーザ穿孔する段階をさらにそなえて成る請求項5に記載の 方法。 24.該ブラインドヴァイアの縦横比が1:1以上である請求項23に記載の方法 。 25.該積層基板が誘電体層を内含し、該伝導材料層が該誘電体層上に形成され 該基板の該露出した上部表面であり、該伝導材料層は前記基板内の各々のブライ ンドヴァイアの場所に対応する場所にアパーチャを有し、各々のアパーチャは該 誘電体層の表面を露出させており、 前記基板の中に少なくとも1つのブラインドヴァイアをレーザ穿孔する段階に は、該誘電体層のアブレーションエネルギー密度しきい値より大きく該伝導材料 層のアブレーションエネルギー密度しきい値より小さいパルスあたりエネルギー 密度を各々のブラインドヴァイアについて該基板に適用する段階が含まれている 請求項24に記載の方法。 26.各々のブラインドヴァイアの入口幅が75μm以下である請求項25に記載の 方法。 27.該積層基板内に複数のスルーヴァイアをレーザ穿孔する段階が、該伝導材 料層のアブレーションエネルギー密度しきい値より大きいパルスあたりエネルギ ー密度を各々のスルーヴァイアについて該基板に適用する段階を含んでいる請求 項26に記載の方法。 28.該レーザが355nmの波長で発光し、 各々のスルーヴァイアをレーザ穿孔するために該積層基板に適用されるパルス あたりエネルギー密度が5J/cm2より大きく、 各々のブラインドヴァイアを穿孔するために該誘電体層に適用されるパルスあ たりエネルギー密度が0.5J/cm2〜11J/cm2である請求項27に記載の方法。 29.各々のスルーヴァイアをレーザ穿孔するために該積層基板に適用されるパ ルスあたりエネルギー密度が公称で11J/cm2である請求項28に記載の方法。 30.各パルスが100ns以下のパルス幅を有する請求項29に記載の方法。 31.該レーザが266nmの波長で発光し、 各々のスルーヴァイアを穿孔するために該積層基板に適用されるパルスあたり エネルギー密度が1.5J/cm2より大きく、 各々のブラインドヴァイアを穿孔するために該誘電体層に適用されるパルスあ たりエネルギー密度が0.5J/cm2〜3J/cm2である請求項27に記載の方法。 32.各々のスルーヴァイアを穿孔するために該積層基板に適用されるパルスあ たりエネルギー密度が公称で5J/cm2である請求項31に記載の方法。 33.各パルスが100ns以下のパルス幅を有する請求項32に記載の 方法。 34.基板の露出した底部表面上に重合体吸光層を設ける段階、 前記基板の上部から該基板を通して該基板の底部まで該基板内にスルーヴァイ アをレーザ穿孔する段階、及び 前記基板の底部表面上に形成された該吸光層を除去する段階、 をそなえて成る方法によって形成された、スルーヴァイアを有する積層基板。 35.該基板の該露出した底部表面上に該吸光層を設ける段階には、伝導材料の 層を該吸光層と密に接触した状態におく段階が含まれている請求項34に記載の積 層基板。 36.該基板の該露出した底部表面に設けられる該吸光層の厚みが5μm〜50μ mである請求項35に記載の積層基板。 37.該吸光層の厚みが公称で25μmである請求項36に記載の積層基板。 38.該基板の上部表面が露出されており、前記方法は、 該スルーヴァイアをレーザ穿孔する段階の前に該基板の該露出した上部表面上 に重合体吸光層を設ける段階、及び 該スルーヴァイアをレーザ穿孔する段階の後、該基板の上部表面上に形成され た該吸光層を除去する段階、 をさらにそなえて成る請求項36に記載の積層基板。 39.該基板の該露出した上部表面上に設けられた該吸光層の厚みが5μm〜50 μmである請求項38に記載の積層基板。 40.該基板の該露出した上部表面上に設けられる該吸光層の厚みが公称で25μ mである請求項39に記載の積層基板。 41.該スルーヴァイアの入口幅が75μm以下である請求項39に記載の積層基板 。 42.該スルーヴァイアの出口幅が75μm以下である請求項41に記 載の積層基板。 43.該スルーヴァイアの縦横比が3:1以上である請求項42に記載の積層基板 。 44.該スルーヴァイアの縦横比が10:1であるとき、該スルーヴァイアの出口 幅のばらつきが約20μm2である請求項43に記載の積層基板。 45.該スルーヴァイアの縦横比が20:1であるとき、該スルーヴァイアの出口 幅のばらつきが約30μm2である請求項43に記載の積層基板。 46.該基板内に該スルーヴァイアをレーザ穿孔する段階が、該基板に複数のレ ーザパルスを印加する段階を含んでいる請求項43に記載の積層基板。 47.複数のレーザパルスを印加する段階には、該スルーヴァイアを形成するた め予め定められたパターンで該レーザパルスをトレパニングする段階が含まれて いる請求項46に記載の積層基板。 48.該予め定められたパターンが円形である請求項47に記載の積層基板。 49.該基板が伝導層を含み、基板内で該スルーヴァイアをレーザ穿孔する段階 には、該伝導層のアブレーションエネルギー密度しきい値よりも大きいパルスあ たりエネルギー密度を該基板に対して適用することが含まれる請求項46に記載の 積層基板。 50.該レーザが355nmの波長で発光し、該基板層に適用されるパルスあたりエ ネルギー密度が5J/cm2より大きい請求項49に記載の積層基板。 51.パルスあたりエネルギー密度が公称で11J/cm2である請求項50に記載の 積層基板。 52.各パルスが100ns以下のパルス幅を有する請求項51に記載の 積層基板。 53.該レーザが266nmの波長で発光し、該基板に適用されるパルスあたりエネ ルギー密度が1.5J/cm2より大きい請求項49に記載の積層基板。 54.パルスあたりエネルギー密度が公称で5J/cm2である請求項53に記載の 積層基板。 55.各パルスが100ns以下のパルス幅を有する請求項54に記載の積層基板。 56.該スルーヴァイアをレーザ穿孔する段階には、該基板の中に複数のスルー ヴァイアをレーザ穿孔する段階が含まれ、前記方法には、該基板の中に少なくと も1つのブラインドヴァイアをレーザ穿孔する段階がさらに含まれている請求項 38に記載の積層基板。 57.該ブラインドヴァイアの縦横比が1:1以上である請求項56に記載の積層 基板。 58.該基板が誘電体層を内含し、該伝導層が該誘電体層上に形成され該基板の 露出した上部表面であり、該伝導層は該基板内の各々のブラインドヴァイアの場 所に対応する場所にアパーチャを有し、各々のアパーチャは該誘電体層の表面を 露出させており、 該基板の中に少なくとも1つのブラインドヴァイアをレーザ穿孔する段階には 、該誘電体層のアブレーションエネルギー密度しきい値より大きく該伝導層のア ブレーションエネルギー密度しきい値より小さいパルスあたりエネルギー密度を 各々のブラインドヴァイアについて該基板に適用する段階が含まれている請求項 57に記載の積層基板。 59.各々のブラインドヴァイアの入口幅が75μm以下である請求項58に記載の 積層基板。 60.該基板内に複数のスルーヴァイアをレーザ穿孔する段階が、 該伝導層のアブレーションエネルギー密度しきい値より大きいパルスあたりエネ ルギー密度を各々のスルーヴァイアについて該基板に適用する段階を含んでいる 請求項59に記載の積層基板。 61.該レーザが355nmの波長で発光し、 各々のスルーヴァイアをレーザ穿孔するために該基板に適用されるパルスあた りエネルギー密度が5J/cm2より大きく、 各々のブラインドヴァイアを穿孔するために該誘電体層に適用されるパルスあ たりエネルギー密度が0.5J/cm2〜11J/cm2である請求項60に記載の積層基板 。 62.各々のスルーヴァイアをレーザ穿孔するために該基板に適用されるパルス あたりエネルギー密度が公称で11J/cm2である請求項61に記載の積層基板。 63.各パルスが100ns以下のパルス幅を有する請求項62に記載の積層基板。 64.該レーザが266nmの波長で発光し、 各々のスルーヴァイアを穿孔するために該基板に適用されるパルスあたりエネ ルギー密度が1.5J/cm2より大きく、 各々のブラインドヴァイアを穿孔するために該誘電体層に適用されるパルスあ たりエネルギー密度が0.5J/cm2〜3J/cm2である請求項60に記載の積層基板 。 65.各々のスルーヴァイアを穿孔するために該基板に適用されるパルスあたり エネルギー密度が公称で5J/cm2である請求項64に記載の積層基板。 66.各パルスが100ns以下のパルス幅を有する請求項65に記載の積層基板。 67.コア層、 各々が底部誘電体層及び該誘電体層上に形成された上部伝導層を 有する、該コア層上に形成された少なくとも1つの単層、及び 少なくとも1つの最も外側の単層を通って延び、各々が、最も外側の単層の伝 導層の中に入口アパーチャを有し、このそれぞれの入口アパーチャが各々75μm 以下の入口幅を有する少なくとも1つのヴァイアであって、少なくとも1つのヴ ァイアが3:1以上の縦横比をもつもの、 をそなえてなる積層基板。 68.3:1以上の縦横比をもつ該ヴァイアがスルーヴァイアである請求項67に 記載の積層基板。 69.該スルーヴァイアが約10:1の縦横比をもち、該スルーヴァイアの出口幅 のばらつきが約20μm2である請求項68に記載の積層基板。 70.少なくとも1つのヴァイアが1:1以上の縦横比をもつブラインドバイア である請求項69に記載の積層基板。 71.該スルーヴァイアが約20:1の縦横比をもち、該スルーヴァイアの出口幅 のばらつきが約30μm2である請求項68に記載の積層基板。 72.各々の誘電体層が、高温有機誘電体基板材料である請求項68に記載の積層 基板。 73.各々の誘電体層が、ポリイミド及びポリイミド積層材及びエポキシ樹脂か ら成るグループの中から選ばれた材料で作られている請求項72に記載の積層基板 。 74.各々の誘電体層は、少なくとも一部がポリテトラフルオロエチレンで形成 された誘電体材料で作られている請求項72に記載の積層基板。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/747,095 | 1996-11-08 | ||
US08/747,095 US6023041A (en) | 1996-11-08 | 1996-11-08 | Method for using photoabsorptive coatings and consumable copper to control exit via redeposit as well as diameter variance |
PCT/US1997/018974 WO1998020531A2 (en) | 1996-11-08 | 1997-10-22 | Method for forming a through-via in a laminated substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002513509A true JP2002513509A (ja) | 2002-05-08 |
Family
ID=25003638
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP52144198A Ceased JP2002513509A (ja) | 1996-11-08 | 1997-10-22 | 直径ばらつきと共に出口ヴァイア再デポジットを制御するために吸光コーティングおよび消滅性銅を用いる方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6023041A (ja) |
JP (1) | JP2002513509A (ja) |
AU (1) | AU5084298A (ja) |
WO (1) | WO1998020531A2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009252892A (ja) * | 2008-04-03 | 2009-10-29 | Mitsubishi Electric Corp | レーザ加工方法、プリント基板製造方法およびレーザ加工装置 |
JP2013131501A (ja) * | 2006-10-31 | 2013-07-04 | Corning Inc | マイクロ加工された電解質シート、これを利用する燃料電池デバイス、および燃料電池デバイスを作製するマイクロ加工方法 |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6203652B1 (en) | 1999-06-30 | 2001-03-20 | International Business Machines Corporation | Method of forming a via in a substrate |
JP2001244606A (ja) * | 2000-03-01 | 2001-09-07 | Cmk Corp | 積層基板の孔明け方法 |
US6627998B1 (en) * | 2000-07-27 | 2003-09-30 | International Business Machines Corporation | Wafer scale thin film package |
KR100530818B1 (ko) * | 2001-05-11 | 2005-11-25 | 미쓰비시덴키 가부시키가이샤 | 적층 재료의 레이저 가공 방법 및 장치 |
US20040231594A1 (en) * | 2001-06-01 | 2004-11-25 | Edwards Charles O. | Microdeposition apparatus |
US7548430B1 (en) | 2002-05-01 | 2009-06-16 | Amkor Technology, Inc. | Buildup dielectric and metallization process and semiconductor package |
US9691635B1 (en) | 2002-05-01 | 2017-06-27 | Amkor Technology, Inc. | Buildup dielectric layer having metallization pattern semiconductor package fabrication method |
US10811277B2 (en) | 2004-03-23 | 2020-10-20 | Amkor Technology, Inc. | Encapsulated semiconductor package |
US11081370B2 (en) | 2004-03-23 | 2021-08-03 | Amkor Technology Singapore Holding Pte. Ltd. | Methods of manufacturing an encapsulated semiconductor device |
GB0518843D0 (en) * | 2005-09-15 | 2005-10-26 | Plastic Logic Ltd | A method of forming interconnects using a process of lower ablation |
US7356923B2 (en) * | 2005-12-02 | 2008-04-15 | Tessera, Inc. | Rigid flex interconnect via |
TWI298613B (en) * | 2006-05-19 | 2008-07-01 | Foxconn Advanced Tech Inc | Method for manufacturing via holes used in printed circuit boards |
TW200810637A (en) * | 2006-08-10 | 2008-02-16 | Nan Ya Printed Circuit Board Corp | Method for forming micro blind via on a copper clad laminate substrate utilizing laser drilling technique |
US8440916B2 (en) * | 2007-06-28 | 2013-05-14 | Intel Corporation | Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method |
US8927909B2 (en) * | 2010-10-11 | 2015-01-06 | Stmicroelectronics, Inc. | Closed loop temperature controlled circuit to improve device stability |
CN102950386A (zh) * | 2011-08-16 | 2013-03-06 | 悦虎电路(苏州)有限公司 | 一种线路板激光直接成孔后的孔顶悬铜解决方法 |
US8716625B2 (en) * | 2012-02-03 | 2014-05-06 | Trumpf Werkzeugmaschinen Gmbh + Co. Kg | Workpiece cutting |
JP5917321B2 (ja) * | 2012-07-12 | 2016-05-11 | 株式会社東芝 | 半導体装置及びその製造方法 |
WO2014113508A2 (en) * | 2013-01-15 | 2014-07-24 | Microfabrica Inc. | Methods of forming parts using laser machining |
Family Cites Families (53)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA962021A (en) * | 1970-05-21 | 1975-02-04 | Robert W. Gore | Porous products and process therefor |
US4473737A (en) * | 1981-09-28 | 1984-09-25 | General Electric Company | Reverse laser drilling |
US4348253A (en) * | 1981-11-12 | 1982-09-07 | Rca Corporation | Method for fabricating via holes in a semiconductor wafer |
JPS5933091A (ja) * | 1982-08-18 | 1984-02-22 | Hitachi Ltd | レ−ザ加工方法 |
US4482516A (en) * | 1982-09-10 | 1984-11-13 | W. L. Gore & Associates, Inc. | Process for producing a high strength porous polytetrafluoroethylene product having a coarse microstructure |
US4445978A (en) * | 1983-03-09 | 1984-05-01 | Rca Corporation | Method for fabricating via connectors through semiconductor wafers |
US4720308A (en) * | 1984-01-03 | 1988-01-19 | General Electric Company | Method for producing high-aspect ratio hollow diffused regions in a semiconductor body and diode produced thereby |
US4595428A (en) * | 1984-01-03 | 1986-06-17 | General Electric Company | Method for producing high-aspect ratio hollow diffused regions in a semiconductor body |
US4547836A (en) * | 1984-02-01 | 1985-10-15 | General Electric Company | Insulating glass body with electrical feedthroughs and method of preparation |
EP0151490B1 (en) * | 1984-02-09 | 1991-01-16 | Toyota Jidosha Kabushiki Kaisha | Process for producing ultra-fine ceramic particles |
US4647476A (en) * | 1984-03-05 | 1987-03-03 | General Electric Company | Insulating glass body with electrical feedthroughs and method of preparation |
US4642160A (en) * | 1985-08-12 | 1987-02-10 | Interconnect Technology Inc. | Multilayer circuit board manufacturing |
US4943032A (en) * | 1986-09-24 | 1990-07-24 | Stanford University | Integrated, microminiature electric to fluidic valve and pressure/flow regulator |
US4901136A (en) * | 1987-07-14 | 1990-02-13 | General Electric Company | Multi-chip interconnection package |
US4789770A (en) * | 1987-07-15 | 1988-12-06 | Westinghouse Electric Corp. | Controlled depth laser drilling system |
US4915981A (en) * | 1988-08-12 | 1990-04-10 | Rogers Corporation | Method of laser drilling fluoropolymer materials |
JPH0793499B2 (ja) * | 1989-01-10 | 1995-10-09 | キヤノン株式会社 | レーザーを用いた孔加工方法 |
US4948941A (en) * | 1989-02-27 | 1990-08-14 | Motorola, Inc. | Method of laser drilling a substrate |
US4985296A (en) * | 1989-03-16 | 1991-01-15 | W. L. Gore & Associates, Inc. | Polytetrafluoroethylene film |
US5108553A (en) * | 1989-04-04 | 1992-04-28 | Olin Corporation | G-tab manufacturing process and the product produced thereby |
US4913656A (en) * | 1989-04-07 | 1990-04-03 | Rogers Corporation | Electrical connector |
US5459634A (en) * | 1989-05-15 | 1995-10-17 | Rogers Corporation | Area array interconnect device and method of manufacture thereof |
US5019997A (en) * | 1989-06-05 | 1991-05-28 | General Electric Company | Adaptive lithography accommodation of tolerances in chip positioning in high density interconnection structures |
US5009607A (en) * | 1989-07-24 | 1991-04-23 | Rogers Corporation | Flexible circuit connector |
US5108785A (en) * | 1989-09-15 | 1992-04-28 | Microlithics Corporation | Via formation method for multilayer interconnect board |
US4959119A (en) * | 1989-11-29 | 1990-09-25 | E. I. Du Pont De Nemours And Company | Method for forming through holes in a polyimide substrate |
DE4115043A1 (de) * | 1991-05-08 | 1997-07-17 | Gen Electric | Dichtgepackte Verbindungsstruktur, die eine Kammer enthält |
US5071359A (en) * | 1990-04-27 | 1991-12-10 | Rogers Corporation | Array connector |
US5245751A (en) * | 1990-04-27 | 1993-09-21 | Circuit Components, Incorporated | Array connector |
US5293626A (en) * | 1990-06-08 | 1994-03-08 | Cray Research, Inc. | Clock distribution apparatus and processes particularly useful in multiprocessor systems |
US5251097A (en) * | 1990-06-11 | 1993-10-05 | Supercomputer Systems Limited Partnership | Packaging architecture for a highly parallel multiprocessor system |
US5171964A (en) * | 1990-07-23 | 1992-12-15 | International Business Machines Corporation | High accuracy, high flexibility, energy beam machining system |
US5442475A (en) * | 1991-07-15 | 1995-08-15 | Cray Research, Inc. | Optical clock distribution method and apparatus |
US5293025A (en) * | 1991-08-01 | 1994-03-08 | E. I. Du Pont De Nemours And Company | Method for forming vias in multilayer circuits |
US5391516A (en) * | 1991-10-10 | 1995-02-21 | Martin Marietta Corp. | Method for enhancement of semiconductor device contact pads |
US5224265A (en) * | 1991-10-29 | 1993-07-06 | International Business Machines Corporation | Fabrication of discrete thin film wiring structures |
JP2697447B2 (ja) * | 1992-01-17 | 1998-01-14 | 富士通株式会社 | レーザアブレーション加工方法と電子装置 |
US5378318A (en) * | 1992-06-05 | 1995-01-03 | Vlsi Technology, Inc. | Planarization |
US5428803A (en) * | 1992-07-10 | 1995-06-27 | Cray Research, Inc. | Method and apparatus for a unified parallel processing architecture |
US5355397A (en) * | 1992-09-24 | 1994-10-11 | Cray Research, Inc. | Clock start up stabilization for computer systems |
WO1994008443A1 (en) * | 1992-09-29 | 1994-04-14 | Berg N Edward | Method and apparatus for fabricating printed circuit boards |
US5466892A (en) * | 1993-02-03 | 1995-11-14 | Zycon Corporation | Circuit boards including capacitive coupling for signal transmission and methods of use and manufacture |
US5454161A (en) * | 1993-04-29 | 1995-10-03 | Fujitsu Limited | Through hole interconnect substrate fabrication process |
US5378313A (en) * | 1993-12-22 | 1995-01-03 | Pace; Benedict G. | Hybrid circuits and a method of manufacture |
GB2286787A (en) * | 1994-02-26 | 1995-08-30 | Oxford Lasers Ltd | Selective machining by dual wavelength laser |
US5509553A (en) * | 1994-04-22 | 1996-04-23 | Litel Instruments | Direct etch processes for the manufacture of high density multichip modules |
US5493096A (en) * | 1994-05-10 | 1996-02-20 | Grumman Aerospace Corporation | Thin substrate micro-via interconnect |
US5614114A (en) * | 1994-07-18 | 1997-03-25 | Electro Scientific Industries, Inc. | Laser system and method for plating vias |
US5593606A (en) * | 1994-07-18 | 1997-01-14 | Electro Scientific Industries, Inc. | Ultraviolet laser system and method for forming vias in multi-layered targets |
JPH0870073A (ja) * | 1994-08-29 | 1996-03-12 | Yoshiyuki Uno | リードフレームの加工方法及びリードフレーム並びに半導体装置 |
US5541367A (en) * | 1994-10-31 | 1996-07-30 | Dell Usa, L.P. | Printed circuit board having a land with an inwardly facing surface and method for manufacturing same |
US5541731A (en) * | 1995-04-28 | 1996-07-30 | International Business Machines Corporation | Interferometric measurement and alignment technique for laser scanners |
JPH09172120A (ja) * | 1995-12-18 | 1997-06-30 | Dainippon Printing Co Ltd | 金属板の加工方法 |
-
1996
- 1996-11-08 US US08/747,095 patent/US6023041A/en not_active Expired - Lifetime
-
1997
- 1997-10-22 JP JP52144198A patent/JP2002513509A/ja not_active Ceased
- 1997-10-22 AU AU50842/98A patent/AU5084298A/en not_active Abandoned
- 1997-10-22 WO PCT/US1997/018974 patent/WO1998020531A2/en active Application Filing
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013131501A (ja) * | 2006-10-31 | 2013-07-04 | Corning Inc | マイクロ加工された電解質シート、これを利用する燃料電池デバイス、および燃料電池デバイスを作製するマイクロ加工方法 |
JP2009252892A (ja) * | 2008-04-03 | 2009-10-29 | Mitsubishi Electric Corp | レーザ加工方法、プリント基板製造方法およびレーザ加工装置 |
Also Published As
Publication number | Publication date |
---|---|
WO1998020531A3 (en) | 1998-10-22 |
AU5084298A (en) | 1998-05-29 |
WO1998020531A2 (en) | 1998-05-14 |
US6023041A (en) | 2000-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001525120A (ja) | ブラインドおよびスルーの両マイクロ―ヴァイアの入口の品質を向上するために吸光コーティングを用いる方法 | |
JP2000505949A (ja) | 355nmでのヴァイア入口の形成を向上させるための多パルスによる間隔どりの処理 | |
JP2000505244A (ja) | ブラインドマイクロヴァイアの電気抵抗を改善するための多周波数処理 | |
US6021564A (en) | Method for reducing via inductance in an electronic assembly and article | |
US6132853A (en) | Multiple frequency processing to minimize manufacturing variability of high aspect ratio micro through-vias | |
JP2000505248A (ja) | マイクロヴァイア形成のために大容積密度物質の除去を必要とするモジュールを効率的に製造するための逐次レーザ処理の方法 | |
US5965043A (en) | Method for using ultrasonic treatment in combination with UV-lasers to enable plating of high aspect ratio micro-vias | |
US6143401A (en) | Electronic chip package | |
US5868950A (en) | Method to correct astigmatism of fourth yag to enable formation of sub 25 micron micro-vias using masking techniques | |
JP2002513509A (ja) | 直径ばらつきと共に出口ヴァイア再デポジットを制御するために吸光コーティングおよび消滅性銅を用いる方法 | |
US5863446A (en) | Electrical means for extracting layer to layer registration | |
JP2000505948A (ja) | 公称位置合せを向上させるための基準手法を用いる方法 | |
WO1998020529A1 (en) | Method for minimizing pink ring in blind laser vias | |
JP2000504492A (ja) | 組立てられた電子パッケージのシリコン基板の湾曲半径を低減する方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041018 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060411 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060710 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060821 |
|
A313 | Final decision of rejection without a dissenting response from the applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A313 Effective date: 20061204 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070116 |