JPH0870073A - リードフレームの加工方法及びリードフレーム並びに半導体装置 - Google Patents

リードフレームの加工方法及びリードフレーム並びに半導体装置

Info

Publication number
JPH0870073A
JPH0870073A JP6203513A JP20351394A JPH0870073A JP H0870073 A JPH0870073 A JP H0870073A JP 6203513 A JP6203513 A JP 6203513A JP 20351394 A JP20351394 A JP 20351394A JP H0870073 A JPH0870073 A JP H0870073A
Authority
JP
Japan
Prior art keywords
metal plate
lead frame
processing
electrolytic
dross
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6203513A
Other languages
English (en)
Inventor
Yoshiyuki Uno
義幸 宇野
Nobuhiko Tada
信彦 多田
Kojiro Ogata
浩二郎 緒方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Construction Machinery Co Ltd
Original Assignee
Hitachi Construction Machinery Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Construction Machinery Co Ltd filed Critical Hitachi Construction Machinery Co Ltd
Priority to JP6203513A priority Critical patent/JPH0870073A/ja
Publication of JPH0870073A publication Critical patent/JPH0870073A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Laser Beam Processing (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】リードフレームの加工方法において、レーザ加
工後に変形を与えずに微細かつ高精度の形状を維持しな
がら、ドロスやスパッタを容易に除去することができる
ようにする。 【構成】金属板1の両面に耐電解加工性のレジスト膜2
を被覆しておき、レーザ光202を照射して金属板1を
貫通する切断溝3をリードフレーム100の形状に従っ
て形成する。続いてレーザ加工後の金属板1に電解加工
を施し、組織の異なる金属板1の地金と加工変質層9の
界面を選択的に腐食(孔食)する。これにより、従来か
ら問題とされていたドロス5やスパッタ6だけでなく、
再凝固層7や熱影響部8等を含む切断溝3側壁に形成さ
れた加工変質層9の全てが金属板1の地金から分離及び
除去される。そして、最後にレジスト膜2を除去する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、レーザ光を利用して金
属板を適宜に切り欠くことによりリードフレームを形成
するリードフレーム加工方法、及びこのリードフレーム
加工方法によって加工されたリードフレーム、並びにこ
のリードフレームを用いた半導体装置に関する。
【0002】
【従来の技術】近年、半導体チップの高密度実装化、高
集積化がより一層厳しく要求されてきており、これに対
応するために半導体チップを搭載するリードフレームも
狭ピッチ化、多ピン化することが要求されている。この
ようにリードフレームを微細かつ高精度に加工すること
は、従来のプレス加工やエッチング加工では困難であ
る。
【0003】これに対し、レーザ光を利用した加工は、
高密度エネルギー熱源であるレーザビームを被加工材表
面上に集光し、被加工材を局部的かつ瞬時に溶融、溶断
する加工方法であるため、微細かつ高精度な加工が可能
な切断法であり、従来のリードフレーム加工に用いられ
ているプレス加工やエッチング加工では不可能であった
加工も可能である。
【0004】レーザ光を利用したリードフレームの加工
方法としては、例えば、特開平2−247089号公報
や特開平3−123063号公報に開示されているよう
に、インナーリードの内方の狭ピッチ部分をレーザ加工
によって加工し、アウターリード等の狭ピッチでない部
分を従来のプレスまたはエッチングにより加工する方式
が提案されている。また、特開平2−301160号公
報に記載の方式では、リードフレームに所定の切断パタ
ーンを施したり、リードフレームのアウターリードを連
結するダムバーを切断するのにレーザ加工を利用してい
る。
【0005】
【発明が解決しようとする課題】上記のように、レーザ
加工によれば、レーザビームを細く集光して加工するこ
とができるので、微細かつ高精度のリードフレームを製
造することができるが、レーザ加工は、細く集光したレ
ーザビームによって金属板(被加工材料)を急速かつ瞬
時に加熱し、その加熱部分を溶融して排除し、金属板を
貫通する切断溝を形成する熱加工であるため、加工に伴
って溶融物がドロスやスパッタとして金属板に付着す
る。特に、ドロスは金属板のレーザ光を照射する面とは
反対側の面(以下、裏面という)の切断溝側壁に沿って
多く付着しやすく、スパッタは金属板の切断溝の周囲に
飛散して付着しやすい。また、一部のドロスやスパッタ
は切断溝側壁の壁面にも付着する。
【0006】これらドロスやスパッタが製品たるリード
フレームに付着すると加工形状が悪化し、寸法精度が低
下する。とりわけ、リードフレームの場合には、後で剥
がれ落ちるなどして短絡等の性能欠陥の主因となり易い
ほか、後工程での他部品との接合時における密着性の悪
化にもつながり、品質を損う。
【0007】これらのドロスやスパッタを除去するた
め、従来では、例えばワイヤブラシやバフ砥石や研削砥
石等によって機械的に切削または研削して除去する方法
が採用されていたのが一般的であり、また、超高圧水
(500〜1500kgf/cm2)の噴射によって除去するウォータ
ジェット法が一部で採用されることもあった。しかし、
これらの機械的な力によって強制的にドロスやスパッタ
を除去する方法は能率が悪く、しかも容易に除去するこ
とが困難であり、本発明が対象とするような微細かつ高
精度のリードフレームに対しては変形や歪みを残留させ
てしまう危険性があり、性能の悪化や製品歩留りの低下
を招く。従って、微細かつ高精度のリードフレームに付
着したスパッタやドロスを除去する際には、極力外力を
与えないことが望まれる。さらに、切断溝側壁の壁面に
付着したドロスやスパッタは機械的に除去することはほ
とんど不可能である。これは、切断溝の幅が極めて狭い
ためである。
【0008】特開平2−247089号公報や特開平3
−123063号公報におけるレーザ加工においても上
記のような問題は存在するが、これらの従来技術ではそ
の問題に対する対策は何ら講じられていない。
【0009】また、特開平2−301160号公報に記
載の方式においては、レーザビームと同軸的に噴出され
るアシストガスで溶融物を吹き飛ばすなどしてドロスや
スパッタの付着を抑えることが試みられている。しか
し、このような方法によってもドロスやスパッタの除去
は不完全であり、加工後にはどうしてもその溶融物が残
留してしまい、ドロスやスパッタが製品であるリードフ
レームに付着することは避けられない。
【0010】本発明の目的は、レーザ加工後に変形を与
えずに微細かつ高精度の形状を維持しながら、ドロスや
スパッタを容易に除去することができるリードフレーム
の加工方法、及びそのリードフレーム加工方法によって
加工されたリードフレーム、並びにそのリードフレーム
を用いた半導体装置を提供することである。
【0011】
【課題を解決するための手段】上記目的を達成するた
め、本発明によれば、半導体チップを搭載すると共にそ
の半導体チップの各端子と接続される多数のリードを有
するリードフレームを金属板から形成する際に、前記リ
ードフレームの少なくとも一部をレーザ光照射によって
形成するリードフレームの加工方法において、前記金属
板にレーザ光を照射してその金属板を貫通する切断溝を
形成する第1の工程と、その第1の工程で前記切断溝側
壁に形成されたドロスを含む加工変質層を電解加工によ
って金属板の地金から電気化学的に分離及び除去する第
2の工程とを有することを特徴とするリードフレームの
加工方法が提供される。
【0012】上記リードフレームの加工方法において、
好ましくは、第1の工程におけるレーザ光照射の前に、
金属板の両面に耐電解加工性のレジスト膜を形成する第
3の工程を有する。または、第1の工程におけるレーザ
光照射の後に、金属板の両面に耐電解加工性のレジスト
膜を形成する第4の工程を有する。
【0013】また、本発明によれば、上記のようなリー
ドフレームの加工方法によって製造されたリードフレー
ム、及びそのリードフレームを用いた半導体装置が提供
される。
【0014】
【作用】金属板にレーザ加工を施すと、レーザ光照射に
伴う入熱によって前述のドロスやスパッタ以外の生成物
も生じる。例えば、切断溝側壁にはレーザ加工時に排除
しきれなかった溶融物の一部が再凝固層となって付着す
ると共に、その付近は溶融状態にまで高温に加熱される
ため高温酸化被膜が形成される。上記再凝固層はドロス
に類似した組織で金属板地金とは組織の異なるものであ
り、その影響は現在明らかにはされていないが、ドロス
やスパッタと同様に加工精度を損ない、剥がれ落ちるな
どして短絡等の不具合の原因になることが懸念される。
特に、切断溝は幅が狭いため、その側壁に付着している
再凝固層等を機械的に除去することはほとんど不可能で
ある。一方、高温酸化被膜は端子接続時の接触不良の原
因となる。
【0015】また、切断溝側壁はレーザ加工の際に急熱
及び急冷の履歴を経るため、その側壁には上記再凝固層
や高温酸化被膜とは別の、大きな残留熱歪みや熱応力を
内含した熱影響部が層状に形成される。この熱影響部も
金属板地金とは組織が異なるものである。そして、熱影
響部の熱歪みや熱応力がその後のリードフレーム製造工
程中や半導体装置の製造中に徐々に開放されると、微細
かつ高精度に加工したリードフレームの形状が変形して
しまい、その寸法精度が悪化する。
【0016】以上のような再凝固層や高温酸化被膜や熱
影響部はレーザ加工によって不可避的に生じるものであ
り、本発明においてはこれらの生成物を前述のドロスや
一部のスパッタと共に加工変質層と称する。また、この
加工変質層はリードフレームの素材である金属板の地金
と化学的組成は類似しているが、先にも述べたように結
晶構造等の組織の異なるものである。
【0017】前述のように構成した本発明においては、
レーザ光照射により金属板を貫通する切断溝を形成した
後、その金属板に電解加工を施す。これにより、組織の
異なる金属板地金と加工変質層との間で電極が形成さ
れ、電池作用によってその電極の間、即ち界面付近が選
択的にアタック(腐食)される。腐食が進んで組織の異
なる界面に隙間が形成されると、その隙間に腐食生成物
である水酸化物が生成されて水素イオンがリッチにな
り、反応がさらに促進される。これにより、一層その界
面が選択的に腐食(孔食)されることになる。この結
果、本発明によれば、従来から問題とされていたドロス
やスパッタだけでなく、再凝固層や熱影響部等を含むレ
ーザ光照射で切断溝側壁に形成された加工変質層全てが
金属板の地金から電気化学的に分離され、除去される。
【0018】また、上記のように非接触の処理方法であ
る電解加工を利用するため、従来の機械的な除去処理方
法と異なって金属板には何らの外力が加わることもな
く、しかも熱歪みや熱応力を内含していた加工変質層の
熱影響部も同時に除去されるため、微細かつ高精度に加
工されたリードフレームに変形を与えずにその形状を維
持することができる。
【0019】また、レーザ光照射の前、即ち電解加工前
に、金属板の両面に耐電解加工性のレジスト膜を形成し
ておくことにより、電解加工時における金属板素材の加
工すべきでない部分の肉やせが抑制される。さらに切断
溝近傍を微視的にみると、レジスト膜の上からレーザ光
を照射した時には、形成された切断溝より少し広い範囲
のレジスト膜が熱によって除去される。これにより、加
工変質層はその厚さ方向(切断溝側壁に垂直な方向)に
むき出しの状態となり、引き続いて行われる電解加工時
には金属板の地金と加工変質層の界面が電解処理液に接
触して界面の腐食(孔食)が起こり易くなる。その結
果、前述のように加工変質層が電気化学的に分離及び除
去される。
【0020】一方、レーザ光照射の後に、金属板の両面
に耐電解加工性のレジスト膜を形成する場合には、例え
ばロ−ラ等によりレジスト剤を塗布することにより、切
断溝側壁の少なくとも一部はむき出しの状態となる。こ
の状態で電解加工を行うと、加工変質層の極わずかな欠
陥より電解処理液が侵入し金属板の地金と加工変質層の
界面にその電解処理液が達して腐食が進行するか、また
はレジスト膜の極わずかな欠陥から電解処理液が浸透し
金属板の地金と加工変質層の界面にその電解処理液が達
して腐食が進行する。これにより、前述と同様に加工変
質層が電気化学的に分離及び除去される。
【0021】
【実施例】本発明によるリードフレームの加工方法及び
リードフレーム並びに半導体装置の一実施例について、
図1〜図10を参照しながら説明する。
【0022】まず、本実施例のリードフレームの構成を
図2により説明する。図2において、リードフレーム1
00の中央部分には、半導体チップを搭載するダイパッ
ド101が設けられており、このダイパッド101を囲
むようにして多数のインナーリード102と、これらイ
ンナーリード102に連続するアウターリード103が
配設されている。これら隣合うインナーリード102と
アウターリード103とはダムバー104により互いに
連結状に支持されている。また、ダイパッド104の周
辺は腕105以外は切欠き部106が設けられており、
この切欠き部106によりインナーリード102はダイ
パッド101と分離され、かつ隣合うインナーリード1
02はこの切欠き部106によりそれぞれ分離されてい
る。さらに、リードフレーム100の外周部分には半導
体チップの端子とインナーリード102との接続時の位
置決め用に位置決め穴107が設けられている。ダムバ
ー104は、半導体チップのモールド時にレジンを堰止
める役割とインナーリード102及びアウターリード1
03を補強する役割を有し、モールド後に除去される。
【0023】また、インナーリード102は、ダイパッ
ド101の方へ収束するように延びており、その先端部
は半導体チップ(図10参照)をダイパッド101に搭
載した後に行われる電気的接続を行うのに十分な幅とな
っている。従って、インナーリード102の内側におけ
る相隣合うリード間の間隙108は特に狭く、極めて微
細な構造となっており、しかもこの部分の加工はリード
フレームの加工において最も寸法精度や清浄度が厳しい
部分である。
【0024】次に、上記リードフレームの加工方法を説
明する。図3はその加工方法を説明するフローチャート
である。まず、図3のステップS1において、加工準備
が行われる。即ち、コイル状に巻かれた帯状の金属板、
例えば鋼、銅合金、42アロイ、コバール等の金属板が
レベラーにかけられ、巻きぐせが取り除かれる。続い
て、その金属板の表面が洗浄され、汚れや油分等が除か
れる。上記のように素材としてコイル状に巻かれた帯状
の金属板を使用することにより、これを巻き出して多数
のリードフレームを連続的に加工することができ、大量
生産が可能となる。
【0025】次に、ステップS2においてレジスト処理
が行われる。即ち、図1(a)に示すように、金属板1
の両面に耐電解加工性のレジスト剤が塗付され、乾燥さ
れる。これにより、耐電解加工性のレジスト膜2が金属
板1の両面に被覆される。この時使用するレジスト剤と
しては無機レジスト剤が好ましく、その被覆方法として
は、例えばロ−ラ等によってレジスト剤を塗布し乾燥す
る方法等を適用すればよい。本発明者が行った実験で
は、二酸化珪素(SiO2)系の無機レジスト剤(東京
応化工業社製Si−59000(商品名))を使用し、
ロ−ラでこの無機レジスト剤を金属板1の両面に塗布し
た。この他、水ガラス等を利用することもできる。
【0026】次に、ステップS3において、レーザ加工
が行われる。このレーザ加工が施されるのは、リードフ
レーム形状の中で少なくとも、微細かつ高精度の寸法、
形状が必要であるインナーリード102の部分、即ち、
狭ピッチでしかも寸法精度や清浄度が厳しい部分であ
る。また、この時使用されるレーザ光を発生するレーザ
加工装置は、従来から知られている一般的なものでよ
い。このようなレーザ加工装置のレーザ光学系の一例を
図4に示す。
【0027】図4に示すレーザ加工装置200におい
て、レーザ発振器201で発生したレーザ光202は、
加工ヘッド203内に設けられたベンディングミラー2
04に入射し、金属板1の方向へ誘導される。そして、
レーザ光202はノズル205内にある集光レンズ20
6に入射し、加工を可能にする所要のエネルギ密度を有
するように十分に集光され、ノズル205の先端から金
属板1の加工位置Aに照射される。また、ノズル205
にはアシストガス供給口207が設けられており、ノズ
ル先端からこのアシストガス208が上記レーザ光20
2を包み込むように同軸的に噴出される。
【0028】図3のステップS3においては、まず、上
記のようなレーザ加工装置において、レーザ光202の
発振周期やエネルギ密度、集光レンズ206の焦点位
置、アシストガス208の圧力、加工位置等の諸条件が
設定され、レーザ加工装置の準備が行われる。
【0029】続いて上記レーザ加工装置によって金属板
1にレーザ加工が施される。図5は、この時のレーザ加
工される金属板1の断面を概念的に示した図である。図
5において、レーザ光202は充分な熱エネルギを供給
できるように集光レンズ206で集光されており、金属
板1表面の照射された部分が溶融し、これが熱源となっ
てこの溶融が表面から順次深さ方向に向って進行し、や
がて金属板1を貫通する。貫通した切断溝3は、集光さ
れるレーザ光202の形状の影響により、そのレーザ光
2の進行方向に向かって細くなるテーパが少しついた形
状となる。
【0030】また、レーザ光202の照射による入熱に
より、レジスト膜2も加工される。即ち、表面のレジス
ト膜2がレーザ光202により加工されて表側の開口部
4aが形成され、更に切断溝3が貫通してから裏面のレ
ジスト膜2が加工されて裏側の開口部4bが形成され
る。この表面側及び裏面側の開口部4a,4bの寸法は
ほぼ同じであって、図に示すように切断溝3よりも少し
大きくなる。
【0031】さらに、レーザ照射によって発生した溶融
金属は大部分は金属板1の裏面から落下するが、一部分
の残留した溶融金属は金属板1裏面の側壁付近で雫状に
凝固してドロス5となる。一方、飛散した溶融金属はス
パッタ6として金属板1表面にレジスト膜2を介して付
着する。また、図示は省略したが、一部のドロス5やス
パッタ6は切断溝3側壁の壁面にも付着する。これらド
ロス5やスパッタ6は、熱加工であるレーザ加工に特有
のものであって、寸法精度の低下やリード間の短絡の原
因となる。
【0032】上記に加え、切断溝3側壁には排除されず
に残留した溶融金属の一部が再凝固し再凝固層7が形成
される。この再凝固層7はドロス5に類似した組織で金
属板1の地金とは組織の異なるものであり、その影響は
現状では明らかではないが、ドロス5やスパッタ6と同
様に寸法精度の低下やリード間の短絡の原因となること
が懸念される。また、再凝固層7に隣接して金属板1の
地金側にはレーザ加工の際に受けた熱履歴により大きな
残留熱歪みや熱応力を内含した熱影響部8が層状に形成
される。この熱影響部8も金属板1の地金とは組織が異
なるものである。そして、熱影響部8の熱歪みや熱応力
は徐々に開放され、形状の変形を招くため寸法精度の悪
化の原因になる。但し、再凝固層7と熱影響部8の境界
は明確ではないと考えられる。しかも、金属板1のレー
ザ光202が照射された部分近傍は高熱になるため酸化
皮膜(図示せず)が形成され、端子接続時の接触不良の
原因となる。
【0033】上記レーザ加工により、図1(b)に示す
ような、金属板1を貫通する切断溝3がリードフレーム
形状に従って順次形成される。その後、この金属板1は
表面洗浄される。但し、図1(b)では、上述したドロ
ス5、一部のスパッタ6(切断溝3側壁の壁面に付着し
たもの)、酸化皮膜、再凝固層7、及び熱影響部8を全
てまとめ、加工変質層9として表した(後述する図9に
おいても同様に表した)。
【0034】ところで、本発明者の実験によると、スパ
ッタやドロスを機械的に切削または研削して除去する従
来からの方法を採用することにより、切断溝3周辺の金
属板1の表面に付着しているものは容易に除去できる
が、切断溝3側壁の壁面に付着しているものは、切断溝
3の幅が極めて狭いため、ほとんど不可能であった。特
に、超高圧水(500〜1500kgf/cm2)の噴射によって除去
するウォータジェット法によれば、切断溝3側壁の壁面
に付着しているスパッタやドロスを除去できると予想し
ていたが、実際には、切断溝3の幅(0.05〜0.1mm程
度)が金属板1の板厚(0.1〜0.25mm程度)よりも狭い
ため、切断溝3内部にまで水の噴射力が十分に及ばず、
ほとんど効果がなかった。
【0035】これに対し、本実施例では、図3のステッ
プS4において電解加工を実施することによって上記の
ような切断溝3側壁に付着したドロス5やスパッタ6の
みならず、加工変質層全てを除去する。この時使用され
る電解加工装置の一例を図6に示す。図6に示す電解加
工装置300おいて、レーザ加工が施された帯状の金属
板1は、送給ロール301a及びガイドロール301b
によって電解処理槽302中に搬入される。電解処理槽
302中の電解処理液303には複数の電極(陰極)3
04a〜304fが浸漬され、一方金属板1には通電接
触子(陽極)310が接触しており、電極304a〜3
04fにはそれぞれ独立した直流電源305a〜305
fから電流が供給されて電気化学反応が生起され、電解
加工が連続的に施される。これにより金属板1に付着し
ていたドロスや再凝固組織を含む加工変質層は金属板地
金から分離させられ、電解処理液303で電解加工され
た金属板1はガイドロール301c及び送給ロール30
1dによって搬出され、次工程へと送給される。また、
電解処理槽302中の電解処理液303は適宜新しいも
のと交換される。
【0036】上記電解加工における電解処理液303の
組成、電流密度、温度、処理時間の組合せの例を図7及
び図8に示す。図7はリードフレームの材料が鉄鋼等の
鉄系の材料の場合、図8はリードフレームの材料が銅及
び銅合金の場合である。但し、処理時間は図6の送給ロ
ール301a,301d及びガイドロール301b,3
01cの送り速度により調節される。但し、この他の条
件でも電解加工は可能である。
【0037】ここで、金属板1の素材を鉄系の材料とし
た場合、電解処理液303中の陽極、即ち金属板1にお
ける反応は、次のようになる。
【0038】
【数1】
【0039】
【数2】
【0040】式(1)及び式(2)をまとめると式
(3)が得られる。
【0041】
【数3】
【0042】一方、陰極、即ち電極304a〜304f
における反応は、次のようになる。
【0043】
【数4】
【0044】上記のように、電解処理槽302中の電解
処理液303と金属板1とが電気化学反応を起こし、金
属板1が溶解すると共に、電気化学反応を起こした部分
に水素ガスが生成される。この電気化学反応の過程は次
のようである。
【0045】金属板1を電解処理液303に浸漬した状
態で電流を供給すると、組織の異なる金属板1の地金と
加工変質層9との間で電極が形成され、電池作用によっ
てその電極の間、即ち界面付近が選択的にアタック(腐
食)される。これにより、図9(a)のように密着して
いた金属板1の地金と加工変質層9の界面に図9(b)
のような隙間10が形成される。
【0046】腐食が進んで組織の異なる金属板1の地金
と加工変質層9の界面に図9(b)のような隙間10が
形成されると、隙間10に腐食生成物である水酸化物
(式(3)及び(4)の反応の場合は水酸化鉄、即ちF
e(OH)2)が生成されて水素イオンリッチになり、
PHが下がり、式(3)の反応がさらに促進される。こ
れにより、一層金属板1の地金と加工変質層9の界面が
選択的に腐食(孔食)されることになる。この様子を図
9(c)に示す。
【0047】図9(c)の状態からさらに腐食を進ませ
ることにより、従来から問題とされていたドロス5だけ
でなく、再凝固層7や熱影響部8等を含むレーザ光照射
で切断溝3側壁に形成された加工変質層9の全てが金属
板1の地金から電気化学的に分離され、除去される。以
上の電解加工が終了した金属板1の断面の状態を図1
(c)に示す。
【0048】加工変質層9の厚さは、金属板の材質や板
厚、及びレーザ加工条件などによって異なるが、例え
ば、パルス状のYAGレーザを用いて板厚が0.15mmのス
テンレス金属板に0.05〜0.1mmの幅の切断溝を形成した
場合、加工変質層の厚さは0.05〜0.015mm程度と推定さ
れる。
【0049】また、直流電源305a〜305fより与
える電解電圧には一般に適正な範囲が存在し、低すぎる
と電気化学反応が十分に進まなかったり、金属板1の表
面に不働態が形成されて電解加工には不適当であり、高
すぎると水の電気分解が強烈に進むため金属板1表面に
おける電気化学反応は進まない。さらに、適正な電解加
工条件は、電解処理液303の種類や温度、金属板1の
材質や表面積、または電極の大きさやその配置等によっ
て異なるため、予め適宜の試行実験を行っておき、最適
な条件を把握してから実際の電解加工を行う必要があ
る。
【0050】上記電解加工が終了すると、金属板1の表
面に残っているレジスト膜2が適当な溶剤等により除去
され、その後、金属板1は洗浄、乾燥されて製品たるリ
ードフレーム100となる(図1(d))。
【0051】以上で説明した電解加工は、本来は、金属
表面の凹凸を無くして鏡面状態に仕上げる電解研磨と呼
ばれる表面処理技術と同様のものである。しかし、本実
施例は、表面から徐々に電気化学的に腐食される上記電
解研磨とは異なった現象、即ち組織の異なる金属板1の
地金と加工変質層9の界面が選択的に腐食(孔食)され
る現象を利用するものである。従来、このような電解加
工をドロスやスパッタの除去処理のために利用する考え
は全く存在せず、金属板1の地金と加工変質層9の界面
が選択的に腐食(孔食)される現象は本発明者が実験に
より独自に見いだした現象である。これによって組織が
異なる界面部分が選択的に腐食(孔食)され、その結
果、従来から問題とされていたドロス5や一部のスパッ
タ6だけでなく、再凝固層7や熱影響部8等を含むレー
ザ光照射で切断溝3側壁に形成された加工変質層9の全
てが除去でき、従来予想もしなかった良好な効果を得る
ことができた。また、電解加工によれば加工変質層9を
比較的短時間で除去できるため、従来のドロスやスパッ
タの(機械的な)除去処理に比べその処理時間の短縮を
図ることも可能である。
【0052】以上のようなリードフレームの加工方法で
加工するのは、前述のように少なくとも微細かつ高精度
の寸法、形状が必要であるインナーリード102(図2
参照)の部分、即ち、狭ピッチでしかも寸法精度や清浄
度が厳しい部分である。それ以外のアウターリード10
3や外枠部分などの比較的大きな部分は、加工能率がよ
く加工コストの安い従来のプレス加工やエッチング加工
によって形成することができる。このように、リードフ
レーム100の加工部分に応じて、適当な加工方法を適
宜選択し組み合せることにより、要求される加工寸法及
び加工精度を満たしつつ加工能率を向上させ、かつ加工
コストを低減することができる。
【0053】次に、上記のようなリードフレームを用い
た半導体装置の構成を図10により説明する。図10に
示す半導体装置150において、ダイパッド101(図
2参照)には半導体チップ130が搭載され、インナー
リード102と半導体チップ130の端子とが金線等の
ワイヤ140により電気的に接続され、半導体チップ1
30及びインナーリード102を含む部分が樹脂モール
ド110により封止されている。また、アウターリード
103はダムバー104(図2参照)が切除されること
によって個々に分割されており、さらに樹脂モールド1
10の外側で前述のようにガルウィング状に折り曲げ成
形されている。このアウターリード103の曲げ成形さ
れた部分は、後ほど半導体装置150がプリント基板上
に搭載された時に、プリント基板の回路パターンに接続
される部分である。
【0054】以上のような本実施例によれば、レーザ光
202の照射により金属板1を貫通する切断溝3をリー
ドフレーム100の形状に従って形成した後、金属板1
に電解加工を施すので、組織の異なる金属板1の地金と
加工変質層9の界面が選択的に腐食(孔食)され、その
結果、従来から問題とされていたドロス5やスパッタ6
だけでなく、再凝固層7や熱影響部8等を含む切断溝3
側壁に形成された加工変質層9の全てを金属板1の地金
から分離及び除去することができる。
【0055】また、非接触の処理方法である電解加工を
利用するので、金属板1には何らの外力が加わることも
なく、しかも熱歪みや熱応力を内含していた熱影響部9
も同時に除去されるため、微細かつ高精度に加工された
リードフレーム100に変形を与えずにその形状を維持
することができる。
【0056】また、レーザ光照射の前に、金属板1の両
面に耐電解加工性のレジスト膜2を形成するので、電解
加工時における金属板1の肉やせを抑えることができ
る。但し、多少の肉やせが許容される場合には必ずしも
レジスト膜を被覆する必要はない。
【0057】さらに、レジスト膜2の開口部4a及び4
bが形成された切断溝3より少し大きくなるため、電解
加工時には金属板1の地金と加工変質層9の界面が電解
処理液303に接触して界面の腐食を促進することがで
きる。
【0058】また、本実施例によれば、従来加工が難し
かった狭ピッチかつ多ピンのリードフレームを高品質か
つ高信頼性を損なうことなく製造することが可能であ
る。従って、TABやPGAやBGA等と同等またはそ
れ以上の小形化や多ピン化を、TABやPGAやBGA
等よりも安価に実現することができ、半導体装置(LS
I)のパッケージ費用を削減することができる。
【0059】さらに、リードフレームを用いた半導体装
置は、従来から行われていた表面実装技術であるリフロ
ーはんだ付けが利用できるため、リフローはんだ付けが
実施困難なTABやBGA等を用いた半導体装置よりも
接合のためのコストが安くなり、しかも接合欠陥を減少
させることで接合部の信頼性が向上し、製造歩留りを向
上させることができる。
【0060】さらに、狭ピッチかつ多ピンの半導体装置
が提供できるため、電子回路用基板の小形化や高密度実
装化が可能となると共に、そのような電子回路の製造コ
ストを大幅に削減することが可能である。
【0061】次に、本発明によるリードフレームの加工
方法の他の実施例について、図11を参照しながら説明
する。本実施例は、レーザ加工によってリードフレーム
形状を形成した後に金属板の両面に耐電解加工性のレジ
スト膜を形成し、続いて電解加工を行うものである。
【0062】まず、図11(a)のようなレジスト膜を
形成しない無垢の金属板31に直接レーザ加工を施し、
図11(b)のように金属板31を貫通する切断溝33
をリードフレーム形状に従って順次形成する。このレー
ザ加工により、図1と同様にドロス35、一部のスパッ
タ、酸化皮膜、再凝固層、及び熱影響部等を含む加工変
質層39が切断溝33側壁に沿って付着する。
【0063】次に、上記のようにレーザ加工を施した金
属板31の両面にレジスト膜32を被覆する。その状態
を図11(c)に示す。この時のレジスト膜32の被覆
方法としては、前述の実施例と同様にロ−ラ等によって
レジスト剤を塗布し乾燥する方法を適用すればよい。こ
のようにレーザ加工後にレジスト膜32を被覆すること
により、切断溝33側壁の少し内側までレジスト膜32
が被覆され、切断溝3側壁裏面側のドロス35の表面に
もレジスト膜32が被覆される。しかし、切断溝33側
壁のうち少なくとも一部(即ち、図11(c)において
は切断溝33の深い部分の側壁)はむき出しの状態とな
る。
【0064】尚、レーザ加工後に切断溝33の内部にパ
ラフィン等の充填剤を充填しておいてからレジスト膜3
2を被覆し、その後上記充填剤を溶剤等によって除去し
てもよい。この方法によれば、切断溝33側壁の内側ま
でレジスト膜32が被覆されることがない。
【0065】上記の状態で前述の実施例と同様に電解加
工を行う。この時、電解処理液は加工変質層39の極わ
ずかな欠陥より侵入し金属板31の地金と加工変質層3
9の界面にその電解処理液が達して腐食が進行するか、
またはレジスト膜32の極わずかな欠陥から電解処理液
が浸透し金属板31の地金と加工変質層39の界面にそ
の電解処理液が達して腐食が進行する。これにより、金
属板31の地金と加工変質層39の界面が選択的に腐食
(孔食)され、加工変質層39の全てが金属板31の地
金から電気化学的に分離され、除去される。また、ドロ
ス35の表面にもレジスト膜32が被覆されているが、
電解加工時の分離、除去には何ら影響しない。この電解
加工が終了した金属板31断面の状態を図1(d)に示
す。
【0066】そして、金属板31の表面に残っているレ
ジスト膜32が適当な溶剤等により除去され、その後、
金属板31は洗浄、乾燥されて製品たるリードフレーム
100となる(図11(e))。
【0067】以上のような本実施例によれば、図1〜図
10で説明した実施例と同様の効果が得られる。
【0068】
【発明の効果】本発明によれば、レーザ加工後の金属板
に電解加工を施すので、組織の異なる金属板地金の表面
と加工変質層の表面の界面が選択的に腐食(孔食)さ
れ、従来から問題とされていたドロスやスパッタだけで
なく、再凝固層や熱影響部等を含む加工変質層全てを金
属板の地金から電気化学的に分離及び除去することがで
きる。
【0069】また、非接触の処理方法である電解加工を
利用し、しかも熱歪みや熱応力を内含していた熱影響部
も同時に除去することができるので、微細かつ高精度に
加工されたリードフレームに変形を与えずにその形状を
維持することができる。
【0070】また、電解加工前に、金属板の両面に耐電
解加工性のレジスト膜を形成するので、電解加工時にお
ける金属板素材の加工すべきでない部分の肉やせを抑制
することができる。
【0071】また、本発明によれば、従来加工が難しか
った狭ピッチかつ多ピンのリードフレームを高品質かつ
高信頼性を損なうことなく製造することが可能であるた
め、TABやPGAやBGA等と同等またはそれ以上の
小形化や多ピン化をそれらよりも安価に実現することが
でき、半導体装置(LSI)のパッケージ費用を削減す
ることができる。
【0072】さらに、本発明のリードフレームを用いた
半導体装置はリフローはんだ付けが利用できるため、T
ABやBGA等を用いた半導体装置よりも接合のための
コストが安くなり、しかも接合部の信頼性の向上及び製
造歩留りの向上を実現できる。
【0073】さらに、狭ピッチかつ多ピンの半導体装置
が提供できるため、電子回路用基板の小形化や高密度実
装化が可能となると共に、電子回路の製造コストを大幅
に削減することが可能である。
【図面の簡単な説明】
【図1】本発明の一実施例によるリードフレームの加工
方法により加工される金属板の断面図であり、(a)は
金属板の両面に耐電解加工性のレジスト膜が被覆された
状態を示す図、(b)はレーザ加工により金属板に切断
溝が形成された状態を示す図、(c)は電解加工後の金
属板断面の状態を示す図、(d)はレジスト膜の除去と
洗浄及び乾燥が完了した状態を示す図である。
【図2】図1のリードフレームの加工方法により加工さ
れたリードフレームの構成を示す図である。
【図3】図1に示したリードフレームの加工方法を説明
するフローチャートである。
【図4】図3のレーザ加工において使用されるレーザ加
工装置のレーザ光学系の一例を示す図である。
【図5】図3のレーザ加工が施される金属板の断面を概
念的に示した図である。
【図6】図3の電解加工に使用される電解加工装置の一
例を示す図である。
【図7】電解加工における電解処理液の組成、電流密
度、温度、処理時間の組合せの例を示す図であって、リ
ードフレームの材料が鉄系の材料の場合の図である。
【図8】電解加工における電解処理液の組成、電流密
度、温度、処理時間の組合せの例を示す図であって、リ
ードフレームの材料が銅及び銅合金の場合の図である。
【図9】電気化学反応により加工変質層が分離及び除去
される過程を説明する図であって、(a)はレーザ加工
により金属板に形成された切断溝の断面図、(b)は金
属板の地金と加工変質層の界面に隙間が形成された状態
を示す断面図、(c)は(b)の状態よりもさらに腐食
(孔食)が進んだ状態を示す断面図である。
【図10】図2のようなリードフレームを用いた半導体
装置の構成を示す図である。
【図11】本発明の他の実施例によるリードフレームの
加工方法により加工される金属板の断面図であり、
(a)はレジスト膜を形成しない無垢の金属板の断面
図、(b)はレーザ加工により金属板に切断溝が形成さ
れた状態を示す図、(c)は金属板の両面に耐電解加工
性のレジスト膜が被覆された状態を示す図、(d)は電
解加工後の金属板断面の状態を示す図、(e)はレジス
ト膜の除去と洗浄及び乾燥が完了した状態を示す図であ
る。
【符号の説明】
1 金属板 2 レジスト膜 3 切断溝 4a (表側の)開口部 4b (裏側の)開口部 5 ドロス 6 スパッタ 7 再凝固層 8 熱影響部 9 加工変質層 10 (金属板1の地金と加工変質層9の)隙間 31 金属板 32 レジスト膜 33 切断溝 35 ドロス 39 加工変質層 100 リードフレーム 102 インナーリード 103 アウターリード 110 樹脂モールド 130 半導体チップ 140 ワイヤ 150 半導体装置 200 レーザ加工装置 201 レーザ発振器 202 レーザ光 203 加工ヘッド 205 ノズル 206 集光レンズ 207 アシストガス供給口 208 アシストガス 300 電解加工装置 301a 送給ロール 301b ガイドロール 301c ガイドロール 301d 送給ロール 302 電解処理槽 303 電解処理液 304a〜304f 電極(陰極) 305a〜305f 直流電源 310 通電接触子(陽極)
フロントページの続き (72)発明者 緒方 浩二郎 茨城県土浦市神立町650番地 日立建機株 式会社土浦工場内

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 半導体チップを搭載すると共にその半導
    体チップの各端子と接続される多数のリードを有するリ
    ードフレームを金属板から形成する際に、前記リードフ
    レームの少なくとも一部をレーザ光照射によって形成す
    るリードフレームの加工方法において、 前記金属板にレーザ光を照射して前記金属板を貫通する
    切断溝を形成する第1の工程と、前記第1の工程で前記
    切断溝側壁に形成されたドロスを含む加工変質層を電解
    加工によって前記金属板の地金から電気化学的に分離及
    び除去する第2の工程とを有することを特徴とするリー
    ドフレームの加工方法。
  2. 【請求項2】 請求項1記載のリードフレームの加工方
    法において、前記第1の工程におけるレーザ光照射の前
    に、前記金属板の両面に耐電解加工性のレジスト膜を形
    成する第3の工程を有することを特徴とするリードフレ
    ームの加工方法。
  3. 【請求項3】 請求項1記載のリードフレームの加工方
    法において、前記第1の工程におけるレーザ光照射の後
    に、前記金属板の両面に耐電解加工性のレジスト膜を形
    成する第4の工程を有することを特徴とするリードフレ
    ームの加工方法。
  4. 【請求項4】 請求項1から3記載のリードフレームの
    加工方法によって製造されたリードフレーム。
  5. 【請求項5】 請求項4記載のリードフレームを用いた
    半導体装置。
JP6203513A 1994-08-29 1994-08-29 リードフレームの加工方法及びリードフレーム並びに半導体装置 Pending JPH0870073A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6203513A JPH0870073A (ja) 1994-08-29 1994-08-29 リードフレームの加工方法及びリードフレーム並びに半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6203513A JPH0870073A (ja) 1994-08-29 1994-08-29 リードフレームの加工方法及びリードフレーム並びに半導体装置

Publications (1)

Publication Number Publication Date
JPH0870073A true JPH0870073A (ja) 1996-03-12

Family

ID=16475403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6203513A Pending JPH0870073A (ja) 1994-08-29 1994-08-29 リードフレームの加工方法及びリードフレーム並びに半導体装置

Country Status (1)

Country Link
JP (1) JPH0870073A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998020531A2 (en) * 1996-11-08 1998-05-14 W.L. Gore & Associates, Inc. Method for forming a through-via in a laminated substrate
JP2016021567A (ja) * 2014-07-14 2016-02-04 エーエスエム・テクノロジー・シンガポール・ピーティーイー・リミテッド 薄い半導体基板のダイシング方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998020531A2 (en) * 1996-11-08 1998-05-14 W.L. Gore & Associates, Inc. Method for forming a through-via in a laminated substrate
WO1998020531A3 (en) * 1996-11-08 1998-10-22 Gore & Ass Method for forming a through-via in a laminated substrate
JP2016021567A (ja) * 2014-07-14 2016-02-04 エーエスエム・テクノロジー・シンガポール・ピーティーイー・リミテッド 薄い半導体基板のダイシング方法

Similar Documents

Publication Publication Date Title
JP3921341B2 (ja) リードフレームの製造方法
JP3355251B2 (ja) 電子装置の製造方法
US8377751B2 (en) Method for manufacturing semiconductor device
WO2002037584A1 (fr) Pile et son procede de production, et procede de production d"un article soude, et socle
JP2000133670A (ja) バンプ及びその形成方法並びにその製造装置
WO2010043291A1 (en) Method for improving the adhesion between silver surfaces and resin materials
WO1994024705A1 (en) Metal sheet processing method and lead frame processing method, and lead frame and semiconductor device manufacturing method and semiconductor device
KR100703829B1 (ko) 전자부품용 패키지, 그 덮개체용 덮개재 및 그 덮개재의 제조방법
CN112259495A (zh) 一种晶圆印刷工艺
JPH0870073A (ja) リードフレームの加工方法及びリードフレーム並びに半導体装置
CN110140236B (zh) 负极用引线材料和负极用引线材料的制造方法
JP4378892B2 (ja) リードフレームの製造方法
JPH08111485A (ja) リードフレームの加工方法及びリードフレーム
JPH07323383A (ja) 金属板の加工方法及びリードフレームの加工方法並びにリードフレーム
JP2969054B2 (ja) 半導体装置の製造方法及び半導体装置
KR100819797B1 (ko) 리이드 프레임의 제조 방법 및, 그에 의해서 제조된리이드 프레임
JP2947712B2 (ja) リードフレームの加工方法及びリードフレーム並びにリードフレーム加工用エッチング装置
JPH07106482A (ja) リードフレームの製造方法及び製造装置並びにリードフレーム及び半導体装置
JP2000164782A (ja) 鉛を含まない錫ベース半田皮膜を有する半導体装置およびその製造方法
JPH1041193A (ja) 固体電解コンデンサの製造方法
KR100378485B1 (ko) 리드 프레임과 이의 제조방법
JPH07226467A (ja) リードフレームの加工方法及びリードフレーム
JPH07226468A (ja) リードフレームの加工方法及びリードフレーム
JP4133396B2 (ja) ストライプめっき用金属条及びストライプめっき条の製造方法
JPH04179109A (ja) チップ型固体電解コンデンサ用電極の製造方法