KR100819797B1 - 리이드 프레임의 제조 방법 및, 그에 의해서 제조된리이드 프레임 - Google Patents

리이드 프레임의 제조 방법 및, 그에 의해서 제조된리이드 프레임 Download PDF

Info

Publication number
KR100819797B1
KR100819797B1 KR1020020024170A KR20020024170A KR100819797B1 KR 100819797 B1 KR100819797 B1 KR 100819797B1 KR 1020020024170 A KR1020020024170 A KR 1020020024170A KR 20020024170 A KR20020024170 A KR 20020024170A KR 100819797 B1 KR100819797 B1 KR 100819797B1
Authority
KR
South Korea
Prior art keywords
lead frame
thin plate
plate material
inclusions
completed
Prior art date
Application number
KR1020020024170A
Other languages
English (en)
Other versions
KR20030085878A (ko
Inventor
강성일
박세철
정승호
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020020024170A priority Critical patent/KR100819797B1/ko
Publication of KR20030085878A publication Critical patent/KR20030085878A/ko
Application granted granted Critical
Publication of KR100819797B1 publication Critical patent/KR100819797B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

본 발명에 따르면, 박판소재의 표면을 전해 탈지하는 전해탈지단계와, 탈지가 완료된 박판소재를 전해 연마하는 전해 연마단계와, 전해 연마가 완료된 박판소재의 표면에 나타나는 개재물을 제거하는 개재물 제거단계와, 개재물의 제거단계가 완료된 박판소재를 산성용액으로 세척하는 세척단계와, 세척이 완료된 원소재에 다층의 도금층을 형성하는 도금층 형성단계를 구비하며, 상기 개재물 제거 단계는 리이드 프레임 소재를 과산화수소수, 황산염 화합물이 함유된 용액에서 120 내지 140 KHz 의 진동 주파수로 약 3 내지 7 초간 초음파 처리함으로써 수행되는 것을 특징으로 하는 리이드 프레임의 제조 방법이 제공된다. 또한 그에 의해서 제조된 리이드 프레임이 제조된다.

Description

리이드 프레임의 제조 방법 및, 그에 의해서 제조된 리이드 프레임 {Manufacturing method of lead frame and lead frame manufactured thereby}
도 1은 일반적인 반도체 리드 프레임의 개략적인 평면도,
도 2는 종래 박판소재의 전해연마 후 표면의 상태를 나타내 보인 사진,
도 3은 전처리단계 이전의 소재의 단면을 도식화한 단면도,
도 4은 전해연마후 박판소재의 표면에 도금층이 형성된 상태를 도시한 사진,
도 5는 본 발명에 따른 리드 프레임의 제조방법중 전처리 단계를 나타내 보인 블록도,
도 6는 전해연마단계 후의 소재의 단면을 도식화한 단면도,
도 7은 초음파를 이용한 개재물 제거 장치를 도시한 개략적인 사시도.
본 발명은 리이드 프레임의 제조 방법에 관한 것으로서, 보다 상세하게는 전해 연마가 종료된 리이드 프레임의 소재 표면에 존재하는 개재물을 초음파 진동 처리로써 제거하는 단계를 포함하는 리이드 프레임의 제조 방법에 관한 것이다.
반도체 리이드 프레임은 반도체 칩과 함께 반도체 패키지를 이루는 핵심 구 성 요소의 하나로서, 반도체 패키지의 내부와 외부를 연결해 주는 도선(lead)의 역할과 반도체 칩을 지지해 주는 지지체의 역할을 겸한다. 이러한 반도체 리이드 프레임은 통상 스템핑 프로세스(Stamping process)와, 에칭 프로세스(Etching process)라는 두가지 방법에 의해 제조된다.
상기한 두가지 제조방법 중 어느 하나의 방법에 의해 제조되는 반도체 리이드 프레임은 기판에 실장되는 형태 등에 따라 다양한 구조가 있다.
도 1은 통상적인 반도체 리이드 프레임의 구조를 나타내 보인 개략적인 평면도이다.
도면을 참조하면, 반도체 리이드 프레임(10)은 기억소자인 반도체 칩(Chip)을 탑재하여 정적인 상태로 유지하여 주는 다이 패드(die pad)부(11)와, 와이어 본딩(wire bonding)에 의해 칩과 연결되는 내부 리이드(internal lead)(12) 및 외부 회로와의 연결을 위한 외부 리이드(external lead)(13)를 포함하는 구조로 이루어진다.
이와 같은 구조를 가지는 반도체 리이드 프레임(10)은 다른 부품, 예를 들면 기억소자인 칩 등과의 조립과정을 거쳐 반도체 패키지를 이루게 된다. 이러한 반도체 패키지의 조립과정중 반도체 칩과 리이드 프레임의 내부 리이드(12)와의 와이어 본딩성과, 다이 패드부(11)의 다이(die) 특성을 좋도록 하기 위해서 다이 패드부(11)와 리이드 프레임의 내부 리이드(12)에 소정 특성을 갖는 금속 소재를 도금하는 경우가 많으며, 또한 수지 보호막 몰딩후 기판 실장을 위한 납땝성 향상을 위해 외부 리이드(13)의 일정 부위에 솔더(Sn-Pb) 도금을 행한다.
그런데, 상기한 솔더 도금 과정에 있어서 도금액이 내부 리이드(12)까지 침투하게 되는 경우가 빈번하게 발생하므로, 이를 제거하기 위한 추가 공정을 필요로 하는 문제점이 있었다.
이러한 문제점을 해결하기 위해 제안된 것이 일본 특허소63-2358 공보에 개시되어 있는 선도금 리이드 프레임(Pre-Plated Frame, 이하 "PPF" 라 한다)방식이다. 이 방식은 반도체 패키지 공정 전에 납 젖음성(solder wettability)이 양호한 소재의 기판(substrate)을 미리 형성하여 중간 도금층을 형성한다.
상기와 같이 선도금 리이드 프레임은 박판소재의 전면에 도금이 이루어지므로 도금하기 전에 전처리공정을 수행하게 된다. 이러한 전처리 공정은 도금되는 표면을 청정하고 평활하게 하여 도금층간의 밀착성을 좋게 하는 것으로, 전처리 공정이 불완전한 경우 도금이 벗겨지거나 부풀음 발생, 얼룩 광택 불균일, 도금층의 요철, 핀홀의 발생 등 다양한 불량이 발생된다.
상술한 불량의 발생을 억제하기 위한 전처리 공정은 통상적으로 전해탈지단계로서 유기용제 탈지공정, 무기물 탈지공정, 산 침지 및 세척 공정 등으로 이루어진다. 또한 추가적으로 원소재의 표면과 도금층간의 표면 밀착성을 높이기 위해서 상기 전해탈지단계를 거친 후에 전해연마공정을 추가적으로 실시하여 원소재의 표면을 활성화시킨다.
상기 전해연마 공정은 기저금속의 표면을 활성화해서, 니켈 도금시 니켈도금과 기저금속간의 계면 접합성을 증대시키는 효과가 있다. 그러나, 압연에 의해서 제조되는 리이드 프레임의 원소재는 풀림과 같은 공정을 거치더라도 제조시의 응력 이 완전히 해소되지 않으며, 소재의 표면에 국부적인 미세 크랙과 국부적인 응력이 존재한다. 따라서 원소재의 표면에 있는 방청유나 무기물을 제거하기 위한 탈지공정을 거치더라도 여전히 상기의 미세 크랙이 존재하게 된다.
한편, 상기와 같은 표면에 통상의 다층 도금을 실시하게 되면 도금층의 표면은 비교적 평활면을 갖게 된다. 그러나 반도체를 기판에 실장을 하기 위해서 리이드 프레임을 굽히는 공정인 벤딩 공정을 거치게 되면, 기저금속의 표면에 잔존하던 응력과 미세 크랙이 벤딩에 의해서 성장하여서 크랙의 정도가 증가하게 되며, 결국은 기저금속표면에 적층된 도금측에 크랙을 일으켜 기저금속의 부식과 산화를 초래하게 된다. 또한 미세 크랙부분과 잔류 응력부분에 도금이 되더라도 미세 크랙부분에 대한 완전한 도금이 이루어지지 않고 공극이 잔존할 수 있는데, 이러한 공극에 통상의 반도체 제조 공정에서 가해지는 열과 같은 노화 조건이 이루어지면 미세크랙으로부터 부식이 촉진된다. 또한 반도체 상태에서 지속적인 회로 작동에 의한 내부열에 의해서도 리이드 프레임의 소재 내부로부터 부식이 발생할 수 있다.
또한 벤딩이 된 상태로 남아 있는 내부 응력은 시간이 경과함에 따라 크랙을 성장시키는 문제를 안고 있다. 따라서 전해연마 공정을 통해서 기저금속의 표면에 남아 있는 미세 크랙 부분을 식각하여, 표면에 잔존하는 응력잔류 부위와 함께 미세 크랙을 없앨 수 있게 된다. 이러한 경우 기저금속 표면에 적층이 되는 보호 도금층이 상당히 두꺼우면 어느 정도 상기한 문제들을 방지하는 효과가 있으나 하지도금과 보호층 도금의 두께가 두꺼워지면 오히려 땜납 젖음성이 저하되고 벤딩시의 크랙을 유발하는 원인으로 작용한다.
그런데 상기 전처리 과정에서 전해연마 공정을 수행을 수행하게 되면, 박판소재내의 금속, 비금속등의 개재물(inclusion)이 도 2와 도 3에 나타내 보인 바와 같이 박판소재의 표면으로 노출된다. 즉, 박판소재의 표면에 하지 메인 소재금속 외에 제조시에 첨가된 함금원소 물질들이 박판소재를 압연시에 원소재와 함께 표면에 압착되어 있어서 돌출이 되지 않고 또한 표면산화막이나 방청유, 무기물 등으로 인해 나타나지 않지만 전해 연마와 같이 표면을 깍아 내면 도시된 바와 같이 표면으로 노출되는 것이다. 이와 같이 노출된 상태에서 니켈(Ni)등의 도금을 시행하게 되면 박판소재의 표면에 산재해 있는 결절(nodule)상에 도 4에 도시된 바와 같이 도금된다. 이와 같이 도금된 결절은 박판 소재를 벤딩시켰을때 그것과 하지금속과의 계면 접착력이 취약하므로 결절이 이탈되는 문제점이 있다. 또한 통상의 반도체 제조 공정에서 리이드 프레임에 가해지는 노화과정에 의해서 최종적으로 반도체 장치가 기판에 표면실장이 될 때에 땜납 젖음성이 저하하는 문제를 가지게 된다. 이는 기저금속의 표면에 존재하는 개재물이 철(Fe)인 경우에, 상기 반도체 제조 과정에서 가해지는 열에 의해서 주 소재인 구리(Cu)보다 쉽게 산화되고, 열에 의한 확산이 상부 도금층으로 이어져 결국은 도금층 표면까지 확산되어, 땜납의 젖음성을 저하시키는 원인이 되기 때문이다. 또한 와이어 본딩시에 캐필러리에 의한 기계적인 충격이나 열압력에 의해서 상기한 결절들을 기점으로 하여 도금층이 벗겨지기도 한다. 또한 벗겨진 결절들이 캐필러리의 헤드부분에 전착되어 캐필러리가 심하게 오염되거나 마모됨으로써 캐필러리(capillary)를 자주 교체하여야 하는 문제점이 있다. 더욱이 와이어 본딩시에 박판소재로부터 이탈되어 캐필러리에 전착된 결 절(nodule;도금파편)에 의해서 도금이 완료된 리이드 프레임의 본딩부분 하층까지 손상되는 문제점이 있다.
그러나 종래에는 원소재 상의 두꺼운 다층 도금층에 의해서 기저 금속의 표면에 개재물이 잔존하여도 상기한 문제들이 발생하지 않았다. 통상 선도금 리이드 프레임의 도금은 하지층으로 니켈 도금을 하고 상기 도금층 상에 기능성 도금인 보호층의 도금을 실시하여 상기한 문제를 방지하였다. 그러나 보호층이 두꺼워지면 실제 땜납 젖음이 이루어지는 하지층과 땜납과의 접합 대기시간이 지연이 되어서 오히려 땜납 젖음성이 떨어진다.
상기와 같은 문제점을 해결하는 방법으로서 본 출원인은 특허 출원 제 2000-068500 호에서 상기와 같은 개재물을 제거하는 방법을 제안하였다. 특히, 상기 특허 출원에서는 개재물인 편석의 제거를 위해서 전기적 방법과 물리적 방법을 개시하였고, 물리적 방법으로서 초음파를 이용하는 방법을 개시하였다. 그러나 초음파를 이용한 개재물의 제거는 초음파의 진동수나 초음파의 매질등과 같은 제반 조건들이 최적화되지 않으면 소기의 효과를 얻을 수 없다는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 본 발명의 목적은 개선된 리이드 프레임의 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 초음파를 이용하여 리이드 프레임 소재 표면상의 개재물을 제거하는 단계를 구비하는 리이드 프레임의 제조 방법 제공하는 것이다.
상기와 같은 목적을 달성하기 위하여, 본 발명에 따르면, 박판소재의 표면을 전해 탈지하는 전해탈지단계와, 탈지가 완료된 박판소재를 전해 연마하는 전해 연마단계와, 전해 연마가 완료된 박판소재의 표면에 나타나는 개재물을 제거하는 개재물 제거단계와, 개재물의 제거단계가 완료된 박판소재를 산성용액으로 세척하는 세척단계와, 세척이 완료된 원소재에 다층의 도금층을 형성하는 도금층형성단계를 구비하며, 상기 개재물 제거 단계는 리이드 프레임 소재를 과산화수소수, 황산염 화합물이 함유된 용액에서 120 내지 140 KHz 의 진동 주파수로 약 3 내지 7 초간 초음파 처리함으로써 수행되는 것을 특징으로 하는 리이드 프레임의 제조 방법이 제공된다.
본 발명의 일 특징에 따르면, 상기 진동 주파수는 133 KHz 이고, 상기 초음파 처리는 5 초간 수행된다.
본 발명의 다른 특징에 따르면, 박판소재의 표면을 전해 탈지하는 전해탈지단계와, 탈지가 완료된 박판소재를 전해 연마하는 전해 연마단계와, 전해 연마가 완료된 박판소재의 표면에 나타나는 개재물을 제거하는 개재물 제거단계와, 개재물의 제거단계가 완료된 박판소재를 산성용액으로 세척하는 세척단계와, 세척이 완료된 원소재에 다층의 도금층을 형성하는 도금층형성단계를 구비하며, 상기 개재물 제거 단계는 리이드 프레임 소재를 과산화수소수, 황산염 화합물이 함유된 용액에서 120 내지 140 KHz 의 진동 주파수로 약 3 내지 7 초간 초음파 처리함으로써 수행되는 것을 특징으로 하는 제조 방법에 의해 제조된 리이드 프레임이 제공된다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설 명하기로 한다.
본 발명에 따른 리이드 프레임의 제조 방법은 다음과 같은 리이드 프레임의 소재의 전처리 공정을 포함한다. 리이드 프레임의 전처리는 원소재상에 있는 압연유나 방청유와 같은 오일을 제거하기 위한 공정을 거치게 된다. 이를 위하여, 도 5 에 도시된 바와 같이, 박판 소재를 유기 용제에 탈지하는 탈지공정(10)이나 알카리 침지 탈지 단계, 또는 전해 탈지하는 전해 탈지단계(20)을 수행한다. 상기 전해 탈지 단계(20)는 음극 탈지하는 제1탈지 단계와, 음극탈지가 완료된 박판소재를 양극 탈지하는 제2탈지 단계로 이루어질 수 있다. 상기 전해 탈지단계(20)는 음극탈지단계만으로 이루어질 수도 있다.
상기 전해 탈지단계(20)을 수행하는데 음극 탈지하는 제1탈지 단계와, 음극탈지가 완료된 박판소재를 양극 탈지하는 제2탈지단계로 실시하였다. 상기 전해 탈지단계의 전해액은 알카리 용액으로써 수산화나트륨( NaOH 120g/l) 에 전류를 90A를 인가하고 무접점 탈지로써 각각의 전해액 욕조에 양극과 음극을 인가하였다. 이 경우 알카리성 전해액 속에 담겨진 박판 소재 상에 전류가 인가되어 그 표면에 발생되는 기포에 의해 박판소재의 표면에 부착된 상기한 오일들과 무기물들이 제거된다. 상기와 같은 전해탈지는 박판 소재 표면에서 발생하는 수소에 의한 금속 표면의 환원작용과, 더러움의 산화작용 등으로 금속 표면 화합물 및 더러움 등이 제거된다.
상기 전해탈지가 완료된 박판소재를 전해 연마(40)하여 표면을 연마한다. 예를 들면, 75% 의 산성용액인 인산과 질산의 혼합용액을 전해액으로 사용하고 박판 소재에 90A의 전류를 인가하였다. 상기와 같은 환경에서 전해 연마를 하게 되면 일차적으로 상기 음극 및 양극탈지에 의해 이물이 제거된 상태에서 박판 소재의 표면이 식각되므로 도 6에 도시되어 있는 것과 같이 박판 소재에 포함된 원소재 제조시 원소재와 완전히 용융되지 못하고 남아 있는 Fe 결절(nodule)이 표면으로 노출된다. 상기의 Fe 결절이 전도성 계열인 반면에, 비전도성 계열의 개재물이 발생될 수 있다.
상기와 같이 박판소재의 표면에 결절들이 표면으로 노출된 상태에서 박판소재의 표면에 노출되어진 개재물을 제거하기 위한 개재물 제거단계(50)를 수행한다.
이 개재물 제거단계(50)는 도전성 계열의 개재물을 제거하기 위한 양극 탈지하는 단계(51)와, 비도전성 계열의 개재물을 제거하기 위한 초음파 처리 단계(52)를 포함할 수 있다.
상기 양극탈지단계는 박판 소재에 양극에 전위를 인가하고 소정의 금속판에 음극을 인가한 후 전해액에 잠기도록 하여 이루어진 것으로, 양극에서 음극으로의 전하이동과 양극에서 발생하는 산소에 의해 상기 박판소재의 결절부분이 산화 및 양극용해에 의해 제거된다. 예를 들면, 전해액으로써 수산화나트륨용액( 120g/l )에 40A의 전류를 인가함으로 실시하였다.
한편, C7025소재인 경우에는 철(Fe) 결절(nodule)과 같은 도전성 개재물이 아닌, 실리콘(Si)과 같은 비도전성개재물도 전해 연마 후에 소재표면에 노출된다. 이러한 경우 실리콘(Si)은 비전도성 물질이므로 상기와 같은 양극탈지와 같은 방법이 아닌 초음파를 표면에 조사하여 비전도성 물질 등을 제거하게 된다.
본 발명의 특징에 따르면, 상기 초음파를 이용한 개재물의 제거는 도 7 에 도시된 바와 같은 장치를 통해서 이루어진다. 즉, 수조(71)내에 초음파 발생기(75)에 의해서 초음파 진동을 발생시키는 진동자(72)를 설치하고, 상기 수조(71)를 초음파 매질(72)로 충전시키는 것이다. 소재(74)는 상기 수조(71)내의 매질(74)내에 잠기게 된다.
상기 초음파를 이용한 개재물의 제거는 소정의 요건을 충족시킴으로써 최적화되어야만 소기의 효과를 성취할 수 있다. 즉, 초음파의 진동 주파수는 약 120 내지 140 KHz 인 것이 바람직스럽고, 133 KHz 인 것이 가장 바람직스럽다. 또한 초음파 매질은 과산화수소수, 황산염 계열의 화합물 및, 미량의 불소를 함유한 용액이어야 한다. 이러한 첨가물들은 소재의 식각성을 가지는 것으로서, 초음파에 의한 매질의 진동과 함께 개재물을 제거하는데 효과적이다. 또한 초음파를 이용한 처리 시간도 3 초 내지 7 초 이내로 제한하여야 하며, 처리 시간이 5 초인 경우에 최적화된다는 것을 알 수 있었다. 상기 초음파 처리 시간이 부족하거나 초과하였을때, 소재 표면에서 개재물의 제거가 적절하게 이루어지지 않거나 또는 소재가 심하게 식각되는 결과가 초래되었다.
초음파에 의한 개재물의 제거는 초음파 진동에 의해서 초음파 매질내에 진동이 발생하면 미세한 공동이 발생하고 소멸하는 현상이 반복된다. 상기 공동은 미세한 교반과 기포의 파괴를 가져와서 화학적 열적 작용을 수반하게 되며, 이러한 작용들의 복합에 의해서 개재물이 제거될 수 있는 것이다.
상기한 개재물 제거단계가 종료되면 산성용액으로 세척하여 이물질을 완전하 게 세척하는 세척단계(60)를 수행한다. 상기 상술한 바와 같이 개재물을 제거하기 위한 공정을 수행하면 박판소재의 표면의 결절들이 완전하게 제거된다. 상술한 바와 같이 전처리 공정이 완료되면, 박판소재에 보호층을 포함하는 다층의 도금층들을 형성하는 도금층 형성단계(70)를 수행한다.
도금층이 형성된 박판소재의 표면에는 결절이 형성되지 않으므로 도금표면의 조도가 향상된다. 따라서 리이드 프레임의 제조시 절곡 부위로부터 결절들이 떨어지는 것을 방지할 수 있고, 도금층이 들뜨는 것을 방지할 수 있다. 또한 와이어 본딩공정에서 캐필러리의 헤드부분에 박판소재로부터 떨어진 결절들이 부착되어 캐필러리가 심하게 마모되는 것을 방지할 수 있다.
상술한 바와 같은 공정을 거쳐 제조된 리이드 프레임은 소재의 표면에 결절들이 제거되어 표면조도가 향상된 상태이므로 상술한 바와 같이 결절에 의해 캐필러리의 마모나 오염을 방지할 수 있으며, 와이어 본딩 불량의 1차적인 원인이 되는 도금층과 하지 소재(하지금속)간의 접착력 불안정을 근본적으로 해결할 수 있다.
상술한 바와 같은 방법에 의해 제조되는 선도금을 적용하는 반도체 장치용 리이드 프레임은 중간 하지층을 포함하여 그 상층에 귀금속으로 보호층을 형성하며 상기 귀금은 팔라듐, 팔라듐합금, 금, 금합금 등이 사용될 수 있다.
본 발명에 따른 리이드 프레임의 제조방법은 박판소재의 전처리 과정의 전해 연마 단계에서 발생되는 개재물을 효과적으로 제거할 수 있다는 장점이 있다. 즉, 전도성이 있는 개재물은 양극 탈지 공정을 통해서 제거할 수 있을뿐만 아니라, 비 전도성 개재물은 초음파 진동을 이용하여 제거하므로 소재 표면의 결절들을 거의 완전하게 제거할 수 있다는 장점을 가지는 것이다. 또한 초음파 진동을 이용한 처리 공정을 최적화시킬 수 있는 조건을 제공하므로 효과적인 개재물 제거 작업이 이루어질 수 있다는 장점이 있다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 실시예가 가능하다는 점을 이해할 것이다.

Claims (4)

  1. 박판소재의 표면을 전해 탈지하는 전해탈지단계와,
    탈지가 완료된 박판소재를 전해 연마하는 전해 연마단계와,
    전해 연마가 완료된 박판소재의 표면에 나타나는 개재물을 제거하는 개재물 제거단계와,
    개재물의 제거단계가 완료된 박판소재를 산성용액으로 세척하는 세척단계와,
    세척이 완료된 원소재에 다층의 도금층을 형성하는 도금층형성단계를 구비하며,
    상기 개재물 제거 단계는 리이드 프레임 소재를 과산화수소수, 황산염 화합물이 함유된 용액에서 120 내지 140 KHz 의 진동 주파수로 약 3 내지 7 초간 초음파 처리함으로써 수행되는 것을 특징으로 하는 리이드 프레임의 제조 방법.
  2. 제 1 항에 있어서,
    상기 진동 주파수는 133 KHz 이고, 상기 초음파 처리는 5 초간 수행되는 것을 특징으로 하는 리이드 프레임의 제조 방법.
  3. 박판소재의 표면을 전해 탈지하는 전해탈지단계와,
    탈지가 완료된 박판소재를 전해 연마하는 전해 연마단계와,
    전해 연마가 완료된 박판소재의 표면에 나타나는 개재물을 제거하는 개재물 제거단계와,
    개재물의 제거단계가 완료된 박판소재를 산성용액으로 세척하는 세척단계와,
    세척이 완료된 원소재에 다층의 도금층을 형성하는 도금층형성단계를 구비하며,
    상기 개재물 제거 단계는 리이드 프레임 소재를 과산화수소수, 황산염 화합물이 함유된 용액에서 120 내지 140 KHz 의 진동 주파수로 약 3 내지 7 초간 초음파 처리함으로써 수행되는 것을 특징으로 하는 제조 방법에 의해 제조된 리이드 프레임.
  4. 제 3 항에 있어서,
    상기 진동 주파수는 133 KHz 이고, 상기 초음파 처리는 5 초간 수행되는 것을 특징으로 하는 리이드 프레임.
KR1020020024170A 2002-05-02 2002-05-02 리이드 프레임의 제조 방법 및, 그에 의해서 제조된리이드 프레임 KR100819797B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020024170A KR100819797B1 (ko) 2002-05-02 2002-05-02 리이드 프레임의 제조 방법 및, 그에 의해서 제조된리이드 프레임

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020024170A KR100819797B1 (ko) 2002-05-02 2002-05-02 리이드 프레임의 제조 방법 및, 그에 의해서 제조된리이드 프레임

Publications (2)

Publication Number Publication Date
KR20030085878A KR20030085878A (ko) 2003-11-07
KR100819797B1 true KR100819797B1 (ko) 2008-04-07

Family

ID=32381254

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020024170A KR100819797B1 (ko) 2002-05-02 2002-05-02 리이드 프레임의 제조 방법 및, 그에 의해서 제조된리이드 프레임

Country Status (1)

Country Link
KR (1) KR100819797B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10379442B2 (en) 2013-02-13 2019-08-13 Hanwha Aerospace Co., Ltd. Method of manufacturing graphene film and graphene film manufactured thereby
JP2021503427A (ja) * 2017-10-19 2021-02-12 ゼネラル・アトミックスGeneral Atomics 加圧されたセラミック構成体の接合および封止

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970008379A (ko) * 1995-07-18 1997-02-24 이대원 패턴 에칭 방법
KR19990011139A (ko) * 1997-07-21 1999-02-18 이대원 비지에이 반도체 리이드프레임과 그 제조방법
KR20000056241A (ko) * 1999-02-18 2000-09-15 이중구 반도체 리이드프레임의 제조방법
KR20020014644A (ko) * 2000-08-17 2002-02-25 이중구 리드 프레임과 이의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970008379A (ko) * 1995-07-18 1997-02-24 이대원 패턴 에칭 방법
KR19990011139A (ko) * 1997-07-21 1999-02-18 이대원 비지에이 반도체 리이드프레임과 그 제조방법
KR20000056241A (ko) * 1999-02-18 2000-09-15 이중구 반도체 리이드프레임의 제조방법
KR20020014644A (ko) * 2000-08-17 2002-02-25 이중구 리드 프레임과 이의 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10379442B2 (en) 2013-02-13 2019-08-13 Hanwha Aerospace Co., Ltd. Method of manufacturing graphene film and graphene film manufactured thereby
JP2021503427A (ja) * 2017-10-19 2021-02-12 ゼネラル・アトミックスGeneral Atomics 加圧されたセラミック構成体の接合および封止
JP7353277B2 (ja) 2017-10-19 2023-09-29 ゼネラル・アトミックス 加圧されたセラミック構成体の接合および封止
US11881322B2 (en) 2017-10-19 2024-01-23 General Atomics Joining and sealing pressurized ceramic structures

Also Published As

Publication number Publication date
KR20030085878A (ko) 2003-11-07

Similar Documents

Publication Publication Date Title
JP3921341B2 (ja) リードフレームの製造方法
JP3417395B2 (ja) 半導体装置用リードフレーム及びその製造方法及びそれを用いた半導体装置
US7488408B2 (en) Tin-plated film and method for producing the same
JP2002083917A (ja) 表面に突起を有するリードフレーム、リードフレームの製造方法、半導体装置、および、半導体装置の製造方法
TWI374950B (ko)
JP6685112B2 (ja) リードフレーム及びリードフレームパッケージ、並びにこれらの製造方法
KR100819797B1 (ko) 리이드 프레임의 제조 방법 및, 그에 의해서 제조된리이드 프레임
JP2014216431A (ja) 半導体素子搭載用基板の製造方法
KR20180121603A (ko) 리드-프레임 구조물, 리드-프레임, 표면 장착 전자 디바이스 및 이들을 제조하는 방법들
JP2011198977A (ja) 半導体装置の製造方法
KR100378485B1 (ko) 리드 프레임과 이의 제조방법
JP2007158017A (ja) 配線基板およびその製造方法
JP5034913B2 (ja) 半導体装置製造用基板とその製造方法
JP4453443B2 (ja) 錫めっき皮膜及びめっき皮膜の製造方法
JPH1129894A (ja) 連続鋳造に用いる鋳型片のめっき方法
KR100712669B1 (ko) 은 하지도금을 이용한 휘스커 방지용 표면처리방법
KR101324225B1 (ko) 인쇄회로기판의 제조방법
KR102312529B1 (ko) 리드프레임 제조방법
JP3827605B2 (ja) 回路基板及び回路基板の半田濡れ性向上方法
JPH06302756A (ja) 半導体装置用リードフレーム
JP5846655B2 (ja) 半導体装置の製造方法
JPH0987899A (ja) 電子機器用銅合金材料の製造方法
JPH0870073A (ja) リードフレームの加工方法及びリードフレーム並びに半導体装置
JP2016178217A (ja) バンプ電極の製造方法
JPH04338692A (ja) 金属ベース回路基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130304

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150303

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160304

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180222

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190225

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20200225

Year of fee payment: 13