KR102312529B1 - 리드프레임 제조방법 - Google Patents

리드프레임 제조방법 Download PDF

Info

Publication number
KR102312529B1
KR102312529B1 KR1020200029441A KR20200029441A KR102312529B1 KR 102312529 B1 KR102312529 B1 KR 102312529B1 KR 1020200029441 A KR1020200029441 A KR 1020200029441A KR 20200029441 A KR20200029441 A KR 20200029441A KR 102312529 B1 KR102312529 B1 KR 102312529B1
Authority
KR
South Korea
Prior art keywords
rough
raw material
plating
lead frame
layer
Prior art date
Application number
KR1020200029441A
Other languages
English (en)
Other versions
KR20210114156A (ko
Inventor
류욱렬
최우선
Original Assignee
엔티피 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔티피 주식회사 filed Critical 엔티피 주식회사
Priority to KR1020200029441A priority Critical patent/KR102312529B1/ko
Publication of KR20210114156A publication Critical patent/KR20210114156A/ko
Application granted granted Critical
Publication of KR102312529B1 publication Critical patent/KR102312529B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

리드프레임 제조방법은 동 또는 동을 주성분으로 한 원소재 박판을 준비하는 단계; 상기 원소재 박판을 제1 세정처리 하는 단계; 상기 세정처리된 원소재 박판에 대해 복합 러프 처리를 수행하는 단계; 상기 복합 러프 처리된 원소재 박판에 대해 국부적 Ag 도금 패턴 형성을 위한 제1 리소그라피 공정을 수행하는 단계; 상기 복합 러프 처리된 원소재 박판에 국부적으로 Ag도금을 수행하여 국부적인 Ag 도금층을 형성하는 단계; 상기 국부적인 Ag도금층이 형성된 원소재 박판에 대해 리드프레임 형성을 위한 제2 리소그리피 공정을 수행하는 단계; 및 상기 제2 리소그리피 공정에서 식각을 통해 리드프레임 부분이 포함된 리드프레임 기판층을 형성하는 단계; 를 포함하는 것을 특징으로 한다.

Description

리드프레임 제조방법{MANUFACTURE METHOD OF LEAD FRAME}
본 발명은 리드프레임 제조방법에 관한 기술이다.
반도체는 얇은 칩에 가는 전선을 연결해서 사용하는데. 여기서 사용되는 전선을 리드(lead)라고 한다. 반도체 부품인 리드프레임은 반도체 패키지의 반도체 칩과 외부를 연결하여 신호를 전달하여 주는 도선 역할과, 반도체 칩을 고정시켜주는 버팀 지지체(frame) 역할을 한다.
리드프레임은 반도체 칩이 탑재되는 패드(pad)와, 와이어 본딩에 의해 반도체 칩의 접속단자와 전기적으로 연결되는 내부 리드 및 외부 회로와 연결되는 외부 리드를 포함하는 구조로 이루어 진다.
이러한 리드프레임은 반도체 칩의 배치, 집적화 및 부품 실장 등에 따라 여러 가지 형상으로 제조될 수 있다.
도 1은 반도체에 사용되는 반도체 리드 프레임의 일 예에 대한 평면도를 도시한 것이다.
도 1을 참조하면, 반도체 칩(미도시 됨)이 탑재되는 다이 패드(11) 및 상기 다이 패드(11)를 포위하며 방사상으로 연장되는 다수의 리드(12)들을 포함한다. 상기 리드(12)는 도전성 와이어(미도시 됨)를 매개로 하여 반도체 칩과 전기적인 접점을 형성하는 내부 리드(inner lead, 13)와, 상기 내부 리드의 길이방향으로 연장되며 외부 회로(주로 외부 PCB)와의 전기적인 접점을 형성하는 외부 리드(outer lead, 14)를 포함한다. 다이 패드(11)는 지지부(18)를 개재하여 리드 프레임(10)의 외곽을 형성하는 사이드 레일(17)로 연결되며, 상기 사이드 레일(17)은 다이 패드(11)와 리드(12)들을 직간접으로 지지하는 역할을 한다.
도 2는 반도체 칩을 탑재한 리드 프레임을 포함하는 종래 반도체 패키지의 수직 단면구조를 도시한 것이다. 도 2를 참조하면, 리드 프레임(10)의 다이 패드(11) 상에는 다이 접착제(21)를 매개하여 반도체 칩(20)이 고정되고, 반도체 칩(20)의 전극 패드(미도시)와 본드 와이어(22)로 연결되어 있는 내부 리드(13)의 선단에는 본딩의 신뢰성을 높이기 위한 은 도금층(Ag)이 형성된다.
반도체 칩(20)과, 반도체 칩(20)-리드(12) 간의 본딩 부분은 몰딩수지(25)에 의해 밀봉되어 외부 환경으로부터 절연 및 보호된다. 예를 들어, 상기 반도체 패키지는 PCB 상에 실장되는데, 패키징 작업에서 260도 이상의 고온환경에 노출된다. 이때, 몰딩 수지(25) 등에 혼입된 수분성분이 팽창하면서 서로 긴밀하게 접촉되어 있던 몰딩 수지(25)와 패키지 내부구성 사이에 계면박리(delamination) 현상이 유발되어 패키지의 구조적, 기능적인 신뢰성을 떨어뜨릴 수 있다. 이러한 계면박리 현상은 접착 특성이 취약한 일부 영역에서 나타날 수 있는데, 리드 프레임(10)과 몰딩 수지(25) 간의 계면과, 반도체 칩(20)과 다이 패드(11)를 상호 결합하는 다이 접착제(21)의 계면의 영역에서 발생될 수 있다, 특히, 리드 프레임(10)을 구성하는 구리 박판은 산소와의 친화력이 강하여 패키지 조립시 고온의 열적 환경에 노출될 때 그 표면에 산화층이 형성되는데, 이렇게 불균일한 산화층을 표면에 갖는 리드 프레임(10) 계면은 몰딩 수지(25)로부터 쉽게 박리되며, 또한, 내부 리드(13)의 선단에 형성된 은 도금층(Ag)은 고분자 재료와의 약한 화학적 결합을 형성하는 소재의 특성상, 몰딩 수지로부터 쉽게 박리될 수 있다.
이러한 문제점을 개선하기 위한 노력으로 반도체 패키지의 흡습 신뢰성을 높이고 계면박리 현상을 해소 내지 완화하기 위한 다양한 기술들이 제시되어 왔다. 예를 들어 그 중에는, 전처리 공정 후에 리드 프레임 패턴이 형성된 구리 박판의 표면에 대해 마이크로 에칭 및 브라운 산화공정(micro etching & brown oxidation) 등의 구리 러프층을 형성하는 거칠기 공정을 리드프레임 후처리 제조공정에 포함하는 방법이 연구되었다.
이는 리드 프레임과 몰딩 수지 간에 거친 계면을 형성함으로써, 접촉 면의 증대효과와 형상 간의 끼움 결합에 의한 인터로킹(interlocking) 효과로 계면박리(delamination) 현상을 줄일 수 있었다.
도 3은 종래의 거칠기 공정을 포함한 반도체 리드프레임의 제조 공정을 도시한 것이다.
도 3을 참조하면, 먼저 얇은 동판으로 이루어진 원소재 박판에 대해 전처리 공정을 수행한다. 전처리 공정은 원소재 박판에 대한 세정처리를 포함한다.
그리고 전처리 공정 후에는 노광 및 에칭(etching)의 화학적인 방식이나 스태핑(stamping) 또는 펀칭(punching)의 기계적인 방식을 적용하여 다이 패드와 리드 패턴을 형성하는 리드프레임 패턴 형성 공정을 수행하여 리드프레임 기판층을 형성한다. 리드프레임 패턴 형성 공정 후에는 리드프레임 기판층의 금속층에 대해 일반적인 러프층을 형성하는 러프 공정을 수행하게 된다.
일반적인 러프 공정은 Dip 방식으로 정류기를 사용하여 제품 표면에 Cu 결정을 형성하여 밀착력을 향상시키는 처리를 한다.
러프 공정 후에는 리드 단자 부위에 대한 국부적인 도금 공정이 수행된다.
도금 공정은 리드 프레임의 내부리드의 와이어 본딩성과 다이 패드부의 다이 특성을 좋도록 하기 위해서, 다이 패드부와 리드프레임의 내부리드에 은(Ag)과 같은 금속 소재를 도금을 하는 공정이다.
상기 은(Ag) 도금 공정은 반도체 칩과 같은 전자 회로장치와의 용접성 및 전기 전도성의 향상을 위해 수행된다.
반도체 칩이 점차적으로 소형화로 집적화되면서, 상기와 같은 집적화된 국부적인 도금 공정에서 수행되는 도금 마스크의 메카니칼 툴을 기계 가공에 의한 최소 사이즈로 소형화는 것에는 한계점이 제기되었다.
이에 따라 초소형 반도체 칩의 리드프레임 제조방법에서는 전처리 공정 후에 리드프레임 기판층에 형성된 리드프레임 패턴에 대해 국부적인 리드 부분의 도금을 위한 미세한 도금 패턴 형성을 위해 감광성 레지스트 도포층을 이용한 리소그레피 공정을 수행하는 것이 일반화되었다.
그러나 리드프레임 패턴이 형성된 리드프레임 기판층에 대해 DFR 라미네이팅 공정 또는 LPR coating 공정 및 현상 공정을 수행하면서 핸드링 과정을 포함하는 외력이 가해지게 되는데, 초소형으로 집적된 리드프레임의 미세한 리드들은 이러한 외력에 쉽게 변형이 될 수 있으며, 이는 최종 리드프레임에 불량을 발생시키는 문제점으로 이어진다.
또한, 리드프레임이 형성된 리드프레임 패턴에 대해 국부적인 도금 공정은 최대한 외력이 가해지지 않도록 세심한 주의가 필요하며, 이에 따라 초소형으로 집적화될수록 공정시간이 지연되고, 제조비용이 비싸지게 된다,
한편, 이를 개선하기 위해 니켈(Ni)/ 팔라듐(Pd)/금(Au)을 순차적 도금하는 PPF도금법이 연구되고 있으나, 이는 마스킹에 의한 은(Au) 도금법에 비해 상당한 고가이어서 비경제적이다.
따라서 초소형 리드프레임의 제조방법에 있어서, 공정 시간을 개선하고 불량 발생을 줄일 수 있는 리드프레임 제조방법이 요구된다.
본 발명 기술에 대한 배경기술은 대한민국 공개특허공보 10-2009-0043907호에 게시된 바 있다.
대한민국 공개특허공보 10-2009-0043907호(리드 프레임, 그를 구비한 반도체 패키지 및 그 제조방법)
본 발명의 목적은 리드프레임 패턴을 형성하기 이전에 원소재 박판 처리공정에서 러프공정 및 단자 도금 공정을 미리 수행함으로써, 리드프레임 제조 공정에 따른 불량 발생을 줄이고 공정을 개선할 수 있는 리드프레임 제조방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 동 또는 동을 주성분으로 한 원소재 박판을 준비하는 단계; 상기 원소재 박판을 제1 세정처리 하는 단계; 상기 세정처리된 원소재 박판에 대해 복합 러프 처리를 수행하는 단계; 상기 복합 러프 처리된 원소재 박판에 대해 국부적 Ag 도금 패턴 형성을 위한 제1 리소그라피 공정을 수행하는 단계; 상기 복합 러프 처리된 원소재 박판에 국부적으로 Ag 도금을 수행하여 국부적인 Ag 도금층을 형성하는 단계; 상기 국부적인 Ag도금층이 형성된 원소재 박판에 대해 리드프레임 형성을 위한 제2 리소그리피 공정을 수행하는 단계; 및 상기 제2 리소그리피 공정에서 식각을 통해 리드프레임 부분이 포함된 리드프레임 기판층을 형성하는 단계; 를 포함하는 것을 특징으로 하는 리드프레임 제조방법이 제공된다.
또한, 상기 국부적인 Ag 도금층은 설계된 리드프레임에서 내부리드의 와이어 본딩부 부분을 포함하는 것을 특징으로 한다.
또한, 상기 Ag 도금층은 3.2㎛으로 형성되는 것을 특징으로 한다.
또한, 상기 복합 러프 처리를 수행하는 단계는, 황산(H2SO4)과 과수(H2O2) 혼합용액에 상기 세정처리된 원소재 박판을 일정시간 동안 담가서 표면에 미세한 요철을 형성시키는 소프트 에칭단계; 상기 소프트 에칭단계를 거친 원소재 박판을 황산동(CuSO4·5H2O) 용액에서 전기도금 공정을 수행하여 표면에 표면 조도가 200 ~ 300nm이고, 0.4 ~ 0.6㎛의 두께의 제1 러프 구리층을 형성시키는 단계; 및 상기 제1 러프 구리층이 형성된 원소재 박판에 상기 제1 러프 구리층보다 조밀하고 얇은 두께로 형성되는 제2 러프 구리층을 형성시키는 단계; 를 포함하는 것을 특징으로 한다.
또한, 상기 제2 러프 구리층은 상기 제1 러프 구리층이 형성된 원소재 박판에 시안화동 약품과 시안화칼륨 약품을 섞은 도금 용액에 전기 도금 공정을 수행하여 표면 조도 80 ~ 150nm이며, 두께는 약 0.05 내지 0.3㎛로 형성시키는 것을 특징으로 한다.
또한, 상기 제1 리소그라피 공정은, 포토레지스트(PR) 물질을 상기 복합 러프 처리 공정이 완료된 원소재 박판에 PR 도포층을 형성시키는 DFR 라미네이팅 공정 또는 LPR coating 공정 단계; 설계된 리드프레임에서 Ag 도금이 필요한 부분인 국부적인 리드 부분의 Ag 도금을 위한 국부적 도금 패턴을 상기 PR(Photoresist) 도포층에 장착을 하고 노광공정을 수행하는 단계, - 여기서 상기 Ag 도금할 부분에 대한 국부적 도금 패턴은 노출 tool, Mask 및 computer data 중 어느 하나에 의한 것을 특징으로 함; 상기 노광공정 후 현상과정 중에 노광에 의해 노출된 부분이나 노출되지 않은 부분을 제거하여 상기 국부적 Ag 도금 패턴을 형성하는 것을 특징으로 한다.
또한, 상기 제2 러프층을 수행하는 단계에 제2 세정처리 단계를 더 포함하며,
상기 제2 세정처리 단계는, 잔존된 약품을 중화시키고 제거하는 acid, Rince 공정, 표면습기를 제거하는 Air Cut 공정 및 표면을 건조시키는 Hot Dry 공정을 포함하는 것을 특징으로 한다.
본 발명의 일 실시 예에 따르면, 리드프레임 패턴을 형성하기 이전 단계의 원소재 박판 처리공정에서 미리 러프공정 및 Ag 단자 도금 공정을 수행함으로써, 종래 리드프레임 패턴이 완료된 리드프레임 기판 층에 도금 공정을 수행하는 것에 비하여, 초소형으로 집적된 리드프레임의 미세한 리드들이 외력에 쉽게 변형이 될 수 있는 불량률을 개선할 수 있다.
또한, 리드프레임 패턴을 형성하기 이전 단계의 원소재 박판 처리공정에서 러프공정 및 Ag 단자 도금 공정을 수행함으로써, 종래 리드프레임 기판 층에 도금 공정을 수행하는 것에 비하여 세밀한 주의를 요하는 공정시간을 줄일 수 있어서, 전체 리드프레임 제조 공정시간을 단축할 수 있다.
도 1은 반도체에 사용되는 반도체 리드 프레임의 일 예에 대한 평면도를 도시한 것이다.
도 2는 반도체 칩을 탑재한 리드 프레임을 포함하는 종래 반도체 패키지의 수직 단면구조를 도시한 것이다.
도 3은 종래의 거칠기 공정을 포함한 반도체 리드프레임의 제조 공정의 예를 도시한 것이다.
도 4는 본 발명의 일 실시 예에 따른 개선된 리드프레임 제조방법에 대한 순서도 이다.
도 5는 본 발명의 일 실시 예에 따른 원소재 박판의 예를 도시한 것이다.
도 6은 본 발명의 일 실시 예에 따른 복합 러프 처리 단계를 도시한 것이다.
도 7은 본 발명의 일 실시 예에 따라 원소재 박판의 일면에 Ag 국부적 도금 패턴에 의해 우선 도금을 수행하여 Ag 도금층을 형성한 예를 도시한 것이다.
도 8은 본 발명의 일 실시 예에 따라 형성된 리드프레임 기판층의 예를 도시한 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 본 발명의 실시 예의 구성 요소를 설명하는 데 있어서, 제1, 제2 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 '연결', '결합' 또는 '접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결, 결합 또는 접속될 수 있지만, 그 구성 요소와 그 다른 구성요소 사이에 또 다른 구성 요소가 '연결', '결합' 또는 '접속'될 수도 있다고 이해되어야 할 것이다.
또한, 이하 사용되는 제1, 제2 등과 같은 용어는 동일 또는 상응하는 구성 요소들을 구별하기 위한 식별 기호에 불과하며, 동일 또는 상응하는 구성 요소들이 제1, 제2 등의 용어에 의하여 한정되는 것은 아니다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
이하 본 발명의 구현에 따른 리드프레임 제조방법에 대하여 상세하게 설명한다.
도 4는 본 발명의 일 실시 예에 따른 개선된 리드프레임 제조방법에 대한 순서도 이다.
먼저, 본 발명의 일 실시 예에 따른 개선된 리드프레임 제조방법은 원소재 박판 준비 단계가 수행된다.
도 5는 본 발명의 일 실시 예에 따른 원소재 박판의 예를 도시한 것이다.
리드프레임 제조를 위한 원소재 박판(50)은 동(Cu)으로 형성되거나, 동(Cu)을 주성분으로 하는 동 합금으로 형성된다.
다음은 준비된 원소재 박판에 대한 제1 세정처리 단계(120)가 수행된다.
상기 세정처리 단계(120)에서는 원소재 박판(50)에 묻어있는 오염물을 탈지제로 이용 제거하는 Chemical Clean 단계를 포함한다. 다음은 상기 탈지제가 계면활성제를 함유하고 있는 관계로 오염물을 제거해도 활성제가 남아 있을 수 있어 이 잔류 활성제를 중화시키는 제1 Rinse 공정을 포함한다. 또한, 상기 공정 후에 남아 있는 산화막을 제거하는 Acid 공정 및 다시 이를 중화시키는 제2 Rince 공정을 포함할 수 있다.
원소재 박판에 대한 세정처리 단계(120) 후에는 원소재 박판 표면에 복합 러프 처리단계(130)가 수행된다.
본 발명의 일 실시 예에 따른 복합 러프 처리 단계는 매끄러운 원소재 박판의 표면에 대해 거친 계면을 형성함으로써, 접촉 면의 증대효과와 형상 간의 끼움 결합에 의한 인터로킹(interlocking) 효과로 계면박리(delamination) 현상을 줄일 수 있고 후속 단계인 도금 결합력을 향상할 수 있다.
구리로 된 원소재 박판의 표면에 러프 구리층을 형성한 구리 기판과 상기 러프 구리층의 접합력은 이형 재질의 도금층보다 강한 것으로 분석되었다.
도 6은 본 발명의 일 실시 예에 따른 복합 러프 처리 단계를 도시한 것이다.
본 발명의 일 실시 예에 따른 복합 러프 처리단계는 먼저 약품에 의한 원소재 박판에 대한 소프트 에칭단계(131)가 수행된다.
본 발명의 일 실시 예에 따른 소프트 에칭단계(131)에서는 제1 세정처리 단계(120)가 완료된 원소재 박판을 황산(H2SO4)과 과수(H2O2) 혼합용액에 일정시간 동안 담가서 원소재 박판 표면에 미세한 요철을 형성시킨다.
이러한 소프트 에칭단계(131)는 매끈한 원소재 박판 표면을 긁는 표면 처리를 수행하여 미세한 거친 표면을 형성함으로써, 매끄러운 표면에 러프 공정을 수행하는 것에 비하여 후속 러프 공정에 포함된 도금층 형성에 대한 결합력을 더 향상시킬 수 있다.
소프트 에칭단계(131) 이후에는 소프트 에칭에 대한 제3 Rince 공정(132)이 포함될 수 있다.
제3 Rince 공정에서는 소프트 에칭에 따라 표면에 잔존된 황산(H2SO4) 과수(H2O2) 혼합용액을 중화시키는 공정이 수행된다.
제3 Rince 공정(132) 다음에는 제1 러프 구리층 형성 단계(133)가 수행된다. 제1 러프 단계(133)는 메인 러프 공정으로 소프트 에칭으로 표면 처리된 원소재 박판에 제1 러프 구리층을 형성한다.
상기 제1 러프 구리층은 전기 도금방식으로 황산동(CuSO4·5H2O) 용액에서 전기도금 공정을 수행하여 형성된다. 본 발명의 일 실시 예에 따르면, 상기 전기도금 공정은 구리 이온의 농도가 40 ~ 80g/L인 상태에서 전류밀도를 5 ~ 7ASD로 제어 20 ~ 50초 동안 진행된다.
본 발명의 일 실시 예에 따른 제1 러프 구리층은 표면 조도가 200 ~ 300nm인 0.4 ~ 0.6㎛의 두께로 형성되는 것을 특징으로 한다. 상기 황산동 용액에는 필요에 따라 다양한 첨가제가 포함될 수도 있다.
상기 구리 이온의 농도가 40g/L 보다 작은 경우에 도금으로 형성되는 그레인의 양이 적게 되어 접착력 향상의 효과가 적고, 상기 구리 이온의 농도가 80g/L 보다 큰 경우에 그레인이 전체적으로 크게 형성되어 표면 조도가 증가되는 효과가 적게 된다.
상기 전류밀도가 5ASD 보다 작은 경우 상기 제1 러프 구리층의 표면 조도가 너무 작게 형성되고, 상기 전류밀도가 7ASD보다 큰 경우 상기 제1 러프 구리층이 과도금되어 균일한 표면 조도를 얻을 수 없다.
본 발명의 일 실시 예에 따르면, 상기 제1 러프 구리층의 표면 조도가 300nm 보다 큰 경우 조도의 크기가 불규칙적으로 변화되어 균일한 표면 조도를 얻기가 곤란한 것으로 분석되었다.
상기 황산동(CuSO4·5H2O) 용액은 다른 동 도금용액, 예를 들어, 시안화동(CuCN)에 비해 표면 조도가 큰 도금층을 형성할 수 있다. 특히, 본 발명의 실시예에서는 황산동 용액에 높은 전류밀도를 사용하여 도금을 수행함으로써 0.4㎛ ~ 0.6㎛ 두께의 제1 러프 구리층(20)을 형성할 수 있다.
제1 러프 구리층(20)의 두께가 0.6㎛ 보다 큰 경우 상기 러프 구리층이 과도금되어 균일한 표면 조도를 얻을 수 없다.
바람직한 실시예에서는 상기 소프트 에칭으로 표면 처리된 원소재 박판(50)에 대해 구리 이온의 농도를 40g/L로 하고 전류밀도를 5ASD(단위면적당 전류량)로 30초 동안 진행하여, 표면 조도가 200nm인 0.5㎛의 두께의 제1 러프 구리층이 형성되었다.
제1 러프 구리층 형성 단계(133) 후에는 제2 러프 구리층 형성단계(134)가 수행된다.
본 발명의 일 실시 예에 따른 제2 러프 구리층은 표면 조도가 상기 제1 러프 구리층보다 조밀하고 얇은 두께로 형성되는 것을 특징으로 한다. 즉, 제2 러프 구리층 형성단계(134)는 상기 제1 러프 구리층 형성 단계(133)에서 형성된 표면 조도보다 미세한 러프를 형성하여 러프층을 더 조밀하게 형성하게 된다.
본 발명의 일 실시 예에 따른 제2 러프 구리층 형성단계(134)에서는 Cu 스트라이크 도금 공정이 적용되어 형성될 수 있다.
상기 제2 러프층은 전기 도금 방식으로 시안화동 약품과 시안화칼륨 약품을 섞은 도금 용액에 전기 도금 공정을 수행하여 형성된다.
본 발명의 일 실시 예에서는 시안화에 의해 형성된 동의 농도는 40~80g/L로, 시안화칼륨은 25~40g/L로 조합하여 도금액을 형성한다. 그리고 시안화동 도금액에서 제1 러프층이 형성된 원소재 박판(50)에 전류 밀도 약 1~3ASD로 하여 10~40초간 전류를 가하게 되면, 제2 러프층이 형성된다.
이때 형성되는 제2 러프층의 표면 조도는 80 ~ 150nm이며, 두께는 약 0.05 내지 0.3㎛로 형성된다.
본 발명의 일 실시 예에서는 제1 러프 구리층을 형성한 후에 더 조밀한 제2 러프층을 형성함으로써, 제1 러프층으로 형성된 제1 요철부 사이에 제2 러프층 형성 공정에 의해 더 조밀한 제2 요철부가 형성되어 결과적으로 제1 러프층 보다 균일한 그레인 사이즈를 가진 러프층이 형성되어 균일한 조도를 형성할 수 있다.
즉, 제1 러프 구리층은 전체적으로 앵커 효과(Anchoring Effect)를 충족할 수 있는 정도의 요철부가 전체적으로 크게 형성되며, 제2 러프 구리층에 의해 상기 제1 러프층에 의한 요철부 사이에 조밀한 요철부가 형성되어 결과적으로 균일한 조도를 형성할 수 있다
이에 따라 후속 공정인 은 도금공정에서의 접착력을 향상시키고 패키징 공정에서의 에폭시 몰드 컴파운드 용 레진과 접착력 향상, 와이어 본딩시 접합성 향상 및 라미네이션(lamination) 품질이 우수한 리드프레임을 제공할 수 있다.
본 발명의 일 실시 예에서는 복합 러프 처리 공정(130)에서 상기 제2 러프 단계(134) 후에 상기 제2 러프 공정에서 원소재 박판 표면에 잔존된 약품을 제거하기 위한 acid 공정 및 Rince 공정을 포함하는 제2 세정처리 공정을 더 포함할 수 있다.
또한, 상기 제2 세정처리 공정 후에는 원소재 박판 표면 습기를 제거하는 Air Cut 공정 및 원소재 박판 표면을 건조시키는 Hot Dry 공정을 더 포함할 수 있다.
다시 도 4로 돌아가서 복합 러프 처리 공정(130) 후에는 국부적 Ag 도금 패턴 형성을 위한 제1 리소그라피 공정(140)이 수행된다.
제1 리소그라피 공정(140)은 먼저 상기 복합 러프 처리 공정이 완료된 원소재 박판에 PR(Photoresist) 도포층을 형성시키는 DFR 라미네이팅 공정 또는 LPR coating 공정이 수행된다.
다음은 설계된 리드프레임에서 Ag 도금이 필요한 국부적인 리드 부분의 도금 패턴을 상기 PR(Photoresist) 물질에 장착을 하고 노광공정을 수행한다.
상기 Ag 도금할 부분에 대한 국부적 도금 패턴은 노출 tool, Mask, computer data 등에 의해 노출 부분을 정하게 된다.
다음은 현상과정 중에 노광공정에 의해 노출된 부분이나 노출되지 않은 부분을 제거한다. 이때 제거하고자 하는 부분은 developer에 의해 녹여서 없어지며, 상기 PR(Photoresist) 물질은 Ag 도금할 부분만을 나타내는 Ag 국부적 도금 패턴을 형성한다.
다음은 상기 원소재 박판에 Ag 국부적 도금 패턴에 의해 Ag 도금을 수행하여 Ag 도금층을 형성하는 단계(150)가 수행된다.
도 7은 본 발명의 일 실시 예에 따라 원소재 박판의 일면에 Ag 국부적 도금 패턴에 의해 Ag 도금을 수행하여 국부적인 Ag 도금층을 형성한 예를 도시한 것이다.
본 발명의 일 실시 예에 따르면, 상기 국부적인 Ag도금층(201, 202)은 설계된 리드프레임에서 내부리드의 와이어 본딩부 부분을 포함한다. 이는 와이어 본딩시 가해지는 고온으로 인해 리드프레임 표면이 산화되는 것을 방지하고, 본딩접합성을 향상시키는 효과를 가진다.
본딩 와이어로 반도체칩과 리드를 연결하는 와이어본딩 수행시 이종 금속 간의 접합이 잘 이루어지도록 대략 200℃ 내외의 열을 가하게 되는데, 이때 리드프레임 원소재 박판층은 고온의 환경에 노출됨에 따라 표면에 산화층이 형성되게 된다. 이에 따라 리드프레임이 몰딩부로부터 쉽게 박리되는 계면박리(delamination) 현상이 발생할 수 있게 되며, 결과적으로 반도체 패키지의 신뢰성을 저하시키는 문제가 발생한다.
그러나 본 발명의 실시예에 따르면, 리드프레임이 형성될 원소재 박판에 소프트에칭, 제1러프층 및 제2러프층을 형성하고 Ag를 매우 얇게 도금 처리하여 국부적인 Ag도금층(201, 202)을 형성함으로써, 추후 와이어본딩 수행시 가해지는 열에 의한 리드프레임의 표면산화를 억제하게 된다. 아울러 제1, 2 러프층이 원소재 박판과 Ag도금층 간의 밀착력을 증가시키게 되어, 결과적으로 신뢰도 높은 반도체 패키지를 제공할 수 있게 된다.
본 실시예에 포함된 국부적인 Ag 도금층(201, 202)의 두께는 1 ~ 5㎛로 형성된다. 바람직한 실시 예에서는 3.2㎛으로 형성된다.
Ag 도금층을 형성하는 단계(150) 후에는 국부적인 Ag도금층이 형성된 원소재 박판에 대한 제3 세정처리 공정 및 건조공정(160)이 수행된다
본 발명의 일 실시 예에 따른 도금된 원소재 박판에 대한 제3 세정처리 공정 및 건조공정(160)에는 도금된 원소재 박판 표면에 잔존된 약품을 제거하기 위한 acid 및 Rince 공정을 포함하는 세정공정을 더 포함할 수 있다.
또한, 세정공정 후에는 원소재 박판 표면 습기를 제거하는 Air Cut 공정 및 원소재 박판 표면을 건조시키는 Hot Dry 공정을 더 포함할 수 있다.
다음은 리드프레임 기판층 형성 단계(180)가 수행된다.
본 발명의 일 실시 예에서는 리드프레임 기판층을 형성하기 위해 국부적인 Ag도금층이 형성된 원소재 박판에 대해 리드프레임 형성을 위한 제2 리소그리피 공정 단계(170)가 먼저 수행된다.
제2 리소그라피 공정(170)은 먼저 PR(Photoresist) 물질을 상기 복합 러프 처리 공정이 완료된 원소재 박판에 PR(Photoresist) 물질을 형성시키는 DFR 라미네이팅 공정 또는 LPR coating 공정이 수행된다.
다음은 리드프레임의 패턴을 상기 PR(Photoresist) 물질에 장착을 하고 노광공정을 수행한다.
상기 리드프레임의 패턴은 노출 tool, Mask, computer data 등에 의해 노출 부분을 정하게 된다.
다음은 현상과정 중에 노출된 부분이나 노출되지 않은 부분을 제거한다. 이때 제거하고자 하는 부분은 developer 에 의해 녹여서 없어진다.
또한, 상기 원소재 박판 표면 위에 남은 PR 층에 따라 도핑 공정이나 식각 공정을 통해 원하는 부분을 식각하여 리드프레임 부분이 포함된 리드프레임 기판층을 형성한다.
도 8은 본 발명의 일 실시 예에 따라 형성된 리드프레임 기판층의 예를 도시한 것이다.
도 8을 참조하면, 본 발명의 일 실시 예에 따라 형성된 리드프레임 기판층은 선도금된 Ag 도금층(201, 202) 부분이 포함되도록 형성된 것을 알 수 있다.
본 발명의 일 실시 예에 따르면, 리드프레임 패턴을 형성하기 이전 단계의 원소재 박판 처리공정에서 러프공정 및 Ag 단자 도금 공정을 수행함으로써, 리드프레임의 불량 발생을 줄이고 공정 시간을 개선할 수 있다.
본 발명의 일 실시 예에 따르면, 리드프레임 패턴을 형성하기 이전 단계의 원소재 박판 처리공정에서 미리 러프공정 및 Ag 단자 도금 공정을 수행함으로써, 종래 리드프레임 패턴이 완료된 리드프레임 기판 층에 도금 공정을 수행하는 것에 비하여, 초소형으로 집적된 리드프레임의 미세한 리드들이 외력에 쉽게 변형이 될 수 있는 불량률의 원인을 제거할 수 있다.
또한, 리드프레임 패턴을 형성하기 이전 단계의 원소재 박판 처리공정에서 러프공정 및 Ag 단자 도금 공정을 수행함으로써, 종래 리드프레임 기판 층에 도금 공정을 수행하는 것에 비하여 세밀한 주의를 요하는 공정시간을 줄일 수 있어서, 전체 리드프레임 제조 공정시간을 단축할 수 있다.
50: 원소재 박판
201, 202: Ag 도금층

Claims (7)

  1. 동 또는 동을 주성분으로 한 원소재 박판을 준비하는 단계;
    상기 원소재 박판을 제1 세정처리 하는 단계;
    상기 세정처리된 원소재 박판에 대해 복합 러프 처리를 수행하는 단계;
    상기 복합 러프 처리된 원소재 박판에 대해 국부적 Ag 도금 패턴 형성을 위한 제1 리소그라피 공정을 수행하는 단계;
    상기 복합 러프 처리된 원소재 박판에 국부적으로 Ag 도금을 수행하여 국부적인 Ag 도금층을 형성하는 단계;
    상기 국부적인 Ag 도금층이 형성된 원소재 박판에 대해 리드프레임 형성을 위한 제2 리소그리피 공정을 수행하는 단계; 및
    상기 제2 리소그리피 공정에서 식각을 통해 리드프레임 부분이 포함된 리드프레임 기판층을 형성하는 단계; 를 포함하는 것을 특징으로 하는 리드프레임 제조방법.
  2. 제1항에 있어서,
    상기 국부적인 Ag 도금층은 설계된 리드프레임에서 내부리드의 와이어 본딩부 부분을 포함하는 것을 특징으로 하는 리드프레임 제조방법.
  3. 제1항에 있어서,
    상기 Ag 도금층은 3.2㎛으로 형성되는 것을 특징으로 하는 리드프레임 제조방법.
  4. 제1항에 있어서,
    상기 복합 러프 처리를 수행하는 단계는,
    황산(H2SO4)과 과수(H2O2) 혼합용액에 상기 세정처리된 원소재 박판을 일정시간 동안 담가서 표면에 미세한 요철을 형성시키는 소프트 에칭단계;
    상기 소프트 에칭단계를 거친 원소재 박판을 황산동(CuSO4·5H2O) 용액에서 전기도금 공정을 수행하여 표면에 표면 조도가 200 ~ 300nm이고, 0.4 ~ 0.6㎛의 두께의 제1 러프 구리층을 형성시키는 단계; 및
    상기 제1 러프 구리층이 형성된 원소재 박판에 상기 제1 러프 구리층보다 조밀하고 얇은 두께로 형성되는 제2 러프 구리층을 형성시키는 단계;
    를 포함하는 것을 특징으로 하는 리드프레임 제조방법.
  5. 제4항에 있어서,
    상기 제2 러프 구리층은 상기 제1 러프 구리층이 형성된 원소재 박판에 시안화동 약품과 시안화칼륨 약품을 섞은 도금 용액에 전기 도금 공정을 수행하여 표면 조도 80 ~ 150nm이며, 두께는 약 0.05 내지 0.3㎛로 형성시키는 것을 특징으로 하는 리드프레임 제조방법.
  6. 제1항에 있어서,
    상기 제1 리소그라피 공정은,
    포토레지스트(PR) 물질을 상기 복합 러프 처리 공정이 완료된 원소재 박판에 PR 도포층을 형성시키는 DFR 라미네이팅 공정 또는 LPR coating 공정 단계;
    설계된 리드프레임에서 Ag 도금이 필요한 부분인 국부적인 리드 부분의 Ag 도금을 위한 국부적 도금 패턴을 상기 PR(Photoresist) 도포층에 장착을 하고 노광공정을 수행하는 단계, - 여기서 상기 Ag 도금할 부분에 대한 국부적 도금 패턴은 노출 tool, Mask 및 computer data 중 어느 하나에 의한 것을 특징으로 함;
    상기 노광공정 후 현상과정 중에 노광에 의해 노출된 부분이나 노출되지 않은 부분을 제거하여 상기 국부적 Ag 도금 패턴을 형성하는 것을 특징으로 하는 리드프레임 제조방법.
  7. 제4항에 있어서,
    상기 제2 러프층을 수행하는 단계에 제2 세정처리 단계를 더 포함하며,
    상기 제2 세정처리 단계는,
    잔존된 약품을 중화시키고 제거하는 acid, Rince 공정, 표면습기를 제거하는 Air Cut 공정 및 표면을 건조시키는 Hot Dry 공정을 포함하는 것을 특징으로 하는 리드프레임 제조방법.
KR1020200029441A 2020-03-10 2020-03-10 리드프레임 제조방법 KR102312529B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200029441A KR102312529B1 (ko) 2020-03-10 2020-03-10 리드프레임 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200029441A KR102312529B1 (ko) 2020-03-10 2020-03-10 리드프레임 제조방법

Publications (2)

Publication Number Publication Date
KR20210114156A KR20210114156A (ko) 2021-09-23
KR102312529B1 true KR102312529B1 (ko) 2021-10-15

Family

ID=77926349

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200029441A KR102312529B1 (ko) 2020-03-10 2020-03-10 리드프레임 제조방법

Country Status (1)

Country Link
KR (1) KR102312529B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010245417A (ja) 2009-04-09 2010-10-28 Renesas Electronics Corp 半導体装置およびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090043907A (ko) 2007-10-30 2009-05-07 삼성테크윈 주식회사 리드 프레임, 그를 구비한 반도체 패키지 및 그 제조방법
KR101113891B1 (ko) * 2009-10-01 2012-02-29 삼성테크윈 주식회사 리드 프레임 및 리드 프레임 제조 방법
KR101663695B1 (ko) * 2011-04-27 2016-10-07 (주)에이엘에스 리드프레임, 이를 이용한 반도체 패키지 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010245417A (ja) 2009-04-09 2010-10-28 Renesas Electronics Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR20210114156A (ko) 2021-09-23

Similar Documents

Publication Publication Date Title
JP4481854B2 (ja) ウィンドウを備えたボールグリッドアレイ基板およびその製造方法
US6475646B2 (en) Lead frame and method of manufacturing the lead frame
US9177833B2 (en) Semiconductor device and method of manufacturing the same
JP2000031365A (ja) 選択的なパラジウムめっきを有するリ―ドフレ―ム
JP2006295114A (ja) 電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法
US20060118940A1 (en) Semiconductor device and method of fabricating the same
JP2002083917A (ja) 表面に突起を有するリードフレーム、リードフレームの製造方法、半導体装置、および、半導体装置の製造方法
KR20110081813A (ko) 리드 프레임 기판과 그 제조 방법 및 반도체 장치
KR20110074514A (ko) 리드 프레임 기판과 그 제조 방법, 및 반도체 장치
TW201044533A (en) Method of forming substrate for semiconductor element and semiconductor device
JP6693642B2 (ja) リードフレーム
JP2010080889A (ja) リードフレーム及びその製造方法
JP3879410B2 (ja) リードフレームの製造方法
KR101648602B1 (ko) 반도체 소자용 기판의 제조 방법 및 반도체 장치
CN109075150B (zh) 引线框结构，引线框式表面粘着型电子装置及其制造方法
KR102312529B1 (ko) 리드프레임 제조방법
JP4620584B2 (ja) 回路部材の製造方法
JPH11121673A (ja) リードフレーム
KR100688755B1 (ko) Ｂｇａ 인쇄회로기판의 솔더 볼 패드 형성방법 및 이로부터제조된 ｂｇａ 인쇄회로기판
JP4386763B2 (ja) 半導体装置
KR101070923B1 (ko) 반도체 기판의 제조방법
KR20040098170A (ko) 금속 칩스케일 반도체패키지 및 그 제조방법
US20240371733A1 (en) Lead frame
KR20120121799A (ko) 리드프레임, 이를 이용한 반도체 패키지 및 그 제조방법
JP2017130522A (ja) 樹脂付リードフレーム基板

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right