KR20020014644A - 리드 프레임과 이의 제조방법 - Google Patents

리드 프레임과 이의 제조방법 Download PDF

Info

Publication number
KR20020014644A
KR20020014644A KR1020000068500A KR20000068500A KR20020014644A KR 20020014644 A KR20020014644 A KR 20020014644A KR 1020000068500 A KR1020000068500 A KR 1020000068500A KR 20000068500 A KR20000068500 A KR 20000068500A KR 20020014644 A KR20020014644 A KR 20020014644A
Authority
KR
South Korea
Prior art keywords
thin plate
plate material
inclusions
lead frame
degreasing
Prior art date
Application number
KR1020000068500A
Other languages
English (en)
Other versions
KR100378485B1 (ko
Inventor
박세철
신동일
강성일
이상훈
장배순
Original Assignee
이중구
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이중구, 삼성테크윈 주식회사 filed Critical 이중구
Priority to SG200007193A priority Critical patent/SG87194A1/en
Priority to MYPI20005787A priority patent/MY120645A/en
Priority to US09/731,766 priority patent/US6475646B2/en
Priority to CNB001352881A priority patent/CN1159756C/zh
Priority to JP2000378699A priority patent/JP3921341B2/ja
Publication of KR20020014644A publication Critical patent/KR20020014644A/ko
Application granted granted Critical
Publication of KR100378485B1 publication Critical patent/KR100378485B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Punching Or Piercing (AREA)

Abstract

본 발명에 따르면, 인너리드와 아우터 리드를 가지는 리드프레임을 이루는 소재를 제조하기 위한 제조방법은 박판소재의 전해 탈지하는 탈전해 탈지단계와 , 세정이 완료된 박판소재를 전해 연마하는 전해 연마단계와, 전해 연마가 완료된 박판소재의 개재물을 제거하는 개재물 제거단계와, 개재물이 제거된 박판소재를 산성용액으로 세척하는 세척단계와, 세척이 완료된 원소재에 다층의 도금층을 형성하는 도금층형성단계를 포함한다. 상기의 단계를 포함하여 제조된 리드 프레임은 1600 μm2표면적당 와이어본딩이나 땜납젖음성을 저해하는 적어도 약 1μm 정도의 직경을 가지는 개재물을 5개 이하를 가지는 특징을 갖는다.

Description

리드 프레임과 이의 제조방법{Lead frame and method of manufacturing the same}
본 발명은 반도체 리드 프레임에 관한 것으로서, 보다 상세하게는 리드 프레임 소재의 전처리 공정이 개선된 리드 프레임과 이 리드 프레임의 도금방법에 관한 것이다.
반도체 리드 프레임은 반도체 칩과 함께 반도체 패키지를 이루는 핵심 구성요소의 하나로서, 반도체 패키지의 내부와 외부를 연결해 주는 도선(lead)의 역할과 반도체 칩을 지지해 주는 지지체의 역할을 겸한다. 이러한 반도체 리드 프레임은 통상 스템핑 프로세스(Stamping process)와, 에칭 프로세스(Etching process)라는 두가지 방법에 의해 제조된다.
상기한 두가지 제조방법 중 어느 하나의 방법에 의해 제조되는 반도체 리드 프레임은 기판에 실장되는 형태 등에 따라 다양한 구조가 있다.
도 1은 통상적인 반도체 리드 프레임의 구조를 나타내 보인 개략적인 평면도이다.
도면을 참조하면, 반도체 리드 프레임(10)은 기억소자인 반도체 칩(Chip)을 탑재하여 정적인 상태로 유지하여 주는 다이 패드(die pad)부(11)와, 와이어 본딩(wire bonding)에 의해 칩과 연결되는 내부 리드(internal lead)(12) 및 외부 회로와의 연결을 위한 외부 리드(external lead)(13)를 포함하는 구조로 이루어진다.
이와 같은 구조를 가지는 반도체 리드 프레임(10)은 다른 부품, 예를 들면 기억소자인 칩 등과의 조립과정을 거쳐 반도체 패키지를 이루게 된다. 이러한 반도체 패키지의 조립과정중 반도체 칩과 리드 프레임의 내부 리드(12)와의 와이어 본딩성과, 다이 패드부(11)의 다이(die) 특성을 좋도록 하기 위해서 다이 패드부(11)와 리드 프레임의 내부 리드(12)에 소정 특성을 갖는 금속 소재를 도금하는 경우가 많으며, 또한 수지 보호막 몰딩후 기판 실장을 위한 납땝성 향상을 위해 외부 리드(13)의 일정 부위에 솔더(Sn-Pb) 도금을 행한다.
그런데, 상기한 솔더 도금 과정에 있어서 도금액이 내부 리드(12)까지 침투하게 되는 경우가 빈번하게 발생하므로, 이를 제거하기 위한 추가 공정을 필요로 하는 문제점이 있었다.
이러한 문제점을 해결하기 위해 제안된 것이 일본 특허소63-2358 공보에 개시되어 있는 선도금 리드 프레임(Pre-Plated Frame, 이하 "PPF" 라 한다)방식이다. 이 방식은 반도체 패키지 공정 전에 납 젖음성(solder wettability)이 양호한 소재의 기판(substrate)을 미리 형성하여 중간 도금층을 형성한다.
상기와 같이 선도금 리드 프레임은 박판소재의 전면에 도금이 이루어지므로 도금하기 전에 전처리공정을 수행하게 된다. 이러한 전처리 공정은 도금되는 표면을 청정하고 평활하게 하여 도금층간의 밀착성을 좋게 하는 것으로, 전처리 공정이 불완전한 경우 도금이 벗겨지거나 부풀음 발생, 얼룩 광택 불균일, 도금층의 요철, 핀홀의 발생 등 다양한 불량이 발생된다.
상술한 바와 같은 물량의 발생을 억제하기 위한 전처리 공정은 통상적으로 전해탈지단계로써 유기용제 탈지공정, 무기물 탈지공정, 산침지 및 세척 공정 등으로 이루어진다. 또한 추가적으로 원소재의 표면과 도금층간의 표면 밀착성을 높이기 위해서 상기 전해탈지단계를 거친 후에 전해연마공정을 추가적으로 실시하여 원소재의 표면을 활성화시킨다.
상기 전해연마 공정은 기저금속의 표면을 활성화해서 니켈도금시 니켈도금과 기저금속간의 계면접합성을 증대시키는 효과가 있다. 이는 통상 압연에 의해서 제조되는 반도체 장치용 리드프레임의 원소재에는 풀림과 같은 공정을 거치더라도 제조시의 응력이 완전히 해소 되지 않으며 소재의 표면에는 국부적인 미세 크랙과 국부적인 응력이 존재하게 된다.
이러한 기저금속에 통상의 원소재의 표면에 있는 방청유나 무기물을 제거하기 위한 탈지공정을 거치더라도 여전히 상기의 미세 크랙이 존재하게 된다. 상기와 같은 표면에 통상의 다층도금을 실시하게 되면 도금층의 표면은 비교적 평활면을 갖게 된다. 그러나 반도체를 기판에 실장을 하기 위해서 리드 프레임을 굽히는 공정인 벤딩공정을 거치게 되면 기저금속의 표면에 잔존하던 응력과 미세 크랙이 벤딩에 의해서 성장을 하여서 크랙의 정도가 증거하여 결국은 기저금속표면에 적층된 도금측에 크랙을 일으켜 기저금속의 부식과 산화를 초래하게 된다. 또한 미세 크랙부분과 잔류 응력부분에 도금이 되더라도 미세 크랙부분에 대한 완전한 도금이 이루어지지 않고 공극이 잔존할 수 있는데, 이러한 공극에 통상의 반도체 제조 공정에서 가해지는 열과 같은 노화 조건이 이루어지면 미세크랙으로부터 부식이 촉진이 되어지게 된다. 또한 반도체 상태에서 지속적인 회로 작동에 의한 내부열에 의해서도 리드프레임의 소재 내부로부터 부식이 발생할 수 있다. 또한 벤딩이 된 상태로 남아 있는 내부 응력에 의해 시간에 따라 크랙이 성장하는 문제를 안고 있다. 따라서 전해연마 공정을 통해서 기저금속의 표면에 남아 있는 미세 크랙부분은 식각을 함으로 표면에 잔존하는 응력잔류 부위와 함께 미세 크랙을 없앨 수 있게 된다. 이러한 경우 기저금속 표면에 적층이 되는 보호도금층이 상당히 두꺼우면 어느 정도 상기한 문제들을 방지하는 효과가 있으나 하지도금과 보호층 도금의 두께가 두꺼워지면 오히려 땜납 젖음성이 저하되고 벤딩시의 크랙을 유발하는 원인으로 작용한다.
그런데 상기 전처리 과정에서 전해연마 공정을 수행을 수행하게 되면, 박판소재내의 금속, 비금속등의 개재물(inclusion)이 도 2와 도 3에 나타내 보인 바와 같이 박판소재의 표면으로 노출된다. 즉, 박판소재의 표면에 하지 메인 소재금속 외에 제조시에 첨가된 함금원소 물질들이 박판소재를 압연시에 원소재와 함께 표면에 압착되어 있어서 돌출이 되지 않고 또한 표면산화막이나 방청유, 무기물 등으로 인해 나타나지 않지만 전해 연마와 같이 표면을 깍아 내면 도시된 바와 같이 표면으로 노출되게 된다. 이와 같이 노출된 상태에서 니켈(Ni)등의 도금을 시행하게 되면 박판소재의 표면에 산재해 있는 결절(nodule)상에 도 4에 도시된 바와 같이 도금된다. 이와 같이 도금된 결절은 박판소재가 밴딩시 하지금속과의 계면 접착력이 취약하므로 결절이 이탈되는 문제점이 있다. 또한 통상의 반도체 제조 공정에서 리드프레임에 가해지는 노화과정에 의해서 최종적으로 반도체 장치가 기판에 표면실장이 될 때에 땜납 젖음성이 저하하는 문제를 가지게 된다. 이는 기저금속의 표면에 존재하는 개재물은 본 실시예에서 나타난 바와 같은 철(Fe)인 경우에 있어서 상기 반도체 제조 과정에서 가해지는 열에 의해서 주 소제인 구리(Cu)보다 쉽게 산화가 되고 열에 의한 확산이 상층 도금층으로 이어져 결국은 도금층 표면까지 확산이 되어 땜납의 젖음성을 저하시키는 원인으로 작용을 하게 된다. 또한 와이어 본딩시에 캐필러리에 의한 기계적인 충격이나 열압력에 의해서 상기한 결절들을 기점으로 하여 도금층이 벗겨지기도 한다. 또한 벗겨진 결절들이 캐필러리의 헤드부분에 전착되어 캐필러리가 심하게 오염되거나 마모됨으로써 캐필러리(capillary)를 자주 교체하여야 하는 문제점이 있다. 더욱이 와이어 본딩시에 박판소재로부터 이탈되어 캐필러리에 전착된 결절(nodule;도금파편)에 의해서 도금이 완료된 리드 프레임의 본딩부분 하층까지 손상되는 문제점이 있다. 그러나 종래에는 원 소재 상에 두꺼운 다층 도금층에 의해서 기저 금속의 표면상에 어느 정도 개재물이 잔존하여도 도금층이 두꺼우므로 상기한 문제들이 발생하지 않았다. 통상 선도금 리드 프레임의 도금은 하지층으로 니켈 도금을 하고 상기 도금층 상에 기능성 도금인 보호층의 도금을 실시하여 상기한 문제가 일어남을 방지하였다. 그러나 보호층의 도금층이 두꺼워지면 실제 땜납 젖음이 이루어지는 하지층과 땜납과의 접합 대기시간이 지연이 되어서 오히려 땜납 젖음성이 떨어진다. 통상 보호층인 팔라듐 도금은 6내지 7μ" 으로 실시를 하지만 이 경우에도 기저금속표면의 개재물로 인한 상기한 문제가 발생을 한다. 또한 근래에 많이 사용이 되는 선도금에 있어서 보호 도금층으로 사용되는 팔라듐의 가격 상승으로 인한 상기 도금층을 높일 경우에는 상업상 이용성이 극히 낮아지게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 내식성을 향상시킬 수 있고, 전해연마시 노출되는 결절(nodule)의 발생을 억제할 수 있으며, 도금층형성시 계면밀착성 및 평활한 도금층의 형성이 가능한 리드 프레임의 도금방법을 제공함에 그 목적이 있다.
본 발명의 다른 목적은 다층도금 리드 프레임에 있어서 그 보호층의 도금 두께를 얇게 하면서도 와이어 본딩성과 땜납 젖음성이 우수한 반도체 장치용 리드 프레임을 제공함에 있다.
본 발명의 다른 목적은 상기 도금방법에 의해 제조된 소재로 이루어진 리드 프레임을 제공함에 그 목적이 있다.
도 1은 일반적인 반도체 리드 프레임의 개략적인 평면도,
도 2는 종래 박판소재의 전해연마 후 표면의 상태를 나타내 보인 사진,
도 3은 전처리단계 이전의 소재의 단면을 도식화한 단면도,
도 4은 전해연마후 박판소재의 표면에 도금층이 형성된 상태를 도시한 사진,
도 5는 본 발명에 따른 리드 프레임의 제조방법중 전처리 단계를 나타내 보인 블록도,
도 6는 전해연마단계 후의 소재의 단면을 도식화한 단면도,
도 7은 박판소재를 음극탈지 및 양극탈지한 후 표면의 상태를 나타내 보인 사진.
도 8은 개재물 제거단계 후의 소재의 단면을 도식화한 단면도,
도 9는 도 5에 도시된 박판소재의 표면에 도금층을 형성한 상태를 나타내 보인 사진,
도 10은 종래의 리드프레임에 다층도금을 한 후에 열과 습윤노화를 실시한 표면사진,
도 11은 상기 도 7의 노화 공정을 거친 후에 땜납 젖음상태를 보인 사진
도 12는 본 발명의 리드프레임에 다층도금을 한 후에 열과 습윤노화를 실시한 표면사진,
도 13 상기 도 9의 노화 공정을 거친 후에 땜납 젖음상태를 보인 사진,
도 11은 상기 도 4의 전처리단계 이전의 소재의 단면을 도식화한 단면도,
도 12는 상기 도 4의 전해연마단계 후의 소재의 단면을 도식화한 단면도,
도 13은 상기 도 4의 개재물 제거단계 후의 소재의 단면을 도식화한 단면도.
상기와 같은 목적을 달성하기 위한 본 발명의 리드 프레임 제조방법은,
박판소재의 표면을 전해 탈지하는 전해탈지단계와,
세정이 완료된 박판소재를 전해 연마하는 전해 연마단계와,
전해 연마가 완료된 박판소재의 표면에 나타나는 개재물을 제거하는 개재물 제거단계와,
개재물의 제거가 완료된 박판소재를 산성용액으로 세척하는 세척단계와,
세척이 완료된 원소재에 다층의 도금층을 형성하는 도금층형성단계를 포함하여 된 것을 특징으로 한다.
본 발명에 있어서, 상기 개재물 제거단계가 박판소재를 양극탈지하는 양극탈지단계로 이루어진다.
상기 목적을 달성하기 위한 본 발명의 리드프레임은, 세정이 완료된 박판소재를 전해 연마하고, 이 전해 연마된 박판소재의 표면에 나타나는 개재물을 제거 및 세척후 다층의 도금층이 형성된 소재로 이루어진 인너리드부와 아우터 리드부를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다.
본 발명에 따른 리드 프레임의 제조방법은 리드 프레임을 제조하기 위한 박판소재를 전처리하는 방법에 관한 것으로 일 실시예를 도 5에 나타내 보였다.
본원 발명에 따른 전처리는 원소재상에 있는 압연유나 방청유와 같은 오일을 제거하기 위한 공정을 거치게 된다. 이를 위해 박판소재을 유기용제에 탈지하는 탈지공정(10)이나 알카리 침지탈지 단계 또는 전해 탈지하는 전해 탈지단계(20)을 수행한다. 상기 전해 탈지 단계(20)는 음극 탈지하는 제1탈지 단계와, 음극탈지가 완료된 박판소재를 양극 탈지하는 제2탈지단계로 이루어질 수 있다. 상기 전해 탈지단계(20)는 음극탈지단계만으로 이루어질 수도 있다.
본 실시예에서는 상기 전해 탈지단계(20)을 수행하는데 음극 탈지하는 제1탈지 단계와, 음극탈지가 완료된 박판소재를 양극 탈지하는 제2탈지단계로 실시하였다. 상기 전해 탈지단계의 전해액은 알카리 용액으로써 수산화나트륨( NaOH 120g/l) 에 전류를 90A를 인가하고 무접점 탈지로써 각각의 전해액 욕조에 양극과 음극을 인가하였다. 이 경우 알카리성 전해액 속에 담겨진 박판 소재 상에 전류가 인가되어 그 표면에 발생되는 기포에 의해 박판소재의 표면에 부착된 상기한 오일들과 무기물들이 제거된다. 상기와 같은 전해탈지는 박판 소재 표면에서 발생하는 수소에 의한 금속 표면의 환원작용과, 더러움의 산화작용 등으로 금속 표면 화합물 및 더러움 등이 제거된다.
상기 전해탈지가 완료된 박판소재를 전해 연마(40)하여 표면을 연마한다. 본 실시예에서는 75% 의 산성용액인 인산과 질산의 혼합용액을 전해액으로 사용하고 박판소재에 90A의 전류를 인가하였다. 상기와 같은 환경에서 전해 연마를 하게 되면 일차적으로 상기 음극 및 양극탈지에 의해 이물이 제거된 상태에서 박판 소재의 표면이 깍겨지기 때문에 도 6에 도시가 되어 있는 것과 같이 박판소재에 포함된 원소재 제조시 원소재와 완전히 용융되지 못하고 남아 있는 Fe 결절(nodule)이 표면으로 노출이 된다.
상기와 같이 박판소재의 표면에 결절들이 표면으로 노출된 상태에서 박판소재의 표면에 노출되어진 개재물을 제거하기 위한 개재물 제거단계(50)를 수행한다.
본 실시예에서는 이 개재물 제거단계(50)를 양극 탈지하는 탈지공정단계를수행한다. 상기 양극탈지단계는 박판 소재에 양극에 전위를 인가하고 소정의 금속판에 음극을 인가한 후 전해액에 잠기도록 하여 이루어진 것으로, 양극에서 음극으로의 전하이동과 양극에서 발생하는 산소에 의해 상기 박판소재의 결절부분이 산화 및 양극용해에 의해 제거된다. 본 실시 예에서는 전해액으로써 수산화나트륨용액( 120g/l )에 40A의 전류를 인가함으로 실시하였다.
상기 단계에서 기저금속의 소재의 성분에 따라 전해 연마단계 후에 나타나는 개재물의 성분이 다를 수 있다. 예컨대 C7025소재인 경우에는 철(Fe) 결절(nodule)이 아닌 실리콘(Si)와 같은 개재물이 전해연마 후에 소재표면에 노출이 된다. 이러한 경우 실리콘(Si)는 비전도성 물질이므로 상기와 같은 양극탈지와 같은 방법이 아닌 초음파를 표면에 조사하여 비전도성 물질 등을 제거하게 된다.
상기한 개재물 제거단계인 양극탈지가 완료되면 박판소재를 산성용액으로 세척하여 이물질을 완전하게 세척하는 세척단계(60)를 수행한다. 상기 상술한 바와 같이 개재물을 제거하기 위한 공정을 수행하면 도 7와 도 8에 도시된 바와 같이 박판소재의 표면의 결절들이 완전하게 제거된다. 상술한 바와 같이 전처리 공정이 완료되면, 박판소재에 보호층을 포함하는 다층의 도금층들을 형성하는 도금층 형성단계(70)를 수행한다.
도 9에는 전처리된 박판소재에 도금층들이 형성된 상태를 보인 사진이다.
사진에 나타난 바와 같이 박판소재의 표면에 결절이 형성되지 않으므로 인하여 도금표면의 조도가 향상됨을 알 수 있다. 따라서 박판소재를 이용한 리드프레임의 제조시 절곡되는 부위로부터 종래와 같이 결절들이 떨어지는 것을 방지할 수 있고, 도금층이 들뜨는 것을 방지할 수 있다. 또한 와이어 본딩공정에서 캐필러리의 헤드부분에 박판소재로부터 떨어진 결절들이 부착되어 캐필러리가 심하게 마모되는 것을 방지할 수 있다.
상술한 바와 같은 방법을 이용하여 제조된 리드 프레임(80)은 도 1에 도시된 바와 같이 와이어 본딩(wire bonding)에 의해 칩과 연결되는 내부 리드(internal lead)(81) 및 외부 회로와의 연결을 위한 외부 리드(external lead)(82)를 포함한다.
상술한 바와 같이 구성된 리드프레임(80)은 소재의 표면에 결절들이 제거되어 표면조도가 향상된 상태이므로 상술한 바와 같이 결절에 의해 캐필러리의 마모 , 오염을 방지할 수 있으며, 와이어 본딩 불량의 1차적인 원인이 되는 도금층과 하지 소재(하지금속)간의 접착력의 불안정을 근본적으로 해결할 수 있다.
도 4, 9에 나타난 것은 각각 종래 기술과 본 발명에 따른 리드 프레임의 표면상태로써 3000배로 확대된 것으로 가로세로 길이가 각각 40μm 이며 상기한 문제들을 야기 시키는 직경이 약 1μm정도의 결절이 종래에는 평균 50에서 본 발명에서는 평균 0내지 5개 미만으로 현저하게 줄어든 것을 볼 수 있다. 또한 도 10 내지 13은 본 발명에 따라 제조된 리드 프레임과 종래의 리드 프레임에 대하여 통상의 반도체 제조 공정에서 리드프레임에 가해지는 조건을 기준으로 테스트를 실시한 것이다. 먼저 도 10과 도 12는 각각 종래의 리드프레임과 본 발명의 방법에 의해 제조된 리드 프레임이며 상기 각각의 리드 프레임에 니켈과 팔라듐을 순차적으로 다층도금을 한 후에 175 ℃에서 2시간 오븐(oven) 큐어(cure)를 행하고 다시 93 ℃에8시간 동안 스팀에이징(steam aging)을 실시한 후의 종래의 리드 프레임과 본 발명의 리드 프레임의 표면을 나타내는 사진들이다. 도 11과 도 13은 상기 열적 습윤에 노화를 시킨 상기의 리드 프레임에 땜납 활성제(R-Flux 타입)를 표면에 묻히고 온도 235℃의 용융된 땜납에 2초 동안 담근(Solder Dipping) 후의 종래의 리드 프레임과 본 발명의 리드 프레임의 땜납의 젖음상태를 각각 나타낸 사진들이다. 사진에서 알 수 있는 바와 같이 기저 금속의 표면에 돌출된 개재물상에 다층 도금된 리드 프레임은 상기의 노화과정을 거치면서 개재물을 중심으로 산화가 일어나서 땜납의 젖음성이 낮음을 볼 수 있다. 이에 대하여 본 발명의 리드프레임은 기저금속의 표면에 잔존하는 개재물을 제거함으로 상기의 노화를 시킨 후에도 땜납 젖음성이 우수한 것을 볼 수 있다. 이와 같이 상기와 같은 방법에 의해서 제조되는 다층 도금층을 가지는 리드 프레임은 그 표면에 있어서 표면실장에 따른 땜납 젖음성을 저해하는 개재물이 현저하게 줄어들어 상기한 땜납 젖음성의 문제들이 해결되어지는 효과가 있다.
상술한 바와 같은 방법에 의해 제조되는 선도금을 적용하는 반도체 장치용 리드 프레임은 중간 하지층을 포함하여 그 상층에 귀금속으로 보호층을 형성하며 상기 귀금은 팔라듐, 팔라듐합금, 금, 금합금 등이 사용될 수 있다. 본 발명의 실시예에서 도금된 다층 도금층은 보호층인 팔라듐층 도금의 두께가 0.05 내지 2μ" 이다. 이 때 하지층인 니켈(Ni)의 두께는 20에서 40μ"이다.
상술한 바와 같은 본 발명에 따른 리드 프레임과 이의 제조방법은 박판소재의 전처리 과정에서 반도체 장치의 제조시의 와이어본딩성과 표면 실장시의 땜납젖음성을 저해하는 박판소재의 표면의 결절들을 제거함으로써 이 결절들로 인한 도금층의 들뜸, 크랙발생 및 와이어 본딩시에 발생되는 캐필러리의 마모와 결절들의 캐필러리의 헤드에 적층과 이로 인한 와이어 본딩시 도금층의 찍힘현상을 제거하는 효과가 있다 또한 리드 프레임의 표면실장에 따른 아우트 리드의 땜납 젖음성 향상과 벤딩에 의한 크랙을 방지하는 이점을 가진다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 실시예가 가능하다는 점을 이해할 것이다.

Claims (9)

  1. 박판소재의 표면을 전해 탈지하는 전해탈지단계와,
    탈지가 완료된 박판소재를 전해 연마하는 전해 연마단계와,
    전해 연마가 완료된 박판소재의 표면에 나타나는 개재물을 제거하는 개재물 제거단계와,
    개재물의 제거단계가 완료된 박판소재를 산성용액으로 세척하는 세척단계와,
    세척이 완료된 원소재에 다층의 도금층을 형성하는 도금층형성단계를 포함하여 된 것을 특징으로 하는 리드 프레임의 제조방법.
  2. 제 1항에 있어서,
    상기 전해탈지단계가 박판소재를 음극탈지하는 제1탈지 단계와,
    음극탈지가 완료된 박판소재를 양극탈지하는 제2탈지단계중 적어도 하나의 단계로 이루어진 것을 특징으로 하는 리드 프레임의 도금방법.
  3. 제1항에 있어서,
    상기 개재물 제거단계가 박판소재를 양극탈지하는 탈지단계로 이루어진 것을 특징으로 하는 리드프레임의 제조방법.
  4. 제1항에 있어서,
    상기 개재물이 비 전도성인 때에 개재물 제거단계가 박판소재의 표면에 초음파를 조사함으로 개재물을 제거하는 단계로 이루어진 것을 특징으로 하는 리드프레임의 제조방법.
  5. 세정이 완료된 박판소재를 전해 연마하고, 이 전해 연마된 박판소재의 표면에 나타나는 개재물을 제거 및 세척후 다층의 도금층이 형성된 소재로 이루어진 인너리드부와 아우터 리드부를 포함하여 된 것을 특징으로 하는 리드 프레임.
  6. 기저금속과
    기저금속에 포함된 개재물과
    상기 기저금속에 대하여 그 표면에 전해 연마를 통해서 상기 기저금속의 표면에 드러난 상기 개재물이 제거된 표면상에 귀금속 도금층을 포함한 다층의 도금층이 형성된 것을 특징으로 하는 반도체 장치용 리드 프레임.
  7. 제 6항에 있어서,
    상기 다층 도금층은 니켈층을 포함하고 상기 귀금속층이 팔라듐, 팔라듐함금, 금, 금합금 중의 하나로 이루어진 것을 특징으로 하는 반도체 장치용 리드 프레임.
  8. 제 7항에 있어서,
    상기 귀금속 층의 도금 두께는 0.05 내지 2 μ"인 것을 특징으로 하는 반도체 장치용 리드 프레임.
  9. 제 6항에 있어서,
    상기 표면에 전해 연마를 통하고 표면에 드러난 상기 개재물을 제거하고 다층도금이 이루어진 후에 상기 다층 도금층의 표면에 잔존하는 다층 도금된 개재물이 1600 μm2의 표면적에 직경이 약 1μm정도인 것이 0개 내지 5개 이하로 존재하는 것을 특징으로 하는 반도체 장치용 리드 프레임.
KR10-2000-0068500A 2000-08-17 2000-11-17 리드 프레임과 이의 제조방법 KR100378485B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
SG200007193A SG87194A1 (en) 2000-08-17 2000-12-07 Lead frame and method of manufacturing the lead frame
MYPI20005787A MY120645A (en) 2000-08-17 2000-12-08 Lead frame and method of manufacturing the lead frame
US09/731,766 US6475646B2 (en) 2000-08-17 2000-12-08 Lead frame and method of manufacturing the lead frame
CNB001352881A CN1159756C (zh) 2000-08-17 2000-12-08 引线框架及其制造方法
JP2000378699A JP3921341B2 (ja) 2000-08-17 2000-12-13 リードフレームの製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20000047498 2000-08-17
KR1020000047498 2000-08-17

Publications (2)

Publication Number Publication Date
KR20020014644A true KR20020014644A (ko) 2002-02-25
KR100378485B1 KR100378485B1 (ko) 2003-03-29

Family

ID=19683526

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0068500A KR100378485B1 (ko) 2000-08-17 2000-11-17 리드 프레임과 이의 제조방법

Country Status (2)

Country Link
KR (1) KR100378485B1 (ko)
MY (1) MY120645A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100819797B1 (ko) * 2002-05-02 2008-04-07 삼성테크윈 주식회사 리이드 프레임의 제조 방법 및, 그에 의해서 제조된리이드 프레임

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60225455A (ja) * 1984-04-24 1985-11-09 Kobe Steel Ltd リ−ドフレ−ム
JPH0368788A (ja) * 1989-08-03 1991-03-25 Hitachi Cable Ltd リードフレーム用銅条の製造方法
US5167794A (en) * 1990-04-16 1992-12-01 Mitsubishi Denki Kabushiki Kaisha Method for producing lead frame material
JP3555625B2 (ja) * 1994-08-29 2004-08-18 住友金属鉱山株式会社 銅及び銅合金製リードフレームの電解研磨方法
US5660708A (en) * 1994-11-21 1997-08-26 Sumitomo Metal Mining Company, Limited Process for manufacturing a lead frame
JP3463772B2 (ja) * 1994-12-19 2003-11-05 住友金属鉱山株式会社 電解研磨法及びこれを用いたリードフレームの製造方法
JPH0964264A (ja) * 1995-08-28 1997-03-07 Dainippon Printing Co Ltd リードフレームの部分めっき方法
JPH10237694A (ja) * 1997-02-24 1998-09-08 Kobe Steel Ltd 樹脂密着性に優れるリードフレーム用銅合金材の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100819797B1 (ko) * 2002-05-02 2008-04-07 삼성테크윈 주식회사 리이드 프레임의 제조 방법 및, 그에 의해서 제조된리이드 프레임

Also Published As

Publication number Publication date
MY120645A (en) 2005-11-30
KR100378485B1 (ko) 2003-03-29

Similar Documents

Publication Publication Date Title
JP3921341B2 (ja) リードフレームの製造方法
JP3417395B2 (ja) 半導体装置用リードフレーム及びその製造方法及びそれを用いた半導体装置
KR100266726B1 (ko) 리드프레임과 이 리드프레임을 갖춘 반도체장치
US3147547A (en) Coating refractory metals
US20060016694A1 (en) Tin-plated film and method for producing the same
JP2006303215A (ja) 樹脂封止型半導体装置
KR100947921B1 (ko) 연성인쇄회로기판의 고연성 Au 표면처리 도금방법
KR100378485B1 (ko) 리드 프레임과 이의 제조방법
JPH10284667A (ja) 耐食性、耐酸化性に優れる電気電子機器用部品材料、及びその製造方法
KR100819797B1 (ko) 리이드 프레임의 제조 방법 및, 그에 의해서 제조된리이드 프레임
JPH11121673A (ja) リードフレーム
JP5034913B2 (ja) 半導体装置製造用基板とその製造方法
JP2007158017A (ja) 配線基板およびその製造方法
JP3402228B2 (ja) 鉛を含まない錫ベース半田皮膜を有する半導体装置
JPS6313306B2 (ko)
JPH10284668A (ja) 半導体装置用リードフレーム及びその表面処理方法並びにこのリードフレームを用いた半導体装置
JPH0373962B2 (ko)
KR100464905B1 (ko) 리드프레임 표면처리 방법
KR950002746B1 (ko) 반도체 리드프레임 재료 및 그 제조방법
JP2007009334A (ja) リードフレーム
JPH1041452A (ja) 半導体用リードフレーム
JP2682226B2 (ja) 半導体装置用リードフレーム
JP4057940B2 (ja) 太陽電池素子の製造装置
JPH0987899A (ja) 電子機器用銅合金材料の製造方法
JPH09223771A (ja) 電子部品用リード部材及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130304

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140227

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150303

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160304

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20180222

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20190225

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20200225

Year of fee payment: 18