KR950002746B1 - 반도체 리드프레임 재료 및 그 제조방법 - Google Patents

반도체 리드프레임 재료 및 그 제조방법 Download PDF

Info

Publication number
KR950002746B1
KR950002746B1 KR1019910004698A KR910004698A KR950002746B1 KR 950002746 B1 KR950002746 B1 KR 950002746B1 KR 1019910004698 A KR1019910004698 A KR 1019910004698A KR 910004698 A KR910004698 A KR 910004698A KR 950002746 B1 KR950002746 B1 KR 950002746B1
Authority
KR
South Korea
Prior art keywords
plating
copper alloy
base material
lead frame
semiconductor
Prior art date
Application number
KR1019910004698A
Other languages
English (en)
Other versions
KR910019191A (ko
Inventor
히사도시 이도우
Original Assignee
미쓰비시 뎅끼 가부시끼가이샤
시기 모리야
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시 뎅끼 가부시끼가이샤, 시기 모리야 filed Critical 미쓰비시 뎅끼 가부시끼가이샤
Publication of KR910019191A publication Critical patent/KR910019191A/ko
Application granted granted Critical
Publication of KR950002746B1 publication Critical patent/KR950002746B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C10/00—Solid state diffusion of only metal elements or silicon into metallic material surfaces
    • C23C10/28—Solid state diffusion of only metal elements or silicon into metallic material surfaces using solids, e.g. powders, pastes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S205/00—Electrolysis: processes, compositions used therein, and methods of preparing the compositions
    • Y10S205/92—Electrolytic coating of circuit board or printed circuit, other than selected area coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Solid-Phase Diffusion Into Metallic Material Surfaces (AREA)

Abstract

내용 없음.

Description

반도체 리드프레임 재료 및 그 제조방법
제1도는 리드프레임의 사시도.
제2도(a)∼(c)는 동합금의 표면을 모식적으로 표시하는 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 리드프레임 2 : 다이패드
3 : 인너리드부 4 : 아웃터리드부
5 : Ag도금 6 : 동합금
7 : 버르(Burr) 8 : 틈새
본 발명은 반도체에 사용되는 리드프레임 재료 및 그 제조방법에 관한 것이다.
종래에서 도전성 및 열방산성이 좋기 때문에 각종 동합금 재료가 반도체 리드프레임 재료로서 사용되고 있다. 제1도는 리드프레임을 표시하는 사시도이고, 제1도에 있어서 리드프레임(1)은 반도체칩이 실려지는 다이패드부(2), 반도체칩과 와이어(Au선 또는 Cu선)로 연결되는 인너리드부(3), 및 프린트기판에 접합되어 있는 아웃터 리드부(4)로 이루어진다.
이중에서 통상 인너리드부(3) 및 다이패드부(2)중 반도체칩이 설치되는 쪽의 표면에는 두꼐 4㎛ 이상의Ag도금(5)이 이루어지고 있다.
이것은 반도체칩과 인너리드부(3)와를 Au선 또는 Cu선으로 접속하고, 소위 와이어 본딩을 수행할 경우,인너리드부(3)에 Ag도금(5)이 없으면 접합강도는 안정되지 못할 뿐만아니라 그 신뢰성이 결여되기 때문이다. 다이패드부(2)에는 Ag도금(5)이 필요는 없지만, 인너리드부(3)에만 Ag도금(5)를 시행하는 것이 곤란하기 때문에 다이패드부(2)에도 Ag도금(5)이 실행된다. 그러나 상기의 Ag도금 가공에는 아래와 같은 문제점이 있다.
① 고가인 Ag를 4㎛ 이상의 두께로 도금하기 때문에 코스트가 높아진다.
② Ag도금을 행할 경우 모재와 Ag도금과의 밀착성을 높이기 위하여 Cu 또는 Ni 밑바탕도금이 실행되지만 이 밑바탕 도금은 리드프레임(1)의 성형후 전면에 시행하기 때문에 몰드후 아웃터리드부(4)의 밑바탕도금을 벗길필요가 있다. 이것은 아웃터리드부(4)에는 Sn 또는 땜납도금이 행하여 지지만 밑바탕도금을 시행한 위에 Sn 또는 땜납도금을 행하면 밑바탕도금과의 계면에서 박리되기 쉽고 도금신뢰성이 저하되기 때문이다. 그러므로 두꺼운 Ag도금을 행하지 않고 모재표면의 인너리드부에 직접 Au선 또는 Cu선을 접합한다. 소위 다이렉트 와이어(direct wire)본딩 가능한 재료가 요구되고 있다. 현재 일부에서는 Cu선을 직접리드 프레임에 접속하는 것이 실시되고 있으나. 현상에서는 신뢰성이 그다지 요구되지 않는 반도체에 한정되어 있고 높은 신뢰성이 요구되는 대부분의 반도체에 관해서는 아직 실시되고 있지않다.
본 발명은 그 신뢰성의 다이렉트 와이어 본딩이 가능한 리드프레임 재료를 염가로 공급하는 것을 목적으로 하고 있다. 본 발명의 반도체 리드프레임재료는 동합금 모재표면에 Ag를 0.005∼0.5㎛의 두께로 도금한후 열처리에 의하여 Ag를 동합금모재중에 확산시키는 것에 의하여 얻어지는 층을 해당모재표면에 가지는 것을 특징으로 한다.
또 본 발명의 반도체 리드프레임 재료의 제조방법은 최종압연후의 동합금 모재의 표면에 0.005∼0.5㎛의 Ag도금을 시행한후 열처리에 의하여 Ag를 동합금 모재중에 확산시키는 것에 의하여 얻어지는 층을 해당 동합금 모재표면에 형성하는 것을 특징으로 한다.
다시금 본 발명의 반도체 리드프레임 재료의 제조방법은 최종압연후의 동합금 모재의 표면을 전해연마하고 다음에 해당 표면에 두께 0.005∼0.5㎛의 Ag도금을 시행한후 열처리에 의하여 Ag를 동합금 모재중에 확산시키는 것에 의하여 얻어지는 층을 해당 동합금 모재표면에 형성하는 것을 특징으로 한다. Ag는 도전성이 가장높고 귀금속으로서 산화하기 어려운 금속으로서 알려져 있고, 상기와 같이 와이어 본딩에 있어서의 리드프레임측의 접합금속으로서 널리 사용되고 있으나, Ag도금과 같이 단독층을 만들지 않아도 동합금중의 어느 농도이상 함유되어 있으면 산화를 억제하고 표면의 청정도를 개선하는 효과가 있다.
또 동합금은 제조공정에 있어서 최종으로 실행되는 소성(annaling)공정후에 버프(Buff)연마 등의 기계적 연마를 행할 경우도 있으나 이것은 소성중에 비산화분위기가 완전하지 않을 경우에 그 소성에 의하여 형성되는 표면의 두꺼운 산화물을 기계적으로 깎아내기 때문이다.
그러나 이 기계적연마를 행하면 제2도(a)에 표시하는 바와 같이 동합금(6)의 표면에는 버르(Burr)가 형성된다. 이 버르(7)는 압연에 의하여 눌려붙쳐저서 제2도(b)에 표시하는 바와같이 재료표면에 미세한 틈새(8)를 형성한다. 이 표면의 틈새(8)는 기계적연마의 방법 및 최종압연의 가공율에 의하여 크게 변한다. 그중에서 틈새(8)가 클경우 기름 탈지액등의 처리액이 틈새(8)에 잔존하기 때문에 와이어 본딩을 행하였을경우의 접합부의 강도나 도금을 행하였을 경우의 도금 밀착성에 악영향을 끼친다.
그런데 전해연마는 버르(7)를 우선적으로 녹이는 작용이 있기 때문에 본 발명에서는 동합금모재가 제2도(b)와 같은 표면상태의 경우에는 최종압연후의 동합금(6)의 표면을 전해연마하는 것에 의하여 표면의 1㎛정도의 미세한 버르(7)를 제거하고 재료표면의 개선을 행하는 것도 가능하다. 최종압연후의 전해연마에 의하여 동합금(6)의 표면은 제2도(c)에 표시하는 바와같이 버르(7)가 제거되고 평활한 표면(9)이 형성된다.
다음에 본 발명에서는 동합금의 표면에 두께 0.005∼0.5㎛의 Ag도금을 시행하고 열처리하여 Ag를 모재중에 확산시킨다. 이때 동합금 모재표면에 0.015∼0.5㎛의 Ag도금을 시행하는 것만으로는 핀홀도 많고 기계적으로 간단하게 깎아내어져서 모재가 나타나지만 열처리에 의하여 모재중에 확산시키는 것에 의하여 균질의 Ag를 포함하는 층이 모재표면에 형성된다. 열처리의 온도 시간등의 조건은 동합금의 종류등에 의하여 상이하지만 Ag가 모재중에 확산하는 범위이면 좋다. Ag도금의 두께는 하한을 0.005㎛로 하고 상한은 두꺼우면 코스트가 높아지기 때문에 0.5㎛로 하였다.
또 모재표면에 기계적 연마에 기인하는 틈새가 있을 경우에는 Ag도금을 시행하기전 전해연마를 행하여 표면을 평활하게 한다. 이와같이 동합금표면에 Ag도금을 행한후 열처리에 의하여 Ag를 모재중에 확산시키는 것에 의하여 다이렉트와이어 본딩성이 뛰어나고 또한 염가의 러드프레임 재료를 제공할 수 있다.
Ag도금후 열확산을 행한층은 종래의 동합금에 비교하여 Ag를 함유하기 때문에 산화되기 어렵고 청정한 표면을 형성한다. 그러므로 다이렉트와이어 본딩을 행하였을 경우에서도 두께 4㎛ 이상의 두꺼운 Ag도금과 동등한 본딩신뢰성을 표시한다. 또 통상의 도금과 틀리고 모재중에 Ag를 확산시키기 때문에 도금층의 박리를 염려할 필요가 없다. 그러므로 밑바탕도금을 할 필요가 없고 몰드후의 밑바탕도금 박리공정을 생략할 수가 있다. 다시금 소재의 단계에서 도금가공을 할 수 있고 또한 극히 얇은 Ag도금을 시행하는 것 뿐이므로 재료 및 가공비가 싸고 낮은 코스트이다.
또한 전해연마는 기계적연마에 기인하는 모재표면의 버르, 틈새를 제거하고 평활한 표면을 형성하는 것도 가능하고, 그러므로 전해연마를 Ag모금전에 행하는 것에 의하여 모재의 표면상태에 불구하고 신뢰성이 높은 다이렉트본딩을 행할 수가 있다.
[실시예]
아래 본 발명의 실시예에 관하여 설명한다. 실시예중 동합금의 조성의 %는 중량%이다. 대표적인 리드프레임용 동합금인, CA151(0.1%Zr, 불가피하게 남는 불순물 및 CU) CA195(2.5%Fe,0.2%Zr, 불가피하게남는 불순물 및 CU) MF202 (2.0%Sn, 0.2%Ni, 불가피하게 남는 불순물 및 Cu)를 모재로하고 이것을 두께 0.25mm로 되도록 끝마무리 압연하여 탈지하고 무게 0,005㎛ 또는 0.1㎛의 Ag도금을 시행하고 300t로 2시간 가열처리하고 프레스에 의하여 성형가공한 것을 시료(실시예 1∼4)로 하였다. 비교예로서 상기 공정중 Ag도금 및 열처리를 행하지 않은 소재 그대로의 것(비교예 1∼3), 열처리를 행하지 않은 것(비교예4), 끝마무리압연, 탈지, 성형가공후 두께 0.3㎛의 CU 밑바탕도금 및 두께 5㎛의 Ag도금을 시행한 종래품(비교예 5∼7)을 마찬가지로 작성하였다.
상기에 의하여 작성한 실시예와 비교예의 시료에 관하여 아래 시험조건으로 와이어 본딩의 신뢰성 비교시험을 행하였다.
시험조건
① 본딩조건
접합하중 : 50gf
스테이지온도 : 250℃
초음파출력 : 0.2W
초음파인가시간 : 50msec
분위기 : N2
와이어 :
Figure kpo00002
25㎛
②평가
본딩직후 및 히트사이클 시험후의 풀(pull)시험에 의한 파단강도(breaking strength) 및 다음식으로 표시하는 와이어 파단율(wire breaking rate)을 평가하였다.
N = 20실시하였다.
Figure kpo00003
③ 히트사이클 시험
사이클 조건 : -30℃×30분 ↔ 80℃×30분
사이클회수 : 500회
시험결과를 제1표에 표시한다.
Figure kpo00004
제1표의 결과에서 실시예(1∼4)의 것은 파단강도에서는 본딩직후 및 히트사이클시험후 공히 비교예(5∼7)의 두께 Ag도금와 동등한 값을 표시하고 비교예(1∼3)의 소재에 비교하여 큰폭의 개선이 인정되었다.
또 와이어파단율에서는 실시예(1∼4)의 것은 본딩직후 및 히트사이클시험후 공히 100%로 비교에(1∼3)의 소재의 5∼20%에 비교하여 큰폭의 개선이 인정되었다. 실시예(5)의 전해연마를 시행한 것은 모재의 표면상태에 불구하고 실시예(1∼4)와 동등한 신뢰성을 표시하고 전해연마의 효과를 실종하었다. 비교예(4)의 열처리를 행하지 않은 것은 본딩직후에서는 실시예와 동등한 신뢰성을 표시하였으나 히트사이클시험후에는 신뢰상의 저하가 인정되었다.
이상의 결과에서 본 발명과 같이 0,005㎛ 이상의 Ag도금을 행하고 도금후 Ag를 모재중에 확산시키는열처리가 필요하다는 것을 알 수 있다.
또 모재의 표면상태에 의해서는 Ag도금전에 전해연마를 행하는 것이 효과적인 것을 알 수 있다.
이상과 같이 본 발명에 의하면 동합금의 표면에 소정의 두께의 Ag도금을 시행한후 열처리에 의하면 Ag를 모재중에 확산시켜 또 모재의 표면상황에 의하여서는 그 제조공정에 전해연마를 시행하는 것에 의하여 신뢰성이 뛰어나고 또한 염가의 리드프레임 재료를 제조할 수가 있다.

Claims (3)

  1. 반도체에 사용되는 리드프레임 재료에 있어서, 동합금 모재표면에 Ag를 0.005∼0.5㎛의 두께로 도금한후 열처리에 의하여 Ag를 동합금모재중에 확산시키는 것에 의하여 얻어지는 층을 해당 모재표면에 가지는 것을 특징으로 하는 반도체 리드프레임재료.
  2. 반도체에 사용되는 리므프레임재료의 제조방법에 있어서, 최종압연후의 동합금모재의 표면에 두께 0.005∼0.5㎛의 Ag도금을 시행하는 공정과, 열처리에 의하여 Ag를 상기 동합금 모재내로 확산시키는 공정을 포함하는 것을 특징으로 하는 반도체 리드프레임 재료의 제조방법.
  3. 반도체에 사용되는 리드프레임재료의 제조방법에 있어서, 최종압연후의 동합금모재의 표면을 전해연마하는 공정과, 그 전해연마된 표면에 두께 0.005∼0.5㎛의 Ag도금을 시행하는 공정 및, 처리에 의하여 Ag를 동합금 모재내에 확산시키는 공정을 포함하는 것을 특징으로 하는 반도체 리드프레임재료의 제조방법.
KR1019910004698A 1990-04-16 1991-03-25 반도체 리드프레임 재료 및 그 제조방법 KR950002746B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2-97626 1990-04-16
JP9762690 1990-04-16
JP2-106215 1990-04-21
JP10621590 1990-04-21
JP2-287333 1990-10-26
JP2287333A JP2542735B2 (ja) 1990-04-16 1990-10-26 半導体リ―ドフレ―ム材料及びその製造方法

Publications (2)

Publication Number Publication Date
KR910019191A KR910019191A (ko) 1991-11-30
KR950002746B1 true KR950002746B1 (ko) 1995-03-24

Family

ID=26438792

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910004698A KR950002746B1 (ko) 1990-04-16 1991-03-25 반도체 리드프레임 재료 및 그 제조방법

Country Status (2)

Country Link
JP (1) JP2542735B2 (ko)
KR (1) KR950002746B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030070657A (ko) * 2002-02-26 2003-09-02 주식회사 하이닉스반도체 리드프레임 및 이를 이용한 반도체 패키지의 제조 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5916965A (ja) * 1982-07-20 1984-01-28 Hitachi Cable Ltd 耐熱性メツキ材料の製造方法
JPS60105259A (ja) * 1983-11-11 1985-06-10 Hitachi Cable Ltd 半導体機器用リ−ドフレ−ム材
JPS62118554A (ja) * 1985-11-19 1987-05-29 Mitsubishi Electric Corp 半導体用フレ−ムの製造方法
JPH0674496B2 (ja) * 1987-07-13 1994-09-21 株式会社神戸製鋼所 リードフレーム材料の製造方法
JPH0254956A (ja) * 1988-08-19 1990-02-23 Mitsubishi Electric Corp リードフレームの製造方法

Also Published As

Publication number Publication date
JPH04366A (ja) 1992-01-06
JP2542735B2 (ja) 1996-10-09
KR910019191A (ko) 1991-11-30

Similar Documents

Publication Publication Date Title
JP3921341B2 (ja) リードフレームの製造方法
US3147547A (en) Coating refractory metals
JPH11350188A (ja) 電気・電子部品用材料とその製造方法、およびその材料を用いた電気・電子部品
US5167794A (en) Method for producing lead frame material
KR950002746B1 (ko) 반도체 리드프레임 재료 및 그 제조방법
JP3734961B2 (ja) コンタクト材料とその製造方法
JP3303594B2 (ja) 耐熱銀被覆複合体とその製造方法
JP2781017B2 (ja) セラミックパッケージ
JP3667926B2 (ja) 金／ニッケル／ニッケル３層めっき銅合金電子部品およびその製造方法
JP3779864B2 (ja) 電子部品用リード線とその製造方法、そのリード線を用いた電子部品
JP2529774B2 (ja) 半導体装置リ―ドフレ―ム材料及びその製造方法
JP2797846B2 (ja) 樹脂封止型半導体装置のＣｕ合金製リードフレーム材
JP2000030558A (ja) 電気接触子用材料とその製造方法
JPS6396239A (ja) リードフレーム、コネクタもしくはスイッチ用導電圧延材料
JP3700924B2 (ja) 電解コンデンサ用リード線とその製造方法
JPS6218744A (ja) リ−ドフレ−ム
JP2564633B2 (ja) 樹脂との接合性が良好なリードフレーム材の製造方法
JPH0520949A (ja) 電気接点材料とその製造方法
JPS6142941A (ja) 半導体用リ−ドフレ−ム
JPH0674496B2 (ja) リードフレーム材料の製造方法
JPH0368788A (ja) リードフレーム用銅条の製造方法
JPH08204081A (ja) 半導体装置用リードフレーム及び半導体装置とその製造法
JPH09116064A (ja) リードフレーム材
JPS6151038B2 (ko)
JP2537301B2 (ja) 電子部品の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020313

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee