JP2006303215A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置 Download PDFInfo
- Publication number
- JP2006303215A JP2006303215A JP2005123390A JP2005123390A JP2006303215A JP 2006303215 A JP2006303215 A JP 2006303215A JP 2005123390 A JP2005123390 A JP 2005123390A JP 2005123390 A JP2005123390 A JP 2005123390A JP 2006303215 A JP2006303215 A JP 2006303215A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- lead frame
- plating film
- film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
【解決手段】 リードフレーム30と半導体素子20とが互いに電気的に接続されており、これら半導体素子20およびリードフレーム30がモールド樹脂50で封止されており、リードフレーム30の一部がアウターリード32としてモールド樹脂50から突出しており、リードフレーム30の表面全体は、モールド樹脂50との密着性を向上させるためのメッキ膜33により形成されている樹脂封止型半導体装置において、リードフレーム30の全体にて、メッキ膜33の比表面積が1.05以上かつ1.3未満である。
【選択図】 図1
Description
図1に示されるように、半導体装置100は、アイランド部10に、半導体素子としての半導体チップ20を搭載し、リードフレーム30とボンディングワイヤ40を介して結線され電気的に接続されている。
次に、樹脂封止型半導体装置100の製造方法について、説明する。リードフレームの素材板をエッチングやスタンピングなどで、リードフレーム形状にパターニングした後、メッキ処理することで、表面に上記メッキ膜33が形成されたリードフレーム30を用意する。
ところで、本実施形態によれば、リードフレーム30と半導体素子20とが互いに電気的に接続されており、これら半導体素子20およびリードフレーム30がモールド樹脂50で封止されており、リードフレーム30の一部がアウターリード32としてモールド樹脂50から突出しており、リードフレーム30の表面全体は、モールド樹脂50との密着性を向上させるためのメッキ膜33により形成されている樹脂封止型半導体装置において、リードフレーム30の全体にて、メッキ膜33の比表面積が1.05以上かつ1.3未満であることを特徴とする樹脂封止型半導体装置100が提供される。
なお、チップ搭載部としては、リードフレーム30のアイランド10でなくてもよい。たとえば、かしめや溶接などでヒートシンクが一体化されたヒートシンク付きのリードフレームを用いてもよく、この場合、チップ搭載部はヒートシンクとなる。
33…メッキ膜、33a…Niメッキ膜、33b…Pd膜、33c…Au膜、
50…モールド樹脂。
Claims (9)
- リードフレーム(30)と半導体素子(20)とが互いに電気的に接続されており、
これら半導体素子(20)およびリードフレーム(30)がモールド樹脂(50)で封止されており、
前記リードフレーム(30)の一部がアウターリード(32)として前記モールド樹脂(50)から突出しており、
前記リードフレーム(30)の表面全体は、前記モールド樹脂(50)との密着性を向上させるためのメッキ膜(33)により形成されている樹脂封止型半導体装置において、
前記リードフレーム(30)の全体にて、前記メッキ膜(33)の比表面積が1.05以上かつ1.3未満であることを特徴とする樹脂封止型半導体装置。 - 前記リードフレーム(30)の全体にて、前記メッキ膜(33)の比表面積が1.05以上且つ1.25未満であることを特徴とする請求項1に記載の樹脂封止型半導体装置。
- 前記メッキ膜(33)は、NiからなるNiメッキ膜(33a)を有するものであることを特徴とする請求項1または2に記載の樹脂封止型半導体装置。
- 前記Niメッキ膜(33a)の厚さは、0.6μm以上であることを特徴とする請求項3に記載の樹脂封止型半導体装置。
- 前記Niメッキ膜(33a)の厚さは、1.4μm以下であることを特徴とする請求項4に記載の樹脂封止型半導体装置。
- 前記メッキ膜(33)の表面は、前記メッキ膜(33)の酸化を防止するための酸化防止膜(33b、33c)により形成されていることを特徴とする請求項1ないし5のいずれか1つに記載の樹脂封止型半導体装置。
- 前記酸化防止膜(33b、33c)は、金およびパラジウムから選択されたものであることを特徴とする請求項6に記載の樹脂封止型半導体装置。
- 前記酸化防止膜(33b、33c)は、下地側からパラジウムからなる膜厚0.005μm以上のPd膜(33b)、金からなる膜厚0.003μm以上のAu膜(33c)が順次積層されたものであることを特徴とする請求項7に記載の樹脂封止型半導体装置。
- 前記Pd膜(33b)の膜厚は、0.1μm以下であることを特徴とする請求項8に記載の樹脂封止型半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005123390A JP2006303215A (ja) | 2005-04-21 | 2005-04-21 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005123390A JP2006303215A (ja) | 2005-04-21 | 2005-04-21 | 樹脂封止型半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006303215A true JP2006303215A (ja) | 2006-11-02 |
Family
ID=37471144
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005123390A Pending JP2006303215A (ja) | 2005-04-21 | 2005-04-21 | 樹脂封止型半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006303215A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010111899A (ja) * | 2008-11-05 | 2010-05-20 | Sumitomo Metal Mining Co Ltd | リードフレームの製造方法 |
JP2012094697A (ja) * | 2010-10-27 | 2012-05-17 | Kyocera Corp | 回路基板および電子装置 |
JP2012246518A (ja) * | 2011-05-26 | 2012-12-13 | Nissan Motor Co Ltd | 導電性凹凸層 |
JP2015153845A (ja) * | 2014-02-13 | 2015-08-24 | 株式会社豊田中央研究所 | 半導体モジュールとその製造方法 |
JP2017118059A (ja) * | 2015-12-25 | 2017-06-29 | 株式会社三井ハイテック | Led用リードフレーム及びその製造方法 |
WO2020049672A1 (ja) * | 2018-09-06 | 2020-03-12 | 三菱電機株式会社 | 半導体装置 |
DE112021001570T5 (de) | 2020-03-11 | 2022-12-22 | Rohm Co., Ltd. | Halbleiterbauteil |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002083917A (ja) * | 2000-06-28 | 2002-03-22 | Noge Denki Kogyo:Kk | 表面に突起を有するリードフレーム、リードフレームの製造方法、半導体装置、および、半導体装置の製造方法 |
JP2003309242A (ja) * | 2002-04-15 | 2003-10-31 | Dainippon Printing Co Ltd | リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法 |
JP2004349497A (ja) * | 2003-05-22 | 2004-12-09 | Shinko Electric Ind Co Ltd | パッケージ部品及び半導体パッケージ |
-
2005
- 2005-04-21 JP JP2005123390A patent/JP2006303215A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002083917A (ja) * | 2000-06-28 | 2002-03-22 | Noge Denki Kogyo:Kk | 表面に突起を有するリードフレーム、リードフレームの製造方法、半導体装置、および、半導体装置の製造方法 |
JP2003309242A (ja) * | 2002-04-15 | 2003-10-31 | Dainippon Printing Co Ltd | リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法 |
JP2004349497A (ja) * | 2003-05-22 | 2004-12-09 | Shinko Electric Ind Co Ltd | パッケージ部品及び半導体パッケージ |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010111899A (ja) * | 2008-11-05 | 2010-05-20 | Sumitomo Metal Mining Co Ltd | リードフレームの製造方法 |
JP2012094697A (ja) * | 2010-10-27 | 2012-05-17 | Kyocera Corp | 回路基板および電子装置 |
JP2012246518A (ja) * | 2011-05-26 | 2012-12-13 | Nissan Motor Co Ltd | 導電性凹凸層 |
JP2015153845A (ja) * | 2014-02-13 | 2015-08-24 | 株式会社豊田中央研究所 | 半導体モジュールとその製造方法 |
JP2017118059A (ja) * | 2015-12-25 | 2017-06-29 | 株式会社三井ハイテック | Led用リードフレーム及びその製造方法 |
WO2020049672A1 (ja) * | 2018-09-06 | 2020-03-12 | 三菱電機株式会社 | 半導体装置 |
JPWO2020049672A1 (ja) * | 2018-09-06 | 2021-08-12 | 三菱電機株式会社 | 半導体装置 |
JP7090716B2 (ja) | 2018-09-06 | 2022-06-24 | 三菱電機株式会社 | 半導体装置 |
DE112021001570T5 (de) | 2020-03-11 | 2022-12-22 | Rohm Co., Ltd. | Halbleiterbauteil |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100819800B1 (ko) | 반도체 패키지용 리드 프레임 | |
KR100720607B1 (ko) | 반도체장치 | |
JP2007287765A (ja) | 樹脂封止型半導体装置 | |
US6475646B2 (en) | Lead frame and method of manufacturing the lead frame | |
US20020153596A1 (en) | Lead frame and semiconductor package formed using it | |
JP3760075B2 (ja) | 半導体パッケージ用リードフレーム | |
TWI593072B (zh) | Semiconductor element mounting lead frame, semiconductor device, and method of manufacturing the same | |
JP2004349497A (ja) | パッケージ部品及び半導体パッケージ | |
JP2006303215A (ja) | 樹脂封止型半導体装置 | |
JP2007048981A (ja) | 半導体装置の製造方法 | |
TWI831944B (zh) | 導線架 | |
JP2006093559A (ja) | リードフレームおよびその製造方法 | |
JP4789771B2 (ja) | 樹脂外囲器付きリードフレームとその製造方法 | |
JP2006140265A (ja) | 半導体装置および半導体装置に用いるリードフレームの製造方法 | |
JP6693642B2 (ja) | リードフレーム | |
JP2010080889A (ja) | リードフレーム及びその製造方法 | |
JP4301068B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JP5387374B2 (ja) | リードフレームの製造方法 | |
JPH03295262A (ja) | リードフレームおよびその製造方法 | |
KR100998042B1 (ko) | 리드 프레임 및 이를 구비한 반도체 패키지의 제조방법 | |
JP4888064B2 (ja) | 樹脂封止型半導体装置 | |
JP2007266047A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JP2005235926A (ja) | リードフレーム | |
JP6418398B2 (ja) | 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法 | |
JPH10313087A (ja) | 電子部品用リード材 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070608 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070831 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100112 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100511 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100720 |