JPH1041452A - 半導体用リードフレーム - Google Patents

Abstract

(57)【要約】 【課題】 酸化物が電解還元除去され易いと共に、必要
以上に強固でなく、かつ、耐食性が下地材料と同等以下
の材料からなる中間層を有した半導体用リードフレーム
を提供するものである。 【解決手段】 半導体チップを搭載するためのチップ搭
載部４と、半導体チップ上の電極と接続するためのイン
ナーリード２と、プリント基板などと接続するためのア
ウターリード３とを有した半導体用リードフレーム１に
おいて、Ｃｕ合金またはＦｅ−Ｎｉ合金からなるリード
フレーム下地５全面に、膜厚が０．５〜２０μｍとなる
ようＣｏめっき膜またはＣｏ合金めっき膜６を形成し、
そのＣｏめっき膜またはＣｏ合金めっき膜６の上面に、
膜厚が０．０５〜０．２μｍとなるようＰｄめっき膜７
ａまたはＰｄめっき膜７ａとＡｕめっき膜７ｂとの複合
膜を形成したものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体用リードフ
レームに係り、特に、表面にＰｄめっき膜を有する半導
体用リードフレームに関するものである。

【０００２】

【従来の技術】リードフレームの概観を図９に示す。

【０００３】図９に示すように、リードフレーム４１
は、インナーリード４２、アウターリード４３、および
半導体チップ搭載部４４で構成される。ここで、インナ
ーリード２にはワイヤ（図示せず）のボンディングが、
アウターリード４３にはプリント基板（図示せず）への
接続が、半導体チップ搭載部４４には半導体チップ（図
示せず）の搭載がなされるため、熱酸化防止、腐食・変
色防止、はんだ濡れ性向上などを目的として、主にＡｕ
またはＡｇめっきが施されていた。

【０００４】しかし、最近では主に、Ｐｒｅ−Ｐｌａｔ
ｅｄ−Ｌｅａｄ−Ｆｒａｍｅと呼ばれるプロセス構成を
目的として、ＡｕまたはＡｇめっきに代わってＰｄめっ
きを施すことがなされている（特開昭６３−９０２８号
公報など）。

【０００５】これは、Ｐｄが以下のような性質に優れて
いるためと言われている。

【０００６】 ＡｕやＡｇと比べてコストが安く、か
つ、耐食性にも優れており、耐酸化性や耐腐食変色性が
高い。

【０００７】 Ｐｄが高融点金属であることから、リ
ードフレームの基材であるＣｕとの拡散劣化障害を生じ
にくい。

【０００８】 Ａｇに比べてマイグレーションを生じ
にくい。

【０００９】 Ａｕに比べてはんだに溶けにくいた
め、リードフレーム素地露出障害が生じにくい。

【００１０】 Ａｕ線を用いたワイヤボンディング性
に優れる。

【００１１】ここで、Ｐｄめっき膜の下方にＣｕ下地素
材やＣｕストライク膜が存在すると、はんだ接合過程に
おいてＰｄが溶解除去された場合、はんだ成分のＳｎと
下地Ｃｕが熱拡散して、両者の界面に脆いＣｕ−Ｓｎ化
合物が形成され、Ｐｄめっき膜の密着性やリードフレー
ムピンの変形障害になることが知られているため、Ｐｄ
めっき膜の下方に、膜厚１μｍ程度のＮｉめっき膜を形
成する手法が一般的であった（特開昭５９−１６８６５
９号公報など）。

【００１２】従来の半導体用リードフレームの横断面図
を図１０に示す。

【００１３】図１０に示すように、従来の半導体用リー
ドフレーム５１は、リードフレーム下地（例えば、Ｃｕ
など）５５の上面にＮｉめっき膜５６を形成し、Ｎｉめ
っき膜５６の上面にＰｄめっき膜５７ａとＡｕめっき膜
５７ｂとの複合膜を形成してなるものである。

【００１４】

【発明が解決しようとする課題】しかしながら、Ｐｄめ
っき膜の下方に、中間層としてＮｉめっき膜を形成する
という従来の手法では、次のような問題があった。

【００１５】（ａ） Ｐｄめっき膜は、中間層としての
Ｎｉめっき膜との密着性が必ずしも十分ではない。

【００１６】（ｂ） 中間層としてＮｉめっき膜を形成
し、その上面にＰｄめっき膜を形成したリードフレーム
をはんだ浴槽に浸漬した場合、はんだに溶解しやすいＰ
ｄめっき薄膜がはんだ浴に溶解・消失した後にＮｉめっ
き膜表面においてはんだが弾かれ、結果的にはんだ接合
性が低下するという鞘抜け現象が生じやすい。

【００１７】（ｃ） 中間層としてＮｉめっき膜を形成
したリードフレームに樹脂をモールド成形した後、耐食
性試験（例えば、塩水噴霧腐食試験）を行うと、Ｎｉめ
っき膜自身は腐食損傷を受けず、主にその下地が局部腐
食損傷するため、錆の発生や、ピン折れという現象が短
期間に生じる。

【００１８】（ａ）は、量産ラインにおけるＰｄめっき
膜の付着不良という重大な問題をしばしば引き起こす。
これはおそらく、Ｎｉめっき膜がＮｉめっきラインの搬
送過程における水洗・水切り工程で、水中の溶存酸素や
大気中の酸素と接触することで酸化反応が起き、強固な
酸化物を形成するためだと思われる。

【００１９】（ｂ）の現象は、中間層であるＮｉめっき
膜の形成プロセス中において、Ｎｉめっき膜の表面に強
固な酸化物が形成されることによって、はんだと馴染み
にくくなるために生じると思われる。

【００２０】（ｃ）は、製品の信頼性低下という重大な
問題を引き起こす。これはおそらく、Ｐｄめっき膜およ
びＮｉめっき膜の耐食性が下地金属より著しく大きいた
めだと思われる。すなわち、耐食性に劣り、かつ、Ｐｄ
やＮｉなどの貴な腐食電位を有する金属で覆われた下地
金属の腐食損傷は、貴金属がカソード、卑金属がアノー
ドとなることによる異種金属接触腐食であり、被覆金属
の耐食性が下地金属に比べて強すぎない方が下地金属の
腐食損傷が加速されないため、中間層のめっき膜の耐食
性が、下地金属の耐食性と同等もしくはそれ以下である
ことが好ましい。さらに、耐食性膜が存在せずにリード
フレーム下地（全面腐食性を有する）ができるだけ多く
表面露出していた方が、局部的な腐食損傷が生じにくく
好ましい。

【００２１】そこで本発明は、上記課題を解決し、酸化
物が電解還元除去され易いと共に、必要以上に強固でな
く、かつ、耐食性が下地材料と同等以下の材料からなる
中間層を有した半導体用リードフレームを提供すること
にある。

【００２２】

【課題を解決するための手段】上記課題を解決するため
に請求項１の発明は、半導体チップを搭載するためのチ
ップ搭載部と、半導体チップ上の電極と接続するための
インナーリードと、プリント基板などと接続するための
アウターリードとを有した半導体用リードフレームにお
いて、Ｃｕ合金またはＦｅ−Ｎｉ合金からなるリードフ
レーム下地全面に、膜厚が０．５〜２０μｍとなるよう
Ｃｏめっき膜またはＣｏ合金めっき膜を形成し、そのＣ
ｏめっき膜またはＣｏ合金めっき膜の上面に、膜厚が
０．０５〜０．２μｍとなるようＰｄめっき膜またはＰ
ｄめっき膜とＡｕめっき膜との複合膜を形成したもので
ある。

【００２３】請求項２の発明は、半導体チップを搭載す
るためのチップ搭載部と、半導体チップ上の電極と接続
するためのインナーリードと、プリント基板などと接続
するためのアウターリードとを有した半導体用リードフ
レームにおいて、Ｃｕ合金またはＦｅ−Ｎｉ合金からな
るリードフレーム下地全面に、膜厚が０．５〜２０μｍ
となるようＣｏめっき膜またはＣｏ合金めっき膜を形成
し、そのＣｏめっき膜またはＣｏ合金めっき膜の上面に
おける上記チップ搭載部、上記インナーリードの先端、
および上記アウターリードの先端のみに、膜厚が０．０
５〜０．２μｍとなるようＰｄめっき膜またはＰｄめっ
き膜とＡｕめっき膜との複合膜を形成したものである。

【００２４】請求項３の発明は、半導体チップを搭載す
るためのチップ搭載部と、半導体チップ上の電極と接続
するためのインナーリードと、プリント基板などと接続
するためのアウターリードとを有した半導体用リードフ
レームにおいて、Ｃｕ合金またはＦｅ−Ｎｉ合金からな
るリードフレーム下地における上記チップ搭載部、上記
インナーリードの先端、および上記アウターリードの先
端のみに、膜厚が０．５〜２０μｍとなるようＣｏめっ
き膜またはＣｏ合金めっき膜を形成し、そのＣｏめっき
膜またはＣｏ合金めっき膜の上面に、膜厚が０．０５〜
０．２μｍとなるようＰｄめっき膜またはＰｄめっき膜
とＡｕめっき膜との複合膜を形成したものである。

【００２５】請求項４の発明は、半導体チップを搭載す
るためのチップ搭載部と、半導体チップ上の電極と接続
するためのインナーリードと、プリント基板などと接続
するためのアウターリードとを有した半導体用リードフ
レームにおいて、Ｃｕ合金またはＦｅ−Ｎｉ合金からな
るリードフレーム下地における上記チップ搭載部、上記
インナーリードの先端、および上記アウターリードの先
端のみに、膜厚が０．５〜２０μｍとなるようＮｉ−Ｍ
ｎめっき膜、Ｎｉ−Ｗめっき膜、またはＮｉ−Ｓｎめっ
き膜を形成し、そのＮｉ−Ｍｎめっき膜、Ｎｉ−Ｗめっ
き膜、またはＮｉ−Ｓｎめっき膜の上面に、膜厚が０．
０５〜０．２μｍとなるようＰｄめっき膜またはＰｄめ
っき膜とＡｕめっき膜との複合膜を形成したものであ
る。

【００２６】以上の構成によれば、Ｃｕ合金またはＦｅ
−Ｎｉ合金からなるリードフレーム下地全面に、膜厚が
０．５〜２０μｍとなるようＣｏめっき膜またはＣｏ合
金めっき膜を形成し、そのＣｏめっき膜またはＣｏ合金
めっき膜の上面に、膜厚が０．０５〜０．２μｍとなる
ようＰｄめっき膜またはＰｄめっき膜とＡｕめっき膜と
の複合膜を形成したため、酸化物が電解還元除去され易
いと共に、必要以上に強固でなく、かつ、耐食性が下地
材料と同等以下の材料からなる中間層を有した半導体用
リードフレームを得ることができる。

【００２７】

【発明の実施の形態】以下、本発明の実施の形態を説明
する。

【００２８】リードフレームにおけるＰｄめっき膜の下
面に形成される中間層としては、酸化物が電解還元除去
されやすく、中間層の形成プロセスの搬送工程で不可避
に形成される酸化物が必要以上に強固とならず、耐食性
試験における耐食性が下地材料と比べて必要以上に強く
ならない材料の使用が好ましい。

【００２９】本発明者らは、鋭意研究した結果、上述し
た条件を満たすリードフレームの中間層として、Ｃｏめ
っき膜またはＣｏ合金めっき膜を用いればよいことを見
出だした。

【００３０】本発明の半導体用リードフレームの概観図
を図１に示す。

【００３１】図１に示すように、本発明の半導体用リー
ドフレーム１は、ほぼ正方形の薄板形状を呈しており、
その中央部に半導体チップ（図示せず）を搭載すべくほ
ぼ正方形形状の半導体チップ搭載部４を形成し、その半
導体チップ搭載部４の四方を臨むよう細板形状のインナ
ーリード２をそれぞれ複数本（図中では、各７本ずつ）
形成し、半導体用リードフレーム１の縁周部に各インナ
ーリード２に対応すると共に各インナーリード２に臨む
よう細板形状のアウターリード３をそれぞれ複数本（図
中では、各７本ずつ）形成したものである。

【００３２】図１におけるＡ−Ａ線断面図を図２に示
す。

【００３３】図２に示すように、本発明の半導体用リー
ドフレーム１は、リードフレーム下地５の全面に、Ｃｏ
めっき膜（またはＣｏ合金めっき膜）６を形成し、その
Ｃｏめっき膜６の上面全面に、Ｐｄめっき膜７ａとＡｕ
めっき膜７ｂとの複合膜を形成したものである。尚、Ｃ
ｏめっき膜６の上面全面に形成するめっき膜はＰｄめっ
き膜７ａだけであってもよいことは言うまでもない。

【００３４】次に、本発明の作用を説明する。

【００３５】リードフレーム下地（例えば、４２アロイ
からなる１辺が５０ｍｍ、厚さが０．２５ｍｍの正方
形）５の全面に、中間層としてＣｏめっき膜（例えば、
膜厚２．０μｍ）６を形成する。その後、Ｃｏめっき膜
６の上面全面にＰｄめっき膜（例えば、膜厚０．０８μ
ｍ）７ａおよびＡｕめっき膜（例えば、膜厚０．０１μ
ｍ）７ｂを、順次、形成する。

【００３６】リードフレーム下地５の中間層として、酸
化物が電界還元除去されやすいＣｏめっき膜６を形成し
ているため、Ｎｉめっき膜と比較してＰｄめっき膜７ａ
との密着性が良好となり、Ｐｄめっき膜７ａの付着不良
がほとんどなくなる。

【００３７】また、Ｃｏめっき膜６の表面に不可避に形
成される酸化物が必要以上に強固とならないため、Ｎｉ
めっき膜と比較してはんだとの馴染み（濡れ）が良好に
なると共に鞘抜け現象がほとんど起こらなくなる。

【００３８】さらに、Ｃｏ自体の耐食性はＮｉ自体の耐
食性とあまり変わらないが、上述したように酸化物のほ
とんどが還元除去され、かつ、酸化物自体が強固でない
ため、Ｃｏめっき膜６の耐食性がリードフレーム下地５
の耐食性より小さくなり、リードフレームピンのピン折
れがほとんど生じなくなる。

【００３９】次に、本発明の他の実施の形態を説明す
る。

【００４０】第１の実施の形態の半導体用リードフレー
ムの概観図を図３に示す。また、図３におけるＢ−Ｂ線
断面を図４（ａ）、Ｃ−Ｃ線断面を図４（ｂ）に示す。

【００４１】図３および図４（ａ）、（ｂ）に示すよう
に、本実施の形態の半導体用リードフレーム１１は、リ
ードフレーム下地１５の全面に、Ｃｏめっき膜（または
Ｃｏ合金めっき膜）１６を形成し、そのＣｏめっき膜１
６の上面の内、インナーリードの先端１２ａ、アウター
リードの先端１３ａ、および半導体用チップ搭載部１４
のみにＰｄめっき膜１７ａとＡｕめっき膜１７ｂとの複
合膜を形成したものである。

【００４２】本発明の半導体用リードフレーム１１を作
製した後、表面に石英粉を高速でショットして微細な傷
を付与する機械処理加工を施し、その後、インヒビタを
添加した１０％硫酸（液温６０℃）中に３分間浸漬し
て、Ｃｏめっき膜１６およびリードフレーム下地１５の
一部を溶解除去してもよい。

【００４３】これによって、エッチング工程におけるＣ
ｏめっき膜１６、Ｐｄめっき膜１７ａ、およびＡｕめっ
き膜１７ｂの一部または大部分が溶解減肉するという経
済的デメリットは生じるものの、インナーリードの先端
１２ａおよびアウターリードの先端１３ａのみにＣｏめ
っき膜１６、Ｐｄめっき膜１７ａ、およびＡｕめっき膜
１７ｂを形成することができ、かつ、Ｃｏめっき膜１６
のマスキング（機械マスクまたは電着レジストマスクな
ど）をする必要がないため、装置を簡略化することがで
きる。

【００４４】尚、本実施の形態においては、機械処理加
工として石英粉を高速ショットしているが、特にこれに
限定するものではなく、ブラシ加工、砥石加工、および
ガラス小球の高速ショットであってもよく、また、必要
に応じてエッチング処理後は水洗のみに簡略してもよ
い。

【００４５】第２の実施の形態の半導体用リードフレー
ムの概観図を図５に示す。また、図５におけるＤ−Ｄ線
断面を図６（ａ）、Ｅ−Ｅ線断面を図６（ｂ）に示す。

【００４６】図５および図６（ａ）、（ｂ）に示すよう
に、本実施の形態の半導体用リードフレーム２１は、リ
ードフレーム下地２５の内、インナーリードの先端２２
ａ、アウターリードの先端２３ａ、および半導体用チッ
プ搭載部２４のみにＣｏめっき膜（またはＣｏ合金めっ
き膜）２６を形成し、そのＣｏめっき膜２６の上面全面
に、Ｐｄめっき膜２７ａとＡｕめっき膜２７ｂとの複合
膜を形成したものである。

【００４７】本実施の形態によれば、インナーリードの
先端２２ａ、アウターリードの先端２３ａ、および半導
体用チップ搭載部２４のみに、Ｃｏめっき膜２６、Ｐｄ
めっき膜２７ａ、およびＡｕめっき膜２７ｂを形成して
いるため、３回のマスキングが必要となり、第１の実施
の形態および第２の実施の形態に比べて製造工程が複雑
になる。しかし、半導体用リードフレームの腐食反応に
おいて、Ｐｄめっき膜の露出面積が小さいほど、リード
フレーム下地の溶解速度（アノード溶解）を抑制するこ
とができるため、リードフレームピンのピン折れ発生率
は最も少なくなる。

【００４８】第３の実施の形態の半導体用リードフレー
ムの概観図を図７に示す。また、図７におけるＦ−Ｆ線
断面を図８（ａ）、Ｇ−Ｇ線断面を図８（ｂ）に示す。

【００４９】図７および図８（ａ）、（ｂ）に示すよう
に、本実施の形態の半導体用リードフレーム３１は、リ
ードフレーム下地３５の内、インナーリードの先端３２
ａ、アウターリードの先端３３ａ、および半導体用チッ
プ搭載部３４のみにＮｉ−Ｍｎめっき膜３６を形成し、
そのＮｉ−Ｍｎめっき膜３６の上面全面に、Ｐｄめっき
膜３７ａとＡｕめっき膜３７ｂとの複合膜を形成したも
のである。

【００５０】本実施の形態においては、半導体用リード
フレーム３１の中間層として、Ｎｉ−Ｍｎめっき膜３６
を用いているが、特にこれに限定するものではなく、Ｎ
ｉ−Ｗめっき膜またはＮｉ−Ｓｎめっき膜であってもよ
い。

【００５１】

【実施例】

（実施例１）４２アロイからなる１辺が５０ｍｍ、厚さ
が０．２５ｍｍの正方形のリードフレーム下地の全面
に、中間層として膜厚２．０μｍのＣｏめっき膜を形成
する。その後、Ｃｏめっき膜の上面全面に、膜厚０．０
８μｍのＰｄめっき膜および膜厚０．０１μｍのＡｕめ
っき膜を、順次、形成して半導体用リードフレームを作
製する。

【００５２】（実施例２）リードフレーム下地としてＭ
Ｆ２０２を用い、実施例１と同様にして半導体用リード
フレームを作製する。

【００５３】（実施例３）実施例１と同様のリードフレ
ーム下地の全面に、中間層として膜厚３．０μｍのＣｏ
めっき膜を形成する。その後、Ｃｏめっき膜の上面の
内、インナーリードの先端、アウターリードの先端、お
よび半導体用チップ搭載部のみに、膜厚０．０８μｍの
Ｐｄめっき膜および膜厚０．０１μｍのＡｕめっき膜
を、順次、形成して半導体用リードフレームを作製す
る。

【００５４】（実施例４）実施例２と同様のリードフレ
ームを用い、実施例３と同様にして半導体用リードフレ
ームを作製する。

【００５５】（実施例５）実施例１と同様のリードフレ
ーム下地の内、インナーリードの先端、アウターリード
の先端、および半導体用チップ搭載部のみに中間層とし
て膜厚１０．０μｍのＣｏめっき膜を形成する。その
後、Ｃｏめっき膜の上面全面に、膜厚０．０８μｍのＰ
ｄめっき膜および膜厚０．０１μｍのＡｕめっき膜を、
順次、形成して半導体用リードフレームを作製する。

【００５６】（実施例６）実施例２と同様のリードフレ
ームを用い、実施例５と同様にして半導体用リードフレ
ームを作製する。

【００５７】（実施例７）実施例１と同様のリードフレ
ーム下地の内、インナーリードの先端、アウターリード
の先端、および半導体用チップ搭載部のみに中間層とし
て膜厚２．０μｍのＮｉ−Ｍｎめっき膜を形成する。そ
の後、Ｎｉ−Ｍｎめっき膜の上面全面に、膜厚０．１μ
ｍのＰｄめっき膜および膜厚０．０１μｍのＡｕめっき
膜を、順次、形成して半導体用リードフレームを作製す
る。

【００５８】（実施例８）実施例２と同様のリードフレ
ームを用い、実施例７と同様にして半導体用リードフレ
ームを作製する。

【００５９】（比較例１）実施例１と同様のリードフレ
ーム下地の全面に、中間層として膜厚２．０μｍのＮｉ
めっき膜を形成する。その後、Ｎｉめっき膜の上面全面
に、膜厚０．１μｍのＰｄめっき膜および膜厚０．０１
μｍのＡｕめっき膜を、順次、形成して半導体用リード
フレームを作製する。

【００６０】（比較例２）実施例２と同様のリードフレ
ームを用い、比較例１と同様にして半導体用リードフレ
ームを作製する。

【００６１】（比較例３）実施例１と同様のリードフレ
ーム下地の全面に、中間層として膜厚２．０μｍのＮｉ
めっき膜を形成する。その後、Ｎｉめっき膜の上面の
内、インナーリードの先端、アウターリードの先端、お
よび半導体用チップ搭載部のみに、膜厚０．２μｍのＰ
ｄめっき膜および膜厚０．０１μｍのＡｕめっき膜を、
順次、形成して半導体用リードフレームを作製する。

【００６２】（比較例４）実施例２と同様のリードフレ
ームを用い、比較例３と同様にして半導体用リードフレ
ームを作製する。

【００６３】実施例１〜８および比較例１〜４の半導体
用リードフレームにおけるめっき膜構造の諸元を表１に
示す。

【００６４】

【表１】

【００６５】次に、実施例１〜８および比較例１〜４の
各半導体用リードフレームに対して施した各種試験の結
果を表２に示す。

【００６６】

【表２】

【００６７】以下に、各種試験の試験方法を述べる。

【００６８】（Ａ） 密着性試験 密着性試験として、ＰｄめっきおよびＡｕめっき直後の
各半導体用リードフレームの表面にセロハンテープを貼
り付け、その後急速に強制剥離し、Ｐｄめっき膜が面積
率で１％以上剥離する製品の割合（％）を調べた。

【００６９】（Ｂ） 鞘抜け試験 鞘抜け試験として、各半導体用リードフレームを２３０
℃共晶はんだの流動浴中に１０ｓ間浸漬し、各半導体用
リードフレームにおける共晶はんだの平均濡れ面積率
（％）を目視観察した。

【００７０】（Ｃ） 耐食性試験 各半導体用リードフレームを用いて樹脂封止半導体の完
全体を作製した後、各樹脂封止半導体に３５℃、５％Ｎ
ａＣｌ溶液を連続噴霧し、９６ｈｒ後にリードフレーム
ピンを９０度曲げた時におけるピン折れ発生率（％）を
測定した。

【００７１】表２に示すように、実施例１〜８における
半導体用リードフレームの実プロセス工程またはセロハ
ンテープでのピール剥離試験によるＰｄめっき膜の付着
不良率は全体の０．１％以下であり、Ｃｏめっき工程下
流のＰｄめっき浴槽直上における陰極還元処理前後の表
面酸化物量をＡｕｇｅｒ分析法によって確認した結果、
Ｃｏめっき膜またはＣｏ合金めっき膜では、Ｏ（酸素）
のピークが陰極還元処理前で２００オングストローム、
陰極還元処理後で約２０オングストローム以下であっ
た。すなわち、Ｃｏめっき膜またはＣｏ合金めっき膜の
表面酸化物は陰極還元処理されやすいことが明らかであ
った。

【００７２】実施例１〜８の半導体用リードフレーム表
面における共晶はんだの平均濡れ面積率は１００％であ
り、各半導体用リードフレームの切断面に対しＡｕｇｅ
ｒ分析した結果、はんだ濡れ界面および非濡れ部分にお
けるＯ（酸素）のピークが約５オングストローム以下で
あった。

【００７３】実施例１〜８の半導体用リードフレームの
リードフレームピンにおけるピン折れ発生率は０〜８％
であり、ピン折れ発生率が、実施例１、２よりも実施例
３、４の方が少ないことから、Ａｕめっき膜およびＰｄ
めっき膜の面積減少、およびＣｏめっき膜厚の増大によ
りピン折れ発生率が減少することがわかる。同様に、ピ
ン折れ発生率が、実施例３、４よりも実施例５、６の方
が少ないことから、Ｃｏめっき膜の面積減少（リードフ
レーム下地の露出）によりピン折れ発生率がさらに減少
することがわかる。

【００７４】また、実施例５〜８の半導体用リードフレ
ームのピン折れ発生率はほぼ同等であることからわかる
ように、中間層が実質的に露出していないめっき膜構造
であれば、中間層材料としてＣｏ、Ｎｉ−Ｍｎ、Ｎｉ−
Ｗ、Ｎｉ−Ｓｎのいずれを選択してもよいことは明らか
である。さらに、めっきプロセスの一部においてエッチ
ング工程を施した場合でも、最終的なめっき膜構造が同
じであれば同様の特性を示すことが確認できる。

【００７５】これに対して、比較例１〜４における半導
体用リードフレームの実プロセス工程またはセロハンテ
ープでのピール剥離試験によるＰｄめっき膜の付着不良
率は、全体の８〜９％程度であった。Ｎｉめっき工程下
流におけるＰｄめっき浴槽直上において、陰極還元処理
（硼酸溶液中、１〜１０Ａ／ｄｍ² 、５ｓ）を施すと共
に、搬送工程で形成されたＮｉ酸化物を還元除去し、そ
の直後に素早くＰｄめっきを施すことでＰｄめっき膜の
剥離が生じないようにしているにも関わらず、この陰極
還元処理によってＮｉ酸化物被膜を完全に除去すること
はできず、陰極還元処理前後の表面酸化物量をＡｕｇｅ
ｒ分析法によって確認した結果、Ｏ（酸素）のピークが
陰極還元処理前が１２０オングストローム、陰極還元処
理後が約６０オングストロームであった。

【００７６】すなわち、Ｎｉめっき膜の表面酸化物は陰
極還元処理されにくいことが明らかであり、この陰極還
元処理に用いた溶液や処理条件をプロセス構成可能範囲
で変化させても、Ｐｄめっき膜の密着性の大幅な改善は
得られなかった。

【００７７】比較例１〜４の半導体用リードフレーム表
面における共晶はんだの平均濡れ面積率は８０〜９５％
程度であり、各半導体用リードフレームの切断面に対し
Ａｕｇｅｒ分析した結果、はんだ濡れ界面および非濡れ
部分におけるＯ（酸素）のピークが約５０オングストロ
ームであった。ここで、Ｐｄめっき膜を０．３μｍにす
ると、はんだ浸漬条件を静止で５ｓ以下にしてもはんだ
濡れ面積が１００％となることから、Ｃｏめっき膜厚の
増大により鞘抜け現象が減少することは明らかである。

【００７８】比較例１〜４の半導体用リードフレームの
リードフレームピンにおけるピン折れ発生率は、リード
フレーム下地が４２アロイの場合でほぼ１００％、ＭＦ
２０２Ｃｕ合金の場合で約３０〜８０％という具合に、
本発明の半導体用リードフレームのピン折れ発生率（０
〜８％）と比較すると著しく劣っていた。各半導体用リ
ードフレーム表面におけるＰｄめっき膜およびＮｉめっ
き膜自体はほとんど腐食損傷しておらず、Ｎｉめっき膜
表面の数個のピンホールを通じてリードフレーム下地が
局部的に深さ方向に浸食されていた。

【００７９】本発明によれば、中間層に対するＰｄめっ
き膜の密着性が向上するため、密着性向上のための新た
なプロセス構成（ストライクめっき膜の付与や還元処理
装置）を省略することができ、装置構成を簡略化するこ
とができる。また、中間層表面の酸化物量が少ないた
め、Ｐｄめっき膜の欠陥密度が減少し、耐熱性に優れた
Ｐｄめっき半導体用リードフレームを作製することがで
きる。さらに、Ｐｄめっき膜の欠陥密度が少ないため、
Ｐｄめっき膜の膜厚を十分薄くしても上述した効果を得
ることができ、延いては、高価なＰｄの使用を抑制し、
かつ、製品の歩留りが向上するため、原価低減につなが
る。

【００８０】

【発明の効果】以上要するに本発明によれば、酸化物が
電解還元除去され易いと共に、必要以上に強固でなく、
かつ、耐食性がリードフレーム下地と同等以下の材料で
中間層を構成したため、Ｐｄめっき膜の密着性、はんだ
濡れ性、耐食性に優れた半導体用リードフレームを得る
ことができるという優れた効果を発揮する。

【図面の簡単な説明】

【図１】本発明の半導体用リードフレームの概観図であ
る。

【図２】図１におけるＡ−Ａ線断面図である。

【図３】第１の実施形態の半導体用リードフレームの概
観図である。

【図４】図３における部分断面図である。（ａ）は、Ｂ
−Ｂ線断面図、（ｂ）は、Ｃ−Ｃ線断面図である。

【図５】第２の実施形態の半導体用リードフレームの概
観図である。

【図６】図５における部分断面図である。（ａ）は、Ｄ
−Ｄ線断面図、（ｂ）は、Ｅ−Ｅ線断面図である。

【図７】第３の実施形態の半導体用リードフレームの概
観図である。

【図８】図７における部分断面図である。（ａ）は、Ｆ
−Ｆ線断面図、（ｂ）は、Ｇ−Ｇ線断面図である。

【図９】半導体用リードフレームの概観図である。

【図１０】従来の半導体用リードフレームの部分断面図
である。

【符号の説明】

１，１１，２１，３１ 半導体用リードフレーム ２，１２，２２，３２ インナーリード ３，１３，２３，３３ アウターリード ４，１４，２４，３４ 半導体用チップ搭載部（チップ
搭載部） ５，１５，２５，３５ リードフレーム下地 ６，１６，２６，３６ Ｃｏめっき膜（Ｃｏめっき膜ま
たはＣｏ合金めっき膜） ７ａ，１７ａ，２７ａ，３７
ａ Ｐｄめっき膜（複合膜） ７ｂ，１７ｂ，２７ｂ，３７ｂ Ａｕめっき膜（複合
膜）

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ▲吉▼岡 修 茨城県土浦市木田余町3550番地 日立電線 株式会社システムマテリアル研究所内 (72)発明者 竹谷 則明 茨城県土浦市木田余町3550番地 日立電線 株式会社システムマテリアル研究所内

Claims (4)

【特許請求の範囲】
1. 【請求項１】 半導体チップを搭載するためのチップ搭
   載部と、半導体チップ上の電極と接続するためのインナ
   ーリードと、プリント基板などと接続するためのアウタ
   ーリードとを有した半導体用リードフレームにおいて、
   Ｃｕ合金またはＦｅ−Ｎｉ合金からなるリードフレーム
   下地全面に、膜厚が０．５〜２０μｍとなるようＣｏめ
   っき膜またはＣｏ合金めっき膜を形成し、そのＣｏめっ
   き膜またはＣｏ合金めっき膜の上面に、膜厚が０．０５
   〜０．２μｍとなるようＰｄめっき膜またはＰｄめっき
   膜とＡｕめっき膜との複合膜を形成したことを特徴とす
   る半導体用リードフレーム。
2. 【請求項２】 半導体チップを搭載するためのチップ搭
   載部と、半導体チップ上の電極と接続するためのインナ
   ーリードと、プリント基板などと接続するためのアウタ
   ーリードとを有した半導体用リードフレームにおいて、
   Ｃｕ合金またはＦｅ−Ｎｉ合金からなるリードフレーム
   下地全面に、膜厚が０．５〜２０μｍとなるようＣｏめ
   っき膜またはＣｏ合金めっき膜を形成し、そのＣｏめっ
   き膜またはＣｏ合金めっき膜の上面における上記チップ
   搭載部、上記インナーリードの先端、および上記アウタ
   ーリードの先端のみに、膜厚が０．０５〜０．２μｍと
   なるようＰｄめっき膜またはＰｄめっき膜とＡｕめっき
   膜との複合膜を形成したことを特徴とする半導体用リー
   ドフレーム。
3. 【請求項３】 半導体チップを搭載するためのチップ搭
   載部と、半導体チップ上の電極と接続するためのインナ
   ーリードと、プリント基板などと接続するためのアウタ
   ーリードとを有した半導体用リードフレームにおいて、
   Ｃｕ合金またはＦｅ−Ｎｉ合金からなるリードフレーム
   下地における上記チップ搭載部、上記インナーリードの
   先端、および上記アウターリードの先端のみに、膜厚が
   ０．５〜２０μｍとなるようＣｏめっき膜またはＣｏ合
   金めっき膜を形成し、そのＣｏめっき膜またはＣｏ合金
   めっき膜の上面に、膜厚が０．０５〜０．２μｍとなる
   ようＰｄめっき膜またはＰｄめっき膜とＡｕめっき膜と
   の複合膜を形成したことを特徴とする半導体用リードフ
   レーム。
4. 【請求項４】 半導体チップを搭載するためのチップ搭
   載部と、半導体チップ上の電極と接続するためのインナ
   ーリードと、プリント基板などと接続するためのアウタ
   ーリードとを有した半導体用リードフレームにおいて、
   Ｃｕ合金またはＦｅ−Ｎｉ合金からなるリードフレーム
   下地における上記チップ搭載部、上記インナーリードの
   先端、および上記アウターリードの先端のみに、膜厚が
   ０．５〜２０μｍとなるようＮｉ−Ｍｎめっき膜、Ｎｉ
   −Ｗめっき膜、またはＮｉ−Ｓｎめっき膜を形成し、そ
   のＮｉ−Ｍｎめっき膜、Ｎｉ−Ｗめっき膜、またはＮｉ
   −Ｓｎめっき膜の上面に、膜厚が０．０５〜０．２μｍ
   となるようＰｄめっき膜またはＰｄめっき膜とＡｕめっ
   き膜との複合膜を形成したことを特徴とする半導体用リ
   ードフレーム。