JP5672668B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5672668B2
JP5672668B2 JP2009158303A JP2009158303A JP5672668B2 JP 5672668 B2 JP5672668 B2 JP 5672668B2 JP 2009158303 A JP2009158303 A JP 2009158303A JP 2009158303 A JP2009158303 A JP 2009158303A JP 5672668 B2 JP5672668 B2 JP 5672668B2
Authority
JP
Japan
Prior art keywords
metal film
film
insulating protective
polyimide
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009158303A
Other languages
English (en)
Other versions
JP2011014749A (ja
Inventor
中嶋 経宏
経宏 中嶋
英司 望月
英司 望月
龍男 西澤
龍男 西澤
池田 良成
良成 池田
孝志 渡辺
孝志 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2009158303A priority Critical patent/JP5672668B2/ja
Publication of JP2011014749A publication Critical patent/JP2011014749A/ja
Application granted granted Critical
Publication of JP5672668B2 publication Critical patent/JP5672668B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

この発明は、半導体装置の製造方法に関し、特に、絶縁性保護膜に設けられた貫通部を介してその上の金属膜がその下の金属膜に接触する構造を有する半導体装置の製造方法に関する。
近時、半導体装置を製造する際に、半導体の絶縁性保護膜としてポリイミド系樹脂がよく用いられている。また、複数種類の金属膜を積層させた多層金属膜で一電極層や一配線層を構成する技術や、2層以上の配線層を絶縁膜を挟んで上下に設ける多層配線構造が広く用いられている。多層金属膜を形成する場合には、複数種類の金属膜を連続して形成するので、金属膜間の洗浄などをそれほど厳密に制御する必要はない。金属膜を積層するためのスパッタ装置や蒸着装置のチャンバー内のクリーン度を制御すれば、金属膜間の密着性を確保することができる。
通常、絶縁膜にコンタクトホールやビアホールを形成し、それらコンタクトホールやビアホール内に金属を充填することによって、絶縁膜を挟んでその上下の導電体で電気的な接続を確保する場合、コンタクトホールやビアが確実にパターン通りに形成されることが理想である。従って、ポリイミドを絶縁膜や保護膜として用いる場合には、そのパターン転写性やポリイミドの残渣を除去することが重要である。
図4は、従来の電極形成プロセスを示すフローチャートである。図4に示すように、まず、ウェハ表面の下地金属となる下層金属膜上に絶縁性保護膜(ポリイミド)を形成(積層)する(ステップS1)。次いで、そのポリイミド膜上にレジストを塗布し、露光および現像を行ってポリイミド膜に開口部を設ける(ステップS2)。その後、ウェット処理によりレジストを剥離する(ステップS3)。そして、ポリイミド膜およびその開口部の上に電極となる上層金属膜を形成する(ステップS4)。
しかし、この方法では、ポリイミド膜の開口部に発生するポリイミド等の残渣を十分に除去することができない。そのため、下層金属膜の表面にポリイミド等の残渣が残り、その残渣の上に上層金属膜が形成されずに、パターン不良となってしまうことがある。図5は、ポリイミド膜1の終端近傍において、下層金属膜2の表面に残渣3が残り、その残渣3の上に上層金属膜4がメッキされていないパターン不良を示す電子顕微鏡写真である。また、図6は、そのパターン不良部分を横切る断面を模式的に示す図である。なお、符号5はシリコン基板である。
ポリイミドの残渣を除去する方法として、プラズマを利用する方法や、ウェット処理による方法や、酸またはアルカリのガスを用いる方法などが公知である(例えば、特許文献1、特許文献2、特許文献3参照。)。また、ウェットエッチングによりポリイミド膜に開口部を形成した後、ヘリウムや窒素等の不活性ガス、または酸素や水素など、あるいはそれらの混合ガスを用いてポリイミド膜に対してプラズマ処理を行うことが提案されている(例えば、特許文献4参照。)。さらに、レーザーアブレーションにより金属膜上のポリイミド膜に開口部を形成した後、酸素系プラズマ処理と水素系プラズマ処理を含むプラズマ灰化処理を行うことが提案されている(例えば、特許文献5参照。)。
特開2002−252258号公報 特開平10−106997号公報 特開平7−37866号公報 特表2002−067641号公報 特開2004−273771号公報
下地となる下層金属膜の上に保護膜を形成し、その保護膜にコンタクトホールやビアホールを形成した後に上層金属膜を形成する場合、その下層金属膜に対する上層金属膜の密着性を考慮する必要がある。保護膜にコンタクトホールやビアホールを形成する際には、通常、保護膜を積層した後にパターニング、エッチングおよびレジスト剥離を行う。その場合、保護膜の残渣等がないようにしなくてはならない。特に、保護膜を厚く形成する場合、例えばポリイミド膜を5μm以上の厚さに形成する場合には、ポリイミド等の残渣が発生し易い。
そのため、残渣等の除去を確実に行う必要があるが、そのための処理や工程に長時間を要したり、その処理や工程が複雑であるなどの問題点がある。また、上層金属膜を小面積部分に形成する場合やメッキで形成する場合には、上層金属膜の形成状態は、下層金属膜の表面状態の影響を大きく受ける。特に、上述したように、ポリイミドの残渣等が発生すると、その残渣の上には上層金属膜がメッキされないので、パターン不良となってしまう。これを防ぐためには、保護膜に開口部を形成した直後から、開口部に残渣が発生しないように処理し、その開口部における下層金属膜の露出面の状態を良好にしておく必要がある。
上記特許文献1、特許文献2または特許文献3に開示されているポリイミドの残渣除去方法は、例えばメッキにより上層金属膜を形成する場合の残渣除去としては不十分である。また、上記特許文献4には、単にプラズマ処理を行うことが記載されているだけであり、その処理条件等については開示されていない。さらには、上記特許文献4によれば、そのプラズマ処理は、ポリイミド膜のエッチングされた形状のエッジが乱れるのを回避することができるという効果を奏するものであって、ポリイミドの残渣を除去するための処理ではない。また、上記特許文献5は、プラズマ灰化処理を行うものである。
この発明は、上述した従来技術による問題点を解消するため、下層金属膜上の絶縁性保護膜に貫通部を形成した後の残渣処理を簡単かつ確実に行い、下層金属膜の露出面を良好な状態に維持することによって上層金属膜の形成を確実に行うことができる半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、目的を達成するため、請求項1の発明にかかる半導体装置の製造方法は、ウェハ表面の下層金属膜上に絶縁性保護膜を形成する工程と、前記絶縁性保護膜上にマスクを形成し、該マスクを用いて前記絶縁性保護膜を選択的に除去して前記下層金属膜の一部を露出させる工程と、前記マスクを薬液を用いたウェット処理により除去する工程と、前記ウェット処理後に前記下層金属膜の露出面に存在する不要物を、酸素と窒素の混合ガスを用いた酸素系プラズマ処理により除去する工程と、前記酸素系プラズマ処理の影響を、水素と窒素の混合ガスを用いた水素系プラズマ処理により取り除く工程と、前記水素系プラズマ処理後に前記下層金属膜の露出面上にメッキにより上層金属膜を積層する工程と、を含み、25℃以上35℃以下のウェハ温度で前記酸素系プラズマ処理を行い、前記酸素系プラズマ処理により0.1μm/分以上0.3μm/分以下のエッチングレートで前記絶縁性保護膜のエッチングを行うことを特徴とする。
この請求項1の発明によれば、マスクを除去する際のウェット処理で発生したポリイミド等の残渣が、酸素系プラズマ処理により確実に除去される。そして、酸素系プラズマ処理によって酸化した下層金属膜の表面が水素系プラズマ処理により還元され、安定化する。また、水素系プラズマ処理により下層金属膜の表面が平坦になる。さらに、同一のプラズマ装置を用いて、供給ガスを切り替えるだけで酸素系プラズマ処理と水素系プラズマ処理を連続して行うことができる。ここで、酸素系プラズマ処理時のウェハ温度が25〜35℃である理由は、低温で処理をすることによりエッチングレートを低く抑えることができ、バラツキを抑えた均一な処理ができるためである。エッチングレートが0.1〜0.3μm/分である理由は、エッチングレートを低く抑えることにより、バラツキを抑えた均一な処理ができるためである。
また、請求項2の発明にかかる半導体装置の製造方法は、請求項1に記載の発明において、前記上層金属膜は、前記下層金属膜に、前記絶縁性保護膜に設けられた貫通部を介して接触するとともに、前記下層金属膜上に形成された前記絶縁性保護膜上にも形成されることを特徴とする。この請求項2の発明によれば、下層金属膜および上層金属膜からなる多層配線構造を形成することができる。
また、請求項3の発明にかかる半導体装置の製造方法は、請求項1または2に記載の発明において、前記上層金属膜として複数種類の金属膜、または前記下層金属膜と同種の金属膜を積層することを特徴とする。この請求項3の発明によれば、多層金属膜でできた電極や配線を、絶縁性保護膜を介して下層金属膜上に形成することができる。
また、請求項4の発明にかかる半導体装置の製造方法は、請求項1〜3のいずれか一つに記載の発明において、前記絶縁性保護膜はポリイミドであり、前記酸素系プラズマ処理により前記ポリイミドよりなる絶縁性保護膜を0.1μm以上の厚さで除去することを特徴とする。この請求項4の発明によれば、ポリイミドの残渣の大きさが0.1μmよりも小さいので、ポリイミドの残渣を確実に除去することができる。
また、請求項5の発明にかかる半導体装置の製造方法は、請求項1〜4のいずれか一つに記載の発明において、前記上層金属膜をメッキにより積層することを特徴とする。この請求項5の発明によれば、パターン不良のない上層金属膜をメッキで形成することができる。
また、請求項6の発明にかかる半導体装置の製造方法は、請求項1〜4のいずれか一つに記載の発明において、前記水素系プラズマ処理は、水素と窒素の混合ガスを用いて行うことを特徴とする。
本発明にかかる半導体装置の製造方法によれば、下層金属膜上の絶縁性保護膜に貫通部を形成した後の残渣処理を、簡単かつ確実に行うことができる。また、その貫通部において露出する下層金属膜の表面を、上層金属膜を積層するまで良好な状態に維持することができる。従って、上層金属膜を、貫通部において下層金属膜と接触するように確実に形成することができるという効果を奏する。
本発明の実施の形態にかかる電極形成プロセスを示すフローチャートである。 実施の形態に従って作製された半導体装置の表面状態を示す電子顕微鏡写真である。 図2の半導体装置の断面を模式的に示す図である。 従来の電極形成プロセスを示すフローチャートである。 ポリイミド等の残渣によるパターン不良を示す電子顕微鏡写真である。 図5のパターン不良部分を横切る断面を模式的に示す図である。
以下に添付図面を参照して、この発明にかかる半導体装置の製造方法の好適な実施の形態を詳細に説明する。特に限定しないが、本実施の形態では、絶縁性保護膜として非感光性ポリイミドを用いた場合について説明する。
図1は、本発明の実施の形態にかかる電極形成プロセスを示すフローチャートである。図1に示すように、まず、ウェハ表面に下層金属膜を形成した後、その下層金属膜上に絶縁性保護膜(ポリイミド)を形成(積層)する(ステップS11)。その際、特に限定しないが、例えばポリイミドをスピンコーターを用いて塗布し、ウェハ表面で均一な厚さとなるようにする。なお、ポリイミド膜の厚さについては、任意に設定可能である。一般に、膜厚を厚くする場合には、非感光性ポリイミドが用いられる。
次いで、そのポリイミド膜上にレジストを塗布し、露光および現像を行う。通常、ポリイミドのエッチャントはレジスト現像液を兼ねているので、レジストの現像を行うことによって、同時にポリイミド膜がエッチングされて開口部が形成される(ステップS12)。なお、レジストの現像とポリイミドのエッチングを別々に行ってもよい。その後、ウェット処理によりレジストを剥離する(ステップS13)。
次いで、プラズマ処理装置を用いて酸素系プラズマ処理を行う(ステップS14)。このときの処理条件は、次の通りである。すなわち、使用ガスは例えば酸素と窒素の混合ガスであり、その混合比は例えば酸素100に対して窒素25である。また、チャンバー内圧力は例えば20Pa程度である。また、パワーは、プラズマ処理装置内の電極の配置(間隔)などに応じて決定する。ウェハ温度は例えば25〜35℃程度である。これは、ポリイミド膜のエッチングレートを抑えるためであり、常温が望ましい。
エッチングレートは例えば0.1〜0.3μm/分である。処理時間は数分程度であり、ポリイミド膜を0.1μm以上の厚さで除去する。このような条件で酸素系プラズマ処理を行うことによって、パターン形成されたポリイミドがこの処理でエッチングされてしまう量を最小限に抑えつつ、効率よく確実にポリイミド等の残渣を除去することができる。なお、レジストを酸素系プラズマ処理によって灰化する場合には、ウェハを35℃よりも高温に加熱した状態で0.5μm/分のレートで灰化処理を行うので、ここで説明するポリイミド等の残渣の除去を目的とした処理とは異なる。
次いで、プラズマ処理装置のチャンバー内に供給するガスを例えば水素と窒素の混合ガスに切り替えて水素系プラズマ処理を行う(ステップS15)。このときの処理条件は、次の通りである。すなわち、水素と窒素の混合比は例えば水素100に対して窒素25である。また、チャンバー内圧力は例えば20Pa程度である。また、パワーは、プラズマ処理装置内の電極の配置(間隔)などに応じて決定する。処理時間は数分程度である。このような条件で水素系プラズマ処理を行うことによって、その前の酸素系プラズマ処理によって下層金属膜の表面に生じたダメージ部が均一に還元雰囲気に曝されるので、下層金属膜の表面の状態が改善される。
次いで、ポリイミド膜およびその開口部の上にメッキ等により上層金属膜(電極)を形成する(ステップS16)。以上のプロセスによれば、ポリイミド膜に設計(マスク)通りのパターンが形成される。そして、ポリイミド膜の開口部において露出する下層金属膜の表面が均一で安定した状態となる。従って、上層金属膜と下層金属膜との密着性に優れた半導体装置が得られる。
図2は、パワー、チャンバー内圧力、ウェハ温度およびエッチングレートがそれぞれ900W、20Pa、30℃および0.2μm/分の条件で酸素系プラズマ処理を行った後、パワーおよびチャンバー内圧力がそれぞれ900Wおよび20Paの条件で水素系プラズマ処理を行った半導体装置について、ポリイミド膜1と上層金属膜4との境界付近の表面状態を示す電子顕微鏡写真である。図2より、上層金属膜4のメッキむらなどがなく、良好な状態であることがわかる。また、図3は、図2の半導体装置の断面を模式的に示す図である。
以上において本発明は、上述した実施の形態に限らず、種々変更可能である。例えば、実施の形態中に記載した処理条件等の数値は一例であり、本発明はそれらの値に限定されるものではない。
以上のように、本発明にかかる半導体装置の製造方法は、下層金属膜上に絶縁性保護膜が形成され、その絶縁性保護膜上に上層金属膜が形成され、上層金属膜が下層金属膜に、絶縁性保護膜に設けられた貫通部を介して接触する構造を有する半導体装置を製造するのに有用であり、特に、絶縁性保護膜がポリイミドでできており、ポリイミド膜の成膜後、上層金属膜を成膜する前に薬液によるウェット処理を行う工程を含む半導体装置の製造方法に適している。
1 ポリイミド膜
2 下層金属膜
3 残渣
4 上層金属膜
5 シリコン基板

Claims (4)

  1. ウェハ表面の下層金属膜上に絶縁性保護膜を形成する工程と、
    前記絶縁性保護膜上にマスクを形成し、該マスクを用いて前記絶縁性保護膜を選択的に除去して前記下層金属膜の一部を露出させる工程と、
    前記マスクを薬液を用いたウェット処理により除去する工程と、
    前記ウェット処理後に前記下層金属膜の露出面に存在する不要物を、酸素と窒素の混合ガスを用いた酸素系プラズマ処理により除去する工程と、
    前記酸素系プラズマ処理の影響を、水素と窒素の混合ガスを用いた水素系プラズマ処理により取り除く工程と、
    前記水素系プラズマ処理後に前記下層金属膜の露出面上にメッキにより上層金属膜を積層する工程と、
    を含み、
    25℃以上35℃以下のウェハ温度で前記酸素系プラズマ処理を行い、
    前記酸素系プラズマ処理により0.1μm/分以上0.3μm/分以下のエッチングレートで前記絶縁性保護膜のエッチングを行うことを特徴とする半導体装置の製造方法。
  2. 前記上層金属膜は、前記下層金属膜に、前記絶縁性保護膜に設けられた貫通部を介して接触するとともに、前記下層金属膜上に形成された前記絶縁性保護膜上にも形成されることを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記上層金属膜として複数種類の金属膜、または前記下層金属膜と同種の金属膜を積層することを特徴とする請求項1または2に記載の半導体装置の製造方法。
  4. 前記絶縁性保護膜はポリイミドであり、前記酸素系プラズマ処理により前記ポリイミドよりなる絶縁性保護膜を0.1μm以上の厚さで除去することを特徴とする請求項1〜3のいずれか一つに記載の半導体装置の製造方法。
JP2009158303A 2009-07-02 2009-07-02 半導体装置の製造方法 Active JP5672668B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009158303A JP5672668B2 (ja) 2009-07-02 2009-07-02 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009158303A JP5672668B2 (ja) 2009-07-02 2009-07-02 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011014749A JP2011014749A (ja) 2011-01-20
JP5672668B2 true JP5672668B2 (ja) 2015-02-18

Family

ID=43593352

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009158303A Active JP5672668B2 (ja) 2009-07-02 2009-07-02 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5672668B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4130706B2 (ja) * 1998-02-23 2008-08-06 ソニー株式会社 バンプ製造方法および半導体装置の製造方法
JP2002252258A (ja) * 1999-12-27 2002-09-06 Hoya Corp コンタクト部品及び多層配線基板の製造方法、並びにウエハ一括コンタクトボード
JP2004273771A (ja) * 2003-03-10 2004-09-30 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
JP2006270031A (ja) * 2005-02-25 2006-10-05 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2009060020A (ja) * 2007-09-03 2009-03-19 Sony Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2011014749A (ja) 2011-01-20

Similar Documents

Publication Publication Date Title
JP2010050310A (ja) 半導体装置の製造方法
TW201025529A (en) Substrate structure and manufacturing method thereof
JP2015088618A (ja) 半導体装置およびその製造方法
JP2008277749A (ja) 配線基板およびその製造方法
JP5672668B2 (ja) 半導体装置の製造方法
US7119011B2 (en) Semiconductor device and manufacturing method thereof
JP2006270031A (ja) 半導体装置およびその製造方法
TW201901896A (zh) 半導體元件以及其製造方法
KR100702796B1 (ko) 반도체 소자 금속 배선 상의 결함 제거 방법
JP2006294909A (ja) 半導体装置の製造方法
JP2011187969A (ja) 半導体装置の製造方法
JP2013207067A (ja) 半導体装置、及びその製造方法
KR100657762B1 (ko) 반도체 소자의 제조 방법
JP2008085297A (ja) 半導体装置の製造方法
KR100652285B1 (ko) 포토레지스트 잔여물 제거 방법
JP2003086572A (ja) 半導体装置のビットライン形成方法
KR100996160B1 (ko) 반도체 소자의 커패시터 제조방법
JP4620964B2 (ja) 金属膜のパターン形成方法
JP2004039879A (ja) 半導体装置の製造方法
JP2012204495A (ja) 半導体装置の製造方法
JP6007754B2 (ja) 配線構造の製造方法
JPH1116913A (ja) 半導体装置及びその製造方法
KR100924861B1 (ko) Mim 구조 커패시터 제조방법
JP2011138871A (ja) 半導体装置の製造方法
KR20100055137A (ko) 반도체 소자 제조방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131202

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140901

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141215

R150 Certificate of patent or registration of utility model

Ref document number: 5672668

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250