KR20100055137A - 반도체 소자 제조방법 - Google Patents

Abstract

본 발명은 구리배선이 대기중에 노출되지 않도록 상부에 형성되는 알루미늄층과 이를 식각하기 위해 도포되는 포토레지스트층 간의 접착력을 개선하여 현상 공정 시 무너짐 또는 들뜸과 같은 포토레지스트 패턴의 불량을 방지할 수 있는 반도체 소자 제조방법에 관한 것이다.

이를 실현하기 위한 본 발명은 구리배선의 상부에 알루미늄층을 형성하는 단계; 고온의 산소 분위기에서 상기 알루미늄층의 상부에 산화막을 성장시키는 단계; 상기 산화막의 표면에 HMDS 처리를 한 후 포토레지스트를 도포하여 패턴을 형성하는 단계; 상기 패턴을 이용하여 상기 알루미늄층을 식각하는 단계;를 포함하는 것을 특징으로 한다.

구리배선, 이중 상감법, HMDS, 접착력

Description

반도체 소자 제조방법{Method of fabricating semiconductor device}

본 발명은 반도체 소자 제조방법에 관한 것으로, 보다 상세하게는 구리배선이 대기중에 노출되지 않도록 상부에 형성되는 알루미늄층과 이를 식각하기 위해 도포되는 포토레지스트층 간의 접착력을 개선하여 현상 공정 시 무너짐 또는 들뜸과 같은 포토레지스트 패턴의 불량을 방지할 수 있는 반도체 소자 제조방법에 관한 것이다.

일반적으로 반도체 제조 공정 중 포토리소그래피 공정은 웨이퍼 상에 실제로 필요로 하는 회로를 구현하기 위하여 설계하고자 하는 회로패턴이 그려진 레티클(reticle) 또는 마스크(mask)에 빛을 조사하여 웨이퍼 상에 도포된 포토레지스트(photoresist)를 감광시킴으로써 원하는 패턴을 웨이퍼 상에 형성할 수 있게 된다.

통상 '노광공정' 또는 '사진식각공정'이라 불리는 이 공정은 웨이퍼 표면에 일정한 패턴을 형성하는 과정과 관련된 것이다.

즉, 포토리소그래피 공정은 사진 기술과 화학적 부식법을 병용한 것으로, 웨 이퍼 상에 포토레지스트를 도포한 후, 상기 웨이퍼를 원하는 빛만 통과시키도록 패턴 정보가 담겨져 있는 레티클을 투과한 빛에 노출시키면, 상기 포토레지스트는 레티클에 담겨진 패턴에 따라 원하는 영역에서만 감광되므로, 감광된 영역의 포토레지스트를 제거함으로써, 웨이퍼 표면에 원하는 패턴이 형성될 수 있는 것이다.

한편, 구리배선을 이용하는 로직제품의 경우 이중상감법(dual damascene)에 의하여 패터닝되는 것이 일반적이다. 이중상감법은 층간 절연막에 금속배선 및 콘택홀을 위한 패터닝을 함께 진행한 후에 배선을 위한 금속층을 상기 패턴된 부분에 매립하고 불필요한 부분의 금속층을 제거하는 공정을 말하며, 공정의 단순화 및 비용절감의 장점이 있어 점차 적용이 확대되는 금속배선 형성방식이다.

이와 같은 구리배선을 적층할 경우 최종에는 구리배선이 대기 중에 노출되는 것을 방지하고자 알루미늄배선을 적층하는 공정이 필요하게 된다. 이 경우 상기 알루미늄배선을 식각하기 위해 도포하게 되는 포토레지스트와 알루미늄배선 사이에는 HMDS(Hexamethyldisilazane, 접착성 향상제)처리를 통해 접착력을 향상시키게 된다.

그러나 상기 HMDS 처리를 하더라도 포토레지스트와 알루미늄배선 사이의 접착력이 약하여 노광 후 포토레지스트 패턴이 무너지거나 들뜨게 되는 문제점이 있다.

본 발명은 상술한 문제점을 해결하고자 안출된 것으로, 구리배선이 대기중에 노출되지 않도록 상부에 형성되는 알루미늄층과 이를 식각하기 위해 도포되는 포토레지스트층 간의 접착력을 개선하여 현상 공정 시 무너짐 또는 들뜸과 같은 포토레지스트 패턴의 불량을 방지할 수 있는 반도체소자 제조방법을 제공하는데 그 목적이 있다.

상술한 바와 같은 목적을 구현하기 위한 본 발명의 반도체소자 제조방법은, 구리배선의 상부에 알루미늄층을 형성하는 단계; 고온의 산소 분위기에서 상기 알루미늄층의 상부에 산화막을 성장시키는 단계; 상기 산화막의 표면에 HMDS 처리를 한 후 포토레지스트를 도포하여 패턴을 형성하는 단계; 상기 패턴을 이용하여 상기 알루미늄층을 식각하는 단계;를 포함하는 것을 특징으로 한다.

이 경우 상기 산화막은 550 ~ 650℃에서 성장시키는 것을 특징으로 한다.

또한, 상기 산화막의 두께는 6 ~ 20nm 인 것을 특징으로 한다.

이상과 같은 구성의 본 발명에 따른 반도체소자 제조방법은, 알루미늄층의 상부에 산화막을 성장시켜줌으로써 상기 알루미늄층과 포토레지스트층 사이의 접착 력을 향상시킬 수 있고, 반도체 제조공정에 소요되는 시간 및 비용을 절감할 수 있는 장점이 있다.

이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대한 구성 및 작용을 상세히 설명하면 다음과 같다.

여기서, 각 도면의 구성요소들에 대해 참조부호를 부가함에 있어서 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호로 표기되었음에 유의하여야 한다.

도 1은 본 발명의 반도체소자 제조방법에 따른 구리배선 형성과정을 나타내는 공정단면도이고, 도 2 및 도 3은 본 발명의 반도체소자 제조방법을 나타내는 공정단면도이며, 도 4는 본 발명에 따른 패턴형상을 나타낸 평면도이다.

도 1의 (a)와 같이, 하부 금속배선(20)이 형성된 반도체기판(10) 상에 층간절연막(30)을 증착하고, 사진/식각 공정을 진행하여 상기 층간절연막(30) 상에 비아 콘택홀(40) 및 금속배선 패턴(또는 트랜치, 50)을 형성한다.

도 1의 (b)와 같이, 이후 배리어 메탈(60)과 시드 구리막(seed copper, 미도시)을 증착하고나서, 상기 반도체 기판을 전기화학적도금(electrochemical plating) 방식에 의하여 구리막(70)을 형성한다.

도 1의 (c)와 같이, 상기 구리막(70)이 형성된 반도체 기판을 CMP공정에 의하여 금속 배선형성부위 이외의 구리막(70) 및 배리어 메탈(60)을 순차로 제거해줌 으로써 구리배선을 형성하게 된다.

도 1의 (d)와 같이, 이후 다시 배리어 절연막(80)을 증착하고나서 전술한 과정을 반복하여 상부 구리배선(90)을 형성하게 된다.

이상과 같은 과정을 통해 구리배선(90)을 형성하고 나면, 상기 구리배선(90)이 대기 중에 노출되는 것을 방지하고자 구리배선(90)의 상부에 알루미늄층(100)을 형성하게 된다.

도 2에서와 같이, 상기 알루미늄층(100)이 적층되고 나면 일부분(R)을 제거하기 위해 상부에 포토레지스트(미도시)를 도포한 후 식각공정을 진행하게 된다.

여기서, 상기 도포되는 포토레지스트층과 알루미늄층(100) 사이의 접착력을 향상시킬 수 있는 구조가 마련되어야 한다.

이를 구현하기 위한 본 발명의 바람직한 일 실시예에 따른 반도체소자 제조방법은, 도 3에 도시된 바와 같이, 먼저 구리배선(90)의 상부에 적층된 알루미늄층(100)의 상부에 고온(일례로 550 ~ 650℃)의 산소 분위기에서 산화막(110)을 성장시키게 된다.

이 경우 상기 산화막(110)의 두께는 6 ~ 20nm으로 성장시키는 것이 바람직하다.

그 후, 상기 산화막(110)의 표면에 HMDS 처리를 하여 상부에 도포되는 포토레지스트층과 알루미늄층(100) 간의 접착력을 향상시키게 된다.

이 경우 상기 포토레지스트층을 노광하여 패턴(130)을 형성한 후 그 결과를 확인해보면 도 4의 (a)와 같이 포토레지스트층과 알루미늄층(100) 간에 접착력을 향상시킨 경우의 패턴(130)이 종래(b)에 비해 정확하게 형성된 것을 알 수 있다.

그러면, 이상과 같은 구조의 본 발명의 반도체소자 제조과정에 대하여 도 5를 참조하여 설명해 보기로 한다.

도 5는 본 발명에 따른 반도체소자 제조과정을 나타내는 흐름도이다.

먼저, 구리배선(90)의 상부에 알루미늄층(100)을 형성한다(S201).

상기 알루미늄층(100)의 상부에 550 ~ 650℃의 산소 분위기에서 6 ~ 20nm 두께로 산화막(110)을 성장시킨다(S203).

상기 산화막(110)의 표면에 HMDS 처리를 한 후 포토레지스트를 도포한 후 노광을 실시하여 패턴(130)을 형성한다(S205).

상기 패턴(230)을 이용하여 알루미늄층(100)을 식각한다(S207).

이상에서는 본 발명을 특정의 바람직한 실시 예를 들어 도시하고 설명하였으나, 본 발명은 상기한 실시 예에 한정되지 않으며 본 발명의 기술사상을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능함은 물론이다.

도 1은 본 발명의 반도체소자 제조방법에 따른 구리배선 형성과정을 나타내는 공정단면도,

도 2 및 도 3은 본 발명의 반도체소자 제조방법을 나타내는 공정단면도,

도 4는 본 발명에 따른 패턴형상을 나타낸 평면도,

도 5는 본 발명에 따른 반도체소자 제조과정을 나타내는 흐름도이다.

<도면의 주요부분에 대한 부호의 설명>

10 : 반도체기판 20 : 하부 금속배선

30 : 층간절연막 40 : 비아 콘택홀

50 : 금속배선 패턴 60 : 배리어 메탈

70 : 구리막 80 : 배리어 절연막

90 : 구리배선 100 : 알루미늄층

110 : 산화막 130 : 패턴

Claims (3)

1. 구리배선의 상부에 알루미늄층을 형성하는 단계;

   고온의 산소 분위기에서 상기 알루미늄층의 상부에 산화막을 성장시키는 단계;

   상기 산화막의 표면에 HMDS 처리를 한 후 포토레지스트를 도포하여 패턴을 형성하는 단계;

   상기 패턴을 이용하여 상기 알루미늄층을 식각하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자 제조방법.
2. 제 1항에 있어서,

   상기 산화막은 550 ~ 650℃에서 성장시키는 것을 특징으로 하는 반도체 소자 제조방법.
3. 제 1항 또는 제 2항에 있어서,

   상기 산화막의 두께는 6 ~ 20nm 인 것을 특징으로 하는 반도체 소자 제조방법.

Images