KR100657762B1 - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR100657762B1
KR100657762B1 KR1020050083304A KR20050083304A KR100657762B1 KR 100657762 B1 KR100657762 B1 KR 100657762B1 KR 1020050083304 A KR1020050083304 A KR 1020050083304A KR 20050083304 A KR20050083304 A KR 20050083304A KR 100657762 B1 KR100657762 B1 KR 100657762B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
manufacturing
tungsten
barrier layer
plasma etching
Prior art date
Application number
KR1020050083304A
Other languages
English (en)
Inventor
김백원
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050083304A priority Critical patent/KR100657762B1/ko
Application granted granted Critical
Publication of KR100657762B1 publication Critical patent/KR100657762B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 플라스마 공정시 유황을 함유한 잔여물을 완전히 제거하여 반도체 소자의 신뢰성을 향상할 수 있는 반도체 소자의 제조 방법으로서, 소정의 하부 구조를 가지는 반도체 기판 위에 층간 절연막을 적층하는 단계, 층간 절연막에 비아홀을 형성하는 단계, 층간 절연막 위 및 비아홀 내벽에 배리어막을 형성하는 단계, 배리어막 위에 텅스텐을 형성하여 비아홀을 채우는 단계, 층간 절연막 위의 배리어막 위에 있는 텅스텐을 식각 가스로 제거하여 텅스텐 플러그를 형성하는 단계, 식각 가스와 배리어막이 반응하여 형성된 잔여물을 불화 탄소(CxFy) 및 산소(O2) 가스를 이용한 플라스마 식각 공정으로 제거하는 단계를 포함한다. 본 발명에 따르면 플라스마 공정을 통해 텅스텐 플러그를 형성할 경우 발생되는 불화 티타늄 및 유황 성분을 함유한 잔여물을 불화 탄소 및 산소 가스를 이용하여 제거함으로써 텅스텐 플러그의 저항을 감소할 수 있으며, 공정 시간 및 원가를 감소할 수 있다.
금속 박막, 금속 배선, 챔버

Description

반도체 소자의 제조 방법{MMANUFACTURING METHOD OF SEMICONDUCTOR DEVICE}
도 1은 본 발명의 한 실시예에 따른 반도체 소자의 제조 장치를 개략적으로 도시한 도면이다.
도 2 내지 도 5는 본 발명의 한 실시예에 따른 다층 금속 배선을 연결하는 플러그를 형성하는 반도체 소자의 제조 방법을 제조 공정 별로 도시한 도면이다.
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 더욱 상세하게는 반도체 소자의 다층 금속 배선을 연결하는 플러그를 형성하는 방법에 관한 것이다.
일반적으로 반도체 소자의 금속 배선은 알루미늄 및 그 합금, 구리 등의 금속 박막을 이용하여 반도체 소자 사이의 전기적 접속 및 패드 접속을 통해 반도체 기판 내에 형성되어 있는 회로를 연결한다.
이러한 금속 배선의 형성은 산화막 등의 절연막에 의해 격리된 소자 전극 및 패드를 연결하기 위하여, 먼저 절연막을 선택적으로 식각하여 접촉구를 형성하고, 베리어 메탈과 텅스텐을 이용하여 접촉구를 채우는 금속 플러그를 형성한다. 그리고, 상부에 금속 박막을 형성하고, 패터닝(patterning)하여 소자 전극 및 패드를 접속하기 위한 금속 배선을 형성한다.
한편, 텅스텐 플러그를 플라스마 공정을 통하여 형성할 경우, 접촉구 내벽에 질화 티타늄(TiN)과 같은 배리어 박막을 증착하고 배리어 박막 위에 텅스텐을 형성하여 접촉구를 채우고, 챔버(chamber) 내에 불화황(SF6) 식각 가스를 주입하여 플라스마 식각 공정을 진행한다. 이때, 챔버 내에는 절연막 상부의 배리어 박막과 불화황 식각 가스가 반응하여 발생하는 플루오르(fluoride)에 의한 부산물인 TiFx와 유황 성분(sulfur)을 포함한 잔류물이 남는다.
다음, 챔버 내의 공기를 진공 펌프를 이용하여 배기시킴으로써 챔버 내의 공간을 진공 상태로 만든다.
이때, TiFx는 유황 성분을 포함한 잔류물이 펌핑(puming) 공정에 의해 챔버 밖으로 배기되는 것을 방해한다. 이에 따라 잔류물을 제거하기 위한 세정 공정 및 솔벤트 클리닝(solvent cleaning) 공정이 추가되어 원가가 증가되며 공정 시간이 증가될 수 있다.
또한, 유황 성분을 포함한 잔여물은 텅스텐 플러그에 남아 텅스텐 플러그의 저항을 증가시켜 반도체 소자의 신뢰성을 저하시킬 수 있다.
삭제
삭제
따라서, 본 발명의 기술적 과제는 플라스마 공정시 유황을 함유한 잔여물을 완전히 제거하여 반도체 소자의 신뢰성을 향상할 수 있는 반도체 소자의 제조 방법을 제공하는 것이다.
본 발명에 따른 반도체 소자의 제조 방법은 소정의 하부 구조를 가지는 반도체 기판 위에 층간 절연막을 적층하는 단계, 상기 층간 절연막에 비아홀을 형성하는 단계, 상기 층간 절연막 위 및 상기 비아홀 내벽에 배리어막을 형성하는 단계, 상기 배리어막 위에 텅스텐을 형성하여 상기 비아홀을 채우는 단계, 상기 층간 절연막 위의 상기 배리어막 위에 있는 텅스텐을 식각 가스로 제거하여 텅스텐 플러그를 형성하는 단계, 상기 식각 가스와 상기 배리어막이 반응하여 형성된 잔여물을 불화 탄소(CxFy) 및 산소(O2) 가스를 이용한 플라스마 식각 공정으로 제거하는 단계를 포함한다.
상기 텅스텐을 식각하는 식각 가스는 불화황(SF6)일 수 있다.
상기 배리어막은 티타늄(Ti) 및 질화 티타늄(TiN)일 수 있다.
상기 플라스마 식각 공정은 펌핑(pumping) 공정을 포함하며, 3sccm 내지 15sccm의 상기 불화 탄소(CxFy) 및 500sccm 내지 5,000sccm의 산소(O2)를 주입하 여 30sec 내지 120sec 동안 0.5T 내지 6T의 압력과 150℃ 내지 270℃의 온도에서 진행할 수 있다.
상기 플라스마 식각 공정 후에 세정 공정을 더 추가할 수 있다.
그러면, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 첨부한 도면을 참고로 하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타 내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 반도체 소자의 금속 배선 형성 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 반도체 소자의 제조 장치를 개략적으로 도시한 도면이다.
도 1에 도시한 바와 같이, 본 발명의 한 실시예에 따른 반도체 소자의 제조 장치인 챔버(chamber)(100)는 유도 코일(도시하지 않음)에 의해 둘러싸여 있다.
챔버(100) 내부에는 웨이퍼(wafer)(200)를 들어 올려 지지하는 척(chuck)(121)과 웨이퍼(200)를 상하로 이동할 수 있는 웨이퍼 리프트(wafer lift)(130)가 있다.
이러한 챔버(100)는 바이어스 전원(bias power source)(150) 및 플라스마 전원(plasma power source)(140)에 접속된다.
또한, 챔버(100) 내부에 식각 가스를 각각 공급하는 식각 가스 저장소(160)가 가스 배관(110)을 통해 챔버(100)에 연결되어 있다.
도 2 내지 도 5는 본 발명의 한 실시예에 따른 다층 금속 배선을 연결하는 플러그를 형성하는 반도체 소자의 제조 방법을 제조 공정 별로 도시한 도면이다.
도 2에 도시된 바와 같이, 본 발명의 일 실시예에 따른 반도체 소자의 금속 배선 형성 방법은 우선, 소자 전극 또는 전도층이 형성된 박막을 포함하는 반도체 기판(1) 위에 식각 정지막(2)을 형성한다
그리고, 식각 정지막(2) 상부에 층간 절연막(3)을 적층한다. 이후, 층간 절연막(3)을 식각하여 비아홀(4)을 형성하고, 배리어(barrier)막(5)을 증착한다. 이때, 배리어막(5)은 티타늄(Ti) 또는 질화 티타늄(TiN)으로 만들어질 수 있다.
여기서, 식각 정지막(2)은 식각률(etch rate) 차이에 의한 과식각에 의해 발생하기 쉬운 패턴 불량 및 하부 박막의 손상 등을 방지할 수 있다.
그 다음, 도 3에 도시한 바와 같이, 배리어막(5) 위에 텅스텐(6)을 형성하여 비아홀(4)을 채운다.
다음, 도 4에 도시한 바와 같이, 층간 절연막(3) 상부에 있는 텅스텐(6)을 제거하기 위해 챔버(100) 내에 불화황(SF6) 식각 가스를 주입하여 플라스마 식각 공정을 진행한다. 이때, 배리어막(5)과 불화황(SF6) 식각 가스가 반응하여 발생한 유황 성분(sulfur)을 함유한 잔여물(9a) 및 티타늄 불화물(TiFx)(9b)이 챔버(100) 내에 남는다.
이러한 티타늄 불화물(TiFx)(9)은 펌핑(pumping) 공정을 이용하여 유황 성분을 함유한 잔여물(9a)을 챔버(100) 외부로 배기하는 것을 방해한다.
펌핑(pumping) 공정은 챔버(100) 내에 공기를 진공 펌프를 이용하여 배기하여 챔버 내의 공간을 진공 상태로 만드는 공정으로서, 공정이 시작된 시점부터 공정을 마칠때까지 연속적으로 이루어진다.
따라서, 본 발명에서는 이러한 문제점을 해결하기 위하여 도 5에 도시한 바와 같이, 고온에서 불화 탄소(CxFy) 및 산소(O2) 가스로 이루어진 플라스마 가스를 챔버(100) 내로 주입하여 유황 성분(sulfur)을 함유한 잔여물(9a) 및 티타늄 불화물(TiFx)(9b)을 제거한다. 이러한 플라스마 식각 공정은 30sec 내지 120sec동안 진행된다. 이때, 챔버(100) 내의 압력은 0.5T 내지 6T으로 하고 온도는 150℃ 내지 270℃로 하는 것이 바람직하며, 불화 탄소는 3sccm 내지 15sccm, 산소는 500sccm 내지 5,000sccm 정도로 주입하는 것이 바람직하고, 500W 내지 1,500W의 플라스마 전원(140)을 인가하는 것이 바람직하다.
그런 다음, 세정 공정을 진행하여 미량으로 남아 있을 수 있는 잔여물(9a) 및 티타늄 불화물(TiFx)(9b)을 완전히 제거한다.
이와 같이, 티타늄 불화물(TiFx)(9b)이 완전히 제거됨으로써 펌핑(pumping) 공정이 원활하게 이루어지며, 유황 성분을 함유한 잔여물(9a)이 챔버 외부로 완전히 배기된다.
이로 인해, 텅스텐 플러그의 저항이 감소하여 반도체 소자의 신뢰성을 향상시킬 수 있다.
본 발명에 따르면 플라스마 공정을 통해 텅스텐 플러그를 형성할 경우 발생되는 불화 티타늄 및 유황 성분을 함유한 잔여물을 불화 탄소 및 산소 가스를 이용하여 제거함으로써 텅스텐 플러그의 저항을 감소할 수 있으며, 공정 시간 및 원가를 감소할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (9)

  1. 소정의 하부 구조를 가지는 반도체 기판 위에 층간 절연막을 적층하는 단계,
    상기 층간 절연막에 비아홀을 형성하는 단계,
    상기 층간 절연막 위 및 상기 비아홀 내벽에 배리어막을 형성하는 단계,
    상기 배리어막 위에 텅스텐을 형성하여 상기 비아홀을 채우는 단계,
    상기 층간 절연막 위의 상기 배리어막 위에 있는 텅스텐을 식각 가스로 제거하여 텅스텐 플러그를 형성하는 단계,
    상기 식각 가스와 상기 배리어막이 반응하여 형성된 잔여물을 불화 탄소(CxFy) 및 산소(O2) 가스를 이용한 플라스마 식각 공정으로 제거하는 단계
    를 포함하며,
    상기 텅스텐을 식각하는 식각 가스는 불화황(SF6)이고, 상기 배리어막은 티타늄(Ti) 및 질화 티타늄(TiN)인 반도체 소자의 제조 방법.
  2. 삭제
  3. 삭제
  4. 제1항에서,
    상기 플라스마 식각 공정은 펌핑(pumping) 공정을 포함하는 반도체 소자의 제조 방법.
  5. 제1항에서,
    상기 플라스마 식각 공정은 30sec 내지 120sec 동안 진행하는 반도체 소자의 제조 방법.
  6. 제5항에서,
    상기 플라스마 식각 공정은 0.5T 내지 6T의 압력에서 진행하는 반도체 소자의 제조 방법.
  7. 제6항에서,
    상기 플라스마 식각 공정은 150℃ 내지 270℃의 온도에서 진행하는 반도체 소자의 제조 방법.
  8. 제7항에서,
    3sccm 내지 15sccm의 상기 불화 탄소(CxFy) 및 500sccm 내지 5,000sccm의 산소(O2)를 주입하는 반도체 소자의 제조 방법.
  9. 제1항에서,
    상기 플라스마 식각 공정 후에 세정 공정을 더 추가하는 반도체 소자의 제조 방법.
KR1020050083304A 2005-09-07 2005-09-07 반도체 소자의 제조 방법 KR100657762B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050083304A KR100657762B1 (ko) 2005-09-07 2005-09-07 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050083304A KR100657762B1 (ko) 2005-09-07 2005-09-07 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR100657762B1 true KR100657762B1 (ko) 2006-12-14

Family

ID=37733376

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050083304A KR100657762B1 (ko) 2005-09-07 2005-09-07 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR100657762B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112119485A (zh) * 2019-04-22 2020-12-22 株式会社日立高新技术 等离子处理方法以及等离子处理装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112119485A (zh) * 2019-04-22 2020-12-22 株式会社日立高新技术 等离子处理方法以及等离子处理装置
CN112119485B (zh) * 2019-04-22 2024-01-02 株式会社日立高新技术 等离子处理方法

Similar Documents

Publication Publication Date Title
JP2010153855A (ja) キャパシタ及びその製造方法
KR100518228B1 (ko) 반도체 소자의 제조방법
KR100657762B1 (ko) 반도체 소자의 제조 방법
KR20080024066A (ko) 절연층들에 대한 식각 선택성을 증가시키기 위해 폴리머잔류물을 이용한 배선 구조 형성 방법
JP2004517470A (ja) バイア形成工程において発生するエッチング残渣を除去する方法
US20080020581A1 (en) Method of fabricating dual damascene structure
JP2010056574A (ja) 半導体装置の製造方法
TW201901896A (zh) 半導體元件以及其製造方法
KR100752189B1 (ko) 반도체 소자의 제조 방법
US6559047B1 (en) Method of forming a metal interconnect that substantially reduces the formation of intermetallic residue regions
KR100680502B1 (ko) 반도체 소자의 제조 방법
KR100591146B1 (ko) 반도체 소자 및 반도체 소자의 본딩 패드 형성 방법
KR100485175B1 (ko) 반도체 소자의 금속배선 형성방법
KR100701779B1 (ko) 반도체 소자의 콘택 형성 방법
KR100750801B1 (ko) 반도체소자의 도전성컨택 형성방법
KR100613393B1 (ko) 반도체 소자의 제조 방법
JP5672668B2 (ja) 半導体装置の製造方法
KR100669663B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100668183B1 (ko) 반도체 소자의 금속배선 형성방법
KR19980057054A (ko) 반도체 장치의 비아홀 형성 방법
KR100850107B1 (ko) 반도체 소자 제조 방법
KR100646523B1 (ko) 반도체 장치 제조 방법
KR100237029B1 (ko) 반도체 소자의 텅스텐 플러그 형성방법
KR100657149B1 (ko) 반도체 소자의 제조 방법
KR101101192B1 (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111121

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee