KR100591146B1 - 반도체 소자 및 반도체 소자의 본딩 패드 형성 방법 - Google Patents

반도체 소자 및 반도체 소자의 본딩 패드 형성 방법 Download PDF

Info

Publication number
KR100591146B1
KR100591146B1 KR1020030047268A KR20030047268A KR100591146B1 KR 100591146 B1 KR100591146 B1 KR 100591146B1 KR 1020030047268 A KR1020030047268 A KR 1020030047268A KR 20030047268 A KR20030047268 A KR 20030047268A KR 100591146 B1 KR100591146 B1 KR 100591146B1
Authority
KR
South Korea
Prior art keywords
bonding pad
metal wiring
film
forming
uppermost metal
Prior art date
Application number
KR1020030047268A
Other languages
English (en)
Other versions
KR20050007698A (ko
Inventor
이계훈
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020030047268A priority Critical patent/KR100591146B1/ko
Priority to US10/889,398 priority patent/US7250361B2/en
Publication of KR20050007698A publication Critical patent/KR20050007698A/ko
Application granted granted Critical
Publication of KR100591146B1 publication Critical patent/KR100591146B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 소자 및 반도체 소자의 본딩 패드 그 제조 방법에 관한 것으로, 그 목적은 본딩 패드를 통해 노출되는 개구부 면에 이물질이 형성되지 않도록 하여 본딩 불량률을 감소시키고 소자의 신뢰성을 향상시키는 것이다. 이를 위해 본 발명에서는, 반도체 기판의 구조물 상에 소정폭의 최상층 금속배선을 형성하는 단계; 최상층 금속배선을 포함하여 반도체 기판의 구조물 상부 전면에 절연막을 형성하는 단계; 절연막을 부분적으로 식각하여 최상층 금속배선의 소정영역을 노출시키는 본딩 패드를 형성하는 단계; 및 본딩 패드를 포함하여 절연막의 상부 전면을 플라즈마 식각한 후 세정하되, 플라즈마 식각은 CF4, Ar, 및 O2 가스를 주입하고 플라즈마를 발생시켜 식각하고, 세정은 폴리머제거용 용매, 이소프로필알콜, 및 이온제거수(deionized water) 내에 순차적으로 침지시킨 후 건조시켜 본딩 패드를 통해 노출된 최상층 금속배선의 상면 및 절연막의 측면을 세정하는 단계를 포함하여 반도체 소자의 본딩 패드를 형성한다.
본딩패드, 플라즈마, 세정

Description

반도체 소자 및 반도체 소자의 본딩 패드 형성 방법 {Semiconductor device and formation method of bonding pad in the semiconductor device}
도 1은 종래 반도체 소자의 본딩 패드를 도시한 단면도이고,
도 2a 내지 1c는 본 발명에 따른 반도체 소자의 본딩 패드 형성 방법을 도시한 단면도이다.
본 발명은 반도체 소자 제조 방법에 관한 것으로, 더욱 상세하게는 본딩패드를 형성하는 방법에 관한 것이다.
통상적으로 본딩패드는 반도체 소자와 패키지를 연결해주는 단자로서의 역할을 하는 것으로, 소자의 최상층 금속배선이 일정 부분 노출된 본딩 패드를 패키지 후 핀(pin)으로 사용되는 부분과 상호 연결시켜주는 본딩 작업을 통해 반도체 소자의 배선을 전원 공급장치와 같은 외부와 전기적으로 접속하는 것이다.
이러한 본딩패드를 이루는 금속박막은 그 표면에 이물질이 없고 산화막이 형성되지 않아야 본딩 작업이 원활하게 이루어진다.
본딩 접착력을 향상시키고 본딩 불량을 방지하는 본딩패드 구조에 관한 종래 기술로는 미국특허 5,736,791호, 6,511,865호, 및 5,969,424호가 있다.
도 1은 종래 반도체 소자의 본딩 패드를 도시한 단면도이다. 이에 도시된 바와 같이, 반도체 기판의 구조물(1), 즉 개별 소자가 형성된 반도체 기판 또는 하부 금속 배선층 상부에 산화막 등으로 이루어진 절연막(2)이 형성되어 있고, 절연막(2) 상에 Al 또는 Cu로 이루어진 최상층 금속배선(3)이 형성되어 있다.
최상층 금속배선(3)을 포함하여 절연막(2)의 상부 전면에는 절연막(4)이 형성되어 있고, 절연막(4)의 소정부분이 식각되어 최상층 금속배선(3)의 소정영역을 노출시키는 본딩 패드(100)가 형성되어 있다.
이러한 종래 반도체 소자의 본딩 패드를 형성한 후에는 본딩 패드를 통해 노출된 최상층 금속배선(3)의 상면에서 불순물을 제거하기 위한 목적으로 산소 가스를 이용하여 후처리를 한 후 와이어 본딩 작업을 수행한다.
와이어 본딩 작업에서도 통상적인 전처리 공정을 거친 후에 와이어 본딩을 한다. 그런데, 이와 같은 후처리 및 전처리 공정을 수행하여도 본딩 패드를 통해 노출되는 최상층 금속배선(3)의 상면이 대기 중의 산소와 반응하여 산화막인 Al2O3(5)를 형성한다.
이러한 Al2O3(5)의 존재로 인해 솔더의 접착력이 저하되고 따라서 본딩이 불량해지는 문제점이 있었다.
본딩 불량이 발생하면 본딩 패드 개구부에 대해 재보수작업(re-work)을 수행해야 하므로 원가가 상승하고 생산성이 저하되는 문제점이 있었다.
본 발명은 상기한 바와 같은 문제점을 해결하기 위한 것으로, 그 목적은 본딩 패드를 통해 노출되는 개구부 면에 이물질이 형성되지 않도록 하는 것이다.
본 발명의 다른 목적은 본딩 불량률을 감소시켜 소자의 신뢰성을 향상시키는 것이다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명에서는 본딩 패드를 형성한 후 본딩 패드를 통해 노출된 표면을 특정 조건에서 플라즈마 식각하고 세정 및 건조하여, 본딩 패드를 통해 노출된 표면으로부터 불순물을 제거하는 것을 특징으로 한다.
즉, 본 발명에 따른 반도체 소자의 본딩 패드 형성 방법은, 반도체 기판의 구조물 상에 소정폭의 최상층 금속배선을 형성하는 단계; 최상층 금속배선을 포함하여 반도체 기판의 구조물 상부 전면에 절연막을 형성하는 단계; 절연막을 부분적으로 식각하여 최상층 금속배선의 소정영역을 노출시키는 본딩 패드를 형성하는 단계; 및 본딩 패드를 포함하여 절연막의 상부 전면을 플라즈마 식각한 후 세정하되, 플라즈마 식각은 CF4, Ar, 및 O2 가스를 주입하고 플라즈마를 발생시켜 식각하고, 세정은 폴리머제거용 용매, 이소프로필알콜, 및 이온제거수(deionized water) 내에 순차적으로 침지시킨 후 건조시켜 본딩 패드를 통해 노출된 최상층 금속배선의 상면 및 절연막의 측면을 세정하는 단계를 포함하여 이루어진다.
이 때, 플라즈마 식각할 때에는, CF4 가스를 10-50 sccm으로, Ar 가스를 100-300 sccm으로, O2 가스를 10-50 sccm으로 주입하고, 플라즈마 발생 전력을 50-200 Watt로 하고 바이어스 주파수를 450 KHz로 한 상태에서 플라즈마를 발생시키고 압력을 150-300 mTorr로 하는 것이 바람직하다.
또한, 세정은, 50-100℃의 온도에서 30분 이하의 시간 동안 폴리머제거용 용매 내에 침지하는 제1과정; 10-40℃의 온도에서 30분 이하의 시간 동안 이소프로필알콜 내에 침지하는 제2과정; 상온에서 20분 이하의 시간 동안 이온제거수 내에 침지하는 제3과정; 이소프로필알콜을 분무하여 분무된 이소프로필알콜이 표면에 잔존하는 수분과 함께 휘발되는 것에 의해 표면을 자연건조시키는 제4과정의 순차적인 수행으로 이루어지는 것이 바람직하다.
그리고, 소정폭의 최상층 금속배선을 형성할 때에는, 반도체 기판의 구조물 상에 최상층 금속배선을 형성하고 최상층 금속배선 상에 TiN으로 이루어진 베리어 금속막을 형성한 후, TiN 베리어 금속막 및 최상층 금속배선을 부분적으로 식각하여 소정폭으로 남기는 것이 바람직하다.
절연막으로는 제1산화막, 제2산화막, 및 질화막을 순차적으로 형성하는 것이 바람직하며, 제1산화막은 4500-7500Å의 두께로 형성하고, 제2산화막은 2000-4000Å의 두께로 형성하며, 질화막은 8000-12000Å의 두께로 형성하는 것이 바람직하다.
그러면, 본 발명에 따른 반도체 소자 및 반도체 소자의 본딩 패드 형성 방법 에 대해 첨부된 도면을 참조하여 상세히 설명한다.
도 2a 내지 2c는 본 발명에 따른 반도체 소자의 본딩 패드 형성 방법을 도시한 단면도이다.
먼저, 도 2a에 도시된 바와 같이, 반도체 기판의 구조물(11), 즉 개별 소자가 형성된 반도체 기판 또는 하부 금속 배선층 상부에 산화막 등으로 이루어진 절연막(12)을 형성하고, 절연막(12) 상에 Al 또는 Cu로 이루어진 최상층 금속배선(13)을 형성한다.
이어서, 최상층 금속배선(13) 상에 TiN 등으로 이루어진 베리어 금속막(14)을 형성한 후, 베리어 금속막(14) 및 최상층 금속막(13)을 부분적으로 식각하여 소정폭으로 남긴다.
다음, 베리어 금속막(14)을 포함하여 절연막(12)의 상부 전면에 절연막을 형성하는데, 절연막으로는 제1산화막(15), 제2산화막(16), 및 질화막(17)을 순차적으로 형성할 수 있다.
이와 같이 절연막을 3층 구조로 적층하는 이유는 절연막의 상부를 보다 더 평탄한 표면으로 형성할 수 있기 때문이다.
이 때, 제1산화막(15)은 4500-7500Å의 두께로 형성할 수 있고, 제2산화막(16)은 2000-4000Å의 두께로 형성할 수 있으며, 질화막(17)은 8000-12000Å의 두께로 형성할 수 있다. 바람직하게는, 제1산화막(15)을 6000Å의 두께로, 제2산화막(16)을 3000Å의 두께로, 질화막(17)을 10000Å의 두께로 형성한다.
다음, 질화막(17)의 상부 전면에 감광막을 도포하고 노광 및 현상하여 본딩 패드로 예정된 영역의 질화막(17)을 노출시키는 감광막 패턴(18)을 형성한다.
다음, 도 2b에 도시된 바와 같이, 감광막 패턴(18)을 마스크로 하여 노출된 질화막(17)과 그 하부의 제2산화막(16), 제1산화막(15), 및 베리어 금속막(14)까지 식각하여 최상층 금속배선(13)의 소정영역을 노출시키는 본딩 패드(100)를 형성한다.
이어서, 감광막 패턴(18)을 제거하고 통상적인 세정공정을 수행한다.
다음, 도 2c에 도시된 바와 같이, 본딩 패드(100)를 포함하여 질화막(17)의 상부 전면을 플라즈마 식각하여 본딩 패드(100)를 통해 노출되는 표면에 미처 식각되지 못하고 남아있던 질화막(17), 제2산화막(16), 및 제1산화막(15) 물질을 전부 제거하여 표면이 애초 계획했던 패턴대로 정확하고 깨끗하게 식각되도록 한다.
플라즈마 식각을 위해서는, CF4 가스를 10-50 sccm으로, Ar 가스를 100-300 sccm으로, O2 가스를 10-50 sccm으로 주입하고, 플라즈마 발생 전력을 50-200 Watt로 하고 바이어스 주파수를 450 KHz로 한 상태에서 플라즈마를 발생시키고 압력을 150-300 mTorr로 하는 것이 바람직하다.
플라즈마 식각을 완료한 후에는, 반도체 기판을 비롯한 구조물 전체를 침지시키는 침지세정을 수행한다.
침지세정을 수행하기 위해서는 첫 단계로서, 잔류하는 감광막 물질을 제거하는 폴리머제거용 용매 내에 침지시키고, 다음으로 감광막 물질 이외에 기타 유기물과 부산물(by-product)을 제거하는 이소프로필알콜 내에 침지시킨 후, 전기분해로 이온이 제거된 이온제거수(deionized water) 내에 순차적으로 침지시킨다.
구체적으로는, 50-100℃의 온도에서 30분 이하의 시간 동안 폴리머제거용 용매 내에 침지시킨 후, 10-40℃의 온도에서 30분 이하의 시간 동안 이소프로필알콜 내에 침지시키고, 다음으로 상온에서 20분 이하의 시간 동안 이온제거수 내에 침지시킨다.
침지세정한 후에는 수분 제거를 위해 이소프로필알콜을 분무하며, 이 때 분무된 이소프로필알콜은 표면에 잔존하는 수분과 함께 휘발되면서 표면을 자연건조시키게 된다.
이러한 플라즈마 식각, 침지세정 및 건조 단계를 거치면 본딩 패드를 통해 노출되는 최상층 금속배선(13)의 상면 뿐만 아니라 질화막(17), 제2산화막(6), 제1산화막(15)의 측면으로부터 불순물이나 기타 반응물, 특히 공기와 반응하여 생성되는 Al2O3 등이 모두 제거된다.
이후, 본딩 패드를 통해 와이어 본딩을 수행하는데, 통상적으로 와이어 본딩 작업 전에 수행하는 전처리 세정공정을 수행하지 않고 바로 와이어 본딩을 수행하여도 최상층 금속배선 상면의 이물질에 의한 솔더 접착력 불량이 발생하는 일이 없다.
상술한 바와 같이, 본 발명에서는 본딩 패드를 형성한 후 본딩 패드를 포함하여 절연막의 상부 전면을 특정 조건으로 플라즈마로 식각하고 세정 및 건조하여, 본딩 패드를 통해 노출되는 면으로부터 불순물이나 기타 이물질을 제거하기 때문에, 와이어 본딩의 솔더 접착력이 불량해지는 일이 방지되는 효과가 있으며, 따라서 소자의 신뢰성이 향상되는 효과가 있다.
특히, 와이어 본딩 전에 통상적으로 수행하던 전처리 세정 공정을 수행하지 않더라도 와이어 본딩의 불량 발생을 방지하므로 제조 공정이 간단해지는 효과가 있다.
또한, 종래 본딩 불량으로 인한 본딩 패드 개구부의 재보수작업이 생략될 수 있으므로 원가 절감 및 생산성 향상의 효과가 있다.

Claims (10)

  1. 반도체 기판의 구조물 상에 소정폭의 최상층 금속배선을 형성하는 단계;
    상기 최상층 금속배선을 포함하여 상기 반도체 기판의 구조물 상부 전면에 절연막을 형성하는 단계;
    상기 절연막을 부분적으로 식각하여 상기 최상층 금속배선의 소정영역을 노출시키는 본딩 패드를 형성하는 단계;
    상기 본딩 패드를 포함하여 상기 절연막의 상부 전면을 CF4, Ar, 및 O2 가스를 이용한 플라즈마 식각에 의해 후처리하는 단계; 및
    상기 후처리하는 단계 이후, 수행하는 침지 세정 및 건조 단계
    를 포함하며,
    상기 침지 세정 및 건조 단계는
    상기 기판을 50-100℃의 온도에서 30분 이하의 시간 동안 상기 폴리머제거용 용매 내에 침지하는 단계;
    10-40℃의 온도에서 30분 이하의 시간 동안 상기 이소프로필알콜 내에 침지하는 단계;
    상온에서 20분 이하의 시간 동안 상기 이온제거수 내에 침지하는 단계;
    이소프로필알콜을 분무하여 상기 분무된 이소프로필알콜이 표면에 잔존하는 수분과 함께 휘발되는 것에 의해 상기 표면을 자연건조시키는 단계를 포함하는 반도체 소자의 본딩 패드 형성 방법.
  2. 제 1 항에 있어서,
    상기 후처리하는 단계에서 상기 CF4 가스를 10-50 sccm으로, 상기 Ar 가스를 100-300 sccm으로, 상기 O2 가스를 10-50 sccm으로 주입하는 반도체 소자의 본딩 패드 형성 방법.
  3. 제 2 항에 있어서,
    상기 후처리하는 단계에서 상기 플라즈마 발생 전력을 50-200 Watt로 하고 바이어스 주파수를 450 KHz로 한 상태에서 플라즈마를 발생시키고 압력을 150-300 mTorr로 하는 반도체 소자의 본딩 패드 형성 방법.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 최상층 금속배선을 형성하는 단계에서는 상기 최상층 금속 배선 위에 TiN으로 이루어진 베리어 금속막을 형성하는 반도체 소자의 본딩 패드 형성 방법.
  6. 제 5 항에 있어서,
    상기 절연막으로는 제1산화막, 제2산화막, 및 질화막을 순차적으로 형성하는 반도체 소자의 본딩 패드 형성 방법.
  7. 제 6 항에 있어서,
    상기 제1산화막은 4500-7500Å의 두께로 형성하고, 상기 제2산화막은 2000-4000Å의 두께로 형성하며, 상기 질화막은 8000-12000Å의 두께로 형성하는 반도체 소자의 본딩 패드 형성 방법.
  8. 제 7 항에 있어서,
    상기 본딩 패드 형성 단계에서는, 상기 절연막 상에 상기 본딩 패드로 예정된 영역의 절연막을 노출시키는 감광막 패턴을 형성하고, 상기 감광막 패턴을 마스크로 하여 노출된 절연막을 식각하여 상기 최상층 금속배선의 소정영역을 노출시키는 본딩 패드를 형성한 후, 상기 감광막 패턴을 제거하는 반도체 소자의 본딩 패드 형성 방법.
  9. 제 8 항에 있어서,
    상기 감광막 패턴을 마스크로 하여 노출된 절연막을 식각할 때에는, SF6, CF4, CHF3, 및 Ar 가스를 식각가스로 사용하는 반도체 소자의 본딩 패드 형성 방법.
  10. 제 9 항에 있어서,
    상기 폴리머제거용 용매로는 상기 감광막 패턴의 제거 후 잔류하는 감광막을 제거하는 용매를 사용하고, 상기 이소프로필알콜은 상기 잔류 감광막을 제외한 나 머지 유기물을 제거하는 반도체 소자의 본딩 패드 형성 방법.
KR1020030047268A 2003-07-11 2003-07-11 반도체 소자 및 반도체 소자의 본딩 패드 형성 방법 KR100591146B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030047268A KR100591146B1 (ko) 2003-07-11 2003-07-11 반도체 소자 및 반도체 소자의 본딩 패드 형성 방법
US10/889,398 US7250361B2 (en) 2003-07-11 2004-07-12 Method for forming a bonding pad of a semiconductor device including a plasma treatment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030047268A KR100591146B1 (ko) 2003-07-11 2003-07-11 반도체 소자 및 반도체 소자의 본딩 패드 형성 방법

Publications (2)

Publication Number Publication Date
KR20050007698A KR20050007698A (ko) 2005-01-21
KR100591146B1 true KR100591146B1 (ko) 2006-06-19

Family

ID=33562994

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030047268A KR100591146B1 (ko) 2003-07-11 2003-07-11 반도체 소자 및 반도체 소자의 본딩 패드 형성 방법

Country Status (2)

Country Link
US (1) US7250361B2 (ko)
KR (1) KR100591146B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100678299B1 (ko) * 2005-10-24 2007-02-02 동부일렉트로닉스 주식회사 반도체 소자 제조방법
MY181531A (en) * 2013-01-18 2020-12-25 Mimos Berhad Method of fabricating a bond pad in a semiconductor device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5925212A (en) * 1995-09-05 1999-07-20 Applied Materials, Inc. Apparatus and method for attaining repeatable temperature versus time profiles for plasma heated interactive parts used in mass production plasma processing
US5700740A (en) * 1996-03-25 1997-12-23 Taiwan Semiconductor Manufacturing Company Ltd Prevention of corrosion of aluminum interconnects by removing corrosion-inducing species
US6006764A (en) 1997-01-28 1999-12-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of stripping photoresist from Al bonding pads that prevents corrosion
KR100322545B1 (ko) * 1999-02-10 2002-03-18 윤종용 건식 세정 공정을 전 공정으로 이용하는 반도체 장치의콘택홀 채움 방법
US6251794B1 (en) * 1999-02-18 2001-06-26 Taiwan Semiconductor Manufacturing Company Method and apparatus with heat treatment for stripping photoresist to eliminate post-strip photoresist extrusion defects
US6355576B1 (en) 1999-04-26 2002-03-12 Vlsi Technology Inc. Method for cleaning integrated circuit bonding pads
KR100351050B1 (ko) * 1999-11-26 2002-09-10 삼성전자 주식회사 반도체소자의 퓨즈부 형성방법
JP2001185552A (ja) * 1999-12-27 2001-07-06 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP3684356B2 (ja) * 2002-03-05 2005-08-17 株式会社カイジョー 洗浄物の乾燥装置及び乾燥方法
US20040115934A1 (en) * 2002-12-13 2004-06-17 Jerry Broz Method of improving contact resistance

Also Published As

Publication number Publication date
US20050009314A1 (en) 2005-01-13
US7250361B2 (en) 2007-07-31
KR20050007698A (ko) 2005-01-21

Similar Documents

Publication Publication Date Title
JP2009503852A (ja) ドライエッチプロセスを使用してアンダーバンプメタル層を効率的にパターニングする技術
KR100591146B1 (ko) 반도체 소자 및 반도체 소자의 본딩 패드 형성 방법
US6221752B1 (en) Method of mending erosion of bonding pad
JP2004517470A (ja) バイア形成工程において発生するエッチング残渣を除去する方法
US20050034744A1 (en) Rinse solution and methods for forming and cleaning a semiconductor device
KR100529654B1 (ko) 반도체 소자의 듀얼 다마신 배선을 위한 컨택 홀 형성 방법
KR20070081649A (ko) 반도체 소자의 제조 방법
KR100657762B1 (ko) 반도체 소자의 제조 방법
US7514357B2 (en) Method of manufacturing a semiconductor device
KR100317894B1 (ko) 반도체 장치의 제조 방법
KR100524969B1 (ko) 퓨즈 컷팅홀 형성을 위한 2단계 식각 공정을 포함하는반도체 소자의 제조 방법
KR100192173B1 (ko) 반도체 소자의 텅스텐 플러그 형성방법
KR0172773B1 (ko) 반도체 소자의 패드 형성 방법
KR100188001B1 (ko) 반도체 소자의 다층 배선 형성방법
KR100197121B1 (ko) 반도체 소자의 제조방법
US20030196681A1 (en) Eliminating residual polymer in the cleaning process of post pad etching
KR100588892B1 (ko) 반도체 소자의 패드 산화 방지방법
KR100411026B1 (ko) 반도체 소자의 제조 방법
KR100595323B1 (ko) 반도체 소자의 제조방법
KR100264237B1 (ko) 홀 형성방법
KR100734695B1 (ko) 반도체 소자의 콘택홀 제조방법
KR100237029B1 (ko) 반도체 소자의 텅스텐 플러그 형성방법
KR100644532B1 (ko) 반도체 소자의 제조 방법
KR940008768B1 (ko) 플라즈마 식각공정으로 발생된 측벽막 제거방법
KR20030083175A (ko) 반도체 소자의 폴리머 제거방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130520

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140516

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150512

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160512

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170504

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee