KR20030083175A - 반도체 소자의 폴리머 제거방법 - Google Patents
반도체 소자의 폴리머 제거방법 Download PDFInfo
- Publication number
- KR20030083175A KR20030083175A KR1020020021611A KR20020021611A KR20030083175A KR 20030083175 A KR20030083175 A KR 20030083175A KR 1020020021611 A KR1020020021611 A KR 1020020021611A KR 20020021611 A KR20020021611 A KR 20020021611A KR 20030083175 A KR20030083175 A KR 20030083175A
- Authority
- KR
- South Korea
- Prior art keywords
- polymer
- metal
- metal wiring
- metal layer
- upper portion
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명의 목적은 금속 배선 윗부분에 형성된 폴리머를 깨끗하게 제거하여 금속 배선 형성과 관련된 공정의 신뢰성을 확보할 수 있도록 한 반도체 소자의 폴리머 제거방법을 제공하는 것으로, 이에 따른 폴리머 제거방법은 기판 위에 금속층을 증착하고, 그 금속층 위에 감광물질로 된 감광막 패턴을 형성하고, 상기 감광막 패턴 단계에서 형성된 감광막 패턴을 기반으로 하여 금속층을 에치함으로써 금속 배선을 형성하며, 상기 에치시 금속 배선의 윗부분에 생성된 잔존물을 제거하기 위해 CxHy계열의 가스를 물과 산소 가스와 혼합하여 스트립 공정을 진행하고, 상기 잔존물 제거단계 이후에 솔벤트 클리닝 처리를 하여 상기 금속 배선 측벽에 형성된 폴리머를 제거하는 단계들을 거쳐 진행된다.
Description
본 발명은 반도체 소자에 관한 것으로서, 좀 더 상세하게는 반도체 제조공정 중 금속 배선을 형성한 후 잔존하는 폴리머를 제거하는 반도체 소자의 폴리머 제거방법에 관한 것이다.
일반적으로 집적 회로는 반도체 기판 상에 패터닝되는 배선(텅스텐, 알루미늄, 구리 또는 티타늄, 티타늄 질화 배선등과 같은 금속물질)과 이 배선들을 연결하는 콘택홀 또는 비아홀들로 이루어지게 되는 데, 배선 패턴과 콘택홀 또는 비아홀을 형성하는 공정은 노광, 식각, 감광막 제거, 린스 및 건조라는 일련의 공정을 거쳐 완성된다.
일련의 공정 중에서 감광막 제거 공정은 에싱 공정과 같은 건식 스트립 공정과 유기 스트리퍼를 사용하는 습식 스트립 공정의 조합으로 진행된다.
습식 스트립 공정은 건식 스트립 공정인 에싱 공정시 완전히 제거되지 않고 잔존하는 레지스트와, 배선 패턴 또는 콘택홀(비아홀)을 형성하기 위한 식각 공정 및 에싱 공정시 발생한 잔류물과 같은 불순물을 집적 회로 기판의 표면으로부터 제거한다.
제거되어야할 잔류물로는 플라즈마 식각 또는 반응성 이온 식각(RIE) 공정시 레지스트 패턴을 구성하는 C, H, O등의 성분과 배선 물질이 플라즈마와 반응하여 형성된 유기 폴리머, 식각 공정 또는 에싱 공정시 배선 물질이 레지스트 패턴 및 콘택홀 또는 비아홀의 측벽으로 백-스퍼터링(back-sputtering)되어 형성된 유기 금속성 폴리머(organic metallic polymer) 및 배선 패턴 하부의 절연막등이 과식각되면서 백-스퍼터링되어 형성된 절연물 또는 금속성 산화물등이 있다.
도 1 내지 도 4는 일반적인 반도체 소자의 금속 배선 형성과정과 종래 반도체 소자의 금속 배선을 형성한 후 폴리머를 제거하는 과정을 단면도로 나타내고 있다.
먼저 도 1에 도시한 바와 같이 기판(1) 위에 금속층(3)을 증착하고, 그 금속층 위에 감광막 패턴(5)을 형성한다.
그리고 도 2에 도시한 바와 같이 감광막 패턴(5)을 기반으로 하여 금속층(3)을 에치함으로써 금속 배선(7)을 형성한다. 에치 후에 금속 배선(7)의 상부에는 일부 감광물질과 폴리머가 혼합된 잔존물(9)이 측벽에는 폴리머(11)가 제거되지 않고 남게 된다.
그리고 도 3에 도시한 바와 같이 에치 후 스트립 공정에서 플라즈마 상태로 된 물과 산소가스를 이용하여 남아 있는 감광물질을 제거하는 데, 이때 사용되는 물과 산소가스로는 잔존물(9)에 포함된 폴리머(13)와 금속 배선(7)의 측벽에 형성된 폴리머(11)를 제거할 수 없다.
도 4에 도시한 바와 같이, 솔벤트 클리닝 처리를 하면, 금속 배선 측벽의 폴리머(11)는 제거되지만 금속 배선 윗부분의 폴리머(13)는 잘 제거되지 않고 남는다.
이렇게 금속 배선의 측벽에 형성된 폴리머는 제거되고 윗부분의 폴리머는 제거되지 않는 것은 금속 배선 측벽과 윗부분의 폴리머 성분이 상호 같지 않다는 것을 의미하며, 즉 금속 배선 측벽의 폴리머는 에치시 손실된 감광물질이 알루미늄과 반응하여 형성된 것이고, 금속 배선 윗부분의 폴리머는 에치시 손실된 감광물질이 아크(이하 ARC라 칭함)(Anti-Refractive Coating)물질인 SiON 계열 성분 및 TiN 성분과 반응하여 형성된 것이기 때문이다.
상기한 바와 같이 금속 배선의 윗부분에 잔존하게 되는 폴리머는 금속의 임계치수 측정에 어려움을 주거나, 폴리머에 함유된 성분이 후속공정에 영향을 줄 수도 있어 금속 배선 형성과 관련하여 신뢰성을 저하시키게 된다.
또한 금속 배선 윗부분의 폴리머가 심하게 남는 경우에는 솔벤트 클리닝을 다시 해야 하므로, 솔벤트 재클리닝으로 인해 공정 진행시간이 증가하게 된다.
본 발명은 이와 같은 종래 기술의 문제점들을 해결하기 위해 안출된 것으로, 그 목적은 금속 배선 윗부분에 형성된 폴리머를 깨끗하게 제거하여 금속 배선 형성과 관련된 공정의 신뢰성을 확보할 수 있도록 한 반도체 소자의 폴리머 제거방법을 제공하는 데 있다.
본 발명의 다른 목적은 폴리머를 제거하기 위해서 재클리닝을 하지 않아도 되는 반도체 소자의 폴리머 제거방법을 제공하는 데 있다.
도 1 및 도 2는 일반적인 반도체 소자의 금속 배선을 형성하는 과정을 설명하기 위하여 도시한 단면도.
도 3 및 도 4는 도 2에 이어서 종래 폴리머를 제거하는 과정을 도시한 단면도.
도 5는 도 2에 이어 본 발명에 따른 폴리머 제거방법을 통해 상측 폴리머가 제거된 상태를 도시한 단면도.
도 6은 본 발명에 따른 폴리머 제거방법의 순서를 나타내는 블록도.
상술한 목적을 달성하기 위한 본 발명의 폴리머 제거방법은 기판 위에 금속층을 증착하고, 그 금속층 위에 감광물질로 된 감광막 패턴을 형성하고, 상기 감광막 패턴 단계에서 형성된 감광막 패턴을 기반으로 하여 금속층을 에치함으로써 금속 배선을 형성하며, 상기 에치시 금속 배선의 윗부분에 생성된 잔존물을 제거하기 위해 CxHy계열의 가스를 물과 산소 가스와 혼합하여 스트립 공정을 진행하고, 상기 잔존물 제거단계 이후에 솔벤트 클리닝 처리를 하여 상기 금속 배선 측벽에 형성된 폴리머를 제거하는 단계들을 거쳐 진행된다.
이하 본 발명에 따른 바람직한 일 실시예를 첨부된 도면에 의거하여 상세히 설명하며, 본 발명의 원활한 설명을 위해 도 1 및 도 2를 참조하여 일반적인 반도체 소자의 금속 배선을 형성하는 일부 과정을 먼저 설명하고, 이와 함께 도 6의 블록도를 참조하여 폴리머 제거방법을 설명한다.
감광막 패턴 단계(21)에서는 도 1에 도시한 바와 같이, 기판(1) 위에 금속층(3)을 증착하고, 그 금속층(3) 위에 감광물질을 도포한 후 정해진 패턴대로 노광하고 노광되지 않은 감광물질을 제거하여 감광막 패턴(5)을 형성한다.
그리고 금속 배선 형성단계(31)는 도 2에 도시한 바와 같이, 감광막 패턴 단계(21)에서 형성된 감광막 패턴(5)을 기반으로 하여 금속층(3)을 에치함으로써 금속 배선(7)을 형성한다.
이러한 에치 과정 후, 금속 배선(7)의 측벽과 상부에 각각 폴리머(11)와, 폴리머와 감광물질이 혼재된 잔존물(9)이 남게 되는 데, 측벽에 남겨진 폴리머(11)는 에치시 손실된 감광물질이 알루미늄과 반응하여 형성된 것으로 금속 배선 프로파일을 형성하게 되고, 금속 배선 윗부분의 잔존물(9)에 포함된 폴리머(13)는 에치시 손실된 감광물질이 ARC 물질인 SiON 계열 성분 및 금속층(3)의 TiN 성분과 반응하여 형성된다.
이어서 금속 배선 윗부분의 잔존물 제거단계(41)는 본 발명의 특징에 따라 진행되는 단계로서 도 5에 도시한 바와 같이, 상기한 금속 배선 형성단계(31)에서 제거되지 않고 남아 있던 잔존물(9)을 제거하는 단계이다.
이 과정에서 금속 배선의 윗부분에 있는 잔존물(9), 즉 폴리머와 감광물질을 함께 제거하게 되며, 이를 위하여 CxHy계열의 가스 예를 들어 C2H6, C3H8등과 같은가스를 물과 산소 가스와 혼합한 후 공정챔버의 내부로 투입하고, 다음 스트립 공정을 진행하게 된다.
이때 공정챔버의 내부에서는 투입된 혼합가스가 플라즈마 상태가 되도록 조건을 형성하면 물과 산소가스는 감광물질을 화학적으로 제거하게 되고, CxHy계열의 가스는 금속 배선 윗부분의 잔존물(9)에 포함된 폴리머를 제거하게 된다.
F-(Fluorine)기를 포함하는 가스를 이용하는 것도 고려해 볼 수 있으나, 이 가스의 경우 금속 배선 측벽에 붙어 있는 폴리머(11)를 타격하여 후속 솔벤트 클리닝 시에 금속 부식에 대한 여유를 떨어뜨리는 단점이 있다.
이에 비하여 F-를 포함하지 않는 CxHy계열의 가스는 반응성을 약하게 조절하고, 화학적인 요소보다는 물리적인 이온 충돌을 이용하여 금속 배선(7)의 윗부분에 형성된 잔존물(9)에 포함된 폴리머를 제거하게 된다.
잔존물(9)의 폴리머는 금속 배선 측벽에 형성된 폴리머와 성분이 같지 않고 혼합가스에 함유된 CxHy요소들이 잔존물(9)의 폴리머를 물리적으로 타격하여 제거함으로써 선택적으로 제거가 가능해진다.
그리고 혼합가스에 포함된 물과 산소가스는 잔존물의 감광물질을 제거한다.
이어서 금속 배선 측벽의 폴리머 제거단계(51)는 금속 배선 측벽의 폴리머(15)를 제거하는 단계로서, 솔벤트 클리닝 처리를 하여 금속 배선 측벽의 폴리머(15)를 깨끗하게 제거하는 단계이다.
이상에서 살펴본 바와 같이 본 발명에 의하면, CxHy계열의 가스를 물과 산소가스와 함께 혼합하여 금속 배선 윗부분에 형성된 잔존물을 제거함으로써 감광물질과 함께 폴리머도 깨끗하게 제거함으로써, 금속 배선 형성과 관련된 공정의 신뢰성을 높일 수 있다.
그리고 금속 에치 후 스트립 공정에서 금속 배선 윗부분의 폴리머를 제거함으로써 솔벤트 클리닝 공정의 여유를 넓혀 줄 수 있다.
Claims (2)
- 기판 위에 금속층을 증착하고, 그 금속층 위에 감광물질로 된 감광막 패턴을 형성하는 감광막 패턴 단계;상기 감광막 패턴 단계에서 형성된 감광막 패턴을 기반으로 하여 금속층을 에치함으로써 금속 배선을 형성하는 금속 배선 형성단계;상기 에치시 금속 배선의 윗부분에 생성된 잔존물을 제거하기 위해 CxHy계열의 가스를 물과 산소 가스와 혼합하여 스트립 공정을 진행하는 금속 배선 윗부분의 잔존물 제거단계; 및상기 잔존물 제거단계 이후에 솔벤트 클리닝 처리를 하여 상기 금속 배선 측벽에 형성된 폴리머를 제거하는 금속 배선 측벽의 폴리머 제거단계를 포함하는 반도체 소자의 폴리머 제거방법.
- 제 1 항에 있어서,상기 CxHy계열의 가스, 물 및 산소 가스와 혼합된 가스는 플라즈마 상태로 전환하여 사용되는 반도체 소자의 폴리머 제거단계.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0021611A KR100458591B1 (ko) | 2002-04-19 | 2002-04-19 | 반도체 소자의 폴리머 제거방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0021611A KR100458591B1 (ko) | 2002-04-19 | 2002-04-19 | 반도체 소자의 폴리머 제거방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030083175A true KR20030083175A (ko) | 2003-10-30 |
KR100458591B1 KR100458591B1 (ko) | 2004-12-03 |
Family
ID=32379734
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2002-0021611A KR100458591B1 (ko) | 2002-04-19 | 2002-04-19 | 반도체 소자의 폴리머 제거방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100458591B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100935270B1 (ko) * | 2007-12-27 | 2010-01-06 | 주식회사 동부하이텍 | 이미지 센서 제조방법 |
WO2012018375A3 (en) * | 2010-07-27 | 2012-05-31 | Axcelis Technologies Inc. | Plasma mediated ashing processes |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5298112A (en) * | 1987-08-28 | 1994-03-29 | Kabushiki Kaisha Toshiba | Method for removing composite attached to material by dry etching |
KR100383761B1 (ko) * | 1996-05-21 | 2003-07-10 | 주식회사 하이닉스반도체 | 반도체 소자의 폴리머 제거방법 |
KR20000020483A (ko) * | 1998-09-21 | 2000-04-15 | 김영환 | 반도체 소자의 금속배선 형성방법 |
US6342446B1 (en) * | 1998-10-06 | 2002-01-29 | Texas Instruments Incorporated | Plasma process for organic residue removal from copper |
JP2002530844A (ja) * | 1998-11-12 | 2002-09-17 | アプライド マテリアルズ インコーポレイテッド | 残渣を残さずにアルミニウム及びその合金を異方性エッチングするための方法 |
KR100682167B1 (ko) * | 2000-06-30 | 2007-02-12 | 주식회사 하이닉스반도체 | 금속 배선 형성 방법 |
US6534921B1 (en) * | 2000-11-09 | 2003-03-18 | Samsung Electronics Co., Ltd. | Method for removing residual metal-containing polymer material and ion implanted photoresist in atmospheric downstream plasma jet system |
-
2002
- 2002-04-19 KR KR10-2002-0021611A patent/KR100458591B1/ko not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100935270B1 (ko) * | 2007-12-27 | 2010-01-06 | 주식회사 동부하이텍 | 이미지 센서 제조방법 |
WO2012018375A3 (en) * | 2010-07-27 | 2012-05-31 | Axcelis Technologies Inc. | Plasma mediated ashing processes |
Also Published As
Publication number | Publication date |
---|---|
KR100458591B1 (ko) | 2004-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5792672A (en) | Photoresist strip method | |
US5925501A (en) | Dark CF4 flash | |
US6777334B2 (en) | Method for protecting a wafer backside from etching damage | |
US5904570A (en) | Method for polymer removal after etching | |
US20040216762A1 (en) | Method for polymer residue removal following metal etching | |
KR100262506B1 (ko) | 반도체 소자의 제조 방법 | |
KR100458591B1 (ko) | 반도체 소자의 폴리머 제거방법 | |
US6214739B1 (en) | Method of metal etching with in-situ plasma cleaning | |
JP4343379B2 (ja) | 基板処理方法および基板処理装置ならびにデバイス製造方法 | |
US6835644B2 (en) | Method for making interconnect structures | |
US6339019B1 (en) | Method of manufacturing semiconductor device having reduced connection failure between wiring layers | |
KR20050017142A (ko) | 린스 용액 및 이를 이용한 반도체 소자 세정 방법 | |
US6613680B2 (en) | Method of manufacturing a semiconductor device | |
KR19980044194A (ko) | 반도체 소자의 금속배선 형성방법 | |
KR100214251B1 (ko) | 배선층 형성방법 | |
US20050112903A1 (en) | Process for removing tungsten particles after tungsten etch-back | |
US20070227555A1 (en) | Method to manipulate post metal etch/side wall residue | |
KR100701388B1 (ko) | 반도체 소자의 금속 배선 후처리 방법 | |
JP2006319151A (ja) | エッチング残渣除去方法及びそれを用いた半導体装置の製造方法 | |
KR20020068621A (ko) | 반도체 소자의 배선 형성방법 | |
KR100284311B1 (ko) | 비아 콘택 저항의 개선을 위한 반도체소자 제조방법 | |
KR100468694B1 (ko) | 반도체장치의콘택형성방법 | |
KR100641483B1 (ko) | 반도체 소자의 다마신 패턴 형성 방법 | |
KR20020007589A (ko) | Cf4가스를 이용한 에싱 방법 | |
KR100277935B1 (ko) | 반도체장치의 배선형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20101026 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |