TWI698921B - 配線基板之加工方法 - Google Patents

配線基板之加工方法 Download PDF

Info

Publication number
TWI698921B
TWI698921B TW106142165A TW106142165A TWI698921B TW I698921 B TWI698921 B TW I698921B TW 106142165 A TW106142165 A TW 106142165A TW 106142165 A TW106142165 A TW 106142165A TW I698921 B TWI698921 B TW I698921B
Authority
TW
Taiwan
Prior art keywords
wiring board
resin portion
conductor
resin
processing
Prior art date
Application number
TW106142165A
Other languages
English (en)
Other versions
TW201826356A (zh
Inventor
佐藤宗之
森川泰宏
鈴木実
Original Assignee
日商愛發科股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商愛發科股份有限公司 filed Critical 日商愛發科股份有限公司
Publication of TW201826356A publication Critical patent/TW201826356A/zh
Application granted granted Critical
Publication of TWI698921B publication Critical patent/TWI698921B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/467—Adding a circuit layer by thin film methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/163—Monitoring a manufacturing process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/26—Cleaning or polishing of the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本發明之配線基板之加工方法係包含局部地配置於基板上之導體部由形成填料之無機構件分散於有機構件中而成之樹脂部被覆之構成的配線基板之加工方法，該加工方法使用灰化法，而自上述樹脂部之表層側去除上述有機構件，且使用濕式清洗法，將殘存於去除了上述有機構件之樹脂部之表層側之上述無機構件去除。

Description

配線基板之加工方法
本發明係關於一種包含局部地配置於基板上之導體部由形成填料之無機構件分散於有機構件中而成之樹脂部被覆之構成的適合多層配線基板用途之配線基板之加工方法。
作為適合多層配線基板之配線基板之加工方法，例如專利文獻1或專利文獻2所揭示之方法眾所周知。
日本專利特開平09-241419號公報(以下，稱為專利文獻1)揭示了使用陶瓷配線基板作為底基板之多層配線基板之製造方法。尤其是於專利文獻1之段落0078中，記載了於製造步驟之途中存在如下情況，即此種多層配線基板由絕緣膜覆蓋，且導體上表面未露出。
此種狀態之原因在於：實際上無法使模具之表面完全平坦；或難以使配線之上表面完全地密接於模具之表面；或難以使配線層之高度完全一致等。因此作出如下說明：必須藉由濕式蝕刻法、乾式蝕刻法、機械研磨法、或組合該等方法而成之方法將絕緣膜之表面去除以使配線之上表面露出。然而，關於其具體之解決方案，專利文獻1中並未揭示。
但是，如上述之絕緣膜通常並非包含單一構件之簡單構成，而是由形成填料之無機構件分散於有機構件中而成之樹脂部所構成。因此，如圖 12所示，例如於進行乾式蝕刻而自絕緣膜之表面依序削去絕緣膜之情形時，由於將無機構件與有機構件一併蝕刻，故而加工表面成為粗糙面。
即，若為配線層之表面顯露出之狀態，則配線層之表面不平坦地顯露，且絕緣膜之殘存物(無機構件或有機構件)隨機地殘留於配線層之表面上，甚至配線層之表面成為粗糙之狀態。因此，於該顯露出之配線層上形成有覆膜之情形時，積層至配線層上之覆膜之表面亦成為粗糙之狀態。因此，若欲製造多層配線基板，則必須反覆進行此種步驟多次，因此越為位於多層配線構造之上層之配線層，配線層之膜表面之平坦性越會失去。
於日本專利特開平05-007079號公報(以下，稱為專利文獻2)中，揭示了無電場鍍覆配線層之方法。於絕緣基板上依序設置第一配線層、及混入了包含無機物之酸可溶填料及酸不溶填料之阻焊層，對上述阻焊層表面進行電漿灰化，使上述兩種填料殘留而有選擇地去除上述阻焊層表面。其後，使自上述阻焊層表面露出之上述酸可溶填料溶解，對上述阻焊層表面進行粗化，其次於上述阻焊層上無電場鍍覆包含金屬之第二配線層。
藉此，根據專利文獻2之製法，而於阻焊層表面形成有多個凹處，因此記載了改善設置於其上之第二配線層之接著強度之情況。即，專利文獻2係以阻焊層表面之粗化為目的者，且揭示了與使阻焊層表面平坦化之方法相反之方法。
多層配線基板目前存在如下傾向，即為了提高每單位面積之積體度，而積層數不斷增加。因此，如上所述，越為位於多層配線構造之上層之配線層，配線層之膜表面之平坦性越會失去之問題愈發明顯，因此期待開發解決該問題之方法。
本發明係鑒於此種先前之實際情況進行研究而成者，其目的在於提供一種配線基板之加工方法，其能夠為了製作積層構造，而以使顯露出之導體部之表面、與包圍該導體部之樹脂部之表面形成同一平面之方式進行處理。
本發明之一態樣之配線基板之加工方法係包含局部地配置於基板上之導體部由形成填料之無機構件分散於有機構件中而成之樹脂部被覆之構成的配線基板之加工方法，該加工方法使用灰化法，而自上述樹脂部之表層側去除上述有機構件(步驟A)，且使用濕式清洗法，將殘存於去除了上述有機構件之樹脂部之表層側之上述無機構件去除(步驟B)。
於本發明之一態樣之配線基板之加工方法中，亦可自上述樹脂部之表層側之上述有機構件之去除反覆進行直至通過處於覆蓋上述導體部之位置上之樹脂部，觀測到該導體部之表層部。
於本發明之一態樣之配線基板之加工方法中，亦可用於自上述樹脂部之表層側去除上述有機構件之灰化法一面對於上述基板施加高頻電力一面進行，且高頻電力之偏壓RF(radio frequency，射頻)輸出[W]為0~1500。
於本發明之一態樣之配線基板之加工方法中，亦可用於自上述樹脂部之表層側去除上述有機構件之灰化法一面對於上述基板施加高頻電力一面進行，且高頻電力之偏壓RF輸出密度[W/cm2]為0.2~0.8。
於本發明之一態樣之配線基板之加工方法中，亦可用於自上述樹脂部之表層側去除上述有機構件之灰化法使用包含選自由氧氣(O2)、氮氣(N2)、四氟化碳(CF4)所組成之群中之氣體的混合氣體作為製程氣體。
於本發明之一態樣之配線基板之加工方法中，亦可以與藉由去除上 述無機構件而顯露出表層部之導體部至少一部分重疊之方式，形成晶種層作為用於形成積層構造中之導體部之基底(步驟C)，且藉由測定上述晶種層之表面形狀，而評價上述顯露出之導體部之表面、與包圍該導體部之樹脂部之表面是否形成同一平面(步驟D)。
本發明之一態樣係一種包含局部地配置於基板上之導體部由形成填料之無機構件分散於有機構件而成之樹脂部被覆之構成的配線基板之加工方法。
關於本發明之一態樣之加工方法，首先，使用灰化法，自樹脂部之表層側去除有機構件，藉此樹脂部中之無機構件殘留，並且僅去除有機構件直至達到所需深度。藉由多個階段地(複數次)進行此種有機構件之去除，而慢慢進行有機構件之去除直至於較樹脂部更深之位置上獲得僅去除了有機構件之狀態。然後，反覆進行自樹脂部之表層側之有機構件之去除(步驟A)，直至於局部地配置於基板上之導體部之表面獲得僅去除了有機構件之狀態。
藉此，位於導體部之表面之上方之樹脂部成為幾乎不殘存有機構件而僅殘存形成填料之無機構件的狀態。另一方面，位於導體部之表面之下方之樹脂部保持與灰化前相比未變化之狀態，即，形成填料之無機構件分散於有機構件中而成之狀態。
其次，於本發明之一態樣中，使用濕式清洗法，於自樹脂部之表層側去除了有機構件後(經過步驟A後)去除殘存於樹脂部之表層側之無機構件。藉此，殘存於位於導體部之表面之上方之樹脂部中的形成填料之無機構件藉由濕式清洗被去除。另一方面，位於導體部之表面之下方之樹脂部 不受濕式清洗之影響，而保持原本之狀態，即，形成填料之無機構件分散於有機構件中而成之狀態。
因此，本發明之一態樣有助於提供一種配線基板之加工方法，其能夠為了製作積層構造，而以使顯露出之導體部之表面、與包圍該導體部之樹脂部之表面形成同一平面之方式進行處理。
10:銅箔積層板
11:第一層間絕緣膜
12、12p:晶種層
13、13p:乾膜光阻
13s:開口部
14、14p、14p1、14p2:Cu膜
14ps3:導體部之表面
15:第二層間絕緣膜
15s1:第二層間絕緣膜之表面
15ps3:樹脂部之表面
15sp1、15sp2:表面
22:第二晶種層
51:灰化裝置
52:腔室
53:排氣口
54:基板載台
55:第一層間絕緣膜(樹脂部)
55s1:第一層間絕緣膜(樹脂部)之表面
56:基板導件
57:頂起銷
58:絕緣板
59:配管
64:頂板
65:圓柱體
65a:圓柱體之上表面
68:貫通孔
68a:貫通孔之內周面
69:波導管
69a:連結孔
70:微波透過窗
80:嵌合凹部
80a:嵌合凹部之裏面
82:氣體導入通路
83:下蓋
83a:導出孔
84:下蓋本體
85:凸緣部
91:環狀槽
93:擴散板
94:間隔保持構件
95:安裝構件
96:擴散防止壁
C:電容器
E:高頻電源
S:電漿生成室
W:基板(晶圓)
圖1係表示使用本發明之實施形態之配線基板之加工方法的灰化裝置之一例之剖視圖。
圖2A係表示於本發明之實施形態之配線基板之加工方法中，包含自樹脂部之表層側去除有機構件之步驟的製程之例之圖。
圖2B係表示於本發明之實施形態之配線基板之加工方法中，包含自樹脂部之表層側去除有機構件之步驟的製程之例之圖。
圖2C係表示於本發明之實施形態之配線基板之加工方法中，包含自樹脂部之表層側去除有機構件之步驟的製程之例之圖。
圖2D係表示於本發明之實施形態之配線基板之加工方法中，包含自樹脂部之表層側去除有機構件之步驟的製程之例之圖。
圖2E係表示於本發明之實施形態之配線基板之加工方法中，包含自樹脂部之表層側去除有機構件之步驟的製程之例之圖。
圖2F係表示於本發明之實施形態之配線基板之加工方法中，包含自樹脂部之表層側去除有機構件之步驟的製程之例之圖。
圖2G係表示於本發明之實施形態之配線基板之加工方法中，包含自樹脂部之表層側去除有機構件之步驟的製程之例之圖。
圖2H係表示於本發明之實施形態之配線基板之加工方法中，包含自 樹脂部之表層側去除有機構件之步驟的製程之例之圖。
圖2I係表示於本發明之實施形態之配線基板之加工方法中，包含自樹脂部之表層側去除有機構件之步驟的製程之例之圖。
圖2J係表示於本發明之實施形態之配線基板之加工方法中，包含自樹脂部之表層側去除有機構件之步驟的製程之例之圖。
圖3A係表示進行自樹脂部之表層側去除有機構件之步驟之前之狀態的剖視圖。
圖3B係將圖3A中之符號α所表示之部分放大所得之放大圖。
圖4A係表示進行自樹脂部之表層側去除有機構件之步驟直至樹脂部之厚度相對於圖3A所示之厚度成為一半左右之狀態的剖視圖。
圖4B係將圖4A中之符號β所表示之部分放大所得之放大圖。
圖5A係表示進行自樹脂部之表層側去除有機構件之步驟直至導體部之表面位置與樹脂部之上表面一致之狀態的剖視圖。
圖5B係將圖5A中之符號γ所表示之部分放大所得之放大圖。
圖6A係表示於本發明之實施形態之配線基板之加工方法中，進行過將殘存於去除了有機構件之樹脂部之表層側之無機構件去除的步驟之狀態之剖視圖。
圖6B係將圖6A中之符號δ所表示之部分放大所得之放大圖。
圖7係表示圖3A及圖3B所表示之狀態中之樹脂部之表面的SEM照片。
圖8係表示圖5A及圖5B所表示之狀態中之樹脂部之表面的SEM照片。
圖9係表示圖6A及圖6B所表示之狀態中之樹脂部之表面的SEM照 片。
圖10係表示進行先前之加工方法之前之狀態(與圖3A及圖3B相同之狀態)的剖視圖。
圖11係表示進行先前之加工方法直至樹脂部之厚度相對於圖10所表示之厚度成為一半左右之狀態的剖視圖。
圖12係表示進行先前之加工方法直至導體部之表面之位置與樹脂部之上表面一致之狀態的剖視圖。
圖13係表示圖10所表示之狀態中之樹脂部之表面的SEM照片。
圖14係表示圖12所表示之狀態中之樹脂部之表面的SEM照片。
以下，基於圖1對用以實施本發明之一形態進行說明。圖1係表示本發明中所使用之灰化裝置之一例之剖視圖，灰化裝置係用以下述自樹脂部之表層側去除有機構件(步驟A)。
構成灰化裝置51之腔室52係由與供在該腔室52內進行處理之基板W中主要露出之金屬相同之金屬形成。進而，於腔室52之內部，構成腔室52之金屬露出。例如，於對露出了銅(Cu)之基板W進行灰化處理之灰化裝置之情形時，上述腔室52由銅形成。因此，該腔室52除銅以外，亦視基板W中所露出之金屬，而由金(Au)、焊料(Solder)、鉑(Pt)、銥(Ir)所形成。
形成腔室52之頂板64具有於頂板64之外側上方突出之圓柱體65。於圓柱體65之中央位置形成有將腔室52之外側與內側貫通之貫通孔68。
於圓柱體65之上表面65a連結固定有波導管69。於波導管69之與貫通孔68對應之位置上形成有連結孔69a，於連結孔69a設置有圓板狀之微波 透過窗70以封閉貫通孔68之上側開口部。微波透過窗70係由陶瓷或石英等所構成之介電體透過窗，且密接固定於圓柱體65之上表面65a。於該構造中，自設置於波導管69之上游之未圖示之微波振盪器將微波在波導管69中傳輸並經由微波透過窗70導入至貫通孔68。
貫通孔68之下側開口部係形成有嵌合凹部80，該嵌合凹部80具備以具有較貫通孔68之內徑大之內徑之方式擴大的開口。
形成有嵌合凹部80之貫通孔68之下側開口部係由圓板狀之下蓋83封閉。下蓋83具有圓板狀之下蓋本體84、及凸緣部85，該圓板狀之下蓋本體84係於中央貫通形成有導出孔83a，該凸緣部85係以向該下蓋本體84之下側外周面延出之方式形成。下蓋83係以如下方式構成：將下蓋本體84貫插至貫通孔68中，使凸緣部85與嵌合凹部80嵌合。
然後，將凸緣部85螺固於嵌合凹部80之裏面80a，藉此將下蓋83(凸緣部85之上表面)連結固定於頂板64(嵌合凹部80之裏面80a)。
藉此，於形成於圓柱體65之貫通孔68之上開口部及下開口部兩者由微波透過窗70及下蓋83封閉而形成之空間，劃分形成電漿生成室S。
於下蓋本體84之外周面形成有環狀之環狀槽91，由環狀槽91與蓋住該環狀槽91之貫通孔68之內周面68a形成環狀通路。環狀槽91係形成在與形成於貫通孔68之內周面68a之氣體導入通路82之開口部相對向的位置上，將自氣體導入通路82導入之電漿形成用氣體(氧氣)導入至環狀通路(環狀槽91)。
下蓋本體84之上表面外周邊係切有缺口，藉此形成將電漿生成室S與環狀槽91(環狀通路)連通之切槽(氣體導入通路82)。然後，導入至環狀槽91中之電漿形成用氣體經由切槽導入至電漿生成室S。
導入至電漿生成室S中之電漿形成用氣體同樣地受經由微波透過窗70投入之微波激發而成為氧氣電漿。然後，將於電漿生成室S中所生成之氧氣電漿經由形成於下蓋83之導出孔83a而向載置於下方之基板載台54之基板(晶圓)W導出。
於下蓋本體84之下側即與導出孔83a之開口部相對向之位置上，配置有擴散板93。擴散板93係鋁(Al)製，經由同樣鋁(Al)製之間隔保持構件94而以安裝構件95連結固定於下蓋本體84。擴散板93係使自下蓋本體84之導出孔83a導出之氧氣電漿分散，以對於載置於基板載台54之基板W均勻地暴露該氧氣電漿。藉此，然後，載置於基板載台54之基板W之形成於該基板W之表面(圖1中為上表面)Wa的所需膜被氧氣電漿灰化。
再者，也可設為於頂板64之內底面，以包圍擴散板93之方式安裝圓筒形狀之擴散防止壁96之構成。擴散防止壁96例如為鋁(Al)製，且以如下方式發揮功能：將自擴散板93導出之氧氣電漿以不會向腔室52之內側面方向擴散之方式向配置於下方之基板W之方向引導。
基板載台54之周邊上部係由基板導件56覆蓋。於基板載台54內，設置有以能夠於上下方向上移動之方式支持之頂起銷57之前端。藉由使頂起銷57上下移動，而於頂起銷57與未圖示之搬送裝置之間進行基板W之交接，將基板W載置於基板載台54上。
於基板載台54與腔室52之下部之間介置有絕緣板58。又，於基板載台54連接有配管59，經由該配管59將冷卻水供給於形成於基板載台54之內部之未圖示之水路，而調節基板載台54之溫度。此外，於基板載台54經由電容器C而連接有高頻電源E，自該高頻電源E將高頻偏壓(RF偏壓)供給至基板載台54。
另一方面，上述腔室52係接地，而對於自高頻電源E供給於基板載台54之高頻偏壓，作為電性對向電極發揮功能。然後，如下所述，於該腔室52，經由安裝構件95而電性連接有擴散板93，並且電性連接有擴散防止壁96。因此，該等由相同金屬形成之腔室52、擴散板93及擴散防止壁96係作為對於上述高頻偏壓之對向電極發揮功能。
於腔室52之底部形成有排氣口53。該排氣口53經由未圖示之排氣管而連接於未圖示之排氣泵。藉由該排氣泵而對腔室52之內部空間減壓。於排氣管設置有未圖示之壓力控制裝置，藉由該壓力控制裝置而調整腔室52內之壓力。
圖2A~圖2J係對於本發明之實施形態之配線基板之加工方法中，包含自樹脂部之表層側去除有機構件之步驟A的多層配線基板之製造方法進行說明之圖。應用本發明之步驟A係包含於圖2A~圖2I之間，關於步驟A，尤其使用圖3A~圖6B而詳細地加以說明。
於圖2A中，於銅箔積層板(CCL：Copper Clad Laminate)10之單面(於圖2A中為上表面)設置有第一層間絕緣膜11。作為第一層間絕緣膜11，例如可較佳地使用ABF(Ajinomoto Build-up Film，味之素累積膜)等。
於圖2B中，以覆蓋層間絕緣膜11之方式設置之後形成之Cu膜用之晶種層12。作為晶種層12，例如可較佳地使用Ni膜、Cr膜、W膜、Mo膜等。
於圖2C中，以覆蓋晶種層12之方式，設置乾膜光阻(DFR：Dry Film Resist)13。
於圖2D中，將用以於晶種層12上以特定圖案製作Cu膜之開口部13s設置於乾膜光阻13。藉此，形成具有開口部13s之乾膜光阻13p。
於圖2E中，於因開口部13s而顯露出之晶種層12上，藉由電鍍法製作Cu膜14。
於圖2F中，藉由去除乾膜光阻13p，而於晶種層12上獲得經圖案化之Cu膜14p1。本發明之實施形態中之Cu膜14p1例如可用作高度2μm左右、寬度2μm~4μm左右之微細之配線(第一導電膜)。
於圖2G中，將經圖案化之Cu膜14p1用作遮罩，藉由蝕刻去除晶種層12。藉此獲得如下構成：僅殘存處在與經圖案化之Cu膜14p1重疊之位置上之晶種層12p。
於圖2H中，以覆蓋第一層間絕緣膜11及位於其上之經圖案化之Cu膜14p1之方式設置第二層間絕緣膜15。
於圖2I中，對第二層間絕緣膜15進行灰化處理直至Cu膜14p1之表面露出(步驟A)。藉此，自構成第二層間絕緣膜15之樹脂部之表層側去除有機構件。藉由進行此種步驟A，而對於樹脂部殘留無機構件，並且僅去除有機構件直至所需之深度(Cu膜14p1之表面位置)。
其後，藉由濕式清洗，而將第二層間絕緣膜15中經過步驟A之部位(即，殘存於經過步驟A之樹脂部之表層側之無機構件)去除。藉此，位於經圖案化之Cu膜(導體部)14p1之表面之上方的殘存於樹脂部之形成填料之無機構件藉由濕式清洗被去除。
其結果為，顯露出之Cu膜(導體部)14p2之表面、與包圍該導體部14p2之第二層間絕緣膜(樹脂部)15之表面成為同一平面。
於圖2J中，於藉由圖2I所表示之處理經平坦化之表面，形成第二晶種層22。其後，藉由反覆進行上述圖2C~圖2I之各步驟，而能夠製造具有所需之積層構造之多層配線基板。
以下，關於在上述中基於圖2H~圖2I進行了說明之本發明之實施形態的步驟A及步驟B，使用圖3A~圖6B詳述。
圖3A及圖3B係表示進行本發明之實施形態之步驟A之前的狀態之剖視圖，且相當於圖2H。圖3A係表示包含經圖案化之複數片Cu膜(導體部)之大範圍區域之剖視圖。圖3B係著眼於特定之經圖案化之Cu膜(導體部)之圖，且係將包含Cu膜之上部及位於其周圍及上方之樹脂部之區域(α)放大表示之剖視圖。
圖4A及圖4B係表示進行步驟A直至樹脂部之厚度相對於圖3A所表示之厚度成為一半左右之狀態的剖視圖。圖4A係表示包含經圖案化之複數片Cu膜(導體部)之大範圍區域之剖視圖。圖4B係著眼於特定之經圖案化之Cu膜(導體部)之圖，且係將包含Cu膜之上部及位於其周圍及上方之樹脂部之區域(β)放大表示之剖視圖。
圖5A及圖5B係表示進行步驟A直至導體部之表面之位置與樹脂部之上表面一致之狀態的剖視圖。圖5A係表示包含經圖案化之複數片Cu膜(導體部)之大範圍區域之剖視圖。圖5B係著眼於特定之經圖案化之Cu膜(導體部)之圖，且係將包含Cu膜之上部及位於其周圍及上方之樹脂部之區域(γ)放大表示之剖視圖。
圖6A及圖6B係表示進行過本發明之步驟B之狀態之剖視圖，且相當於圖2I。圖6A係表示包含經圖案化之複數片Cu膜(導體部)之大範圍區域之剖視圖。圖6B係著眼於特定之經圖案化之Cu膜(導體部)之圖，且係將包含Cu膜之上部及位於其周圍及上方之樹脂部之區域(δ)放大表示之剖視圖。
圖3A及圖3B表示如下狀態：以覆蓋第一層間絕緣膜11、位於其上之 圖案化之Cu膜14p1、及處在與該Cu膜14p1重疊之位置上之晶種層12p之方式，設置有第二層間絕緣膜15。
第二層間絕緣膜15具有由形成填料之無機構件(於圖3A及圖3B中以白色之複數個點表示)分散於有機構件(於圖3A及圖3B中以深黑色網格花紋表示)而成之樹脂部被覆而成的構成。於圖3A中，符號15s1係第二層間絕緣膜15之表面。
如圖3B所示，步驟A之處理前之第二層間絕緣膜15係形成填料之無機構件分散於有機構件而成之樹脂部。於圖3A及圖3B所表示之狀態中，局部地配置於基板W上之Cu膜(導體部)14p由該樹脂部被覆。
圖4A及圖4B表示進行步驟A直至相對於第二層間絕緣膜(樹脂部)15，成為其厚度之一半左右之狀態。於圖4A、圖4B中，符號L1係表示步驟A處理完成之區域、與未處理之區域之邊界。即，於第二層間絕緣膜(樹脂部)15中，位於表面15sp1之下方，且位於符號L1所表示之部分之上方之區域(於圖4A及圖4B中以淺黑色網格花紋表示)為進行過步驟A之部分(處理完成之區域)。相對於此，位於符號L1所表示之部分之下方之區域(於圖4A及圖4B中以深黑色網格花紋表示)為尚未進行步驟A的部分(未處理之區域)。
於圖4B中，進行過步驟A之部分(處理完成之區域)成為如下狀態：樹脂部所含之無機構件殘存，僅分解、去除了有機構件。此種Ashing處理亦可稱為灰化處理。
圖5A及圖5B係表示如下狀態：進而反覆進行上述灰化處理(步驟A)而僅去除了有機構件之部分，即進行過步驟A之部分(處理完成之區域)到達至局部地配置於基板W上之Cu膜(導體部)14p的表面。於圖5A、圖5B 中，符號L2係表示步驟A處理完成之區域與未處理之區域之邊界。即，於第二層間絕緣膜(樹脂部)15中，位於表面15sp2之下方，且位於符號L2所表示之部分之上方之區域(於圖5A及圖5B中以淺黑色網格花紋表示)為進行過步驟A之部分(處理完成之區域)。相對於此，位於符號L2之下方之區域(於圖5A及圖5B中以深黑色網格花紋表示)為尚未進行步驟A之部分(未處理之區域)。
於圖5B中，進行過步驟A之部分(處理完成之區域)成為如下狀態：樹脂部所含之無機構件殘存，僅分解、去除了有機構件。
藉此，成為如下狀態：於位於Cu膜(導體部)14p之表面(符號L2所表示之部分)之上方之第二層間絕緣膜(樹脂部)15幾乎不殘存有機構件，而僅殘存形成填料之無機構件。另一方面，位於Cu膜(導體部)14p之表面之下方之第二層間絕緣膜(樹脂部)15保持與灰化前相比未變化之狀態，即，形成填料之無機構件分散於有機構件而成之狀態。
於上述圖4A(圖4B)及圖5A(圖5B)中，為了方便說明，而以將步驟A分2次進行之方式圖示，但通常圖4A與圖5A係以連續之製程(1個步驟A)之形式進行。但是，亦可視需要，多個階段(複數次)地進行步驟A。
圖6A及圖6B係表示如下狀態：對於處於圖5A所示之狀態，即實施灰化處理直至Cu膜14p1之表面之位置與第二層間絕緣膜15之上表面一致(步驟A)之狀態的配線基板，使用濕式清洗法而去除了殘存於經過步驟A之樹脂部之表層側之上述無機構件(步驟B)。藉此，殘存於位於導體部之表面之上方之樹脂部中的形成填料之無機構件藉由濕式清洗被去除。另一方面，位於導體部之表面之下方之樹脂部不受濕式清洗之影響，而保持原本之狀態，即形成填料之無機構件分散於有機構件中而成之狀態。
因此，本發明有助於提供一種配線基板之加工方法，其能夠為了製作積層構造，而以使顯露出之導體部之表面14ps3、與包圍該導體部之樹脂部之表面15ps3形成同一平面之方式進行處理。
圖7係表示圖3A所表示之狀態(進行步驟A之前之狀態)中之樹脂部之表面之SEM照片。根據該照片可知，第二層間絕緣膜(樹脂部)15之表面係於幾乎平坦之形狀中具備微細之凹部之形狀。該表面之平均粗糙度Ra為0.09μm。
圖8係表示圖5A所表示之狀態(進行過步驟A之部分(處理完成之區域)到達至局部地配置於基板W上之Cu膜(導體部)14p之表面的狀態)中之樹脂部之表面之SEM照片。根據該照片可知，第二層間絕緣膜(樹脂部)15之表面整面由半球狀之構造物覆蓋，該等構造物形成凸部，而構造物之間隙形成凹部。該表面之平均粗糙度Ra為0.44μm。
由此推測，進行過步驟A之第二層間絕緣膜(樹脂部)15處於有機構件幾乎不殘存，而僅殘存形成填料之無機構件之狀態。
圖9係表示圖6A所表示之狀態(進行過步驟A後，使用濕式清洗法而去除了殘存於經過步驟A之樹脂部之表層側之無機構件的狀態)中之樹脂部之表面的SEM照片。根據該照片可知，第二層間絕緣膜(樹脂部)15之表面係於幾乎平坦之形狀中具備微細之凹部之形狀。即，可知，於進行過步驟A後之照片(圖8)中，存在於第二層間絕緣膜(樹脂部)15之表面之半球狀之構造物藉由進行步驟B被去除。該表面之平均粗糙度Ra為0.14μm。
根據圖7~圖9之結果而明確以下方面。
藉由繼步驟A後進行步驟B，而殘存於位於導體部之表面之上方之樹脂部中的形成填料之無機構件藉由濕式清洗被去除。
另一方面，位於導體部之表面之下方之樹脂部不受濕式清洗之影響，而保持原本之狀態，即，形成填料之無機構件分散於有機構件中而成之狀態。
因此，本發明帶來一種配線基板之加工方法，其能夠為了製作積層構造，而以使顯露出之導體部之表面、與包圍該導體部之樹脂部之表面形成同一平面之方式進行處理。
為了進行此種步驟A，可較佳地使用圖1所表示之灰化裝置51。於使用灰化裝置51時，設定製程氣體之種類及流量、製程壓力、基板溫度、微波之輸出、施加於基板之偏壓RF輸出之條件。
上述圖8所表示之加工係利用以下數值進行所得之結果。作為製程氣體，使用了3種氣體(O2、N2、CF4)。
‧製程氣體1：氧氣(O2)，流量=3200sccm
‧製程氣體2：氮氣(N2)，流量=400sccm
‧製程氣體3：四氟化碳(CF4)，流量=0~500sccm
‧製程壓力：40~100Pa
‧基板溫度：30℃
‧微波輸出：2000~2500W
‧偏壓RF輸出：0~1500W
以上數值為代表例，本發明並不限定於該等數值或組合，例如關於偏壓RF電力密度[W/cm2]，較佳為0.2~0.8，更佳為0.4~0.6。於小於0.2[W/cm2]之情形時，會導致灰化率降低，於大於0.8[W/cm2]之情形時，會產生由離子之物理性蝕刻作用所造成之表面粗糙，故而不佳。
圖11及圖12係表示進行過先前之加工方法(乾式蝕刻處理)之配線基板 之狀態的剖視圖。圖11係表示實施利用先前之加工方法之處理直至樹脂部之厚度相對於圖10所表示之厚度成為一半左右的配線基板之狀態。圖12係表示實施利用先前之加工方法之處理直至導體部之表面之位置與樹脂部之上表面一致的配線基板之狀態。再者，圖10係表示進行先前之加工方法之前之狀態。即，圖10係表示與圖3A相同之狀態。
根據圖11，於進行處理直至樹脂部之厚度相對於圖10所表示之厚度成為一半左右之狀態中，經乾式蝕刻處理之表面(符號L1所表示之部分)係形成填料之無機構件顯露出而形成凸部，並且有機構件之表面亦因蝕刻而大幅起伏從而形成凹凸形狀。
根據圖12，於實施利用先前之加工方法之處理直至導體部之表面之位置與樹脂部之上表面一致的狀態中，經乾式蝕刻處理之表面(符號L2所表示之位置)與圖11同樣地，形成填料之無機構件顯露出而形成凸部，並且有機構件之表面亦因蝕刻而大幅起伏從而形成凹凸形狀。除此以外，由於在導體部之表面殘存形成填料之無機構件或有機構件，故而未獲得平坦之形狀。
圖13係表示圖10所表示之狀態(進行先前之加工方法之前之狀態)中之樹脂部之表面的SEM照片，且與圖7相同。
根據圖13所表示之照片可知，第一層間絕緣膜(樹脂部)55之表面55s1(符號L1所表示之位置)係於幾乎平坦之形狀中具備微細之凹部之形狀。該表面之平均粗糙度Ra為0.09μm。
根據圖14所表示之照片可知，第一層間絕緣膜(樹脂部)55之表面55s1(符號L2所表示之位置)係形成填料之無機構件顯露出而形成凸部，並且有機構件之表面亦因蝕刻而大幅起伏從而形成凹凸形狀。該表面之平均 粗糙度Ra為0.35μm。
根據圖12~圖13之結果而明確以下方面。
根據先前之加工方法(乾式蝕刻法)，存在於樹脂部內部之形成填料之無機構件顯露而形成凸部。又，存在於樹脂部內部之有機構件之表面亦因蝕刻而大幅起伏從而形成凹凸形狀。即便進行乾式蝕刻直至到達導體部之表面顯露出之深度，亦會殘存形成填料之無機構件或有機構件，因此無法獲得平坦之形狀。
因此，若為先前之加工方法(乾式蝕刻法)中，則為了製作積層構造，而以使顯露出之導體部之表面、與包圍該導體部之樹脂部之表面形成同一平面之方式進行處理極為困難。
對本發明之較佳實施形態進行說明，雖於上述已進行過說明，但該等為本發明之例示，而不應作為限定本發明者來考慮。追加、省略、置換、及其他變更可在不脫離本發明之範圍內進行。因此，本發明不應視作受上述說明限定，係受申請專利範圍限制。
例如，於上述本發明之實施形態之配線基板之加工方法中，亦可以與藉由去除無機構件而顯露出表層部之導體部至少一部分重疊之方式，形成晶種層作為用於形成積層構造中之導體部之基底(步驟C)，且藉由測定晶種層之表面形狀，評價顯露出之導體部之表面、與包圍該導體部之樹脂部之表面是否形成同一平面(步驟D)。
[產業上之可利用性]
本發明能夠廣泛地應用於配線基板之加工方法。藉由本發明之配線基板之加工方法所製作之配線基板可較佳地用於要求高密度配線之配線基板。
10‧‧‧銅箔積層板
11‧‧‧第一層間絕緣膜
12p‧‧‧晶種層
14p2‧‧‧Cu膜
15p‧‧‧第二層間絕緣膜
15ps‧‧‧樹脂部之表面

Claims (6)

  1. 一種配線基板之加工方法，其係包含局部地配置於基板上之導體部由形成填料之無機構件分散於有機構件中而成之樹脂部被覆之構成的配線基板之加工方法，該加工方法使用灰化法而自上述樹脂部之表層側僅去除上述有機構件直至觀測到上述導體部之表層部，且使用濕式清洗法，將殘存於去除了上述有機構件之樹脂部之表層側之上述無機構件去除。
  2. 如請求項1之配線基板之加工方法，其中自上述樹脂部之表層側之上述有機構件之去除係反覆進行直至通過處於覆蓋上述導體部之位置上的樹脂部，觀測到該導體部之表層部。
  3. 如請求項1或2之配線基板之加工方法，其中用於自上述樹脂部之表層側去除上述有機構件之灰化法係一面對於上述基板施加高頻電力一面進行，且高頻電力之偏壓RF輸出[W]為0~1500。
  4. 如請求項1或2之配線基板之加工方法，其中用於自上述樹脂部之表層側去除上述有機構件之灰化法係一面對於上述基板施加高頻電力一面進行，且高頻電力之偏壓RF輸出密度[W/cm2]為0.2~0.8。
  5. 如請求項1或2之配線基板之加工方法，其中用於自上述樹脂部之表 層側去除上述有機構件之灰化法係使用包含選自由氧氣(O2)、氮氣(N2)、四氟化碳(CF4)所組成之群中之氣體之混合氣體作為製程氣體。
  6. 如請求項1或2之配線基板之加工方法，其中以與藉由去除上述無機構件而顯露出表層部之導體部至少一部分重疊之方式，形成晶種層作為用以形成積層構造中之導體部之基底，且藉由測定上述晶種層之表面形狀，而評價上述顯露出之導體部之表面、與包圍該導體部之樹脂部之表面是否形成同一平面。
TW106142165A 2016-12-02 2017-12-01 配線基板之加工方法 TWI698921B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016235054 2016-12-02
JP2016-235054 2016-12-02

Publications (2)

Publication Number Publication Date
TW201826356A TW201826356A (zh) 2018-07-16
TWI698921B true TWI698921B (zh) 2020-07-11

Family

ID=62242577

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106142165A TWI698921B (zh) 2016-12-02 2017-12-01 配線基板之加工方法

Country Status (7)

Country Link
US (1) US11510320B2 (zh)
EP (1) EP3550943A4 (zh)
JP (1) JP6644168B2 (zh)
KR (1) KR102140001B1 (zh)
CN (1) CN109479375B (zh)
TW (1) TWI698921B (zh)
WO (1) WO2018101404A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090229872A1 (en) * 2008-03-17 2009-09-17 Shinko Electric Industries Co., Ltd. Electronic component built-in board, manufacturing method of electronic component built-in board, and semiconductor device
TW201634756A (zh) * 2015-03-31 2016-10-01 氣體產品及化學品股份公司 清潔配方

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2919645B2 (ja) 1991-06-27 1999-07-12 三洋電機株式会社 多層配線基板の製造方法
JPH09241419A (ja) 1996-03-06 1997-09-16 Hitachi Ltd 無溶剤組成物ならびに多層配線基板、およびそれらの製造方法
JP2836616B2 (ja) * 1997-03-05 1998-12-14 日本電気株式会社 導体配線パターンの形成方法
EP2053908B1 (en) * 1999-08-12 2011-12-21 Ibiden Co., Ltd. Multilayer printed wiring board with a solder resist composition
DE10039336C2 (de) 2000-08-04 2003-12-11 Infineon Technologies Ag Verfahren zum Testen von Halbleiterschaltungen und Testvorrichtung zur Durchführung des Verfahrens
JP2003234331A (ja) * 2001-12-05 2003-08-22 Tokyo Electron Ltd プラズマエッチング方法およびプラズマエッチング装置
US6669785B2 (en) * 2002-05-15 2003-12-30 Micell Technologies, Inc. Methods and compositions for etch cleaning microelectronic substrates in carbon dioxide
US20050109533A1 (en) * 2002-08-27 2005-05-26 Fujitsu Limited Circuit board and manufacturing method thereof that can easily provide insulating film between projecting electrodes
US7291556B2 (en) * 2003-12-12 2007-11-06 Samsung Electronics Co., Ltd. Method for forming small features in microelectronic devices using sacrificial layers
US20060183055A1 (en) 2005-02-15 2006-08-17 O'neill Mark L Method for defining a feature on a substrate
US8257987B2 (en) * 2006-02-02 2012-09-04 Trustees Of Boston University Planarization of GaN by photoresist technique using an inductively coupled plasma
JP4642001B2 (ja) * 2006-10-24 2011-03-02 関東化学株式会社 フォトレジスト残渣及びポリマー残渣除去液組成物
JP5141068B2 (ja) * 2007-03-28 2013-02-13 富士通セミコンダクター株式会社 研磨方法、研磨装置及び半導体装置の製造方法
JP2009302502A (ja) * 2008-05-12 2009-12-24 Toshiba Corp 半導体装置の製造方法
JP2010001543A (ja) * 2008-06-23 2010-01-07 Shinko Electric Ind Co Ltd 銅膜形成方法及び配線基板
CN101825802B (zh) 2009-03-06 2011-12-28 北京京东方光电科技有限公司 彩膜基板及其制造方法
JP2010251162A (ja) * 2009-04-16 2010-11-04 Seiko Epson Corp プラズマ処理装置
JP5508130B2 (ja) * 2010-05-14 2014-05-28 富士フイルム株式会社 洗浄組成物、半導体装置の製造方法及び洗浄方法
JP5590985B2 (ja) * 2010-06-21 2014-09-17 新光電気工業株式会社 半導体装置及びその製造方法
CN102413641A (zh) 2010-07-22 2012-04-11 日本特殊陶业株式会社 多层型线路板及其制造方法
TWI513389B (zh) * 2010-09-27 2015-12-11 Taiyo Holdings Co Ltd The formation method of resistance welding resistance
JP6115009B2 (ja) * 2012-02-17 2017-04-19 株式会社村田製作所 積層基板の製造方法および積層基板構造

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090229872A1 (en) * 2008-03-17 2009-09-17 Shinko Electric Industries Co., Ltd. Electronic component built-in board, manufacturing method of electronic component built-in board, and semiconductor device
TW201634756A (zh) * 2015-03-31 2016-10-01 氣體產品及化學品股份公司 清潔配方

Also Published As

Publication number Publication date
CN109479375A (zh) 2019-03-15
EP3550943A4 (en) 2020-07-22
JPWO2018101404A1 (ja) 2019-04-18
KR20190012206A (ko) 2019-02-08
US11510320B2 (en) 2022-11-22
KR102140001B1 (ko) 2020-07-31
EP3550943A1 (en) 2019-10-09
WO2018101404A1 (ja) 2018-06-07
TW201826356A (zh) 2018-07-16
CN109479375B (zh) 2022-05-06
JP6644168B2 (ja) 2020-02-12
US20200315021A1 (en) 2020-10-01

Similar Documents

Publication Publication Date Title
JP5022683B2 (ja) 半導体装置の製造方法
KR100794961B1 (ko) 인쇄회로기판 제조용 ｐｓａｐ 방법
JP2988455B2 (ja) プラズマエッチング方法
TW200515478A (en) Method for fabricating semiconductor device with fine patterns
TWI698921B (zh) 配線基板之加工方法
KR19990065597A (ko) 다층배선용 비아형성방법
TWI405516B (zh) 線路板及其製作方法
TWI687973B (zh) 電子構件的製造方法
JPS6022340A (ja) 半導体装置の製造方法
JP2000068653A (ja) 多層基板のスミア除去方法
JP2005332928A (ja) プリント配線板の製造方法
JP2006134973A (ja) 絶縁膜形成方法
KR100297105B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR100511929B1 (ko) 반도체 장치의 콘택홀 형성방법_
JP2000040880A (ja) 多層基板のスミア除去装置およびスミア除去方法
JP2007158018A (ja) 半導体装置の製造方法
KR20060075100A (ko) 반도체 소자 제조 방법
JPS63314848A (ja) コンタクトホ−ル及びその製造方法
JPS63253631A (ja) 半導体装置の製造方法
KR20010017392A (ko) 반도체 소자의 금속 패턴 형성 방법
JP2009081272A (ja) 半導体装置の形成方法
JP2001267422A (ja) 半導体装置の製造方法
KR20040045184A (ko) 반도체장치의 콘택홀 형성방법
JPH03291993A (ja) ポリイミド多層基板及びその製造方法
KR20050067825A (ko) 반도체 소자의 인덕터 형성방법