KR100511929B1 - 반도체 장치의 콘택홀 형성방법_ - Google Patents

반도체 장치의 콘택홀 형성방법_ Download PDF

Info

Publication number
KR100511929B1
KR100511929B1 KR10-1998-0055129A KR19980055129A KR100511929B1 KR 100511929 B1 KR100511929 B1 KR 100511929B1 KR 19980055129 A KR19980055129 A KR 19980055129A KR 100511929 B1 KR100511929 B1 KR 100511929B1
Authority
KR
South Korea
Prior art keywords
contact hole
forming
insulating layer
semiconductor device
plasma
Prior art date
Application number
KR10-1998-0055129A
Other languages
English (en)
Other versions
KR20000039717A (ko
Inventor
이성욱
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-1998-0055129A priority Critical patent/KR100511929B1/ko
Publication of KR20000039717A publication Critical patent/KR20000039717A/ko
Application granted granted Critical
Publication of KR100511929B1 publication Critical patent/KR100511929B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체 장치의 콘택홀 형성방법에 관한 것으로, 종래 반도체 장치의 콘택홀 형성방법은 절연막에 형성할 콘택홀의 크기에 따라 다른 전력소스를 사용하여, 상대적으로 큰 홀을 형성하던 장비를 집적화가 심화되는 추세에 따라 사용할 수 없는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 반도체 소자가 형성된 기판의 상부에 절연층을 증착하고, 상기 절연층에 포토레지스트 패턴을 형성하여 상기 절연층의 상부를 0.32μm이하로 노출시키는 마스크 형성단계와; 플라즈마를 이용한 건식식각으로 상기 노출된 절연층에 콘택홀을 형성하는 건식식각단계와; 상기 포토레지스트 패턴을 제거하는 마스크 제거단계로 이루어지는 반도체 장치의 콘택홀 형성방법에 있어서, 상기 건식식각단계는 스플릿 파워를 이용하여 폴리머를 발생시키는 소스가스를 플라즈마화하여 그 플라즈마로 상기 0.32μm이하의 크기로 노출된 절연층을 식각하여 폴리머를 발생시키는 소스 가스를 이용하여 스플릿파워의 사용할 때 발생하는 콘택홀 측면부의 과도식각을 방지하여, 0.32μm이하의 콘택홀을 0.37μm이상의 콘택홀을 형성할 때, 사용하던 스플릿파워를 사용할 수 있게 되어 콘택홀 형성장비의 사용효율성을 향상시키는 효과가 있다.

Description

반도체 장치의 콘택홀 형성방법
본 발명은 반도체 장치의 콘택홀 형성방법에 관한 것으로, 특히 크기가 0.37μm이상인 콘택홀의 형성을 위해 사용하던 건식식각장비의 스플릿 파워(split power)를 그 값의 변형없이 크기가 0.32μm이하의 콘택홀 형성을 위한 건식식각장비에 적용하여 장치의 사용효율을 향상시키는데 적당하도록 한 반도체 장치의 콘택홀 형성방법에 관한 것이다.
종래의 반도체 제조공정에서 콘택홀을 형성하기 위해서 콘택홀이 형성될 절연막의 건식식각으로 형성되는 홀의 크기에 따라 사용하는 플라즈마의 농도를 다르게 하였다.
즉, 형성하고자 하는 홀의 크기가 0.37μm이상인 경우에는 저농도 플라즈마를 사용하며, 그 전력소스로는 스플릿 파워를 사용한다. 이 스플릿 파워를 이용하여 저농도의 플라즈마를 형성하는 과정은 압력이 높아야 하며, 상기 압력이 높은 경우 입자의 충돌이 발생하여 홀의 측면부가 식각되어 콘택홀의 크기를 예상치보다 크게 형성하게 된다.
상기와 같은 이유로 콘택홀의 크기가 0.32μm이하인 것을 절연막에 형성하는데 상기 스플릿 파워를 이용하지 못하였으며, 이와 같은 초미세 패턴을 형성하기 위해서 파워소스로 고밀도 플라즈마(HDP)를 사용하였다.
고밀도 플라즈마(HDP)는 압력이 낮은 상태에서도 플라즈마를 형성하여 그 플라즈마 입자간의 충돌이 거의 없으며, 이에 따라 콘택홀의 측면 절연막을 식각하지 않게 되어 원하는 크기의 콘택홀을 산화막에 형성할 수 있게 된다.
도1은 일반적인 스플릿 파워장치의 개략적인 구성도로서, 이에 도시한 바와 같이 RF파워를 발생하는 RF발생부(1)와; 상기 RF파워를 스플릿(SPLIT) 파워로 변환하는 스플릿파워 변환부(2)와; 상기 스플릿 파워를 인가받아 플라즈마를 생성하고, 그 플라즈마를 이용하여 절연막을 건식식각하는 챔버(3)로 구성된다.
상기와 같은 구조의 장치는 상기 설명한 바와 같이 0.32μm이하의 콘택홀을 형성하는 공정에 사용할 수 없으며, 집적화가 심화될 경우 상기의 장비는 사용할 수 없게 된다.
상기한 바와 같이 종래 반도체 장치의 콘택홀 형성방법은 절연막에 형성할 콘택홀의 크기에 따라 다른 전력소스를 사용하여, 상대적으로 큰 홀을 형성하던 장비를 집적화가 심화되는 추세에 따라 사용할 수 없는 문제점이 있었다.
이와 같은 문제점을 감안한 본 발명은 종래 사용하던 전력소스를 이용하여 초미세의 콘택홀을 형성할 수 있는 반도체 장치의 콘택홀 형성방법을 제공함에 그 목적이 있다.
상기와 같은 목적은 반도체 소자가 형성된 기판의 상부에 절연층을 증착하고, 상기 절연층에 포토레지스트 패턴을 형성하여 상기 절연층의 상부를 0.32μm이하로 노출시키는 마스크 형성단계와; 플라즈마를 이용한 건식식각으로 상기 노출된 절연층에 콘택홀을 형성하는 건식식각단계와; 상기 포토레지스트 패턴을 제거하는 마스크 제거단계로 이루어지는 반도체 장치의 콘택홀 형성방법에 있어서, 상기 건식식각단계를 스플릿 파워를 이용하여 폴리머를 발생시키는 소스가스를 플라즈마화하여 그 플라즈마로 상기 0.32μm이하의 크기로 노출된 절연층을 식각하도록 함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도2a 내지 도2c는 종래 반도체 장치의 콘택홀 제조공정 수순단면도로서, 이에 도시한 바와 같이 반도체 소자가 형성된 기판(10)의 상부에 절연막(2)을 증착하고, 상기 절연막(2)의 상부전면에 포토레지스트(PR)를 도포하고, 노광 및 현상하여 상기 절연층(20)을 0.32μm이하의 면적을 갖도록 노출시키는 단계(도2a)와; 스플릿 파워를 이용하여, C4F8, CF4, Ar 혼합가스를 플라즈마화하여 상기 노출된 절연막(2)을 식각하여 상기 기판(10)에 형성한 반도체 소자의 특정영역을 노출시키는 단계(도2b)와; 상기 포토레지스트(PR)를 제거하는 단계(도2c)로 구성된다.
이하, 상기와 같은 본 발명 반도체 장치의 콘택홀 형성방법을 좀 더 상세히 설명한다.
먼저, 도2a에 도시한 바와 같이 일반적인 콘택홀 형성과 동일한 방법으로, 반도체 소자가 형성된 기판(10)의 상부에 절연층(20)을 증착하고, 그 절연층(20)의 상부에 콘택홀 패턴이 형성된 포토레지스트(PR)을 형성한다. 이때, 상기 콘택홀 패턴은 0.32μm이하로 한다.
그 다음, 도2b에 도시한 바와 같이 종래 0.37μm이상의 콘택홀을 형성할 때 사용하던 스플릿파워를 이용하여 높은 압력에서 플라즈마를 형성하고, 그 플라즈마를 이용하여 상기 노출된 절연층(20)을 식각한다.
이와 같은 식각공정에서 종래기술에서 설명한 바와 같이 높은 압력조건에서 플라즈마의 충돌에 의해 상기 콘택홀이 형성되는 절연층(20)의 콘택홀 측면부가 식각되어 0.32μm이하의 콘택홀을 형성할 수 없게 되나, 절연층(20)의 식각시 폴리머(POLYMER)를 발생시키는 C4F8, CF4, Ar 혼합가스를 소스가스로 이용하여 플라즈마를 형성한 후, 콘택홀을 형성하면 그 콘택홀의 측면에는 폴리머에 의해 식각되지 않는다.
이와 같은 과정으로 스플릿파워를 이용하여 0.32μm 이하의 콘택홀을 형성할 수 있게 되나, 상기 폴리머가 많이 발생되어 콘택홀의 저면에 쌓일 경우 콘택홀의 형성이 잘 진행되지 않을 수 있어, 온도조건을 5℃ 이상으로 유지하여 상기 폴리머가 콘택홀 하부에 형성되지 않도록 한다.
그 다음, 도2c에 도시한 바와 같이 상기 포토레지스트(PR) 패턴을 제거하여 콘택홀 형성과정을 완료하게 된다.
상기한 바와 같이 본 발명 반도체 장치의 콘택홀 형성방법은 폴리머를 발생시키는 소스 가스를 이용하여 스플릿파워의 사용할 때 발생하는 콘택홀 측면부의 과도식각을 방지하여, 0.32μm이하의 콘택홀을 0.37μm이상의 콘택홀을 형성할 때, 사용하던 스플릿파워를 사용할 수 있게 되어 콘택홀 형성장비의 사용효율성을 향상시키는 효과가 있다.
도1은 일반적인 스플릿 파워을 이용한 건식식각장비의 개략적인 구조도.
도2a 내지 도2c는 본 발명 반도체 장치의 콘택홀 제조공정 수순단면도.
***도면의 주요 부분에 대한 부호의 설명***
10:기판 20:절연층

Claims (3)

  1. 반도체 소자가 형성된 기판의 상부에 절연층을 증착하고, 상기 절연층에 포토레지스트 패턴을 형성하여 상기 절연층의 상부를 0.32μm이하로 노출시키는 마스크 형성단계와; 플라즈마를 이용한 건식식각으로 상기 노출된 절연층에 콘택홀을 형성하는 건식식각단계와; 상기 포토레지스트 패턴을 제거하는 마스크 제거단계로 이루어지는 반도체 장치의 콘택홀 형성방법에 있어서, 상기 건식식각단계는 스플릿 파워를 이용하여 폴리머를 발생시키는 소스가스를 플라즈마화하여 그 플라즈마로 상기 0.32μm이하의 크기로 노출된 절연층을 식각하는 것을 특징으로 하는 반도체 장치의 콘택홀 형성방법.
  2. 제 1항에 있어서, 폴리머를 발생시키는 소스 가스는 C4F8, CF4, Ar 혼합가스인 것을 특징으로 하는 반도체 장치의 콘택홀 형성방법.
  3. 제 1항에 있어서, 상기 건식식각단계는 5℃이상의 온도분위기에서 식각을 실시하여 발생된 폴리머가 콘택홀의 저면에 쌓이는 것을 방지하는 것을 특징으로 하는 반도체 장치의 콘택홀 형성방법.
KR10-1998-0055129A 1998-12-15 1998-12-15 반도체 장치의 콘택홀 형성방법_ KR100511929B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1998-0055129A KR100511929B1 (ko) 1998-12-15 1998-12-15 반도체 장치의 콘택홀 형성방법_

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1998-0055129A KR100511929B1 (ko) 1998-12-15 1998-12-15 반도체 장치의 콘택홀 형성방법_

Publications (2)

Publication Number Publication Date
KR20000039717A KR20000039717A (ko) 2000-07-05
KR100511929B1 true KR100511929B1 (ko) 2005-10-26

Family

ID=19562943

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0055129A KR100511929B1 (ko) 1998-12-15 1998-12-15 반도체 장치의 콘택홀 형성방법_

Country Status (1)

Country Link
KR (1) KR100511929B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794468A (ja) * 1993-09-24 1995-04-07 Fujitsu Ltd 半導体装置の製造方法
KR960015486A (ko) * 1994-10-05 1996-05-22 이헌조 디스크 재생 장치의 슬레드 서보 제어 방법
JPH09172070A (ja) * 1995-12-18 1997-06-30 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
KR100230981B1 (ko) * 1996-05-08 1999-11-15 김광호 반도체장치 제조공정의 플라즈마 식각 방법
KR100236089B1 (ko) * 1996-12-20 1999-12-15 김영환 반도체 소자의 콘택홀 형성방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794468A (ja) * 1993-09-24 1995-04-07 Fujitsu Ltd 半導体装置の製造方法
KR960015486A (ko) * 1994-10-05 1996-05-22 이헌조 디스크 재생 장치의 슬레드 서보 제어 방법
JPH09172070A (ja) * 1995-12-18 1997-06-30 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
KR100230981B1 (ko) * 1996-05-08 1999-11-15 김광호 반도체장치 제조공정의 플라즈마 식각 방법
KR100236089B1 (ko) * 1996-12-20 1999-12-15 김영환 반도체 소자의 콘택홀 형성방법

Also Published As

Publication number Publication date
KR20000039717A (ko) 2000-07-05

Similar Documents

Publication Publication Date Title
US4473435A (en) Plasma etchant mixture
US5314575A (en) Etching method and apparatus
US20080182422A1 (en) Methods of etching photoresist on substrates
JPH11121438A (ja) プラズマエッチング方法
JP2700316B2 (ja) 有機物質表面の改質方法
JP2574045B2 (ja) プラズマ散乱現象を利用した蝕刻方法
KR100511929B1 (ko) 반도체 장치의 콘택홀 형성방법_
JPH0685396B2 (ja) エツチング方法およびそれに用いる装置
KR19980036950A (ko) 반도체소자 제조방법
KR20000061225A (ko) 반도체소자의 트렌치 형성방법
KR100236089B1 (ko) 반도체 소자의 콘택홀 형성방법
KR0153508B1 (ko) 반도체장치의 제조방법
JP2003059907A (ja) 反射防止膜のエッチング方法
KR100317310B1 (ko) 반도체소자의콘택홀형성방법
KR100249008B1 (ko) 반도체장치의 이물질 발생 방지방법
TWI249202B (en) Dielectric etching method to prevent photoresist damage and bird's beak
KR100434312B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100200737B1 (ko) 반도체장치의 콘택홀 형성방법
JPH0684841A (ja) シリコン基板の溝形成方法
JPH09326435A (ja) 半導体装置の製造方法
JPH04162625A (ja) コンタクトホールの形成方法
KR100223760B1 (ko) 반도체 장치의 콘택홀 형성 방법
KR100195245B1 (ko) 반도체 장치의 콘택홀 형성방법
KR19980050430A (ko) 산화막 건식식각 방법
CN111785624A (zh) 形成浅沟渠结构的方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee