JPH0794468A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0794468A
JPH0794468A JP23768293A JP23768293A JPH0794468A JP H0794468 A JPH0794468 A JP H0794468A JP 23768293 A JP23768293 A JP 23768293A JP 23768293 A JP23768293 A JP 23768293A JP H0794468 A JPH0794468 A JP H0794468A
Authority
JP
Japan
Prior art keywords
film
patterned
resist
etching
carbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP23768293A
Other languages
English (en)
Inventor
Hajime Aoyama
肇 青山
Fumiaki Kumasaka
文明 熊坂
Yoshimi Yamashita
良美 山下
Hiroshi Horie
博 堀江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP23768293A priority Critical patent/JPH0794468A/ja
Publication of JPH0794468A publication Critical patent/JPH0794468A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】レジストマスクに基づき、プラズマ,イオン又
はラジカルを照射することによってパターニングされる
膜を選択的にエッチングし、パターンを形成する半導体
装置の製造方法に関し、パターニングされる膜上のレジ
ストマスクの被覆量の多少によらずに、パターニングさ
れる膜の選択エッチングにより形成されるパターンのサ
イドエッチングを十分に抑制することが可能なパターン
形成方法を含む半導体装置の製造方法を提供する。 【構成】パターニングされる膜の上にレジストマスクを
形成するとともに、パターニングされる膜の被覆領域以
外の領域に炭素ポリマの被覆領域4を形成し、パターニ
ングされる膜及び前記炭素ポリマの被覆領域4にともに
プラズマ,イオン又はラジカルを照射することによっ
て、レジストマスクに基づき、パターニングされる膜を
選択的にエッチングし、パターンを形成することを含み
構成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、より詳しくは、レジストマスクに基づき、プラ
ズマ,イオン又はラジカルを照射することによって被パ
ターニング体を選択的にエッチングし、パターンを形成
する方法に関する。
【0002】
【従来の技術】従来、パターニングされる膜、例えばア
ルミニウム膜上に形成されたレジストマスクに基づき、
例えばBCl3 +Cl2 の混合ガスを用いた反応性イオ
ンエッチング法(RIE法)により、アルミニウム膜を
選択的にエッチングし、配線層等を形成している。
【0003】このとき、BCl3 +Cl2 の混合ガスに
よりレジストマスクも同時にエッチングされて炭素を放
出する。この炭素を利用して、形成されつつある配線層
パターンの側壁に炭素を含む保護膜を生成し、残すべき
配線層パターンのサイドエッチングを抑制している。
【0004】
【発明が解決しようとする課題】しかし、配線層パター
ンの微細化が進むに従い、マイクロローディング効果に
よって、エッチング速度が低下するため、エッチング時
間が長くなり、サイドエッチングが十分に抑制されな
い。また、レジストパターンの占有面積によって、レジ
ストパターンの側壁に生成されるサイドウオールの大き
さが変わって、パターニング精度が低下するという問題
がある。
【0005】本発明は、係る従来例の問題点に鑑みて創
作されたもので、パターニングされる膜上のレジストマ
スクの被覆量の多少によらずに、パターニングされる膜
の選択エッチングにより形成されるパターンのサイドエ
ッチングを十分に抑制することが可能なパターン形成方
法を含む半導体装置の製造方法を提供することを目的と
する。
【0006】
【課題を解決するための手段】上記課題は、第1に、パ
ターニングされる膜の上にレジストマスクを形成すると
ともに、前記パターニングされる膜の被覆領域以外の領
域に炭素ポリマの被覆領域を形成し、前記パターニング
される膜及び前記炭素ポリマの被覆領域にともにプラズ
マ,イオン又はラジカルを照射することによって、前記
レジストマスクに基づき、前記パターニングされる膜を
選択的にエッチングし、パターンを形成する半導体装置
の製造方法によって達成され、第2に、前記炭素ポリマ
は、前記レジストマスクと同じ材料,前記レジストマス
クと異なる種類のレジスト材料又はポリイミドであるこ
とを特徴とする第1の発明に記載の半導体装置の製造方
法によって達成され、第3に、前記炭素ポリマの被覆領
域は、前記パターニングされる膜に隣接する領域である
ことを特徴とする第1又は第2の発明に記載の半導体装
置の製造方法によって達成される。
【0007】
【作 用】本発明の半導体装置の製造方法においては、
パターニングされる膜の被覆領域以外の領域に炭素ポリ
マの被覆領域を形成し、パターニングされる膜及び炭素
ポリマの被覆領域にともにプラズマ,イオン又はラジカ
ルを照射している。従って、パターニングされる膜がエ
ッチングされるとともに、炭素ポリマもエッチングされ
る。このため、パターニングされる膜上のレジストマス
クの被覆量の多少に関わらず、炭素が十分に供給される
ので、形成されつつあるパターンの側壁に炭素を含む保
護膜を生成して、パターンのサイドエッチングを抑制す
ることができる。
【0008】特に、プラズマエッチング装置を用いる場
合、パターニングされる膜を保持する保持面であって、
パターニングされる膜に隣接する領域に炭素ポリマをコ
ーティングしておくと、炭素ポリマの供給上及びウエハ
をセットする作業上都合がよい。
【0009】
【実施例】以下に、本発明の実施例について図面を参照
しながら説明する。図1(a),(b)は、本発明の実
施例に係るパターン形成方法に用いられる平行平板型の
プラズマエッチング装置の構成について説明する図であ
る。図1(a)は全体の構成を示す側面図、図1(b)
は導電性プレートの詳細を示す上面図である。
【0010】図中、符号1はチャンバ、2はチャンバ1
内に設けられた、ウエハ7を載置する載置台で、対向電
極のうちのカソード電極を兼ねている。5はチャンバ1
内にBCl3 +Cl2 の混合ガス(反応ガス)を導入す
るガス導入口が接続されて載置台2上に反応ガスを供給
する平板状のガスシャワーで、対向電極のうちのアノー
ド電極を兼ねている。6はアノード電極5に接続され、
反応ガスをプラズマ化するための電力を供給するRF電
源である。
【0011】また、3はウエハ保持面であって、ウエハ
7の載置領域(被覆領域)以外の領域にノボラック系の
レジスト膜(炭素ポリマ)4をコーティングした、直径
400mmの導電性プレートで、ウエハ7はこのプレー
ト3を介して載置台2上に置かれる。従って、ウエハ7
の周辺部がレジスト膜4の被覆領域となり、炭素ポリマ
の供給上都合がよい。しかも、導電性プレート3上にウ
エハ7をセットするだけで上記の状態が再現するから、
ウエハ7をセットする作業上都合がよい。また、炭素ポ
リマが十分に供給されるように、ウエハ7の被覆領域の
面積よりもウエハ7の周辺部のレジスト膜4の被覆領域
の面積の方が大きい。
【0012】次に、上記の平行平板型のプラズマエッチ
ング装置を用いた本発明の実施例のパターン形成方法に
ついて図2(a)〜(c)を参照しながら説明する。図
2(a)はタンタル膜(Ta膜)が形成された後であっ
て、レジスト膜を塗布する前のウエハの状態を示し、ウ
エハ(半導体基板)7は4インチの直径を有し、半導体
基板7上に膜厚約0.2 μmのシリコン酸化膜(絶縁膜)
8が形成され、更にシリコン酸化膜8上にパターニング
される膜として膜厚約0.6 μmのTa膜9が形成されて
いる。
【0013】このような状態で、塗布法によりTa膜9
上にノボラック系のレジスト膜を形成する。なお、この
レジスト膜はウエハ7周辺部の導電性プレート3を被覆
するレジスト膜4と同じ材料が用いられている。続い
て、図2(b)に示すように、レジスト膜を選択的に露
光した後、現像液に浸漬し、幅0.2 μmの帯状のレジス
トマスク10a〜10cを互いの間隔0.2 μmで残す。
【0014】次に、Ta膜9をエッチングするため、図
1のプラズマエッチング装置のチャンバ1内にウエハ7
を入れ、載置台2に載置する。次いで、チャンバ1内を
減圧し、所内の圧力に達したら、流量30sccmのBCl
3 +Cl2 の混合ガスをチャンバ1内に導入し、圧力5
0mTorr に保持する。次に、対向電極2,5間に電力密
度0.24W/cm2 を印加し、反応ガスをプラズマ化する。こ
れにより、レジストマスク10a〜10cに基づいてTa膜
9がエッチングされ始める。このとき、反応ガスは、ウ
エハ7上のTa膜9を主にエッチングするが、ウエハ7
上のレジストマスク10a〜10cや、ウエハ7周辺部の導
電性プレート3を被覆する炭素ポリマの供給源としての
レジスト膜4も僅かではあるがエッチングする。このエ
ッチングにより放出された炭素は、形成されつつあるT
a膜のパターン9a〜9cの側壁に付着して、炭素含有
の保護膜11a〜11cを形成し、サイドエッチングを抑制
する。
【0015】この状態を所定の時間保持すると、図2
(c)に示すように、Ta膜の不要な部分がエッチング
され、除去されて、レジストマスク10a〜10cの下にT
a膜のパターン9a〜9cが残る。即ち、0.2 μmのラ
インアンドスペースが形成される。このとき、残ってい
るTa膜のパターン9a〜9cの側壁は炭素含有の保護
膜11a〜11cにより被覆されており、エッチング中にT
a膜のパターン9a〜9cのサイドエッチングが抑制さ
れていたことを示す。
【0016】その後、溶剤によりレジストマスク10a〜
10cを溶解し、除去する。このとき、Ta膜のパターン
9a〜9cの側壁の保護膜11a〜11cも同時に溶解さ
れ、除去される。次に、上記の方法により形成されたT
a膜のパターン9a〜9cを観察した。比較のため、図
3に示すように、上記レジスト膜の被覆された導電性プ
レートを敷かないでTa膜を選択的にエッチングして、
Ta膜のパターン14a〜14cを形成するとともに、その
パターン14a〜14cについて同様に顕微鏡観察した。
【0017】観察結果を図4(a),(b)に示す。図
4(a)は上記レジスト膜4の被覆された導電性プレー
ト3をウエハ7の下に敷いてTa膜を選択的にエッチン
グし、形成されたTa膜のパターン9a〜9cの形成状
態を示す薄膜の電子顕微鏡観察写真である。また、図4
(b)は上記レジスト膜の被覆された導電性プレートを
敷かないでTa膜を選択的にエッチングして、形成され
たTa膜のパターン14a〜14cの形成状態を示す薄膜の
電子顕微鏡観察写真である。
【0018】観察結果によれば、図4(a)に示すよう
に、レジスト膜4の被覆された導電性プレート3を敷い
て選択的にエッチングし、形成されたTa膜のパターン
9a〜9cは、ほぼ垂直な側壁を有し、ほぼ所望のパタ
ーン幅を有している。これは、エッチング中に炭素ポリ
マが十分に供給されたため、図2(c)に示すように、
Ta膜のパターン9a〜9cの側壁に十分な膜厚の保護
膜11a〜11cが形成され、サイドエッチングが抑制され
ていたことを示す。一方、図4(b)に示すように、上
記の導電性プレートを敷かないでエッチングし、形成さ
れたTa膜のパターン14a〜14cは、台形状の断面形状
を有し、パターン幅がかなり細くなっている。これは、
エッチング中に炭素ポリマの供給が不十分であったた
め、図3に示すように、形成されつつあるTa膜のパタ
ーン14a〜14cの側壁に不十分な膜厚の保護膜しか形成
されないため、サイドエッチングが十分に抑制されてい
なかったことを示す。
【0019】以上説明したように、本発明の実施例のパ
ターン形成方法においては、ウエハ7の被覆領域以外の
領域であって、ウエハ7の被覆面積よりも広い領域にレ
ジスト膜4の被覆領域が形成され、レジスト膜4の被覆
領域及びTa膜9にともにプラズマ,イオン又はラジカ
ルを照射している。従って、Ta膜9がエッチングされ
るとともに、レジスト膜4もエッチングされる。このた
め、ウエハ7上のレジストマスク10a〜10cの被覆量の
多少に関わらず、炭素が十分に供給されるので、形成さ
れつつあるTa膜のパターン9a〜9cの側壁に十分な
膜厚の炭素含有の保護膜11a〜11cが生成される。
【0020】これにより、残すべきTa膜のパターン9
a〜9cのサイドエッチングを抑制することができ、微
細パターンを精度よく形成することが可能となる。な
お、実施例では、パターニングされる膜9としてTa膜
を用いているが、Al膜,Ti膜又はW膜を用いること
もできる。また、炭素ポリマ4としてノボラック系のホ
トレジスト膜を用い、かつウエハ7上のレジストマスク
10a〜10cの材料と同じ材料を用いているが、更に、ウ
エハ7上のレジストマスク10a〜10cの材料と異なる材
料を用いてもよい。このとき、炭素ポリマ4として他の
材料、例えばポリイミドやPMMA等を用いることがで
きる。
【0021】
【発明の効果】以上説明したように、本発明の半導体装
置の製造方法においては、パターニングされる膜の被覆
領域以外の領域に炭素ポリマの被覆領域を形成し、パタ
ーニングされる膜及び炭素ポリマの被覆領域にともにプ
ラズマ,イオン又はラジカルを照射している。
【0022】従って、パターニングされる膜がエッチン
グされるとともに、炭素ポリマもエッチングされる。こ
のため、パターニングされる膜上のレジストマスクの被
覆量の多少に関わらず、炭素が十分に供給されるので、
形成されつつあるパターンの側壁に炭素を含む保護膜を
生成して、残すべきパターンのサイドエッチングを抑制
することができる。
【0023】これにより、微細パターンを精度よく形成
することが可能となる。
【図面の簡単な説明】
【図1】本発明の実施例に係るパターン形成方法に用い
られる平行平板型プラズマエッチング装置の全体構成に
ついて示す側面図及び導電性プレートの詳細について示
す上面図である。
【図2】本発明の実施例に係るパターン形成方法につい
て示す断面図である。
【図3】本発明の実施例の比較例に係るパターン形成方
法について示す断面図である。
【図4】本発明の実施例に係るパターン形成方法により
形成されたTa膜のパターン形成状態について示す薄膜
の電子顕微鏡観察写真である。
【符号の説明】
1 チャンバ、 2 載置台(カソード電極)、 3 導電性プレート、 4 レジスト膜(炭素ポリマ)、 5 アノード電極(ガスシャワー)、 6 RF電源、 7 ウエハ(半導体基板)、 8 絶縁膜、 9 Ta膜(パターニングされる膜)、 9a〜9c Ta膜のパターン、 10a〜10c レジストマスク、 11a〜11c 保護膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 堀江 博 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 パターニングされる膜の上にレジストマ
    スクを形成するとともに、前記パターニングされる膜の
    被覆領域以外の領域に炭素ポリマの被覆領域を形成し、 前記パターニングされる膜及び前記炭素ポリマの被覆領
    域にともにプラズマ,イオン又はラジカルを照射するこ
    とによって、前記レジストマスクに基づき、前記パター
    ニングされる膜を選択的にエッチングし、パターンを形
    成する半導体装置の製造方法。
  2. 【請求項2】 前記炭素ポリマは、前記レジストマスク
    と同じ材料,前記レジストマスクと異なる種類のレジス
    ト材料又はポリイミドであることを特徴とする請求項1
    記載の半導体装置の製造方法。
  3. 【請求項3】 前記炭素ポリマの被覆領域は、前記パタ
    ーニングされる膜に隣接する領域であることを特徴とす
    る請求項1又は請求項2記載の半導体装置の製造方法。
JP23768293A 1993-09-24 1993-09-24 半導体装置の製造方法 Withdrawn JPH0794468A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23768293A JPH0794468A (ja) 1993-09-24 1993-09-24 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23768293A JPH0794468A (ja) 1993-09-24 1993-09-24 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0794468A true JPH0794468A (ja) 1995-04-07

Family

ID=17018950

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23768293A Withdrawn JPH0794468A (ja) 1993-09-24 1993-09-24 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0794468A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004093178A1 (ja) * 2003-04-11 2004-10-28 Hoya Corporation クロム系薄膜のエッチング方法及びフォトマスクの製造方法
KR100511929B1 (ko) * 1998-12-15 2005-10-26 주식회사 하이닉스반도체 반도체 장치의 콘택홀 형성방법_

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100511929B1 (ko) * 1998-12-15 2005-10-26 주식회사 하이닉스반도체 반도체 장치의 콘택홀 형성방법_
WO2004093178A1 (ja) * 2003-04-11 2004-10-28 Hoya Corporation クロム系薄膜のエッチング方法及びフォトマスクの製造方法
US7575692B2 (en) 2003-04-11 2009-08-18 Hoya Corporation Method for etching chromium thin film and method for producing photomask

Similar Documents

Publication Publication Date Title
TWI757334B (zh) 準原子層蝕刻方法
JP6280030B2 (ja) 多層マスクのパターン限界寸法及びインテグリティを制御するためのエッチングプロセス
CA1121305A (en) Device fabrication by plasma etching
KR101083623B1 (ko) 가스 화학물질의 주기적 조절을 사용하는 플라즈마 에칭방법
US4473435A (en) Plasma etchant mixture
JP4652140B2 (ja) プラズマエッチング方法、制御プログラム、コンピュータ記憶媒体
JP6770848B2 (ja) 被処理体を処理する方法
JP2013030778A (ja) 二層レジストプラズマエッチングの方法
JPH061769B2 (ja) アルミナ膜のパターニング方法
US8759227B2 (en) Method for processing a target object
JPS59134833A (ja) アルミニウムおよびアルミニウム合金をプラズマエツチングするための材料および方法
JPWO2003007357A1 (ja) ドライエッチング方法
KR101540816B1 (ko) 플라즈마 에칭 방법, 컴퓨터 기억 매체 및 플라즈마 에칭 장치
JPH0794468A (ja) 半導体装置の製造方法
KR20160110153A (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
JPWO2003017343A1 (ja) ドライ現像方法
WO1999059198A1 (fr) Procede d'attaque au plasma
JP2007189153A (ja) 半導体装置の製造方法
US20120302070A1 (en) Method and system for performing pulse-etching in a semiconductor device
KR0126249B1 (ko) 드라이에칭법 및 드라이에칭장치
JP2602285B2 (ja) 半導体装置の製造方法
JP3251439B2 (ja) エッチング方法
JPH0786234A (ja) エッチング方法
JPH10274700A (ja) 超微細加工方法
JPH04267337A (ja) 半導体装置の製法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20001128