JPS63253631A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS63253631A
JPS63253631A JP8818387A JP8818387A JPS63253631A JP S63253631 A JPS63253631 A JP S63253631A JP 8818387 A JP8818387 A JP 8818387A JP 8818387 A JP8818387 A JP 8818387A JP S63253631 A JPS63253631 A JP S63253631A
Authority
JP
Japan
Prior art keywords
etching
polymer
insulating layer
opening
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8818387A
Other languages
English (en)
Other versions
JP2531173B2 (ja
Inventor
Takeshi Yamauchi
毅 山内
Kenji Kondo
憲司 近藤
Atsushi Komura
篤 小邑
Kazuo Akamatsu
和夫 赤松
Yasushi Higuchi
安史 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP62088183A priority Critical patent/JP2531173B2/ja
Publication of JPS63253631A publication Critical patent/JPS63253631A/ja
Application granted granted Critical
Publication of JP2531173B2 publication Critical patent/JP2531173B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、例えばLSIにおいて形成される多層配線
構造の上層の配線層と下層の配線層との間を接続するヴ
イアホール、あるい半導体基板に形成される回路素子の
電極部を取り出すコンタクトホールのような開口を形成
する手段を改良した半導体装置の製造方法に関する。
[従来の技術] 例えば、超LSIデバイスにおいて用いられる多層配線
構造にあっては、複数の金属配線層が層間絶縁層をそれ
ぞれ介して積層されるようになっているものであり、そ
の各配線層の相互間は適宜電気的に接続されるようにな
っている。この積層設定されるようになる金属配線層を
接続する手段としては、その配線層の相互間に設定され
る層間絶縁層に、上層配t1層と下層配線層とを結ぶヴ
イアホールを形成し、このヴイアホール内に配線材料を
充填して、上下配線層の相互間が電気的に接続されるよ
うにしている。
この場合、上記ヴイアホールの部分で、特に上層の配線
層に括れが生ずるようになるものであり、この括れ部分
で上層配線層に断線等の事故が発生するおそれがある。
このような断線を防止するためには、上記ヴイアホール
の部分で、上層配線層に急激な段差が形成されるような
括れが生じないようにすればよいものであり、このため
にヴイアホールの側面に適当な傾斜を形成するように、
ヴイアホールを上層配線層方向に向けて開くようにした
テーパ状の形状とすればよい。
このようなテーパ状の開口を形成するような手段として
は、アルミニウムのテーパエツチングについては知られ
ているものであるが、アルミニウムは化学反応のみによ
ってエツチングが進行するのに対して、窒化膜あるいは
酸化膜等の絶縁膜は、そのエツチングのためにイオンに
よる衝撃が必要となる。したがって、上記アルミニウム
に対するテーパエツチングの技術を層間絶縁層のエツチ
ングに適用することはできない。
層間絶縁層のような絶縁層に、テーパ状の開口するヴイ
アホールを形成するためには、例えばウェットエツチン
グによる加工手段が用いられる。
しかし、このような方法でヴイアホールを形成したので
は、この形成されたヴイアホールの上部開口部分の径が
広がるような形状となり、集積化を向上させるために微
細化することが困難である。
したがって、例えば設計基準で2μmに微細化するよう
な場合にあっては、ドライエツチング技術によって、層
間絶縁層にヴイアホールを形成させるようにしなければ
ならない。
ドライエツチングとしては、例えば反応性イオンエツチ
ングが用いられるものであり、ヴイアホールの傾斜部分
の加工には、レジストの後退を利用する方法がある。し
かし、この方法では層間絶縁層の形状、例えば段差の存
在や膜厚の相違によって、ヴイアホールの径や角度に相
違がでるものであり、均一な径で且つ均一な傾斜角の設
定されるヴイアホールを形成することが困難となる。
また、特開昭59−181030号公報に示されるよう
に、反応性イオンエツチング装置を用いて、異方性エツ
チングによってヴイアホールの開口部に傾斜角を形成さ
せるようにする加工手段が考えられている。この場合反
応ガスとしては、「CF4+水素」の混合ガス、 ある
いは「03F8+水素」の混合ガスを使用するようにし
た例が示されているものであるが、この場合のエツチン
グ時間は30分以上必要となる。しかも、このような長
時間のエツチングを行っても、テーパ部分の形状は不十
分であった。さらに水素との混合ガスを反応ガスとして
使用するものであるため、その含有水素量の状態によっ
て、面内分布さらにエツチング速度が影響されるように
なり、また安全性の面で問題を有するものである。
[発明が解決しようとする問題点] この発明は上記のような点に鑑みなされたもので、例え
ば層間絶縁層の形状、さらに膜厚に関係することなく、
一様な状態で適正な傾斜角度が設定されたヴイアホール
等の開口を上記絶縁層に形成することができ、例えば超
LSIの多層配線構造の部分の加工が非常に容易に且つ
信頼性の得られる状態で行ない得るようにする半導体装
置の製造方法を提供しようとするものである。
[問題点を解決するための手段] すなわち、この発明に係る半導体装置の製造方法にあっ
ては、半導体基板上に形成された層間絶縁膜等の絶縁層
上に、レジストパターンを形成し、上記絶縁層に上記パ
ターンに対応して垂直の開口を形成すると共に、この開
口部の周部に磁場を設定することによりマグネトロン放
電を起こす反応性イオンエツチング装置によってエツチ
ングするものであり、この場合マグネトロン放電によっ
てポリマーが生成されるようにし、このポリマーの堆積
速度とこのポリマーのエツチング速度との比r、および
上記ポリマーのエツチング速度と絶縁層のエツチング速
度との比Rが、それぞれ“r〈1#および“R>l”と
されるようにエツチング条件を設定させるようにするも
のである。
[作用] 上記のように半導体装置の製造方法にあっては、例えば
回路素子の形成された半導体基板の上に下層の金属配線
層が形成され、この金属配線層部分を含む半導体基板上
に層間絶縁層が形成されるようになるものであり、この
層間絶縁層に上記配線層部分に対応して垂直状態の開口
が形成される。
そして、この層間絶縁層の開口部分がマグネトロン装置
によって磁場の設定された反応性イオンエツチング装置
によってエツチングされるようになる。この反応性イオ
ンエツチング装置にあっては、上記磁場の効果によって
マグネトロン放電を起こすようになるものであり、プラ
ズマ密度の極めて大きい雰囲気とされ、マグネトロン放
電による反応活性種の増大によって、エツチング速度が
効果的に向上されるようになる。また、例えば反応性ガ
スとしてC2F6を用いるようにした場合、プラズマ中
にCF2等の不飽和フッ素化炭素が容易に生成されるよ
うになり、エツチングされる絶縁層の表面にポリマーが
効果的に堆積されるようになる。このポリマーの量はエ
ツチング−堆積の競争反応バランスによって決定され、
エツチング条件の設定によってエツチング形状が制御さ
れるようになり、上記絶縁層に形成された開口部分に適
正なテーパが効率的に形成されるようになるものである
[発明の実施例] 以下、この発明の実施例につき説明する。この実施例で
は超LSIデバイスにおいて、多層配線を行う場合につ
いて説明するもので、まず第1図の(A)で示すように
回路素子が形成されるようになったシリコン等の半導体
基板11の表面上には酸化膜等による絶縁膜12が形成
され、この絶縁膜12上にアルミニウム等の金属配線層
13が形成されるようになる。そして、この配線層13
部分を含むようにして、半導体基板11の全面に、例え
ばプラズマCVD法によって形成された窒化膜等による
層間絶縁層L4が形成される。そして、この層間絶縁層
14上には、上記金属配線層13の位置に対応して開口
を形成したレジストパターン■5を形成するものである
このようにしてレジストパターン15が形成されたなら
ば、反応性イオンエツチングによる第1のエツチング工
程によって、第1図の(B)で示すように層間絶縁層1
4に、垂直の側面を有する開口1Bを形成し、レジスト
パターン15を除去するものである。
このようにして、層間絶縁層14に垂直状態の開口16
が形成されたならば、この層間絶縁層14の特に開口1
6部分を第2のエツチング工程によってエツチングし、
第1図の(C)で示すように開口IBの周囲をテーパ面
としたヴイアホール17を形成させるようにする。
ここで、上記テーパ面を形成する第2のエツチング工程
は、第2図で示すようなエツチング装置21を用いる。
このエツチング装置2■は、通常の反応性イオンエツチ
ング装置に電極221 、222を設定し、高周波電源
23から高周波電力を供給するようにすると共に、マグ
ネット24により直行する磁場を設定するようにしてい
るもので、上記電極221上にエツチングしようとする
半導体ウェハ25が設定されるように゛している。そし
て、このエツチング装置21内には、例えばC2F6で
なる反応性ガスが充填されるようにしている。この場合
、水素を含むガスや水素を添加したガスを用いる必要の
ないものであり、水素フリーの条件でエツチングさせる
ようにする。
そして、例えば800ガウスの磁場を設定し、高周波電
源23から500〜100OWの高周波電力が印加設定
され、マグネトロン放電が発生されるようにしているも
ので、エツチング圧力数Paから30Paの範囲でエツ
チングが行われるようにする。
このような条件のもとに第1図の(B)で示したような
試料ウェハ25を、約30秒〜2分エツチングを行うと
、第1図の(C)で示したように緩やかなテーパ傾斜面
を有するヴイアホール17が形成されるようになる。
このようなマグネトロン放電を用いた反応性イオンエツ
チングにあっては、マグネトロン放電による活性種の増
大によってエツチング速度が効果的に増大されるもので
あり、極めて短時間に上記テーパ傾斜面を形成するエツ
チングが行われるようになり、従来の通常の反応性イオ
ンエツチングに比較して1/10〜1/60以下の状態
とされる。そして、通常の反応性イオンエツチングによ
っては、ヴイアホールの開口部にテーパ傾斜面を形成す
るようなエツチングを行うことができない。
上記のようなマグネトロン装置を用いるような反応性イ
オンエツチングにあっては、マグネトロン放電によって
プラズマが発生され、このプラズマ中にCF2等の不飽
和フッ化炭素が容易に生成できるようになり、cx F
Yなる組成のポリマーが効果的に発生されるようになる
。したがって、そのエツチング過程において、第3図に
示すようにヴイアホール17の表面に上記ポリマー30
が堆積付着し、その量はエツチング−堆積の競争反応の
バランスによって決定される。したがって、エツチング
条件によってこのバランスを可変制御できるものであり
、これによりエツチング形状が制御できるようになる。
上記マグネトロン放電によるエツチング反応は、ポリマ
ー30の堆積速度Vlとこのポリマーのエツチング速度
v2との比rV1 /V2− rJ 、およびポリマー
30のエツチング速度v2と層間絶縁層14ノ工ツチン
グ速度V3との比rV2 /V3−RJによって支配さ
れるもので、実験の結果“R>1”および“r<1”の
状態で、上記のようなテーバ面を有するヴイアホール1
7が形成されることが判明した。
コノようなエツチング条件を満足させるためには、次の
ような条件が必要である。
a)ポリマー生成速度が大である。
b)ポリマーエツチング速度が大である。
C)絶縁層のエツチング速度が大である。
d)“r<1”および“R>1“である。
このような条件を満足させるためには、実施例で示した
ようなマグネトロン放電が必要となるものであり、且つ
適正な反応ガスおよびエツチング圧力の設定が必要であ
る。
前述したように、通常の反応性イオンエツチングを行う
場合には、水素を含む混合ガスを反応ガスとして用いる
ものであり、且つそのエツチング時間は非常に大きなも
のであった。
しかし、上記マグネトロン放電を用いる反応性イオンエ
ツチングにあっては、例えば02F6の水素を含まない
単体ガスのみでエツチングが行われるものであり、水素
混合ガスを使用する場合の問題点が発生することがない
。反応性イオンエツチングは、イオンの入射角依存性に
よるものであるが、マグネトロン放電が存在する場合、
イオン入射角依存性はあまりないものであり、前記エツ
チング速度比rおよびRによって支配されるようになる
ここで、ポリマーを効果的に発生させるためには、ウェ
ハーをセットする電極上にポリイミドあるいはテフロン
等の絶縁板を設定すると効果的である。
第1図の(D)は、上記のようにヴイアホール17が形
成された状態で、さらに層間絶縁層14上に上層の金属
配線層18を形成した状態を示すもので、この金属配線
層18はヴイアホール17内に充填される配線材料によ
って、下層の金属配線層13と電気的に接続されるよう
になる。そして、この上層の配線層18上には、さらに
層間絶縁層19が積層形成されるようになる。
すなわち、上層金属配線層18にあっては、緩やかなテ
ーパ断面のヴイアホール17を介して下層配線層13に
接続されるようになるものであり、その相互の接続部分
にあっては、急激な段差部分が存在せず、上層配線層1
8に括れ等が生ずることがない。したがって、上層配線
層18に断線等が生ずることがなく、その信頼性が充分
に得られるようになるものである。
以下に、具体的な実施例を説明する。
[実施例1] 第1図の(B)で示すようにして層間絶縁層14をプラ
ズマCVD法により製作した1、3μmのプラズマ窒化
膜で構成し、これを800ガウスの磁場が設定されたマ
グネトロン反応性イオンエツチング装置でエツチングし
た。このときのエツチング条件は、エツチング圧力13
Pa、反応ガスは 02F6を30SCCM、高周波電
力は13.56MHzで600 W s ニー/チング
時間は70秒とした。その結果、ヴイアホールの傾斜角
度は60°となり、第3図で破線で示すような断面形状
となった。
[実施例2] 上記実施例1と同様の構造で、層間絶縁層14が昇圧C
VDによるPSG膜によって構成されるようにする。そ
して、実施例1と同一の条件でエツチングした結果、ヴ
イアホールは垂直状態のままで、テーパ形状とはならな
かった。そこで、プラズマ中の状態をプラズマ発光分析
法によって分析してみたところ、層間絶縁層をPSG膜
で構成した場合、反応生成物であるCOのピークが増大
していることが判明した。すなわち、PSG中の酸素が
エツチング中に蒸発し、ポリマーの生成を抑制している
ものであった。
そこで、ポリマーを多く発生させるために、エツチング
圧力を13Paから30Paにしたところ、第3図の破
線のような形状のヴイアホールが得られた。
プラズマ窒化膜とPSG膜について、それぞれエツチン
グ条件を変えてテーパエツチングした結果を第1表およ
び第2表に示す。
第 1 表(窒化膜) 第  2  表 (PSG) 上記表において、「本発明」マグネトロン反応性イオン
エツチングを使用した場合であり、「従来」は通常の反
応性イオンエツチングを使用した場合である。
また、Qは良好を示し、△は効果は認められる場合を示
し、さらにXは効果無しを示している。
[比較例] 上記実施例との対比のための比較例を示す。この比較例
にあっては、通常の反応性イオンエツチング装置によっ
て、実施例で示したと同様の実験を行った。しかし、ど
の条件のもとであってもヴイアホールに適正なテーパ傾
斜角は得られなかった。但し、この実験においては高周
波電力を100W、エツチング時間を20分とした。ま
た、rc3FB +H2Jの混合ガスにおいて実験を行
ったが、若干の面取りは認められたものの、ヴイアホー
ルの深さの1/1o程度の範囲でのみしかエツチングさ
れない状態であった。さらにエツチング時間を長くして
みても、層間絶縁層の膜厚が減少するのみで、ヴイアホ
ールの断面形状をテーパ状に整形することはできなかっ
た。
これまでの実施例にあっては、多層配線構造とする場合
の下層配線層と上層配線層とを接続するヴイアホールを
形成する場合について説明してきたが、第4図で示すよ
うに半導体基板11に形成される回路素子部に設定され
る端子(図示せず)を導出するコンタクトホール20を
絶縁層14に形成する場合でも、上記ヴイアホールと同
様な方法で形成できるものである。このコンタクトホー
ルを形成する際に、前記表に示されたような反応ガス条
件でエツチング圧力20Paに設定し、30秒エツチン
グしたところ、テーパ傾斜角65′′の良好なコンタク
トホールが形成された。
[発明の効果] 以上のようにこの発明に係る半導体装置の製造方法によ
れば、層間絶縁層のような窒化膜あるいは酸化膜等で構
成される絶縁層に対して、適正なテーパ傾斜角度の設定
されるヴイアホールのような開口を簡単に形成できるよ
うになるものであり、特に絶縁層の形状および膜厚に関
係することなく、上記傾斜角度が一様な状態で形成され
るようになる。したがって、例えば超LSIデバイス等
において多層配線構造を実施しようとするような場合に
おいて、多層の配線層の相互間の接続構造が信頼性の得
られる状態で容易に構成できるようになり、また回路素
子からの電極導出部を構成するコンタクトホール等にお
いて、信頼性の高い状態で金属配線が行われるようにな
って、高集積化と共に信頼性の高い半導体装置が容易且
つ確実に製造できるようになるものである。
【図面の簡単な説明】
第1図の(A)〜(D)はそれぞれこの発明の一実施例
に係る半導体の製造過程を順次説明する図、第2図は上
記実施例で使用されるマグネトロン放電を利用した反応
性イオンエツチング装置を説明する図、第3図は上記製
造方法において形成されるポリマーの堆積状態を説明す
る図、第4図はこの発明の他の応用例を説明する図であ
る。 11・・・半導体基板、13金属配線層、14・・・層
間絶縁層、15・・・レジストパターン、16・・・開
口(垂直状態)17・・・ヴイアホール(テーパ傾斜面
)。 (B) 1111図 第3図 jlI4図

Claims (1)

  1. 【特許請求の範囲】 電極部あるいは配線層等が形成された半導体基板上に絶
    縁層を形成する工程と、 上記絶縁層上に上記電極部あるいは配線層部に対応して
    開口を形成したレジストパターンを形成する工程と、 上記レジストパターンの開口に対応して、上記絶縁層に
    上記電極部あるいは配線層部に至る垂直状態の開口を形
    成する第1のエッチング工程と、上記絶縁層に形成され
    た開口の周囲をテーパ状にエッチングする、マグネトロ
    ン放電雰囲気で行われる反応性イオンエッチングによる
    第2のエッチング工程とを具備し、 この第2のエッチング工程では、上記マグネトロン放電
    によってポリマーが堆積形成されるようにし、このポリ
    マーの堆積速度とこのポリマーのエッチング速度との比
    “r”、および上記ポリマーのエッチング速度と上記絶
    縁層のエッチング速度との比“R”が、それぞれ“r<
    1”および“R>1”とされるように上記第2のエッチ
    ングの条件が設定されるようにすることによって、上記
    絶縁層の開口部に傾斜角を設定するようにしたことを特
    徴とする半導体装置の製造方法。
JP62088183A 1987-04-10 1987-04-10 半導体装置の製造方法 Expired - Lifetime JP2531173B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62088183A JP2531173B2 (ja) 1987-04-10 1987-04-10 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62088183A JP2531173B2 (ja) 1987-04-10 1987-04-10 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS63253631A true JPS63253631A (ja) 1988-10-20
JP2531173B2 JP2531173B2 (ja) 1996-09-04

Family

ID=13935791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62088183A Expired - Lifetime JP2531173B2 (ja) 1987-04-10 1987-04-10 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2531173B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10177992A (ja) * 1996-12-16 1998-06-30 Sharp Corp 微細コンタクトホールのテーパエッチング方法
KR100252471B1 (ko) * 1991-02-12 2000-04-15 이데이 노부유끼 드라이에칭방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100252471B1 (ko) * 1991-02-12 2000-04-15 이데이 노부유끼 드라이에칭방법
JPH10177992A (ja) * 1996-12-16 1998-06-30 Sharp Corp 微細コンタクトホールのテーパエッチング方法

Also Published As

Publication number Publication date
JP2531173B2 (ja) 1996-09-04

Similar Documents

Publication Publication Date Title
US4377438A (en) Method for producing semiconductor device
JP4454148B2 (ja) 改良式の酸化層エッチング方法
US7169708B2 (en) Semiconductor device fabrication method
US7462565B2 (en) Method of manufacturing semiconductor device
US20050205519A1 (en) Methods for the optimization of substrate etching in a plasma processing system
US20090243120A1 (en) Semiconductor element and semiconductor element fabrication method
JP2913936B2 (ja) 半導体装置の製造方法
JP2004111779A (ja) 有機系絶縁膜のエッチング方法及び半導体装置の製造方法
EP0050972B1 (en) Method of manufacturing a semiconductor device with an interconnection electrode layer
US20020163086A1 (en) Semiconductor device and manufacturing method thereof
US7338897B2 (en) Method of fabricating a semiconductor device having metal wiring
JPS63253631A (ja) 半導体装置の製造方法
JP2000077396A (ja) 半導体装置及びその製造方法
JPS5987834A (ja) 薄膜形成方法
US20060128149A1 (en) Method for forming a metal wiring in a semiconductor device
JPS63253645A (ja) 半導体装置およびその製造方法
JP2003163205A (ja) 酸化膜エッチング方法
JP3326864B2 (ja) ドライエッチング方法
JP2611273B2 (ja) 半導体装置の製造方法
WO2005038896A1 (ja) プラズマエッチング方法
JP2000223478A (ja) 接続孔の開口方法
JPH04162625A (ja) コンタクトホールの形成方法
JPH06244187A (ja) 半導体装置の製造方法
JPH0338825A (ja) ドライエッチング方法
JPH1022277A (ja) 半導体装置の製造方法