KR20010100531A

KR20010100531A - 듀얼 다마신 공정에서의 반도체 소자의 절연막 패터닝 방법

Info

Publication number: KR20010100531A
Application number: KR1020000023735A
Authority: KR
Inventors: 이중현; 조한구
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 2000-05-03
Filing date: 2000-05-03
Publication date: 2001-11-14

Abstract

본 발명의 듀얼 다마신 공정에서의 반도체 소자의 절연막 패터닝 방법은, 반도체 기판 위에 제1 절연막, 식각 저지막 및 제2 절연막을 순차적으로 형성하는 단계와, 제2 절연막 및 식각 저지막의 일부를 제거하여 제1 절연막의 일부 표면이 노출되도록 하는 단계와, 제1 절연막의 노출 표면, 식각 저지막 및 제2 절연막 위에 비정질 카본막을 형성하는 단계와, 비정질 카본막 위에 포토레지스트막 패턴을 형성하여 비정질 카본막의 일부 표면을 노출시키는 단계와, 이 포토레지스트막 패턴을 식각 마스크로 비정질 카본막 및 제1 절연막의 노출면을 제거하여 패터닝하는 단계, 및 포토레지스트막 패턴 및 비정질 카본막을 제거하는 단계를 포함한다.

Description

듀얼 다마신 공정에서의 반도체 소자의 절연막 패터닝 방법{Method for patterning dielectric layer of semiconductor device in dual damascene process}

본 발명은 반도체 소자의 절연막 패터닝 방법에 관한 것으로서, 보다 상세하게는 듀얼 다마신(dual damascene process) 공정에서의 반도체 소자의 절연막 패터닝 방법에 관한 것이다.

최근 들어 반도체 집적 회로 소자의 금속 배선을 형성함에 있어서, 듀얼 다마신 공정이 널리 사용되고 있다. 이 듀얼 다마신 공정은 배선 영역을 정의하는컨택 홀을 형성하기 위하여 절연막을 패터닝하는 단계와, 물리적 증착 공정을 실시하여 상기 배선 영역에 도전성 물질막을 채움으로써 듀얼 다마신 배선을 완성하는 단계를 포함하는 것이 일반적이다.

도 1 내지 도 3은 종래의 듀얼 다마신 공정에서의 반도체 소자의 절연막 패터닝 방법을 설명하기 위하여 나타내 보인 단면도들이다.

먼저 도 1을 참조하면, 반도체 기판(100) 위에 제1 절연막(110), 실리콘 나이트라이드막(120) 및 제2 절연막(130)을 순차적으로 형성한다. 제1 절연막(110) 및 제2 절연막(130)은 실리콘 산화막을 사용하여 형성할 수 있다. 또한 제1 절연막(110)은 반도체 기판(100)이 아닌 다른 도전막 위에 형성될 수도 있다. 이 경우 도전막은 실리콘 기판(100)의 활성 영역과 연결된 구조를 가질 수 있고, 또는 다른 도전막과 연결된 구조를 가질 수도 있다. 이어서 제2 절연막(130) 위에 포토레지스트막 패턴(140)을 형성한다. 이 포토레지스트막 패턴(140)은 제2 절연막(130)의 일정 표면을 노출시키는 개구부(150)를 갖는다.

다음에 도 2를 참조하면, 도 1의 포토레지스트막 패턴(140)을 식각 마스크로 하여 제2 절연막(130)을 식각한다. 이때 실리콘 나이트라이드막(120)이 식각 저지막으로서 작용한다. 다음에 도 1의 포토레지스트막 패턴(140)을 제거한 후에 노출된 실리콘 나이트라이드막(120)을 제거하여 제1 절연막(110)의 일부 표면을 노출시킨다. 이어서 전면에 다시 포토레지스트막 패턴(160)을 형성한다. 이 포토레지스트막 패턴(160)은, 도시된 바와 같이, 실리콘 나이트라이드막(120) 및 제2 절연막(130)을 완전히 덮는 동시에 제1 절연막(110)의 일부 표면을 노출시키는 개구부(170)를 갖는다.

그런데 반도체 소자의 집적도 증가에 따라 컨택 홀의 크기가 점점 작아지고, 이에 따라 상기 포토레지스트막 패턴(160) 형성을 위한 노광 공정에서 사용하는 광원도 DUV(Deep Ultra Violet)와 같은 단파장 광원으로 변해가고 있다. 따라서 통상적으로 제1 절연막(110)을 식각하는 과정에서 제2 절연막(130)이 식각되지 않도록 하기 위해서는 매우 두꺼운 포토레지스트막 패턴(160)을 사용하여야 한다. 두꺼운 포토레지스트막 패턴(160)을 사용하는 경우, 실제 노광시에 투과율이 저하되며, 이로 인하여 형성되는 포토레지스트막 패턴(160)의 프로파일이 왜곡되는 현상이 발생된다. 즉 도 2의 A 부분을 확대하여 나타낸 도 4에 도시된 바와 같이, 제2 절연막(130) 표면으로부터 포토레지스트막 패턴(160) 표면까지의 두께가 대략 1.2㎛인 포토레지스트막 패턴(160)을 형성하는 경우, 이 포토레지스트막 패턴(160)에 의해 만들어진 개구부(170)는 수직으로 형성되지 않고 아래로 갈수록 우측으로 기우는 프로파일을 갖는다.

다음에 도 3을 참조하면, 포토레지스트막 패턴(160)을 식각 마스크로 하여 식각 공정을 수행하여 반도체 기판(100)의 일부 표면을 노출시킨다. 그런데 이때 포토레지스트막 패턴(160)의 프로파일이 아래로 갈수록 우측으로 기우는 형상을 가지므로, 식각 가스에 의해 포토레지스트막 패턴(160)의 측벽으로부터 발생되는 폴리머(110')들이 식각되는 제1 절연막(110) 표면 위에 쌓이게 되고, 이로 인하여 식각이 종료되더라도 반도체 기판(100)이 완전히 노출되지 않는 경우가 발생할 수 있다.

본 발명이 이루고자 하는 기술적 과제는, 포토레지스트막 패턴의 두께를 줄임으로써 패턴 왜곡이 발생되지 않도록 하는 듀얼 다마신 공정에서의 반도체 소자의 절연막 패터닝 방법을 제공하는 것이다.

도 4는 도 2의 A 부분을 확대하여 나타내 보인 도면이다.

도 5 내지 도 8은 본 발명에 따른 듀얼 다마신 공정에서의 반도체 소자의 절연막 패터닝 방법을 설명하기 위하여 나타내 보인 단면도들이다.

도 9는 도 6의 B 부분을 확대하여 나타내 보인 도면이다.

상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 듀얼 다마신 공정에서의 반도체 소자의 절연막 패터닝 방법은, (가) 반도체 기판 위에 제1 절연막, 식각 저지막 및 제2 절연막을 순차적으로 형성하는 단계: (나) 상기 제2 절연막 및 식각 저지막의 일부를 제거하여 상기 제1 절연막의 일부 표면이 노출되도록 하는 단계: (다) 상기 제1 절연막의 노출 표면, 식각 저지막 및 제2 절연막 위에 비정질 카본막을 형성하는 단계; (라) 상기 비정질 카본막 위에 포토레지스트막 패턴을 형성하여 상기 비정질 카본막의 일부 표면을 노출시키는 단계; (마) 상기 포토레지스트막 패턴을 식각 마스크로 상기 비정질 카본막 및 상기 제1 절연막의 노출면을 제거하여 패터닝하는 단계; 및 (사) 상기 포토레지스트막 패턴 및 상기 비정질 카본막을 제거하는 단계를 포함하는 것을 특징으로 한다.

상기 단계 (다)는 화학 기상 증착법, 스퍼터링법 또는 레이저 절개법을 사용하여 수행하는 것이 바람직하다.

상기 단계 (마)에서 상기 포토레지스트막 패턴 제거와 상기 비정질 카본막의 제거는 동시에 수행하는 것이 바람직하다.

이하 첨부 도면들을 참조하면서 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.

먼저 도 5를 참조하면, 반도체 기판(200) 위에 제1 절연막(210), 실리콘 나이트라이드막(220) 및 제2 절연막(230)을 순차적으로 형성한다. 제1 절연막(210) 및 제2 절연막(230)은 실리콘 산화막을 사용하여 형성할 수 있다. 또한 제1 절연막(210)은 반도체 기판(200)이 아닌 다른 도전막 위에 형성될 수도 있다. 이 경우 도전막은 실리콘 기판(200)의 활성 영역과 연결된 구조를 가질 수 있거나, 또는 다른 도전막과 연결된 구조를 가질 수도 있다. 이어서 제2 절연막(230) 위에 포토레지스트막 패턴(240)을 형성한다. 이 포토레지스트막 패턴(240)은 제2 절연막(230)의 일정 표면을 노출시키는 개구부(250)를 갖는다.

다음에 도 6을 참조하면, 도 5의 포토레지스트막 패턴(240)을 식각 마스크로 하여 제2 절연막(230)을 식각한다. 이때 실리콘 나이트라이드막(220)이 식각 저지막으로서 작용한다. 다음에 도 5의 포토레지스트막 패턴(240)을 제거한 후에 노출된 실리콘 나이트라이드막(220)을 제거하여 제1 절연막(210)의 일부 표면을 노출시킨다. 다음에 반사 방지막으로서의 비정질 카본막(300)을 전면에 형성한다. 이 비정질 카본막(300)은 하이드로 카본계의 가스를 사용하여 화학 기상 증착법, 스퍼터링법 또는 레이저 절개(laser ablation)법을 사용하여 형성할 수 있다. 이때 상기 비정질 카본막(300)의 두께는 후속의 노광 공정에서 사용하는 광원의 파장에 따라 반사 방지막으로서의 역할을 수행할 정도의 두께로 결정되는 것이 바람직하다.이어서 전면에 다시 포토레지스트막 패턴(260)을 형성한다. 이 포토레지스트막 패턴(260)은, 도시된 바와 같이, 실리콘 나이트라이드막(220) 및 제2 절연막(230)을 완전히 덮는 동시에 비정질 카본막(300)을 일부 덮는다. 또한 상기 포토레지스트막 패턴(260)은 비정질 카본막(300)의 일부 표면을 노출시키는 개구부(270)를 갖는다.

이때 상기 포토레지스트막 패턴(260)은 하부의 비정질 카본막(300)의 반사 방지막이 존재하므로 상대적으로 얇은 두께로 형성시킬 수 있다. 즉 도 6의 B 부분을 확대하여 나타내 보인 도 9에 도시된 바와 같이, 상기 비정질 카본막(300)이 제2 절연막(230)에 대한 하드 마스크(hard mask)로서의 역할도 수행하므로 상대적으로 얇은 두께의 포토레지스트막 패턴(260)을 사용하더라도 후속 식각 공정중에 제2 절연막(230)을 보호할 수 있다. 이와 같이 비정질 카본막(300) 표면으로부터 포토레지스트막 패턴(260) 표면까지의 두께가 상대적으로 얇은, 예컨대 대략 0.5㎛인 포토레지스트막 패턴(260)을 형성하기 위한 노광 공정시에, 상대적으로 얇은 두께로 인하여 포토레지스트막 패턴 프로파일 왜곡 현상을 억제시킬 수 있다.

다음에 도 7을 참조하면, 포토레지스트막 패턴(260)을 식각 마스크로 하여 식각 공정을 수행하여 비정질 카본막(300) 및 제1 절연막(210)을 식각한다. 그러면 반도체 기판(200)의 일부 표면이 노출된다. 앞서 설명한 바와 같이, 포토레지스트막 패턴(260)의 프로파일이 왜곡되지 않았으므로 식각 공정이 종료되면 반도체 기판(200) 표면은 쉽게 노출된다.

이어서 상기 포토레지스트막 패턴(260) 및 비정질 카본막(300)을 산소 플라즈마 애싱(ashing) 공정 및 습식 식각법을 사용하여 함께 제거한다. 그러면 도 8에 도시된 바와 같이, 배선 형성을 위한 비아 홀(310)을 갖는 듀얼 다마신 배선 패턴이 형성된다. 이 비아 홀(310) 내를 금속막으로 채우면 듀얼 다마신 배선이 완성된다.

이상의 설명에서와 같이, 본 발명에 따른 반도체 소자의 절연막 패터닝 방법에 의하면, 듀얼 다마신 공정을 수행하는 과정에서, 반사 방지막 및 하층막에 대한 하드 마스크막으로서의 역할을 수행하는 비정질 카본막을 형성하고 나서 그 위에 포토레지스트막을 형성하므로, 형성되는 포토레지스트막 패턴의 측벽 프로파일이 양호하면서도 상대적으로 얇은 두께의 포토레지스트막 패턴을 형성할 수 있으며, 이로 인하여 하부막에 대한 식각 공정이 종료된 후에 노출되어야 할 막의 표면이 노출되지 않는 형상을 억제할 수 있다는 이점이 있다.

Claims

(가) 반도체 기판 위에 제1 절연막, 식각 저지막 및 제2 절연막을 순차적으로 형성하는 단계:

(나) 상기 제2 절연막 및 식각 저지막의 일부를 제거하여 상기 제1 절연막의 일부 표면이 노출되도록 하는 단계:

(다) 상기 제1 절연막의 노출 표면, 식각 저지막 및 제2 절연막 위에 비정질 카본막을 형성하는 단계;

(라) 상기 비정질 카본막 위에 포토레지스트막 패턴을 형성하여 상기 비정질 카본막의 일부 표면을 노출시키는 단계;

(마) 상기 포토레지스트막 패턴을 식각 마스크로 상기 비정질 카본막 및 상기 제1 절연막의 노출면을 제거하여 패터닝하는 단계; 및

(사) 상기 포토레지스트막 패턴 및 상기 비정질 카본막을 제거하는 단계를 포함하는 것을 특징으로 하는 듀얼 다마신 공정에서의 반도체 소자의 절연막 패터닝 방법.
제1항에 있어서,

상기 단계 (다)는 화학 기상 증착법, 스퍼터링법 또는 레이저 절개법을 사용하여 수행하는 것을 특징으로 하는 듀얼 다마신 공정에서의 반도체 소자의 절연막 패터닝 방법.
제1항에 있어서,

상기 단계 (마)에서, 상기 포토레지스트막 패턴 제거와 상기 비정질 카본막의 제거는 동시에 수행하는 것을 특징으로 하는 듀얼 다마신 공정에서의 반도체 소자의 절연막 패터닝 방법.