JP3462485B2 - 微細レジストパターンの形成方法 - Google Patents
微細レジストパターンの形成方法Info
- Publication number
- JP3462485B2 JP3462485B2 JP2001220154A JP2001220154A JP3462485B2 JP 3462485 B2 JP3462485 B2 JP 3462485B2 JP 2001220154 A JP2001220154 A JP 2001220154A JP 2001220154 A JP2001220154 A JP 2001220154A JP 3462485 B2 JP3462485 B2 JP 3462485B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- resist pattern
- pattern
- upper layer
- silylation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【０００１】
【発明が属する技術分野】本発明は、半導体装置の製造
方法に係り、特に微細レジストパターンの形成方法に関
する。
方法に係り、特に微細レジストパターンの形成方法に関
する。
【０００２】
【従来の技術】微細なレジストパターンの形成を目的と
して、２層レジスト法や３層レジスト法のような多層レ
ジスト技術について多く提案されている。
して、２層レジスト法や３層レジスト法のような多層レ
ジスト技術について多く提案されている。
【０００３】以下、従来の微細レジストパターンの形成
方法について説明する。図８〜図１４は、従来の微細レ
ジストパターンの形成方法を説明するための断面図であ
る。先ず、図８に示すように、下地基板１上に下層レジ
スト膜２を形成する。次に、図９に示すように、下層レ
ジスト膜２上に上層レジスト膜３を形成する。
方法について説明する。図８〜図１４は、従来の微細レ
ジストパターンの形成方法を説明するための断面図であ
る。先ず、図８に示すように、下地基板１上に下層レジ
スト膜２を形成する。次に、図９に示すように、下層レ
ジスト膜２上に上層レジスト膜３を形成する。
【０００４】そして、図１０に示すように、所定のマス
ク（図示省略）を介して活性光線４を照射することによ
り、上層レジスト膜３にパターンを露光する。その後、
図示しないが、湿式現像を行う。これにより、図１１に
示すような上層レジストパターン３Ａが形成される。続
いて、図１２に示すように、シリル化処理を行って、上
層レジストパターン３Ａの表面及び側壁にシリル化層３
Ｂを形成する。なお、図１２中では、シリル化剤（雰囲
気ガス）を簡便のためＳｉと示した。
ク（図示省略）を介して活性光線４を照射することによ
り、上層レジスト膜３にパターンを露光する。その後、
図示しないが、湿式現像を行う。これにより、図１１に
示すような上層レジストパターン３Ａが形成される。続
いて、図１２に示すように、シリル化処理を行って、上
層レジストパターン３Ａの表面及び側壁にシリル化層３
Ｂを形成する。なお、図１２中では、シリル化剤（雰囲
気ガス）を簡便のためＳｉと示した。
【０００５】次に、図１３に示すように、上層レジスト
パターン３Ａの上面が露出するまでシリル化層３Ｂを異
方性ドライエッチングする。これにより、上層レジスト
パターン３Ａの両脇に上層シリル化パターン６が形成さ
れる。
パターン３Ａの上面が露出するまでシリル化層３Ｂを異
方性ドライエッチングする。これにより、上層レジスト
パターン３Ａの両脇に上層シリル化パターン６が形成さ
れる。
【０００６】最後に、図１４に示すように、上層シリル
化パターン６をエッチングマスクとして、上層レジスト
パターン３Ａおよび下層レジスト膜２をドライ現像す
る。ここで、ドライ現像とは、酸素プラズマ等によるド
ライエッチングをいう。これにより、下層レジストパタ
ーン２Ａおよび上層シリル化パターン６からなる所望の
レジストパターン７が形成される。
化パターン６をエッチングマスクとして、上層レジスト
パターン３Ａおよび下層レジスト膜２をドライ現像す
る。ここで、ドライ現像とは、酸素プラズマ等によるド
ライエッチングをいう。これにより、下層レジストパタ
ーン２Ａおよび上層シリル化パターン６からなる所望の
レジストパターン７が形成される。
【０００７】なお、上記従来例の関連特許としては、特
開平０２−００５５２２号公報、及び特開平０２−１３
４６３９号公報が挙げられる。
開平０２−００５５２２号公報、及び特開平０２−１３
４６３９号公報が挙げられる。
【０００８】
【発明が解決しようとする課題】しかしながら、レジス
ト膜中でのシリル化反応は等方的に進行するため、上層
レジストパターン３Ａは、側壁からだけでなく上面から
もシリル化される。このため、最終的に上層レジストパ
ターン３Ａの上方および側方に、同じ厚さのシリル化層
３Ｂが形成される。したがって、上層シリル化パターン
６の膜厚は、上層レジストパターン３Ａの膜厚よりもシ
リル化層３Ｂの厚さだけ薄くなる。
ト膜中でのシリル化反応は等方的に進行するため、上層
レジストパターン３Ａは、側壁からだけでなく上面から
もシリル化される。このため、最終的に上層レジストパ
ターン３Ａの上方および側方に、同じ厚さのシリル化層
３Ｂが形成される。したがって、上層シリル化パターン
６の膜厚は、上層レジストパターン３Ａの膜厚よりもシ
リル化層３Ｂの厚さだけ薄くなる。
【０００９】今後、より微細なレジストパターンを形成
するために、上層レジスト膜３のさらなる薄膜化が必要
となる。この場合、上層レジストパターン３Ａの膜厚が
さらに薄くなり、上層シリル化パターン６の膜厚もさら
に薄くなってしまう。また、上層シリル化パターン６の
線幅を太くする場合、すなわちシリル化の処理時間を長
くしてシリル化層３Ｂの厚さが厚くなった場合も、同様
に上層シリル化パターン６の膜厚が薄くなってしまう。
このように上層シリル化パターン６の膜厚が薄くなって
しまうと、下層レジスト膜２へのパターン転写時に上層
シリル化パターン６がエッチングマスクとして機能しな
くなってしまうという問題がある。
するために、上層レジスト膜３のさらなる薄膜化が必要
となる。この場合、上層レジストパターン３Ａの膜厚が
さらに薄くなり、上層シリル化パターン６の膜厚もさら
に薄くなってしまう。また、上層シリル化パターン６の
線幅を太くする場合、すなわちシリル化の処理時間を長
くしてシリル化層３Ｂの厚さが厚くなった場合も、同様
に上層シリル化パターン６の膜厚が薄くなってしまう。
このように上層シリル化パターン６の膜厚が薄くなって
しまうと、下層レジスト膜２へのパターン転写時に上層
シリル化パターン６がエッチングマスクとして機能しな
くなってしまうという問題がある。
【００１０】本発明は、上記従来の課題を解決するため
になされたもので、上層レジスト膜の膜厚、又は上層シ
リル化パターンの線幅に依存することなく、上層シリル
化パターンを一定の膜厚で形成することを目的とする。
になされたもので、上層レジスト膜の膜厚、又は上層シ
リル化パターンの線幅に依存することなく、上層シリル
化パターンを一定の膜厚で形成することを目的とする。
【００１１】
【課題を解決する為の手段】請求項１の発明に係る微細
レジストパターンの形成方法は、基板上に下層レジスト
膜を形成する工程と、前記下層レジスト膜上に上層レジ
ストパターンを形成する工程と、前記上層レジストパタ
ーンの側壁のみをシリル化して、上層シリル化パターン
を形成する上層シリル化パターン形成工程と、前記上層
シリル化パターンをマスクとしたドライエッチング処理
により、下層レジスト膜をパターニングするパターニン
グ工程と、を含むことを特徴とするものである。
レジストパターンの形成方法は、基板上に下層レジスト
膜を形成する工程と、前記下層レジスト膜上に上層レジ
ストパターンを形成する工程と、前記上層レジストパタ
ーンの側壁のみをシリル化して、上層シリル化パターン
を形成する上層シリル化パターン形成工程と、前記上層
シリル化パターンをマスクとしたドライエッチング処理
により、下層レジスト膜をパターニングするパターニン
グ工程と、を含むことを特徴とするものである。
【００１２】請求項２の発明に係る微細レジストパター
ンの形成方法は、請求項１に記載の形成方法において、
前記上層シリル化パターン形成工程は、前記上層レジス
トパターンの上面に保護膜を形成する工程と、前記保護
膜を形成した後、前記上層レジストパターンをシリコン
雰囲気中にさらす工程と、を含むことを特徴とするもの
である。
ンの形成方法は、請求項１に記載の形成方法において、
前記上層シリル化パターン形成工程は、前記上層レジス
トパターンの上面に保護膜を形成する工程と、前記保護
膜を形成した後、前記上層レジストパターンをシリコン
雰囲気中にさらす工程と、を含むことを特徴とするもの
である。
【００１３】請求項３の発明に係る微細レジストパター
ンの形成方法は、請求項１又は２に記載の形成方法にお
いて、フルオロカーボンを含む混合ガス又はフルオロカ
ーボンを用いたプラズマ処理によって、前記保護膜を形
成することを特徴とするものである。
ンの形成方法は、請求項１又は２に記載の形成方法にお
いて、フルオロカーボンを含む混合ガス又はフルオロカ
ーボンを用いたプラズマ処理によって、前記保護膜を形
成することを特徴とするものである。
【００１４】請求項４の発明に係る微細レジストパター
ンの形成方法は、請求項１から３の何れかに記載の形成
方法において、前記上層レジストパターンが、ＯＨ基、
ＣＯＯＨ基、ＮＨ基およびＳＨ基の少なくとも一種含む
ことを特徴とするものである。
ンの形成方法は、請求項１から３の何れかに記載の形成
方法において、前記上層レジストパターンが、ＯＨ基、
ＣＯＯＨ基、ＮＨ基およびＳＨ基の少なくとも一種含む
ことを特徴とするものである。
【００１５】請求項５の発明に係る微細レジストパター
ンの形成方法は、請求項１から４の何れかに記載の形成
方法において、前記パターニング工程では、シリル化さ
れていない前記上層レジストパターンおよび前記保護膜
がエッチングされるとともに、前記下層レジスト膜がエ
ッチングされることを特徴とするものである。
ンの形成方法は、請求項１から４の何れかに記載の形成
方法において、前記パターニング工程では、シリル化さ
れていない前記上層レジストパターンおよび前記保護膜
がエッチングされるとともに、前記下層レジスト膜がエ
ッチングされることを特徴とするものである。
【００１６】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。図中、同一または相当する
部分には同一の符号を付してその説明を簡略化ないし省
略することがある。 実施の形態１．本発明の実施の形態１による微細レジス
トパターンの形成方法について説明する。図１〜図７
は、本発明の実施の形態１による微細レジストパターン
の形成方法を説明するための断面図である。先ず、図１
において、基板１上に下層レジスト膜２を形成する。こ
こで、下層レジスト膜２は、市販のノボラック樹脂系の
レジストを３００ｎｍ程度の厚さに回転塗布し、その後
２５０℃程度の温度で６０秒間熱処理して熱架橋させて
形成した。
施の形態について説明する。図中、同一または相当する
部分には同一の符号を付してその説明を簡略化ないし省
略することがある。 実施の形態１．本発明の実施の形態１による微細レジス
トパターンの形成方法について説明する。図１〜図７
は、本発明の実施の形態１による微細レジストパターン
の形成方法を説明するための断面図である。先ず、図１
において、基板１上に下層レジスト膜２を形成する。こ
こで、下層レジスト膜２は、市販のノボラック樹脂系の
レジストを３００ｎｍ程度の厚さに回転塗布し、その後
２５０℃程度の温度で６０秒間熱処理して熱架橋させて
形成した。
【００１７】次に、図２に示すように、下層レジスト膜
２上に上層レジスト膜３を形成する。ここで、上層レジ
スト膜３は、市販のＫｒＦエキシマ露光用ポジ型レジス
トを７０ｎｍ程度の厚さに回転塗布し、１００℃程度の
温度で６０秒間熱処理して形成した。
２上に上層レジスト膜３を形成する。ここで、上層レジ
スト膜３は、市販のＫｒＦエキシマ露光用ポジ型レジス
トを７０ｎｍ程度の厚さに回転塗布し、１００℃程度の
温度で６０秒間熱処理して形成した。
【００１８】そして、図３に示すように、所定のマスク
（図示省略）を介して活性光線４を照射することによ
り、上層レジスト膜３に対してパターンを露光する。こ
のパターン露光は、Ｆ２エキシマレーザ露光装置（波長
１５７ｎｍ、ＮＡ＝０．６、σ＝０．７）を用いて行っ
た。
（図示省略）を介して活性光線４を照射することによ
り、上層レジスト膜３に対してパターンを露光する。こ
のパターン露光は、Ｆ２エキシマレーザ露光装置（波長
１５７ｎｍ、ＮＡ＝０．６、σ＝０．７）を用いて行っ
た。
【００１９】次に、図示しないが、湿式現像を行う。こ
れにより、図４に示すような上層レジストパターン３Ａ
が形成される。湿式現像は、通常のアルカリ現像液
（２．３８％テトラメチルアンモニウムハイドロオキシ
ド水溶液）で６０秒間行った。
れにより、図４に示すような上層レジストパターン３Ａ
が形成される。湿式現像は、通常のアルカリ現像液
（２．３８％テトラメチルアンモニウムハイドロオキシ
ド水溶液）で６０秒間行った。
【００２０】続いて、図５に示すように、上層レジスト
パターン３Ａ及び下層レジスト膜２の上面に、Ｃ２Ｆ６
（フルオロカーボン）を含む混合ガス又はＣ２Ｆ６を用
いたプラズマ処理によって保護膜５を形成する。ここ
で、プラズマ処理は、ＴＣＰ（Transformer Coupled Pl
asma）エッチング装置を用いて、上部パワー：５０W、
下部パワー：５W、Ｃ２Ｆ６流量：５０ｓｃｃｍ、圧
力：５ｍｔｏｒｒ、基板温度：−１０℃なる条件で５秒
間行った。また、保護膜５は、有機ポリマーを含んでい
る。
パターン３Ａ及び下層レジスト膜２の上面に、Ｃ２Ｆ６
（フルオロカーボン）を含む混合ガス又はＣ２Ｆ６を用
いたプラズマ処理によって保護膜５を形成する。ここ
で、プラズマ処理は、ＴＣＰ（Transformer Coupled Pl
asma）エッチング装置を用いて、上部パワー：５０W、
下部パワー：５W、Ｃ２Ｆ６流量：５０ｓｃｃｍ、圧
力：５ｍｔｏｒｒ、基板温度：−１０℃なる条件で５秒
間行った。また、保護膜５は、有機ポリマーを含んでい
る。
【００２１】その後、図６に示すように、気相でシリル
化処理して、すなわち上層レジストパターン３Ａをシリ
コン雰囲気中にさらすことよって、上層シリル化パター
ン６を形成する。ここで、上層レジストパターン３Ａの
上面は保護膜５で覆われているため、上層レジストパタ
ーン３Ａの上層部分にはシリコンは導入されず、側壁部
分にのみシリコンが導入される。上記気相シリル化処理
は、シリル化剤としてジメチルシリルジメチルアミンを
用い、圧力：５５ｔｏｒｒ、温度：８０℃なる条件で６
０秒間行った。この条件で形成された上層シリル化パタ
ーン６の幅は０．１３μｍであったが、シリル化条件を
調整することによって上層シリル化パターン６の線幅を
任意に決めることができる。なお、図６中では、シリル
化剤（雰囲気ガス）を簡便のためＳｉと示した。
化処理して、すなわち上層レジストパターン３Ａをシリ
コン雰囲気中にさらすことよって、上層シリル化パター
ン６を形成する。ここで、上層レジストパターン３Ａの
上面は保護膜５で覆われているため、上層レジストパタ
ーン３Ａの上層部分にはシリコンは導入されず、側壁部
分にのみシリコンが導入される。上記気相シリル化処理
は、シリル化剤としてジメチルシリルジメチルアミンを
用い、圧力：５５ｔｏｒｒ、温度：８０℃なる条件で６
０秒間行った。この条件で形成された上層シリル化パタ
ーン６の幅は０．１３μｍであったが、シリル化条件を
調整することによって上層シリル化パターン６の線幅を
任意に決めることができる。なお、図６中では、シリル
化剤（雰囲気ガス）を簡便のためＳｉと示した。
【００２２】最後に、図７に示すように、上層シリル化
パターン６をマスクとして、ドライ現像処理によって下
層レジスト膜２をパターニングする。ここで、ドライ現
像処理とは、酸素プラズマ等を用いたドライエッチング
をいう。ドライ現像処理は、上記ＴＣＰエッチング装置
を用いて、上部パワー：５００W、下部パワー：６０W、
Ｏ２流量：１３０ｓｃｃｍ、ＳＯ２流量：１０ｓｃｃ
ｍ、圧力：５ｍｔｏｒｒ、基板温度：−１０℃からなる
条件で３２秒間行った。これにより、下層レジストパタ
ーン２Ａおよび上層シリル化パターン６からなる所望の
レジストパターン７が形成された。なお、保護膜５及び
上層レジストパターン３Ａはともにシリコンを含んでい
ないので、ドライ現像処理により下層レジスト膜２とと
もに容易にエッチングされる。
パターン６をマスクとして、ドライ現像処理によって下
層レジスト膜２をパターニングする。ここで、ドライ現
像処理とは、酸素プラズマ等を用いたドライエッチング
をいう。ドライ現像処理は、上記ＴＣＰエッチング装置
を用いて、上部パワー：５００W、下部パワー：６０W、
Ｏ２流量：１３０ｓｃｃｍ、ＳＯ２流量：１０ｓｃｃ
ｍ、圧力：５ｍｔｏｒｒ、基板温度：−１０℃からなる
条件で３２秒間行った。これにより、下層レジストパタ
ーン２Ａおよび上層シリル化パターン６からなる所望の
レジストパターン７が形成された。なお、保護膜５及び
上層レジストパターン３Ａはともにシリコンを含んでい
ないので、ドライ現像処理により下層レジスト膜２とと
もに容易にエッチングされる。
【００２３】以上説明したように、本実施の形態１によ
る微細レジストパターンの形成方法では、シリル化処理
前に上層レジストパターン３Ａの上面に保護膜５を形成
することにより、上層レジストパターン３Ａの上面から
のシリル化反応を抑制するとともに上層レジストパター
ン３Ａの側壁からのみシリル化反応を進行させることと
した。このため、上層シリル化パターン６を、シリル化
パターン６の線幅に依存することなく、一定の膜厚に形
成することができる。したがって、上層シリル化パター
ン６の線幅が太い場合、すなわちシリル化処理時間が長
い場合でも、上層シリル化パターン６の膜厚は従来のよ
うに薄くならない。よって、上層シリル化パターン６を
ドライ現像時のエッチングマスクとして機能させること
ができる。また、上層レジストパターン３Ａの上面部は
シリル化されないため、上層レジストパターン３Ａの膜
厚と上層シリル化パターン６の膜厚は同じである。すな
わち、シリル化処理前後で膜厚が全く変化しない。従っ
て、上層レジスト膜３をさらに薄膜化することができ、
より微細なレジストパターンの形成を容易に実現するこ
とができる。さらに、微細なレジストパターンをマスク
として微細な配線パターン等の形成が可能となり、半導
体装置の小型化を実現することができる。
る微細レジストパターンの形成方法では、シリル化処理
前に上層レジストパターン３Ａの上面に保護膜５を形成
することにより、上層レジストパターン３Ａの上面から
のシリル化反応を抑制するとともに上層レジストパター
ン３Ａの側壁からのみシリル化反応を進行させることと
した。このため、上層シリル化パターン６を、シリル化
パターン６の線幅に依存することなく、一定の膜厚に形
成することができる。したがって、上層シリル化パター
ン６の線幅が太い場合、すなわちシリル化処理時間が長
い場合でも、上層シリル化パターン６の膜厚は従来のよ
うに薄くならない。よって、上層シリル化パターン６を
ドライ現像時のエッチングマスクとして機能させること
ができる。また、上層レジストパターン３Ａの上面部は
シリル化されないため、上層レジストパターン３Ａの膜
厚と上層シリル化パターン６の膜厚は同じである。すな
わち、シリル化処理前後で膜厚が全く変化しない。従っ
て、上層レジスト膜３をさらに薄膜化することができ、
より微細なレジストパターンの形成を容易に実現するこ
とができる。さらに、微細なレジストパターンをマスク
として微細な配線パターン等の形成が可能となり、半導
体装置の小型化を実現することができる。
【００２４】なお、本実施の形態１では、上層レジスト
膜３としてＫｒＦエキシマ露光用ポジ型レジストを用い
たが、ＯＨ基、ＣＯＯＨ基、ＮＨ基およびＳＨ基のうち
少なくとも一種を含むレジストであれば用いることがで
きる。
膜３としてＫｒＦエキシマ露光用ポジ型レジストを用い
たが、ＯＨ基、ＣＯＯＨ基、ＮＨ基およびＳＨ基のうち
少なくとも一種を含むレジストであれば用いることがで
きる。
【００２５】また、本実施の形態１では、露光装置とし
てＦ２エキシマレーザ露光装置を用いているが、ＡｒＦ
エキシマレーザ露光装置やＫｒＦエキシマレーザ露光装
置を用いてもよい。また、ＴＣＰエッチング装置以外に
も、ＥＣＲ（Electron Cyclotron Resonance）エッチン
グ装置やＩＣＰ（Inductively coupled plasma）エッチ
ング装置等のプラズマエッチング装置を適用可能であ
る。
てＦ２エキシマレーザ露光装置を用いているが、ＡｒＦ
エキシマレーザ露光装置やＫｒＦエキシマレーザ露光装
置を用いてもよい。また、ＴＣＰエッチング装置以外に
も、ＥＣＲ（Electron Cyclotron Resonance）エッチン
グ装置やＩＣＰ（Inductively coupled plasma）エッチ
ング装置等のプラズマエッチング装置を適用可能であ
る。
【００２６】
【発明の効果】本発明によれば、上層レジスト膜の膜
厚、又は上層シリル化パターンの線幅に依存することな
く、上層シリル化パターンを一定の膜厚で形成すること
ができる。
厚、又は上層シリル化パターンの線幅に依存することな
く、上層シリル化パターンを一定の膜厚で形成すること
ができる。
【図１】 本発明の実施の形態１による微細レジストパ
ターンの形成方法を説明するための断面図である（その
１）。
ターンの形成方法を説明するための断面図である（その
１）。
【図２】 本発明の実施の形態１による微細レジストパ
ターンの形成方法を説明するための断面図である（その
２）。
ターンの形成方法を説明するための断面図である（その
２）。
【図３】 本発明の実施の形態１による微細レジストパ
ターンの形成方法を説明するための断面図である（その
３）。
ターンの形成方法を説明するための断面図である（その
３）。
【図４】 本発明の実施の形態１による微細レジストパ
ターンの形成方法を説明するための断面図である（その
４）。
ターンの形成方法を説明するための断面図である（その
４）。
【図５】 本発明の実施の形態１による微細レジストパ
ターンの形成方法を説明するための断面図である（その
５）。
ターンの形成方法を説明するための断面図である（その
５）。
【図６】 本発明の実施の形態１による微細レジストパ
ターンの形成方法を説明するための断面図である（その
６）。
ターンの形成方法を説明するための断面図である（その
６）。
【図７】 本発明の実施の形態１による微細レジストパ
ターンの形成方法を説明するための断面図である（その
７）。
ターンの形成方法を説明するための断面図である（その
７）。
【図８】 従来の微細レジストパターンの形成方法を説
明するための断面図である（その１）。
明するための断面図である（その１）。
【図９】 従来の微細レジストパターンの形成方法を説
明するための断面図である（その２）。
明するための断面図である（その２）。
【図１０】 従来の微細レジストパターンの形成方法を
説明するための断面図である（その３）。
説明するための断面図である（その３）。
【図１１】 従来の微細レジストパターンの形成方法を
説明するための断面図である（その４）。
説明するための断面図である（その４）。
【図１２】 従来の微細レジストパターンの形成方法を
説明するための断面図である（その５）。
説明するための断面図である（その５）。
【図１３】 従来の微細レジストパターンの形成方法を
説明するための断面図である（その６）。
説明するための断面図である（その６）。
【図１４】 従来の微細レジストパターンの形成方法を
説明するための断面図である（その７）。
説明するための断面図である（その７）。
１ 基板、 ２ 下層レジスト膜、 ２Ａ 下層レジス
トパターン、 ３ 上層レジスト膜、 ３Ａ 上層レジ
ストパターン、 ４ 活性光線、 ５ 保護膜、 ６
上層シリル化パターン、 ７ レジストパターン。
トパターン、 ３ 上層レジスト膜、 ３Ａ 上層レジ
ストパターン、 ４ 活性光線、 ５ 保護膜、 ６
上層シリル化パターン、 ７ レジストパターン。
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平７−321091（ＪＰ，Ａ)
特開 平６−214397（ＪＰ，Ａ)
特開 平５−88375（ＪＰ，Ａ)
特開 平５−182904（ＪＰ，Ａ)
特開 平７−326562（ＪＰ，Ａ)
特開 平７−134422（ＪＰ，Ａ)
特開 平５−13384（ＪＰ，Ａ)
特開 平７−130631（ＪＰ，Ａ)
特開 平２−134639（ＪＰ，Ａ)
特開 平２−5522（ＪＰ，Ａ)
特開 平１−154053（ＪＰ，Ａ)
特開 昭63−232127（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/027
G03F 7/26 511
G03F 7/40 521
Claims (5)
- 【請求項１】 基板上に下層レジスト膜を形成する工程
と、 前記下層レジスト膜上に上層レジストパターンを形成す
る工程と、 前記上層レジストパターンの側壁のみをシリル化して、
上層シリル化パターンを形成する上層シリル化パターン
形成工程と、 前記上層シリル化パターンをマスクとしたドライエッチ
ング処理により、下層レジスト膜をパターニングするパ
ターニング工程と、 を含むことを特徴とする微細レジストパターンの形成方
法。 - 【請求項２】 請求項１に記載の形成方法において、 前記上層シリル化パターン形成工程は、 前記上層レジストパターンの上面に保護膜を形成する工
程と、 前記保護膜を形成した後、前記上層レジストパターンを
シリコン雰囲気中にさらす工程と、 を含むことを特徴とする微細レジストパターンの形成方
法。 - 【請求項３】 請求項１又は２に記載の形成方法におい
て、 フルオロカーボンを含む混合ガス又はフルオロカーボン
を用いたプラズマ処理によって、前記保護膜を形成する
ことを特徴とする微細レジストパターンの形成方法。 - 【請求項４】 請求項１から３の何れかに記載の形成方
法において、 前記上層レジストパターンが、ＯＨ基、ＣＯＯＨ基、Ｎ
Ｈ基およびＳＨ基の少なくとも一種含むことを特徴とす
る微細レジストパターンの形成方法。 - 【請求項５】 請求項１から４の何れかに記載の形成方
法において、 前記パターニング工程では、シリル化されていない前記
上層レジストパターンおよび前記保護膜がエッチングさ
れるとともに、前記下層レジスト膜がエッチングされる
ことを特徴とする微細レジストパターンの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001220154A JP3462485B2 (ja) | 2001-07-19 | 2001-07-19 | 微細レジストパターンの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001220154A JP3462485B2 (ja) | 2001-07-19 | 2001-07-19 | 微細レジストパターンの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003031486A JP2003031486A (ja) | 2003-01-31 |
| JP3462485B2 true JP3462485B2 (ja) | 2003-11-05 |
Family
ID=19054015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001220154A Expired - Fee Related JP3462485B2 (ja) | 2001-07-19 | 2001-07-19 | 微細レジストパターンの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3462485B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| PL204687B1 (pl) * | 2003-04-24 | 2010-02-26 | Inst Tech Elektronowej | Sposób wytwarzania nano-ścieżek |
| TWI452419B (zh) * | 2008-01-28 | 2014-09-11 | Az Electronic Mat Ip Japan Kk | 細微圖案光罩及其製造方法、及使用其之細微圖案形成方法 |
| US8084186B2 (en) | 2009-02-10 | 2011-12-27 | Az Electronic Materials Usa Corp. | Hardmask process for forming a reverse tone image using polysilazane |
-
2001
- 2001-07-19 JP JP2001220154A patent/JP3462485B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003031486A (ja) | 2003-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1279072B1 (en) | Ozone-enhanced silylation process to increase etch resistance of ultra thin resists | |
| JP3406302B2 (ja) | 微細パターンの形成方法、半導体装置の製造方法および半導体装置 | |
| US6514672B2 (en) | Dry development process for a bi-layer resist system | |
| US6716570B2 (en) | Low temperature resist trimming process | |
| JP4890524B2 (ja) | リソグラフィパターンの形成方法 | |
| JP3236266B2 (ja) | パターン形成方法 | |
| US7846843B2 (en) | Method for manufacturing a semiconductor device using a spacer as an etch mask for forming a fine pattern | |
| US6599844B2 (en) | Method and forming fine patterns of semiconductor devices using passivation layers | |
| JP2000091318A (ja) | 半導体装置の製造方法 | |
| JP2003209046A (ja) | レジストパターン形成方法および半導体装置の製造方法 | |
| JP3462485B2 (ja) | 微細レジストパターンの形成方法 | |
| US5322764A (en) | Method for forming a patterned resist | |
| US6465360B2 (en) | Method for fabricating an ultra small opening | |
| JP3585039B2 (ja) | ホール形成方法 | |
| US5866302A (en) | Pattern formation method | |
| JPH0883786A (ja) | 半導体装置の製造方法 | |
| JP2003179064A (ja) | 配線パターンの形成方法 | |
| JP3685832B2 (ja) | 半導体装置の製造方法 | |
| JP3660280B2 (ja) | 微細レジストパターンの形成方法 | |
| JP3450253B2 (ja) | 半導体装置の製造方法 | |
| JPH10186672A (ja) | 半導体装置の製造方法 | |
| JP2005114973A (ja) | 微細レジストパターンの形成方法 | |
| JPH05142788A (ja) | レジストパターンの形成方法 | |
| US6156668A (en) | Method for forming a fine pattern in a semiconductor device | |
| JPH06349728A (ja) | レジストパターンの形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070815 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |