JPH10186672A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH10186672A JPH10186672A JP8351095A JP35109596A JPH10186672A JP H10186672 A JPH10186672 A JP H10186672A JP 8351095 A JP8351095 A JP 8351095A JP 35109596 A JP35109596 A JP 35109596A JP H10186672 A JPH10186672 A JP H10186672A
- Authority
- JP
- Japan
- Prior art keywords
- film
- nitride film
- hydrogen
- chemically amplified
- nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Materials For Photolithography (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【課題】 窒化膜を下地としたときの化学増幅の不完全
さを解消し、信頼性の高い半導体装置を製造可能とす
る。 【解決手段】 窒化膜を反射防止膜とし、化学増幅型フ
ォトレジストをマスクとして微細パターンを形成するに
際し、上記窒化膜の表面を予め水素プラズマによって還
元する。あるいは、予め下地として金属膜を形成し、こ
の金属膜を窒素及び水素を含むプラズマで処理すること
により窒化膜とするとともに、その表面を還元する。窒
化膜の表面を還元することにより、化学増幅において生
成する酸（プロトン）のトラップが抑制され、窒化膜と
化学増幅型フォトレジストの界面付近においても化学増
幅が円滑に進行し、良好なパターニングが可能となる。
さを解消し、信頼性の高い半導体装置を製造可能とす
る。 【解決手段】 窒化膜を反射防止膜とし、化学増幅型フ
ォトレジストをマスクとして微細パターンを形成するに
際し、上記窒化膜の表面を予め水素プラズマによって還
元する。あるいは、予め下地として金属膜を形成し、こ
の金属膜を窒素及び水素を含むプラズマで処理すること
により窒化膜とするとともに、その表面を還元する。窒
化膜の表面を還元することにより、化学増幅において生
成する酸（プロトン）のトラップが抑制され、窒化膜と
化学増幅型フォトレジストの界面付近においても化学増
幅が円滑に進行し、良好なパターニングが可能となる。
Description
【０００１】
【発明の属する技術分野】本発明は、多層配線構造を有
する半導体装置の製造方法に関するものであり、特に、
微細パターン形成技術の改良に関するものである。
する半導体装置の製造方法に関するものであり、特に、
微細パターン形成技術の改良に関するものである。
【０００２】
【従来の技術】半導体デバイスの高速化、高集積化のた
めには、微細パターンの形成技術が不可欠であり、例え
ば線幅０．２５μｍ以下のパターン形成のためには、化
学増幅型フォトレジストの活用が有効である。
めには、微細パターンの形成技術が不可欠であり、例え
ば線幅０．２５μｍ以下のパターン形成のためには、化
学増幅型フォトレジストの活用が有効である。
【０００３】化学増幅型フォトレジストは、通常はレジ
スト溶解液に対して不溶な樹脂よりなり、光を照射する
ことにより、レジスト溶解液に可溶な樹脂と酸とに分解
する。発生した酸は、化学増幅型フォトレジストと化学
反応を起こし、これをレジスト溶解液に可溶な樹脂と酸
とに分解する。このようなメカニズムにより、光照射に
よる分解が化学的に増幅され、連続的に反応が進行する
ことにより、微細なパターンが形成可能となる。
スト溶解液に対して不溶な樹脂よりなり、光を照射する
ことにより、レジスト溶解液に可溶な樹脂と酸とに分解
する。発生した酸は、化学増幅型フォトレジストと化学
反応を起こし、これをレジスト溶解液に可溶な樹脂と酸
とに分解する。このようなメカニズムにより、光照射に
よる分解が化学的に増幅され、連続的に反応が進行する
ことにより、微細なパターンが形成可能となる。
【０００４】
【発明が解決しようとする課題】ところで、フォトレジ
ストによるパターニングの際、特に下層膜が金属である
ときには、下層膜による光の散乱や、反射光による影響
を防止するために、反射防止膜を形成することが多い。
そして、反射防止膜には、例えば窒化チタンや窒化シリ
コン、窒化酸化シリコン等、窒化膜が使用されている。
ストによるパターニングの際、特に下層膜が金属である
ときには、下層膜による光の散乱や、反射光による影響
を防止するために、反射防止膜を形成することが多い。
そして、反射防止膜には、例えば窒化チタンや窒化シリ
コン、窒化酸化シリコン等、窒化膜が使用されている。
【０００５】しかしながら、窒化膜には、必然的に孤立
電子対が存在し、この孤立電子対が上記化学増幅のメカ
ニズムの過程で生成される酸基中のプロトン（Ｈ+）を
トラップしてしまうという現象が起こる。
電子対が存在し、この孤立電子対が上記化学増幅のメカ
ニズムの過程で生成される酸基中のプロトン（Ｈ+）を
トラップしてしまうという現象が起こる。
【０００６】そのため、窒化膜と化学増幅型フォトレジ
ストの界面付近で、酸（Ｈ+）の欠乏が生じ、界面付近
での化学増幅が不完全になる傾向にある。
ストの界面付近で、酸（Ｈ+）の欠乏が生じ、界面付近
での化学増幅が不完全になる傾向にある。
【０００７】この化学増幅の不完全さは、レジスト形状
の裾引きにつながり、ひいては、下層膜の加工の際のパ
ターニング形状と仕上がり形状とのずれ、いわゆる変換
差の原因となっている。
の裾引きにつながり、ひいては、下層膜の加工の際のパ
ターニング形状と仕上がり形状とのずれ、いわゆる変換
差の原因となっている。
【０００８】このことは、結果として狙い通りの加工を
困難なものとし、半導体装置の製造に大きな影響を及ぼ
している。
困難なものとし、半導体装置の製造に大きな影響を及ぼ
している。
【０００９】そこで、本発明は、このような不都合を解
消するために提案されたものであって、化学増幅の不完
全さを解消することを目的とし、半導体加工の精度を向
上し、信頼性の高い半導体装置を製造可能とすることを
目的とする。
消するために提案されたものであって、化学増幅の不完
全さを解消することを目的とし、半導体加工の精度を向
上し、信頼性の高い半導体装置を製造可能とすることを
目的とする。
【００１０】
【課題を解決するための手段】上述の目的を達成するた
めに、本発明は、窒化膜を反射防止膜とし、化学増幅型
フォトレジストをマスクとして微細パターンを形成する
に際し、上記窒化膜の表面を予め水素プラズマによって
還元することを特徴とするものであり、あるいは、予め
下地として金属膜を形成し、この金属膜を窒素及び水素
を含むプラズマで処理することにより窒化膜とするとと
もに、その表面を還元することを特徴とするものであ
る。
めに、本発明は、窒化膜を反射防止膜とし、化学増幅型
フォトレジストをマスクとして微細パターンを形成する
に際し、上記窒化膜の表面を予め水素プラズマによって
還元することを特徴とするものであり、あるいは、予め
下地として金属膜を形成し、この金属膜を窒素及び水素
を含むプラズマで処理することにより窒化膜とするとと
もに、その表面を還元することを特徴とするものであ
る。
【００１１】化学増幅型フォトレジストは、図１に模式
的に示すように、光の照射による樹脂の分解が、それに
よって生成した酸による分解により増幅され、次々と化
学反応が進む。
的に示すように、光の照射による樹脂の分解が、それに
よって生成した酸による分解により増幅され、次々と化
学反応が進む。
【００１２】このとき、下地が窒化膜であると、プロト
ンがこの窒化膜にトラップされ、化学増幅が不完全なも
のとなる。
ンがこの窒化膜にトラップされ、化学増幅が不完全なも
のとなる。
【００１３】その結果、図２に示すように、窒化膜１上
のフォトレジスト層２に裾引きＨが生ずる。
のフォトレジスト層２に裾引きＨが生ずる。
【００１４】本発明では、上述の手法により窒化膜の表
面を還元しているので、化学増幅において生成する酸
（プロトン）のトラップが抑制され、窒化膜と化学増幅
型フォトレジストの界面付近においても化学増幅が円滑
に進行し、良好なパターニングが可能となる。
面を還元しているので、化学増幅において生成する酸
（プロトン）のトラップが抑制され、窒化膜と化学増幅
型フォトレジストの界面付近においても化学増幅が円滑
に進行し、良好なパターニングが可能となる。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。
て説明する。
【００１６】微細パターンの形成に際しては、先ず、基
板１１上に、図３に示すように、パターニングされる下
地層１２を形成する。この下地層１２には、ポリシリコ
ンや高融点金属珪化物等、任意の材料を選択することが
できる。
板１１上に、図３に示すように、パターニングされる下
地層１２を形成する。この下地層１２には、ポリシリコ
ンや高融点金属珪化物等、任意の材料を選択することが
できる。
【００１７】この下地層１２は、例えば図示のようにフ
ィールド酸化膜１３やゲート絶縁膜１４上にも形成され
るが、これに限らず、各種構造の上部に形成することが
でき、また、下地層１２自体がポリサイド構造のように
２重構造であってもよい。
ィールド酸化膜１３やゲート絶縁膜１４上にも形成され
るが、これに限らず、各種構造の上部に形成することが
でき、また、下地層１２自体がポリサイド構造のように
２重構造であってもよい。
【００１８】次に、図４に示すように、この下地層１２
上に反射防止膜１５を形成する。この反射防止膜１５
は、窒化膜、例えば窒化チタン（ＴｉＮ）、窒化シリコ
ン（ＳｉＮ）、窒化酸化シリコン（ＳｉＯＮ）等の膜で
ある。
上に反射防止膜１５を形成する。この反射防止膜１５
は、窒化膜、例えば窒化チタン（ＴｉＮ）、窒化シリコ
ン（ＳｉＮ）、窒化酸化シリコン（ＳｉＯＮ）等の膜で
ある。
【００１９】本発明では、この窒化膜からなる反射防止
膜１５の表面を還元し、プロトンのトラップを抑制す
る。
膜１５の表面を還元し、プロトンのトラップを抑制す
る。
【００２０】反射防止膜１５の表面を還元する方法とし
ては、先ず、水素プラズマによる処理が挙げられる。反
射防止膜１５を水素プラズマ中に晒せば、表面が還元さ
れる。
ては、先ず、水素プラズマによる処理が挙げられる。反
射防止膜１５を水素プラズマ中に晒せば、表面が還元さ
れる。
【００２１】なお、この水素プラズマ処理の際には、水
素分圧を４％以下とすることが好ましい。水素分圧を４
％以下とすれば、特別な安全設備を要さず、設備上有利
である。
素分圧を４％以下とすることが好ましい。水素分圧を４
％以下とすれば、特別な安全設備を要さず、設備上有利
である。
【００２２】あるいは、反射防止膜１５を窒化する際
に、同時に表面を還元することも可能である。
に、同時に表面を還元することも可能である。
【００２３】すなわち、反射防止膜１５形成の前段階と
して、金属膜、例えばチタン膜を形成しておく。
して、金属膜、例えばチタン膜を形成しておく。
【００２４】そして、この金属膜に対して、窒素及び水
素を含む雰囲気（例えばアンモニアＮＨ3雰囲気）下で
プラズマ処理を施す。このプラズマ処理によって、前記
金属膜は窒化されて反射防止膜１５となる。と同時に、
その表面が還元される。
素を含む雰囲気（例えばアンモニアＮＨ3雰囲気）下で
プラズマ処理を施す。このプラズマ処理によって、前記
金属膜は窒化されて反射防止膜１５となる。と同時に、
その表面が還元される。
【００２５】このような手法により反射防止膜１５の表
面を還元した後、図５に示すように、この反射防止膜１
５上に化学増幅型フォトレジスト層１６を形成し、これ
を選択露光してパターニングする。
面を還元した後、図５に示すように、この反射防止膜１
５上に化学増幅型フォトレジスト層１６を形成し、これ
を選択露光してパターニングする。
【００２６】化学増幅型フォトレジストは、例えばポジ
型の場合、樹脂、溶解阻止剤及び酸発生剤（感光剤）か
らなり、レジスト未露光部では溶解阻止剤が樹脂を保護
するため、アルカリ水溶液（現像液）に溶解しない。
型の場合、樹脂、溶解阻止剤及び酸発生剤（感光剤）か
らなり、レジスト未露光部では溶解阻止剤が樹脂を保護
するため、アルカリ水溶液（現像液）に溶解しない。
【００２７】一方、レジスト露光部においては、酸発生
剤から発生した酸によって溶解阻止剤が分解されるた
め、アルカリ水溶液（現像液）に溶解するようになる。
剤から発生した酸によって溶解阻止剤が分解されるた
め、アルカリ水溶液（現像液）に溶解するようになる。
【００２８】この酸は、触媒として働くためほとんど消
費されることがなく、次々と溶解阻止剤を分解してい
く。これが化学増幅型と呼ばれる所以である。
費されることがなく、次々と溶解阻止剤を分解してい
く。これが化学増幅型と呼ばれる所以である。
【００２９】したがって、酸発生剤（感光剤）を少なく
することができ、化学増幅型フォトレジストの光吸収率
を小さくすることができる。さらに、樹脂、溶解阻止
剤、酸発生剤の各々を独立して選択できるため、これら
を構成する材料の選択の幅が広い。
することができ、化学増幅型フォトレジストの光吸収率
を小さくすることができる。さらに、樹脂、溶解阻止
剤、酸発生剤の各々を独立して選択できるため、これら
を構成する材料の選択の幅が広い。
【００３０】その結果、例えばＫｒＦエキシマレーザの
波長（２４８ｎｍ）領域で光吸収率が低い樹脂を採用で
きるようになり、高い光透過率を有するレジストを作製
することができ、現像後のレジスト断面形状はほぼ矩形
になる。
波長（２４８ｎｍ）領域で光吸収率が低い樹脂を採用で
きるようになり、高い光透過率を有するレジストを作製
することができ、現像後のレジスト断面形状はほぼ矩形
になる。
【００３１】この化学増幅型フォトレジストを用いてパ
ターニングするとき、上記反射防止膜１５は、窒化膜で
あっても表面が還元されているため、プロトンのトラッ
プが抑制され、微細なパターンで精度よくフォトレジス
ト層１６をパターニングすることができる。
ターニングするとき、上記反射防止膜１５は、窒化膜で
あっても表面が還元されているため、プロトンのトラッ
プが抑制され、微細なパターンで精度よくフォトレジス
ト層１６をパターニングすることができる。
【００３２】そして、微細パターンにパターニングされ
た化学増幅型型フォトレジスト層１６をマスクとして、
図６に示すように下地層１２のエッチングを行う。この
エッチングによりパターニングされた下地層１２は、配
線層、あるいはその他の層として用いられる。
た化学増幅型型フォトレジスト層１６をマスクとして、
図６に示すように下地層１２のエッチングを行う。この
エッチングによりパターニングされた下地層１２は、配
線層、あるいはその他の層として用いられる。
【００３３】
【実施例】実施例１ 本実施例は、反射防止膜（窒化膜）として窒化チタンを
用いた場合に適用した例である。
用いた場合に適用した例である。
【００３４】先ず、半導体基板の配線膜表面に、窒化チ
タン膜をスパッタリングにより全面に成膜した。
タン膜をスパッタリングにより全面に成膜した。
【００３５】窒化チタン膜の成膜は、基板温度を２００
℃とし、Ｎ2を１００sccmで供給しながら、圧力１Ｐ
ａ、スパッタリングパワー６ｋＷなる条件で行った。
℃とし、Ｎ2を１００sccmで供給しながら、圧力１Ｐ
ａ、スパッタリングパワー６ｋＷなる条件で行った。
【００３６】成膜した窒化チタン膜の膜厚は、１００ｎ
ｍである。
ｍである。
【００３７】このように窒化チタン膜を反射防止膜とし
て成膜した半導体基板に対し、水素プラズマ処理を行っ
た。水素プラズマ処理の条件は下記の通りである。
て成膜した半導体基板に対し、水素プラズマ処理を行っ
た。水素プラズマ処理の条件は下記の通りである。
【００３８】 水素プラズマ処理条件 基板温度 ： 常温 供給ガス ： Ａｒで水素分圧３％に希釈された水素含有Ａｒガス ガス供給速度： １５０ｓｃｃｍ 高周波パワー： １００Ｗ 圧力 ： ５Ｐａ 上述の水素プラズマ処理を施した後、化学増幅型フォト
レジスト層を形成し、パターニングを行った。
レジスト層を形成し、パターニングを行った。
【００３９】その結果、窒化チタンの表面が還元され、
これにより化学増幅時のプロトンのトラップが抑制さ
れ、良好なパターニングが可能となった。
これにより化学増幅時のプロトンのトラップが抑制さ
れ、良好なパターニングが可能となった。
【００４０】なお、本実施例は、窒化チタンのみなら
ず、窒化シリコン、窒化酸化シリコン等、反射防止効果
を有する窒化膜全般に適用可能であり、有効である。
ず、窒化シリコン、窒化酸化シリコン等、反射防止効果
を有する窒化膜全般に適用可能であり、有効である。
【００４１】実施例２ 本実施例は、金属膜の窒化と表面の還元を同時に行った
例である。なお、本例は、適用範囲がある程度限られて
おり、プラズマによる窒化が可能なもの、例えば窒化チ
タン等の場合にのみ適用可能である。
例である。なお、本例は、適用範囲がある程度限られて
おり、プラズマによる窒化が可能なもの、例えば窒化チ
タン等の場合にのみ適用可能である。
【００４２】先ず、半導体基板の配線膜表面に、チタン
膜をスパッタリングにより全面に成膜した。
膜をスパッタリングにより全面に成膜した。
【００４３】チタン膜の成膜は、基板温度を２００℃と
し、Ａｒを１００ｓｃｃｍで供給しながら、圧力０．５
Ｐａ、スパッタリングパワー２ｋＷなる条件で行った。
し、Ａｒを１００ｓｃｃｍで供給しながら、圧力０．５
Ｐａ、スパッタリングパワー２ｋＷなる条件で行った。
【００４４】成膜したチタン膜の膜厚は、１００ｎｍで
ある。
ある。
【００４５】このようにチタン膜を反射防止膜として成
膜した半導体基板に対し、プラズマ処理を行い、窒化し
た。プラズマ処理の条件は下記の通りである。
膜した半導体基板に対し、プラズマ処理を行い、窒化し
た。プラズマ処理の条件は下記の通りである。
【００４６】プラズマ処理条件 プラズマ装置： 平行平板型ＲＩＥ装置 基板温度 ： ６５０℃ 供給ガス ： ＮＨ3 ８０sccm、Ｎ2 ２００sccm 高周波パワー： ５００Ｗ 圧力 ： １０Ｐａ これにより、チタン膜が窒化されるとともに、プラズマ
中の水素により表面が還元され、先の実施例と同様の効
果が得られる。
中の水素により表面が還元され、先の実施例と同様の効
果が得られる。
【００４７】実際、このようにして形成した反射防止膜
の上に化学増幅型フォトレジスト層を形成し、パターニ
ングを行ったところ、良好なパターニングが可能であっ
た。
の上に化学増幅型フォトレジスト層を形成し、パターニ
ングを行ったところ、良好なパターニングが可能であっ
た。
【００４８】以上、本発明の具体的な実施例について説
明してきたが、本発明がこの実施例に限定されるもので
ないことは言うまでもない。
明してきたが、本発明がこの実施例に限定されるもので
ないことは言うまでもない。
【００４９】
【発明の効果】以上の説明からも明らかなように、本発
明によれば、反射防止効果を有する窒化膜上での化学増
幅型フォトレジストの使用が可能となり、半導体加工の
精度、信頼性を向上することができる。
明によれば、反射防止効果を有する窒化膜上での化学増
幅型フォトレジストの使用が可能となり、半導体加工の
精度、信頼性を向上することができる。
【００５０】また、このとき、水素分圧を４％以下とす
れば、特別な設備も不要である。
れば、特別な設備も不要である。
【図１】化学増幅型フォトレジストにおける化学増幅の
メカニズムを示す模式図である。
メカニズムを示す模式図である。
【図２】プロトンが窒化膜にトラップされた場合に生ず
る裾引きの様子を示す模式図である。
る裾引きの様子を示す模式図である。
【図３】パターニング工程を工程順に示すものであり、
下地層形成工程を示す概略断面図である。
下地層形成工程を示す概略断面図である。
【図４】反射防止膜形成工程を示す概略断面図である。
【図５】化学増幅型フォトレジストのパターニング工程
を示す概略断面図である。
を示す概略断面図である。
【図６】下地層のパターニング工程を示す概略断面図で
ある。
ある。
１１ 半導体基板、１２ 下地層、１５ 反射防止膜、
１６ 化学増幅型フォトレジスト層
１６ 化学増幅型フォトレジスト層
Claims (5)
- 【請求項１】 窒化膜を反射防止膜とし、化学増幅型フ
ォトレジストをマスクとして微細パターンを形成するに
際し、 上記窒化膜の表面を予め水素プラズマによって還元する
ことを特徴とする半導体装置の製造方法。 - 【請求項２】 窒化膜が窒化チタン膜であることを特徴
とする請求項１記載の半導体装置の製造方法。 - 【請求項３】 水素プラズマにおける水素分圧を４％以
下とすることを特徴とする請求項１記載の半導体装置の
製造方法。 - 【請求項４】 窒化膜を反射防止膜とし、化学増幅型フ
ォトレジストをマスクとして微細パターンを形成するに
際し、 化学増幅型フォトレジストの下地として金属膜を形成
し、この金属膜を窒素及び水素を含むプラズマで処理す
ることにより窒化膜とするとともに、その表面を還元す
ることを特徴とする半導体装置の製造方法。 - 【請求項５】 金属膜がチタン膜であり、窒化膜が窒化
チタン膜であることを特徴とする請求項４記載の半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8351095A JPH10186672A (ja) | 1996-12-27 | 1996-12-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8351095A JPH10186672A (ja) | 1996-12-27 | 1996-12-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10186672A true JPH10186672A (ja) | 1998-07-14 |
Family
ID=18415017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8351095A Withdrawn JPH10186672A (ja) | 1996-12-27 | 1996-12-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10186672A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6255225B1 (en) | 1999-02-09 | 2001-07-03 | Mitsubishi Denki Kabushiki Kaisha | Method of forming a resist pattern, a method of manufacturing semiconductor device by the same method, and a device and a hot plate for forming a resist pattern |
| US6746973B1 (en) * | 2002-08-05 | 2004-06-08 | Advanced Micro Devices, Inc. | Effect of substrate surface treatment on 193 NM resist processing |
| US6818383B2 (en) | 2002-01-16 | 2004-11-16 | Renesas Technology Corp. | Method for forming a resist pattern and method for manufacturing a semiconductor device |
| CN117215153A (zh) * | 2023-11-09 | 2023-12-12 | 粤芯半导体技术股份有限公司 | 一种晶圆的光阻涂布方法、装置、电子设备及存储介质 |
-
1996
- 1996-12-27 JP JP8351095A patent/JPH10186672A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6255225B1 (en) | 1999-02-09 | 2001-07-03 | Mitsubishi Denki Kabushiki Kaisha | Method of forming a resist pattern, a method of manufacturing semiconductor device by the same method, and a device and a hot plate for forming a resist pattern |
| US6818383B2 (en) | 2002-01-16 | 2004-11-16 | Renesas Technology Corp. | Method for forming a resist pattern and method for manufacturing a semiconductor device |
| US6746973B1 (en) * | 2002-08-05 | 2004-06-08 | Advanced Micro Devices, Inc. | Effect of substrate surface treatment on 193 NM resist processing |
| CN117215153A (zh) * | 2023-11-09 | 2023-12-12 | 粤芯半导体技术股份有限公司 | 一种晶圆的光阻涂布方法、装置、电子设备及存储介质 |
| CN117215153B (zh) * | 2023-11-09 | 2024-02-27 | 粤芯半导体技术股份有限公司 | 一种晶圆的光阻涂布方法、装置、电子设备及存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3003657B2 (ja) | 半導体装置の製造方法 | |
| JPH09251988A (ja) | 中間層の一部を除去する中間層リソグラフィ法 | |
| JP2000091318A (ja) | 半導体装置の製造方法 | |
| KR100255404B1 (ko) | 드라이에칭방법 | |
| KR20040103073A (ko) | 반도체 제조공정에서의 포토레지스트 제거방법 | |
| JP2002543586A (ja) | 反射防止コーティング及びそれに関連する方法 | |
| US6723652B1 (en) | Dry etching method and method of manufacturing semiconductor apparatus | |
| JPH09237777A (ja) | 上部層の一部を除去する中間層リソグラフィ法 | |
| JP2003209046A (ja) | レジストパターン形成方法および半導体装置の製造方法 | |
| KR0172237B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
| JPH10186672A (ja) | 半導体装置の製造方法 | |
| US5322764A (en) | Method for forming a patterned resist | |
| JP3259529B2 (ja) | 選択エッチング方法 | |
| JP3277414B2 (ja) | ドライエッチング方法 | |
| KR100320898B1 (ko) | 포토레지스트 패턴 형성 방법 | |
| US6774029B2 (en) | Method for forming a conductive film and a conductive pattern of a semiconductor device | |
| JPH05160022A (ja) | 半導体装置の製造方法 | |
| US5866302A (en) | Pattern formation method | |
| JPH0794469A (ja) | ドライエッチング方法 | |
| JP2000277494A (ja) | 有機系反射防止膜のエッチング方法および半導体装置の製造方法 | |
| JP3462485B2 (ja) | 微細レジストパターンの形成方法 | |
| JP3450253B2 (ja) | 半導体装置の製造方法 | |
| JP3371988B2 (ja) | 薄膜の加工方法 | |
| JP3435897B2 (ja) | プラズマエッチング方法 | |
| KR100312985B1 (ko) | 반도체소자제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040302 |