KR0172237B1 - 반도체 소자의 미세패턴 형성방법 - Google Patents

반도체 소자의 미세패턴 형성방법 Download PDF

Info

Publication number
KR0172237B1
KR0172237B1 KR1019950017482A KR19950017482A KR0172237B1 KR 0172237 B1 KR0172237 B1 KR 0172237B1 KR 1019950017482 A KR1019950017482 A KR 1019950017482A KR 19950017482 A KR19950017482 A KR 19950017482A KR 0172237 B1 KR0172237 B1 KR 0172237B1
Authority
KR
South Korea
Prior art keywords
wafer
resist
pattern
forming
semiconductor device
Prior art date
Application number
KR1019950017482A
Other languages
English (en)
Other versions
KR970003413A (ko
Inventor
복철규
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950017482A priority Critical patent/KR0172237B1/ko
Priority to TW085107600A priority patent/TW384514B/zh
Priority to CN96107007A priority patent/CN1080929C/zh
Priority to DE19625595A priority patent/DE19625595B4/de
Priority to JP8166339A priority patent/JPH09120942A/ja
Priority to GB9613344A priority patent/GB2302759B/en
Publication of KR970003413A publication Critical patent/KR970003413A/ko
Application granted granted Critical
Publication of KR0172237B1 publication Critical patent/KR0172237B1/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Weting (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 반도체 소자의 미세패턴 형성방법에 관한 것으로, 웨이퍼 상부에 레지스트 패턴을 형성하는 리소그라피 공정에 있어서, 특히 리소그라피 공정을 진행하기 전단계에서 패턴형성을 불량하게 하는 아민을 제거하기 위해 산소 플라즈마나 강산을 이용해 웨이퍼 상부표면을 산화시켜 산화막을 형성하거나 또는 화학 증착기 내에 웨이퍼를 넣고 웨이퍼 표면을 산화시켜 산화막을 형성함으로써 아민의 오염에 의해 레지스트 패턴의 하층에서의 푸트 또는 언더 컷 등의 불량의 발생을 방지함으로써 패턴의 선폭조절을 용이하게 함과 동시에 반도체 소자 제조수율을 증가시킬 수 있다.

Description

반도체 소자의 미세패턴 형성방법
제1a도는 2성분계 포지티브 화학증폭형 레지스트에 대한 광반응 상태를 도시한 도면.
제1b도는 3성분계 네거티브 화학증폭형 레지스트에 대한 광반응 상태를 도시한 도면.
제2a도 내지 제2d도는 웨이퍼 상부에 레지스트 패턴형성과정을 도시한 도면.
제3a도와 제3b도는 아민에 오염된 경우에 형성되는 레지스트 패턴을 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명
1 : 수지(Resin) 2 : 용해 억제제
3 : 광산 발생제(Photoacid Generator)
4 : 가교제(Crosslinking Agent) 11 : 반도체 기판
12 : 포토레지스트(Photoresist) 13 : 포토 마스크
15 : 푸트(Foot) 16 : 언더컷
본 발명은 반도체 소자의 미세패턴 형성방법에 관한 것으로, 특히 반도체 기판 상부에 레지스트 패턴(Resist Pattern)을 형성하기 위한 리소그라피(Lithography) 공정에 있어서, 리소그라피 공정 진행 전단계에서 산소 플라즈마 등을 이용하여 웨이퍼 표면에 얇은 두께의 산화막을 형성하거나 또는 강한 산성액을 사용하여 웨이퍼표면을 처리함으로써 패턴형성을 불량하게 하는 아민의 오염으로부터 방지하여 양호한 레지스트패턴을 형성하는 반도체 소자의 미세패턴 형성방법에 관한 것이다.
일반적으로 반도체 기판 상부에 레지스트 패턴을 형성하기 위한 리소그라피 공정에 있어서, 웨이퍼 상부에 도포되는 포토레지스트가 대기 중의 아민(Amine)에 오염되는 경우, 레지스트 패턴의 하층에 레지스트가 완전히 식각되지 않고 양측면으로 잔류하여 남게되는 푸트(Foot) 또는 레지스트 패턴의 하층 밑부분으로 레지스트가 식각되어 파헤쳐지는 언더 컷(Undercut) 현상이 발생되어 미세패턴 형성을 하지 못하게 된다.
아민에 의해 레지스트 패턴의 하층에 푸트 또는 언더 컷이 발생되는 종래의 기술에 대해 설명하기로 한다.
먼저, 레지스트 패턴형성에 사용되는 종래의 일반적인 화학증폭형 레지스트(Chemically Amplified Resist)에 대한 광반응 메카니즘에 대해 살펴보기로 한다.
제1a도는 2성분계 포지티브 화학증폭형 레지스트(Two-Component Chemically Amplified Resist)에 대한 광반응 상태를 도시한 도면이다.
상기 도면에 도시된 바와 같이, 일반적으로 화학 증폭형 레지스트에는 수지(Resin)(1)와 상기 수지(1)에 붙어있는 용해 억제제(Dissolution Inhibitor)(2)로 된 일련의 성분과, 광산 발생제(Phoroacid Generator)로 이뤄지는 두개의 성분으로 구성되어 있다.
용해 억제제(2)가 붙어 있는 수지(1)는 염기성 용액(Alkali Solution)에 녹지 않으나, 용해 억제제(2)가 붙어 있지 않은 수지는 염기성 용액에 녹게된다. 따라서, 이와 같은 용해도 차이의 특성을 이용하여 패턴형성이 가능하게 된다.
즉, 노광되지 않은 레지스트는 녹지 않으나, 노광된 레지스트는 광산 발생제(3)로부터 나온 강산(Strong Acid)인 H+에 의하여 용해 억제제(2)가 수지(1)로부터 분리되므로 용해된다. 이때, 상기 H+이온은 빛 에너지에 의해 발생되고, 열 에너지에 의해 활성화되어 용해 억제제(2)와 수지(1)가 분리되도록 촉매 역할을 한다.
여기서, 상기 2성분계 포지티브 화학증폭형 레지스트는 보통 수지로는 폴리하이드록시 스티렌(polyhydroxy styrene), 용해 억제제로는 터시어리 부톡시 카르보닐(Tertiary-butoxy Carbonyl)기가 이용되고, 광산 발생제로는 트리페닐 술포늄 트리플레이트(Triphenjyl Sulfornium Triflate)가 이용된다.
제1b도는 3성분계 네거티브 화학 증폭형 레지스트(Tree-Component Negative Chemically Amplified Resist)에 대한 광반응 상태를 도시한 도면으로서, 네거티브 화학증폭형레지스트는 수지(1)와 광산 발생제(3) 그리고 가교제(4)의 3성분으로 구성되어 있음을 도시하고 있다.
상 기 3 성분은 모두 염기성 용액에 용해되지만, 노광되어 수지(1)와 가교제(4)가 결합되면, 용해되지 않는 물질로 바뀌어 용해도 차이가 생기므로 패턴형성이 가능하게 된다. 즉, 노광되지 않은 레지스트는 용해되지만 노광된 레지스트는 광산 발생제(3)로부터 나온 강산인 H+에 의하여 수지(1)와 가교제(4)가 결합되도록 함으로써 용해도 차이가 유발되게 하고, H+는 빛 에너지에 의해 발생되고 열 에너지에 의해 할성화되어 수지(1)와 가교제 (4)가 결합되도록 촉매역할을 하게한다.
상기 3 성분계 네거티브 화학 증폭형 레지스트는 보통 수지로서 폴리비닐페놀(Poly vinyl phenol), 가교제로서 멜라민(Melamine) 그리고 광산 발생제로서 페노티아진(Phenothiazine)을 사용한다. 폴리비닐 페놀은 염기성 용액에 매우 잘 녹는 물질로서, 2 성분계 포지티브 화학 증폭형 레지스트의 경우, 노광되면 폴리하이드록시 스티렌에서 터시어리 부톡시 카르보닐기가 떨어져서 폴리비닐 페놀로 변하게 된다.
한편, 화학 증폭형 레지스트는 패턴형성이 이루어지기 위해서는 포지티브 및 네거티브 레지스트의 종류에 관계없이 강산인 H+이 발생되어야 한다. 즉, 포지티브 레지스트의 경우, 노광되어 강산이 존재하는 지역만이 용해되고, 네거티브 레지스트의 경우에는 노광되어 강산이 존개하는 지역만이 패턴으로 남게된다. 따라서, 어떤 경우에서든 강산이 발생되지 않거나, 발생되더라도 없어지게 되면 포지티브 레지스트의 경우 강산이 없어진 지역에 레지스트가 녹지않게 되며, 네거티브 레지스트의 경우 강산이 없어진 지역에서 레지스트가 녹게 된다.
제2a도 내지 제2b도는 상기 화학 증폭형 포토레지스트로써 웨이퍼 상부에 레지스트 패턴을 형성하기 위한 공정단계를 도시한 도면이다.
제2a도는 웨이퍼(11) 상에 포토레지스트(12)를 도포한 상태의 단면도이고,
제2b도는 노광 마스크(13)를 사용하여 웨이퍼(11) 상의 포토레지스트(12)를 노광시키는 상태를 도시한 도면이다.
제2c도는 상기 제2b도의 노광공정에서 사용되는 포토레지스트(12)가 포지티브 레지스트인 경우에 형성된 패턴의 상태이고,
제2d도는 상기 제2b도의 노광공정에서 사용된 포토레지스트(12)가 네거티브 레지스트인 경우에 형성된 패턴의 상태이다.
상기 제2c도와 제2d도에 도시된 바와 같은 패턴은 정상적인 레지스트 패턴이 형성된 경우를 나타내고 있으나, 이에 반해, 제3a도와 제3b도는 포토레지스트(12)가 아민(미도시)에 오염된 경우에 형성된 패턴을 도시하고 있다.
즉, 상기 제3a도는 포지티브 레지스트 패턴으로서, 레지스트 패턴 하층에 푸트(Foot)(15)가 발생된 상태를 도시하고 있으며,
제3b도는 네거티브 레지스트 패턴으로서, 패턴의 하층에 언더 컷(6)이 발생됨을 도시하고 있다.
참고로, 포토레지스트가 아민에 오염될 경우 상기와 같은 패턴의 불량을 발생시키는 현상에 대해 살펴보기로 한다.
보통 반도체 소자의 제조공정에 이용되는 필름의 종류로는 산화막(Oxide), 질화막(Nitride), 폴리실리콘막(Poly silicon), 티타늄 질화막(Titanium Nitride), 불순물 주입막(Boron-phosphorus Silica Glass; BPSG) 등 여러 가지가 있으나, 이 중에서 특히 티타늄 질화막과 불순물 주입막은 대기 중의 아민에 의해 오염되어 막 표면에 아민농도가 높게된다.
상기 아민은 암모니아의 유도체로서, 염기성이므로 강산과 반응하여 중화되므로 막 표면에 존재하는 강산을 소모시킨다.
따라서, 포지티브 레지스트의 경우, 패턴 하층의 양쪽 끝에서는 강산이 소모되어 레지스트가 용해되지 않고 남게되며, 네거티브 레지스트의 경우 마찬가지로 강산이 소모되어 레지스트가 용해되어 버린다.
즉, 아민에 오염되게 되면, 포지티브 레지스트의 경우, 제3a도에 도시된 바와 같이, 패턴의 하층에 레지스트가 용해되지 않고 남은 형태의 푸트(5)가 발생되고, 네거티브 레지스트의 경우에는 상기 제3b도에 도시된 바와같이 패턴의 하층에 레지스트가 용해된 형태의 언더 컷(6)이 발생되고, 이로 인해 미세패턴을 형성하는데 장애 요인이 될 뿐만 아니라 반도체 소자의 제조수율을 저하시키는 문제점이 생긴다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여, 웨이퍼 상부필름의 표면에 아민과 반응하지 않은 얇은 두께의 산화막을 형성하거나 또는 아민에 오염된 웨이퍼 상부필름을 강한 산성액으로 처리하여 아민을 중화시켜 제거함으로써 양호한 레지스트 패턴을 형성할 수 있는 반도체 소자의 미세패턴 형성방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 특징은 반도체 소자의 미세패턴 형성방법에 있어서,
웨이퍼 상부 표면 상에 아민에 오염되지 않는 산화막을 형성하는 웨이퍼 처리공정과,
웨이퍼 상에 포토레지스트의 접착이 잘 되도록 하는 프라임 공정과,
웨이퍼 상부에 포토레지스트를 도포하는 공정과,
상기 포토레지스트를 노광 및 현상하여 레지스트 패턴을 형성하는 공정을 구비하는 것이다.
상기 목적을 달성하기 위한 다른 특징은 웨이퍼 상부의 필름 상에 강산을 사용하여 아민을 중화시키는 웨이퍼 처리공정과,
웨이퍼 상에 포토레지스트의 접착이 잘 되도록 하는 프라임 공정과,
웨이퍼 상부에 포토레지스트를 도포하는 공정과,
상기 포토레지스트를 노광 및 현상하는 공정을 구비함에 있다.
이하, 본 발명에 대한 보다 상세한 설명을 하기로 한다.
리소그라피 공정에 의해 웨이퍼의 상부에 레지스트 패턴을 형성하는 일반적인 공정 단계는 웨이퍼 상의 포토레지스트의 접착이 잘 되도록 하는 프라임 공정과, 세척후 웨이퍼 상에 포토레지스트를 도포하는 포토레지스트 도포공정과, 상기 포토레지스트를 노광 및 현상하여 패턴을 형성하는 공정 등으로 구성된다.
본 발명에 따른 반도체 소자의 미세패턴 형성방법은 상기와 같은 리소그라피 공정 단계에 있어서, 리소그라피 공정에 들어가기 전단계에서 웨이퍼 상부의 필름 상에 패턴의 불량을 초래하는 아민과 반응하지 않는 산화막을 형성하거나 또는 아민을 중화시키는 공정 을 실시함으로써, 종래기술에서 발생되는 레지스트 패턴의 푸트나 언더 컷 현상을 방지하여 패턴의 선폭조절을 용이하게 하고 소자제조 공정의 수율을 향상시키는 것이다.
상기 본 발명에 따라 아민에 의한 패턴형성의 불량을 방지하기 위한 웨이퍼 처리공정의 각 실시예에 대해 설명하기로 한다.
아민의 오염을 방지하기 위한 웨이퍼 상부의 필름표면을 처리하는 방법으로서, 첫 번째 실시예는 아민과 반응하지 않도록 웨이퍼 상부표면을 산화시키거나, 또는 웨이퍼 상부에 아민과 반응하지 않는 산화막을 형성하는 방법이다.
웨이퍼 상부표면을 산화시키는 방법으로는, 웨이퍼를 플라즈마 반응기에 넣고 일정 압력과 전압을 걸어 산소를 주입시켜 산소 플라즈마를 발생시킨다. 이때 산소 플라즈마의 발생은 순수 산소가스 또는 산소와 아르곤의 혼합가스 또는 산소와 질소의 혼합가스를 사용하여 10∼100mTorr의 압력 조건에서 10∼1000W의 전력, 10∼1000cm3의 공급유량의 조건에서 실시하도록 한다.
상기 발생된 산소 플라즈마는 필름표면을 산화(oxidation)시킴으로써 아민의 오염을 방지하게 되고, 레지스트 패턴 하층에 언더 컷이나 푸트 현상이 생기지 않게 된다.
웨이퍼 상부표면에 산화막을 형성하는 방법으로는 웨이퍼를 화학 증착기(Chemical Vapor Deposition)에 넣은 후, 일정 압력과 온도조건에서 웨이퍼 표면을 산화시킴으로써 산화막을 형성하는 방법이다. 이때, 웨이퍼 상부에 형성되는 산화막은 얇은 두께 예컨데, 1000Å 이하의 두께를 가지도록 한다.
다음, 아민의 오염을 방지하기 위한 다른 실시예는 아민에 오염된 웨이퍼를 강산(Strong Acid)으로 중화시켜 아민을 제거하는 방법이다.
상기 실시예에서는 황산(Sulfuric Acid)이나 인산(Phosphoric Acid) 또는 질산 또는 염산 등과 같은 강산을 사용하여 웨이퍼 표면에 오염되어 있는 아민을 중화시켜 제거하는 방법이다.
따라서, 상기와 같이 리소그라피 공정을 진행하기 전단계에서 아민에 오염되지 않는 산화막을 웨이퍼 표면 상에 형성하거나 또는 강산을 이용하여 웨이퍼에 오염된 아민을 중화시켜 제거함으로써 종래의 기술에서 발생되던 레지스트 푸트나 언더 컷이 발생되지 않도록 하고, 이로써 레지스트 패턴의 선폭조절(Critical Dimension Control)을 보다 쉽게 할 수 있게 한다.
특히 256M DRAM의 경우, 최소 선폭은 0.25μm로서, 우수한 반도체 소자의 특성을 얻으려면, 레지스트 패턴 선폭이 0.25μm±10%인 0.225~0.275μm 범위로 맞추어야 하는데, 푸트나 언더 컷이 발생하게 되면 상기 선폭조건으로 맞추는 것이 불가능해 진다. 따라서 상기 본 발명의 방법에 의해 선폭조절을 보다 쉽게 함과 동시에 반도체 소자 제조의 수율을 증대시킬 수 있는 효과를 기대할 수 있다.
이상, 상술한 바와 같이 웨이퍼 상에 레지스트 패턴을 형성함에 있어 리소그라피 공정진행 전에 산소 플라즈마나 황산 등과 같은 산으로 웨이퍼 상의 필름표면을 산화시켜 필름의 상부에 산화막을 형성하거나 또는 화학 증착기 내에 웨이퍼를 넣고 웨이퍼 표면을 산화시켜 산화막을 형성함으로써 아민의 오염 을 방지하여 종래의 방법에 있어서 아민의 오염에 의해 레지스트 패턴의 하층에서의 푸트 또는 언더 컷 등의 불량의 발생을 방지할 수 있고, 이로 인해 패턴의 선폭조절이 쉬워짐과 동시에 반도체 소자 제조수율을 증가시킬 수 있게 된다.

Claims (4)

  1. 반도체 소자의 미세패턴 형성방법에 있어서, 웨이퍼 상부 표면 상에 아민에 오염되지 않는 산화막을 형성하되, 열산화막 또는 플라즈마 유기 산화막으로 형성하는 웨이퍼 처리공정과, 웨이퍼 상에 포토레지스트의 접착이 잘되도록 하는 프라임 공정과, 웨이퍼 상부에 포토레지스트를 도포하는 공정과, 상기 포토레지스트를 노광 및 현상하여 레지스트 패턴을 형성하는 공정을 구비하는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
  2. 제1항에 있어서, 상기 웨이퍼 처리공정은 웨이퍼를 플라즈마 반응기 내에 넣고 반응기 내에 생성된 산소 플라즈마에 의해 필름표면을 산화(oxidation)시킴으로써 웨이퍼 표면 필름의 상부에 산화막을 형성하는 깃을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
  3. 제1항에 있어서, 상기 산소 플라즈마의 발생은 순수 산소가스 또는 산소와 아르곤의 혼합가스 또는 산소와 질소의 혼합가스를 사용하여 10∼100mTorr의 압력조건에서 10∼100W의 전력, 10∼1000cm3의 공급유량의 조건에서 발생시키는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
  4. 제2항에 있어서, 상기 산화막의 두께는 10Å∼1000Å의 범위인 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
KR1019950017482A 1995-06-26 1995-06-26 반도체 소자의 미세패턴 형성방법 KR0172237B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019950017482A KR0172237B1 (ko) 1995-06-26 1995-06-26 반도체 소자의 미세패턴 형성방법
TW085107600A TW384514B (en) 1995-06-26 1996-06-25 Method for forming fine patterns of a semiconductor device
CN96107007A CN1080929C (zh) 1995-06-26 1996-06-26 形成半导体器件精细图形的方法
DE19625595A DE19625595B4 (de) 1995-06-26 1996-06-26 Verfahren zur Bildung feiner Muster eines Halbleiterelements
JP8166339A JPH09120942A (ja) 1995-06-26 1996-06-26 半導体素子の微細パターン形成方法
GB9613344A GB2302759B (en) 1995-06-26 1996-06-26 Method for forming fine patterns of a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950017482A KR0172237B1 (ko) 1995-06-26 1995-06-26 반도체 소자의 미세패턴 형성방법

Publications (2)

Publication Number Publication Date
KR970003413A KR970003413A (ko) 1997-01-28
KR0172237B1 true KR0172237B1 (ko) 1999-03-30

Family

ID=19418327

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950017482A KR0172237B1 (ko) 1995-06-26 1995-06-26 반도체 소자의 미세패턴 형성방법

Country Status (6)

Country Link
JP (1) JPH09120942A (ko)
KR (1) KR0172237B1 (ko)
CN (1) CN1080929C (ko)
DE (1) DE19625595B4 (ko)
GB (1) GB2302759B (ko)
TW (1) TW384514B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030043724A (ko) * 2001-11-27 2003-06-02 엔이씨 일렉트로닉스 코포레이션 반도체 장치 제조 방법
KR100437614B1 (ko) * 2001-12-22 2004-06-30 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6656643B2 (en) 2001-02-20 2003-12-02 Chartered Semiconductor Manufacturing Ltd. Method of extreme ultraviolet mask engineering
US6582861B2 (en) 2001-03-16 2003-06-24 Applied Materials, Inc. Method of reshaping a patterned organic photoresist surface
KR100704838B1 (ko) * 2001-06-14 2007-04-09 삼성광주전자 주식회사 모타의 브러쉬 및 그 제조방법
KR100391001B1 (ko) * 2001-06-28 2003-07-12 주식회사 하이닉스반도체 금속 배선 형성 방법
JP4822239B2 (ja) * 2001-09-28 2011-11-24 Ｈｏｙａ株式会社 マスクブランク及びその製造方法、並びにマスクの製造方法
US20100081065A1 (en) * 2008-10-01 2010-04-01 Taiwan Semiconductor Manufacturing Company, Ltd. Photomask and method of fabricating a photomask
CN104124205B (zh) * 2014-07-18 2018-03-16 华进半导体封装先导技术研发中心有限公司 一种rdl布线层的制备方法
CN105789475A (zh) * 2014-12-24 2016-07-20 固安翌光科技有限公司 一种有机电致发光器件及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59141230A (ja) * 1983-02-02 1984-08-13 Mitsubishi Electric Corp パタ−ン形成方法
US4645562A (en) * 1985-04-29 1987-02-24 Hughes Aircraft Company Double layer photoresist technique for side-wall profile control in plasma etching processes
DE3850151T2 (de) * 1987-03-09 1995-01-12 Matsushita Electric Ind Co Ltd Verfahren zur Herstellung von Mustern.
US4914058A (en) * 1987-12-29 1990-04-03 Siliconix Incorporated Grooved DMOS process with varying gate dielectric thickness
GB2245420A (en) * 1990-06-20 1992-01-02 Philips Electronic Associated A method of manufacturing a semiconductor device
DE69126586T2 (de) * 1990-08-30 1997-11-27 At & T Corp Verfahren zur Herstellung einer Vorrichtung
JP2913936B2 (ja) * 1991-10-08 1999-06-28 日本電気株式会社 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030043724A (ko) * 2001-11-27 2003-06-02 엔이씨 일렉트로닉스 코포레이션 반도체 장치 제조 방법
KR100437614B1 (ko) * 2001-12-22 2004-06-30 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법

Also Published As

Publication number Publication date
TW384514B (en) 2000-03-11
GB2302759A (en) 1997-01-29
CN1080929C (zh) 2002-03-13
CN1147147A (zh) 1997-04-09
DE19625595A1 (de) 1997-01-02
GB2302759B (en) 2000-07-19
GB9613344D0 (en) 1996-08-28
DE19625595B4 (de) 2005-10-20
JPH09120942A (ja) 1997-05-06
KR970003413A (ko) 1997-01-28

Similar Documents

Publication Publication Date Title
US5811358A (en) Low temperature dry process for stripping photoresist after high dose ion implantation
KR100836948B1 (ko) 서브-리소그래픽 포토레지스트 피처 형성 프로세스
JPH10199864A (ja) 反射防止膜のエッチング方法
KR0172237B1 (ko) 반도체 소자의 미세패턴 형성방법
KR20040103073A (ko) 반도체 제조공정에서의 포토레지스트 제거방법
KR100434133B1 (ko) 중간층리쏘그래피
KR100456312B1 (ko) 반도체 소자의 초미세 콘택홀 형성방법
KR100493029B1 (ko) 반도체 소자의 미세 패턴 형성방법
US6977219B2 (en) Solvent vapor-assisted plasticization of photoresist films to achieve critical dimension reduction during temperature reflow
US5322764A (en) Method for forming a patterned resist
KR100320898B1 (ko) 포토레지스트 패턴 형성 방법
US5866302A (en) Pattern formation method
US6686129B2 (en) Partial photoresist etching
US6423479B1 (en) Cleaning carbon contamination on mask using gaseous phase
JP2004533110A (ja) Ｅビーム放射を使用した、改良されたトランジスタゲート
KR0131719B1 (ko) 반도체소자의 금속배선 제조방법
JPH10186672A (ja) 半導体装置の製造方法
KR100275615B1 (ko) 레지스트 패턴 형성 방법
KR100281275B1 (ko) 반도체 소자의 다결정 실리콘 배선 제조방법
KR100562290B1 (ko) 반도체 소자 제조 방법
KR100853461B1 (ko) 아르곤플로라이드 광원을 이용한 반도체 소자의 패턴형성방법
KR19990054904A (ko) 미세 감광막패턴 형성방법
KR950014325B1 (ko) 실리레이션용 감광막 패턴 형성방법
KR100281270B1 (ko) 반도체소자의 콘택 제조방법
KR100252916B1 (ko) 알루미늄 합금막의 부식방지방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081006

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee