CN117215153A - 一种晶圆的光阻涂布方法、装置、电子设备及存储介质 - Google Patents

一种晶圆的光阻涂布方法、装置、电子设备及存储介质 Download PDF

Info

Publication number
CN117215153A
CN117215153A CN202311483222.9A CN202311483222A CN117215153A CN 117215153 A CN117215153 A CN 117215153A CN 202311483222 A CN202311483222 A CN 202311483222A CN 117215153 A CN117215153 A CN 117215153A
Authority
CN
China
Prior art keywords
target wafer
photoresist coating
wafer
photoresist
argon plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202311483222.9A
Other languages
English (en)
Other versions
CN117215153B (zh
Inventor
陈卓华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuexin Semiconductor Technology Co ltd
Original Assignee
Yuexin Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yuexin Semiconductor Technology Co ltd filed Critical Yuexin Semiconductor Technology Co ltd
Priority to CN202311483222.9A priority Critical patent/CN117215153B/zh
Publication of CN117215153A publication Critical patent/CN117215153A/zh
Application granted granted Critical
Publication of CN117215153B publication Critical patent/CN117215153B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本申请提供了一种晶圆的光阻涂布方法、装置、电子设备及存储介质,涉及半导体光刻技术领域,该方法包括:在对目标晶圆进行光阻涂布前,将目标晶圆放置在氩气等离子体氛围中,对处于氩气等离子体氛围中的目标晶圆进行表面预处理,目标晶圆包括氮化钛膜层;对经过表面预处理后的目标晶圆进行光阻涂布;对经过光阻涂布后的目标晶圆进行烘烤处理,获得烘烤后的目标晶圆。通过采用上述晶圆的光阻涂布方法、装置、电子设备及存储介质,解决了光刻胶图形的边缘粗糙度高的问题。

Description

一种晶圆的光阻涂布方法、装置、电子设备及存储介质
技术领域
本申请涉及半导体光刻技术领域,具体而言,涉及一种晶圆的光阻涂布方法、装置、电子设备及存储介质。
背景技术
化学放大光刻胶(Chemical Amplified Resist,CAR)目前广泛应用于先进光刻技术中,它是半导体制备光刻技术最重要的材料之一。在半导体后段金属连接层的制备过程中,TiN(氮化钛)被广泛使用,其主要作用有:一是,TiN比较硬,抗刻蚀能力强,常用来作为刻蚀层工艺的阻挡层,二是,TiN凭其电阻值高的特点被作为电阻材料。但是,由于TiN中含有N元素,其会与周围环境中的H元素反应形成胺反应物,例如:NH3或者NH4+化合物,并聚集在TiN层表面。光阻涂布后,胺反应物会扩散进入光阻,并与H+发生中和反应,减少曝光后的H+,导致光阻与TiN接触区域反应不完全,无法被显影液溶解,产生基脚(footing),即光阻的N中毒现象。现有技术中,对含有TiN的膜层进行光刻之前,通常是在光阻涂布之前用氧气对TiN进行处理,其原理是通过氧化反应在TiN表面生成一层非常薄的氧化膜,以阻挡N元素向光阻扩散,但是该方法存在以下问题:一是,通过氧气处理生成的氧化物致密性很低,且非常薄,还是会有部分胺反应物扩散进入光阻导致N元素中毒;二是,TiN与氧化物还可能会产生有害副产物,可能在后续工艺过程中成为排气(Outgas),因此,现有技术无法完全解决TiN层N元素中毒的问题,光阻在显影后还是会有轻微的基脚,导致图形的边缘粗糙度高的问题。
发明内容
有鉴于此,本申请的目的在于提供一种晶圆的光阻涂布方法、装置、电子设备及存储介质,以解决光刻胶图形的边缘粗糙度高的问题。
第一方面,本申请实施例提供了一种晶圆的光阻涂布方法,包括:
在对目标晶圆进行光阻涂布前,将目标晶圆放置在氩气等离子体氛围中,对处于氩气等离子体氛围中的目标晶圆进行表面预处理,目标晶圆包括氮化钛膜层;
对经过表面预处理后的目标晶圆进行光阻涂布;
对经过光阻涂布后的目标晶圆进行烘烤处理,获得烘烤后的目标晶圆。
可选地,将目标晶圆放置在氩气等离子体氛围中,包括:将目标晶圆放置在充满氩气等离子体的腔体中,腔体的压力值为15MT±10%,腔体的功率为1000W±15%,腔体的温度为60℃±5℃。
可选地,目标晶圆进行表面预处理的时间大于或者等于20秒。
可选地,对经过光阻涂布后的目标晶圆进行烘烤处理,包括:在曝光前,对目标晶圆进行曝光前烘烤处理;在曝光后,对目标晶圆进行曝光后烘烤处理。
可选地,对目标晶圆进行曝光前烘烤处理,包括:按照90℃对目标晶圆进行120秒的曝光前烘烤处理。
可选地,对目标晶圆进行曝光后烘烤处理,包括:按照95℃对目标晶圆进行120秒的曝光后烘烤处理。
可选地,腔体的电场强度为0。
第二方面,本申请实施例还提供了一种晶圆的光阻涂布装置,所述装置包括:
表面预处理模块,用于在对目标晶圆进行光阻涂布前,将目标晶圆放置在氩气等离子体氛围中,对处于氩气等离子体氛围中的目标晶圆进行表面预处理,目标晶圆包括氮化钛膜层;
光阻涂布模块,用于对经过表面预处理后的目标晶圆进行光阻涂布;
烘烤处理模块,用于对经过光阻涂布后的目标晶圆进行烘烤处理,获得光阻涂布后的目标晶圆。
第三方面,本申请实施例还提供一种电子设备,包括:处理器、存储器和总线,所述存储器存储有所述处理器可执行的机器可读指令,当电子设备运行时,所述处理器与所述存储器之间通过总线通信,所述机器可读指令被所述处理器执行时执行如上述的晶圆的光阻涂布方法的步骤。
第四方面,本申请实施例还提供一种计算机可读存储介质,该计算机可读存储介质上存储有计算机程序,该计算机程序被处理器运行时执行如上述的晶圆的光阻涂布方法的步骤。
本申请实施例带来了以下有益效果:
本申请实施例提供的一种晶圆的光阻涂布方法、装置、电子设备及存储介质,能够利用氩气等离子体对目标晶圆进行表面预处理,使得氩气等离子体在TiN表面附着,使得TiN改性失活,提高扩散所需的活化能,从而减弱TiN的扩散能力,与现有技术中的晶圆的光阻涂布方法相比,解决了光刻胶图形的边缘粗糙度高的问题。
为使本申请的上述目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合所附附图,作详细说明如下。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本申请的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1示出了本申请实施例所提供的现有技术中的基脚的位置示意图;
图2示出了本申请实施例所提供的晶圆的光阻涂布方法的流程图;
图3示出了本申请实施例所提供的晶圆的光阻涂布装置的结构示意图;
图4示出了本申请实施例所提供的电子设备的结构示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此,以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围,而是仅仅表示本申请的选定实施例。基于本申请的实施例,本领域技术人员在没有做出创造性劳动的前提下所获得的每个其他实施例,都属于本申请保护的范围。
值得注意的是,在本申请提出之前,化学放大光刻胶CAR(Chemical AmplifiedResist)目前被广泛应用于先进光刻技术中,它是半导体制备光刻技术最重要的材料之一。其主要原理是:光致酸基团(Photo Acid Generator,PAG)吸收光子后产生光酸(H+),经过曝光后烘烤之后,光酸与不溶性基团相反应,生成可溶于显影液的可溶性基团,并生成新的光酸根离子(H+),显影过程中可溶性基团会溶解于显影液并被带走,形成光刻胶图形。在半导体后段金属连接层的制备过程中,TiN(氮化钛)被广泛使用,其主要作用有:一是,TiN比较硬,抗刻蚀能力强,常用来作为刻蚀层工艺的阻挡层,二是,TiN凭其电阻值高的特点被作为电阻材料。但是,由于TiN中含有N元素,其会与周围环境中的H元素反应形成胺反应物,例如:NH3或者NH4+化合物,并聚集在TiN层表面。光阻涂布后,胺反应物会扩散进入光阻,并与H+发生中和反应,减少曝光后的H+,导致光阻与TiN接触区域反应不完全,无法被显影液溶解,产生基脚,即光阻的N中毒现象。图1示出了本申请实施例所提供的现有技术中的基脚的位置示意图。如图1所示,在PR(光阻)层与TiN层之间出现的虚线部分框出来的黑色区域即为基脚。现有技术中,对含有TiN的膜层进行光刻之前,通常是在光阻涂布之前用氧气对TiN进行处理,其原理是通过氧化反应在TiN表面生成一层非常薄的氧化膜,以阻挡N元素向光阻扩散,但是该方法存在以下问题:一是,通过氧气处理生成的氧化物致密性很低,且非常薄,还是会有部分胺反应物扩散进入光阻导致N元素中毒;二是,TiN与氧化物还可能会产生有害副产物,可能在后续工艺过程中成为排气(Outgas),因此,现有技术无法完全解决TiN层N元素中毒的问题,光阻在显影后还是会有轻微的基脚,导致图形的边缘粗糙度高的问题。
基于此,本申请实施例提供了一种晶圆的光阻涂布方法,以降低光刻胶图形的边缘粗糙度。
请参阅图2,图2为本申请实施例所提供的一种晶圆的光阻涂布方法的流程图。如图2所示,本申请实施例提供的晶圆的光阻涂布方法,包括:
步骤S101,在对目标晶圆进行光阻涂布前,将目标晶圆放置在氩气等离子体氛围中,对处于氩气等离子体氛围中的目标晶圆进行表面预处理。
该步骤中,目标晶圆可指光阻涂布的对象,目标晶圆包括氮化钛膜层。其中,氮化钛指的是TiN。
光阻涂布可指光刻胶涂布,晶圆经过光阻涂布后会在晶圆表面形成一层目标厚度的光阻,光阻涂布是否均匀直接影响后续曝光时线宽的稳定性。
氩气等离子体可指Ar plasma。
在本申请实施例中,目标晶圆进行光阻涂布前,将目标晶圆放入氩气等离子体氛围中进行表面预处理,即对目标晶圆上的TiN表面进行惰性处理,以使TiN改性失活,达到抑制TiN扩散的目的。
在一可选实施例中,将目标晶圆放置在氩气等离子体氛围中,包括:将目标晶圆放置在充满氩气等离子体的腔体中,腔体的压力值为15MT±10%,腔体的功率为1000W±15%,腔体的温度为60℃±5℃。
具体的,将目标晶圆放在氩气等离子体设备中进行表面预处理,该设备的腔体参数范围为:压力值为15MT ±10%,功率为1000W±15%,温度为60℃±5℃。
其中,压力值指的是蚀刻室(Etch Chamber)的压力值,功率指的是线圈通电时产生磁场的功率,功率越高,磁场越强,则氩气等离子体浓度越高。
在一可选实施例中,目标晶圆进行表面预处理的时间大于或者等于20秒。
具体的,在进行表面预处理时,处理时间需要大于或者等于20秒,以提高表面预处理的效果。
在一可选实施例中,腔体的电场强度为0。
具体的,腔体的电场强度BIAS为0,此时不使用氩气等离子体进行表面轰击,而只是产生氩气等离子体氛围进行表面处理。
另外,腔体中的气体不但包括氩气,还包括氮气,且氩气的含量占总气体含量的50%至60%。其中,/>作为载流气体,在刻蚀工艺中是一种比较常见的载流气体,在实验数据中,若/>的含量大于60%会导致氩气等离子体(Ar Plasma)浓度太低,TiN改性效果不明显,若/>的含量小于50%还未具体实验结果。
步骤S102,对经过表面预处理后的目标晶圆进行光阻涂布。
该步骤中,经过表面预处理后的目标晶圆的TiN膜层的扩散被抑制,此时可进行光阻涂布处理,即将光刻胶涂布在目标晶圆上。
这里,可通过光阻涂布设备(Track)的喷嘴,将光阻喷涂布在晶圆表面,同时,晶圆一直在旋转以使光阻在晶圆表面均匀涂布。
步骤S103,对经过光阻涂布后的目标晶圆进行烘烤处理,获得烘烤后的目标晶圆。
该步骤中,烘烤处理包括前烘处理及曝光后烘烤处理,利用前烘处理及曝光后烘烤处理可以有效抑制TiN中N元素的扩散以及N元素与环境中H元素生成铵根反应物,从而避免光阻的N元素中毒效应,使得光阻底部与TiN交界处不再产生基脚(footing),图形的线宽均匀性得到极大改善。
在一可选实施例中,对经过光阻涂布后的目标晶圆进行烘烤处理,包括:在曝光前,对目标晶圆进行曝光前烘烤处理;在曝光后,对目标晶圆进行曝光后烘烤处理。
具体的,首先对光阻涂布后的目标晶圆进行曝光前的前烘烤处理,即Pre-bake处理,然后对经过前烘烤处理的目标晶圆再进行曝光后烘烤处理,以得到最终的目标晶圆。
在一可选实施例中,对目标晶圆进行曝光前烘烤处理,包括:按照90℃对目标晶圆进行120秒的曝光前烘烤处理。
具体的,进行前烘烤处理时,是在90℃的温度下进行烘烤处理,并且烘烤处理需持续120秒的时间。相较于传统的烘烤处理,温度降低了10℃,时间延长了30秒,这样可以更好地抑制TiN扩散。
在一可选实施例中,对目标晶圆进行曝光后烘烤处理,包括:按照95℃对目标晶圆进行120秒的曝光后烘烤处理。
具体的,进行曝光后烘烤处理时,是在95℃的温度下进行烘烤处理,并且烘烤处理也需持续120秒的时间。相较于传统的烘烤处理,温度降低了15℃,时间延长了30秒,同样是为了更好地抑制TiN扩散。
需要说明的是,延长烘烤时间是为了消除因降低烘烤温度而带来的烘烤温度不足的副作用。
与现有技术中晶圆的光阻涂布方法相比,本申请能够利用氩气等离子体对目标晶圆进行表面预处理,使得氩气等离子体在TiN表面附着,在附着过程中使得TiN表面被改性失活,提高TiN扩散所需的活化能,从而减弱TiN的扩散能力。另外,光刻胶在曝光前及曝光后的烘烤温度降低也能有效抑制TiN扩散,解决了光阻显影后的基脚问题,改善了光刻胶的形状,降低了光刻胶图形的边缘粗糙度。
基于同一发明构思,本申请实施例中还提供了与晶圆的光阻涂布方法对应的晶圆的光阻涂布装置,由于本申请实施例中的装置解决问题的原理与本申请实施例上述晶圆的光阻涂布方法相似,因此装置的实施可以参见方法的实施,重复之处不再赘述。
请参阅图3,图3为本申请实施例所提供的一种晶圆的光阻涂布装置的结构示意图。如图3中所示,所述晶圆的光阻涂布装置200包括:
表面预处理模块201,用于在对目标晶圆进行光阻涂布前,将目标晶圆放置在氩气等离子体氛围中,对处于氩气等离子体氛围中的目标晶圆进行表面预处理,目标晶圆包括氮化钛膜层;
光阻涂布模块202,用于对经过表面预处理后的目标晶圆进行光阻涂布;
烘烤处理模块203,用于对经过光阻涂布后的目标晶圆进行烘烤处理,获得光阻涂布后的目标晶圆。
在一可选实施例中,表面预处理模块201具体用于:将目标晶圆放置在充满氩气等离子体的腔体中,腔体的压力值为15MT±10%,腔体功率为1000W±15%,腔体温度为60℃±5℃。
在一可选实施例中,目标晶圆进行表面预处理的时间大于或等于20秒。
在一可选实施例中,烘烤处理模块203具体用于:在曝光前,对目标晶圆进行曝光前烘烤处理;在曝光后,对目标晶圆进行曝光后烘烤处理。
在一可选实施例中,烘烤处理模块203还具体用于:按照90℃对目标晶圆进行120秒的曝光前烘烤处理。
在一可选实施例中,烘烤处理模块203还具体用于:按照95℃对目标晶圆进行120秒的曝光后烘烤处理。
在一可选实施例中,腔体的电场强度为0。
请参阅图4,图4为本申请实施例所提供的一种电子设备的结构示意图。如图4中所示,所述电子设备300包括处理器310、存储器320和总线330。
所述存储器320存储有所述处理器310可执行的机器可读指令,当电子设备300运行时,所述处理器310与所述存储器320之间通过总线330通信,所述机器可读指令被所述处理器310执行时,可以执行如上述图1所示方法实施例中的晶圆的光阻涂布方法的步骤,具体实现方式可参见方法实施例,在此不再赘述。
本申请实施例还提供一种计算机可读存储介质,该计算机可读存储介质上存储有计算机程序,该计算机程序被处理器运行时可以执行如上述图1所示方法实施例中的晶圆的光阻涂布方法的步骤,具体实现方式可参见方法实施例,在此不再赘述。
所属领域的技术人员可以清楚地了解到,为描述的方便和简洁,上述描述的系统、装置和单元的具体工作过程,可以参考前述方法实施例中的对应过程,在此不再赘述。
在本申请所提供的几个实施例中,应该理解到,所揭露的系统、装置和方法,可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的,例如,所述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,又例如,多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本申请各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个处理器可执行的非易失的计算机可读取存储介质中。基于这样的理解,本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(Read-OnlyMemory,ROM)、随机存取存储器(Random Access Memory,RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是:以上所述实施例,仅为本申请的具体实施方式,用以说明本申请的技术方案,而非对其限制,本申请的保护范围并不局限于此,尽管参照前述实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化,或者对其中部分技术特征进行等同替换;而这些修改、变化或者替换,并不使相应技术方案的本质脱离本申请实施例技术方案的精神和范围,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应以权利要求的保护范围为准。

Claims (10)

1.一种晶圆的光阻涂布方法,其特征在于,包括:
在对目标晶圆进行光阻涂布前,将所述目标晶圆放置在氩气等离子体氛围中,对处于氩气等离子体氛围中的目标晶圆进行表面预处理,所述目标晶圆包括氮化钛膜层;
对经过表面预处理后的目标晶圆进行光阻涂布;
对经过光阻涂布后的目标晶圆进行烘烤处理,获得烘烤后的目标晶圆。
2.根据权利要求1所述的方法,其特征在于,所述将所述目标晶圆放置在氩气等离子体氛围中,包括:
将所述目标晶圆放置在充满氩气等离子体的腔体中,所述腔体的压力值为15MT±10%,所述腔体的功率为1000W±15%,所述腔体的温度为60℃±5℃。
3.根据权利要求1所述的方法,其特征在于,所述目标晶圆进行表面预处理的时间大于或者等于20秒。
4.根据权利要求1所述的方法,其特征在于,所述对经过光阻涂布后的目标晶圆进行烘烤处理,包括:
在曝光前,对所述目标晶圆进行曝光前烘烤处理;
在曝光后,对所述目标晶圆进行曝光后烘烤处理。
5.根据权利要求4所述的方法,其特征在于,所述对所述目标晶圆进行曝光前烘烤处理,包括:
按照90℃对所述目标晶圆进行120秒的曝光前烘烤处理。
6.根据权利要求4所述的方法,其特征在于,所述对所述目标晶圆进行曝光后烘烤处理,包括:
按照95℃对所述目标晶圆进行120秒的曝光后烘烤处理。
7.根据权利要求2所述的方法,其特征在于,所述腔体的电场强度为0。
8.一种晶圆的光阻涂布装置,其特征在于,包括:
表面预处理模块,用于在对目标晶圆进行光阻涂布前,将所述目标晶圆放置在氩气等离子体氛围中,对处于氩气等离子体氛围中的目标晶圆进行表面预处理,所述目标晶圆包括氮化钛膜层;
光阻涂布模块,用于对经过表面预处理后的目标晶圆进行光阻涂布;
烘烤处理模块,用于对经过光阻涂布后的目标晶圆进行烘烤处理,获得光阻涂布后的目标晶圆。
9.一种电子设备,其特征在于,包括:处理器、存储介质和总线,所述存储介质存储有所述处理器可执行的机器可读指令,当电子设备运行时,所述处理器与所述存储介质之间通过总线通信,所述处理器执行所述机器可读指令,以执行如权利要求1至7中任一项所述的晶圆的光阻涂布方法的步骤。
10.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质上存储有计算机程序,所述计算机程序被处理器运行时执行如权利要求1至7中任一项所述的晶圆的光阻涂布方法的步骤。
CN202311483222.9A 2023-11-09 2023-11-09 一种晶圆的光阻涂布方法、装置、电子设备及存储介质 Active CN117215153B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311483222.9A CN117215153B (zh) 2023-11-09 2023-11-09 一种晶圆的光阻涂布方法、装置、电子设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311483222.9A CN117215153B (zh) 2023-11-09 2023-11-09 一种晶圆的光阻涂布方法、装置、电子设备及存储介质

Publications (2)

Publication Number Publication Date
CN117215153A true CN117215153A (zh) 2023-12-12
CN117215153B CN117215153B (zh) 2024-02-27

Family

ID=89044805

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311483222.9A Active CN117215153B (zh) 2023-11-09 2023-11-09 一种晶圆的光阻涂布方法、装置、电子设备及存储介质

Country Status (1)

Country Link
CN (1) CN117215153B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08191068A (ja) * 1995-01-10 1996-07-23 Mitsubishi Electric Corp 半導体装置の製造方法
JPH10186672A (ja) * 1996-12-27 1998-07-14 Sony Corp 半導体装置の製造方法
US6162586A (en) * 1998-05-06 2000-12-19 Philips Electronics North America Corp. Method for substantially preventing footings in chemically amplified deep ultra violet photoresist layers
US6242361B1 (en) * 1999-12-13 2001-06-05 Industrial Technology Research Institute Plasma treatment to improve DUV photoresist process
WO2002021593A2 (en) * 2000-09-08 2002-03-14 Applied Materials, Inc. Method of forming titanium nitride (tin) films using metal-organic chemical vapor deposition (mocvd)
US20020111017A1 (en) * 2000-12-14 2002-08-15 Kirkpatrick Brian K. Pre-pattern surface modification for low-k dielectrics using A H2 plasma
JP2005216960A (ja) * 2004-01-27 2005-08-11 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08191068A (ja) * 1995-01-10 1996-07-23 Mitsubishi Electric Corp 半導体装置の製造方法
JPH10186672A (ja) * 1996-12-27 1998-07-14 Sony Corp 半導体装置の製造方法
US6162586A (en) * 1998-05-06 2000-12-19 Philips Electronics North America Corp. Method for substantially preventing footings in chemically amplified deep ultra violet photoresist layers
US6242361B1 (en) * 1999-12-13 2001-06-05 Industrial Technology Research Institute Plasma treatment to improve DUV photoresist process
WO2002021593A2 (en) * 2000-09-08 2002-03-14 Applied Materials, Inc. Method of forming titanium nitride (tin) films using metal-organic chemical vapor deposition (mocvd)
US20020111017A1 (en) * 2000-12-14 2002-08-15 Kirkpatrick Brian K. Pre-pattern surface modification for low-k dielectrics using A H2 plasma
JP2005216960A (ja) * 2004-01-27 2005-08-11 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
CN117215153B (zh) 2024-02-27

Similar Documents

Publication Publication Date Title
TW201327057A (zh) 圖案形成方法
US10453673B2 (en) Removal of metal
CN117215153B (zh) 一种晶圆的光阻涂布方法、装置、电子设备及存储介质
JP2003209046A (ja) レジストパターン形成方法および半導体装置の製造方法
JP3348454B2 (ja) 酸化防止方法
JP3353740B2 (ja) 半導体装置の製造方法
CN114815532B (zh) 光刻胶去除方法及半导体器件制造方法
JPS60171726A (ja) 半導体デバイスの製造方法
US20230152705A1 (en) UV Treatment of EUV Resists
JP3169929B2 (ja) シリンダー型キャパシタ形成方法
JP2003307856A (ja) レジストパターンの製造方法
JPH06267838A (ja) レジストパターンの形成方法
US5866302A (en) Pattern formation method
JP4425720B2 (ja) パターン形成方法
US6371134B2 (en) Ozone cleaning of wafers
JPH0844070A (ja) 半導体装置の製造方法
JP2723726B2 (ja) レジストパターン形成方法
KR100215892B1 (ko) 감광막 패터닝방법
JPH10207072A (ja) リソグラフィー方法
JPH1048832A (ja) レジスト・パターン形成方法
JPH10186672A (ja) 半導体装置の製造方法
JP2003197624A (ja) 半導体導電層の形成法
US6458508B1 (en) Method of protecting acid-catalyzed photoresist from chip-generated basic contaminants
KR100384784B1 (ko) 반도체 소자의 게이트 형성방법
US20100119982A1 (en) Etching method and manufacturing method of semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant