JPH0349102B2 - - Google Patents

Info

Publication number
JPH0349102B2
JPH0349102B2 JP58171592A JP17159283A JPH0349102B2 JP H0349102 B2 JPH0349102 B2 JP H0349102B2 JP 58171592 A JP58171592 A JP 58171592A JP 17159283 A JP17159283 A JP 17159283A JP H0349102 B2 JPH0349102 B2 JP H0349102B2
Authority
JP
Japan
Prior art keywords
film
resist
resist film
etched
patterned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58171592A
Other languages
English (en)
Other versions
JPS6063534A (ja
Inventor
Kyusaku Nishioka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP17159283A priority Critical patent/JPS6063534A/ja
Publication of JPS6063534A publication Critical patent/JPS6063534A/ja
Publication of JPH0349102B2 publication Critical patent/JPH0349102B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/09Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094Multilayer resist systems, e.g. planarising layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は微細加工方法、特に写真製版技術に
よるレジストパターンを用いて微細パターンを形
成するための微細加工方法に関するものである。
〔従来技術〕
半導体集積回路装置などの製造においては、半
導体基板、その他の任意の基板上にレジスト、例
えばフオトレジスト、EBレジスト、イオンビー
ム・レジスト、X線レジストなどを塗布したの
ち、これを露光マスクの介在のもとで露光し、か
つ現像して所定のレジストパターンを形成させ、
このレジストパターンをエツチングマスクとして
被エツチング膜を微細加工するようにしている。
しかしながらこの種の従来の微細加工方法で
は、下地基板に段差がある場合、この段差の上部
と下部とではそのレジストの膜厚に差を生じて、
同段差の上下で微細パターンを均一に精度よく加
工することが困難であり、これを改善するために
次の第1図に示すような3層レジスト・プロセス
が提案されている。
すなわち、この第1図に示す従来例方法は、ま
ず基板1上に被エツチング膜2を形成したのち、
例えばフオトレジストによる第1レジスト膜3を
塗布して熱処理させ、またその上にシラノールま
たはオルガノシラノール溶液を塗布して熱処理さ
せることにより、酸化シリコン膜による中間膜4
を形成させ、さらにその上に前記と同様にフオト
レジストによる第2レジスト膜5を塗布して熱処
理させ(第1図a)、ついでこの第2レジスト膜
5を露光マスクの介在のもとで露光し、かつ現像
して第2レジスト膜5による所定の微細パターン
を形成する。(第1図b)。
続いて前記パターニングされた第2レジスト膜
5をエツチングマスクとして、前記中間膜4を選
択的にエツチングさせ(第1図c)、さらにこの
ようにしてパターニングされた中間膜4をエツチ
ングマスクとして、前記第1レジスト膜3を例え
ば酸素(O2)プラズマにより選択的に異方性エ
ツチングさせ(第1図d)、最後にこのようにし
て得た3層、つまり上方から第2レジスト膜5、
中間膜4および第1レジスト膜3からなるパター
ニングされた微細パターンをエツチングマスクと
して、被エツチング膜2を同様に選択的にエツチ
ングさせ(第1図e)、目的とする被エツチング
膜2の微細加工を行なうようにしているのであ
る。
こゝでこのような従来方法では、中間膜4の形
成時にあつて塗布ムラによるストライエーシヨ
ン、ベーキング時にあつてクラツク、および中間
膜4と第2レジスト膜5との密着不良を発生し易
いなどの不都合を有するものであつた。
〔発明の概要〕
この発明は従来方法による多層レジスト・プロ
セスのこのような欠点を解消するために、光を利
用した化学気相成長(CVD)方法により中間層
を形成させて、精度のよい微細パターンを加工し
得るようにしたものである。
〔発明の実施例〕
以下、この発明に係る微細加工方法の一実施例
につき、第2図および第3図を参照して詳細に説
明する。
この第2図実施例方法においては、前記中間膜
4の形成に化学気相成長(CVD)方法を用いた
ものである。
次にこの実施例方法の詳細を工程順に述べる。
まず基板11に形成した被エツチング膜12上
にフオトレジスト(またはポリイミド樹脂など)
による第1レジスト膜13をスピナーなどを使用
して1〜3μm程度の厚さに塗布し、これを熱処
理したのちに第3図に示すような光を利用した化
学気相成長装置16により中間膜14を形成させ
る。すなわち、この化学気相成長装置のチヤンバ
ー17内に前記処理後の基板11を収容すると共
に、反応ガスとしてジシランガス(Si2H6)をガ
ス圧5Torr程度で導入させると共に、外部から低
圧水銀ランプなどの光源18による紫外線を反射
鏡19により集光して、このチヤンバー17内に
窓20を通して照射させることにより、前記第1
レジスト膜13上にアモルフアス・シリコン膜か
らなる中間膜14を0.1〜0.4μm程度の厚さに成
膜させたのち、装置内からこれを取り出して、さ
らにその上にフオトレジスト(またはEBレジス
トなど)による第2レジスト膜15を0.2〜0.4μ
m程度の厚さに塗布して熱処理する(第2図a)。
ついで前記従来例と同様に第2レジスト膜15
を露光マスクの介在のもとで露光して現像させ、
この第2レジスト膜15による所定の微細パター
ンを形成し(第2図b)、このパターニングされ
た第2レジスト膜15をエツチングマスクとし
て、例えばフレオン115(C2ClF5)のガスプラズ
マにより、前記中間膜14を選択的に異方性エツ
チングさせ(第2図c)、さらにまたこのように
してパターニングされた中間膜14をエツチング
マスクに、前記第1レジスト膜13を例えば酸素
(O2)プラズマにより選択的に異方性エツチング
させる。(第2図d)。このとき同図では第2レジ
スト膜15が残されるが、場合により同時に除去
されることもある。そして最後にこのようにして
得た3層、つまり上方から第2レジスト膜15、
中間膜14および第1レジスト膜13のパターニ
ングされた微細パターンをエツチングマスクとし
て、前記被エツチング膜12をガスプラズマなど
により選択的にエツチング除去、すなわち被エツ
チング膜12がポリシリコン膜である場合には、
フレオン115(C2ClF5)のガスプラズマにより異
方性エツチングすればよく、(第2図e)、以上に
よつて目的とする被エツチング膜12の微細加工
を行なうことができるのである。
なお前記実施例では中間膜14としてアモルフ
アスシリコン膜を例にしたが、そのほかにもアル
ミニウム(Al)膜、酸化シリコン(SiO2)膜な
どであつてもよく、アルミニウムの場合には、反
応ガスとしてトリメチルアルミニウム(Al
(CH33)などを使用すればよい。
このように光を利用した化学気相成長方法によ
り中間膜を形成するようにしたので、この中間膜
を例えば100℃程度以下の低温で形成することも
可能になつて、その適用範囲を拡張でき、併せて
この中間膜にストライエーシヨン、クラツクなど
を生ずる虞れが解消され、かつレジスト膜との密
着性も良好になるものである。
〔発明の効果〕 以上詳述したように、この発明方法によるとき
は、基板面の被エツチング膜上に、第1レジスト
膜、中間膜および第2レジスト膜による3層膜を
形成させ、パターンを上層から順次に下層に転写
させて、被エツチング膜を選択的にエツチングさ
せる場合、中間膜の形成について、光を利用した
化学気相成長方法により行なわせるようにしたの
で、段差のある基板上に形成されている被エツチ
ング膜に対しても高精度の微細パターンを安定し
て加工できる特長を有するものである。
【図面の簡単な説明】
第1図aないしeは従来例による微細加工方法
を工程順に断面図、第2図aないしeはこの発明
の一実施例による同上微細加工方法を工程順に示
す断面図、第3図はこの発明方法に使用する光を
利用した化学気相成長装置の一例による概要構成
図である。 11……基板、12……被エツチング膜、13
……第1レジスト膜、14……中間膜、15……
第2レジスト膜、16……化学気相成長装置、1
8……光源。

Claims (1)

  1. 【特許請求の範囲】 1 基板面の被エツチング膜上に第1レジスト膜
    を形成する工程と、 この第1レジスト膜の上に光を利用した化学気
    相成長方法により中間膜を形成する工程と、 この中間膜の上に第2レジスト膜を形成する工
    程と、 第2レジスト膜をパターニングし、これをマス
    クにして中間膜を選択的にエツチング除去する工
    程と、 このパターニングされた第2レジスト膜と中間
    膜をマスクにして第1レジスト膜を選択的にエツ
    チング除去する工程と、 さらに、パターニングされた第2レジスト膜と
    中間膜と第1レジスト膜をマスクにして被エツチ
    ング膜を選択的にエツチング除去する工程と からなることを特徴とする微細加工方法。
JP17159283A 1983-09-17 1983-09-17 微細加工方法 Granted JPS6063534A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17159283A JPS6063534A (ja) 1983-09-17 1983-09-17 微細加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17159283A JPS6063534A (ja) 1983-09-17 1983-09-17 微細加工方法

Publications (2)

Publication Number Publication Date
JPS6063534A JPS6063534A (ja) 1985-04-11
JPH0349102B2 true JPH0349102B2 (ja) 1991-07-26

Family

ID=15926013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17159283A Granted JPS6063534A (ja) 1983-09-17 1983-09-17 微細加工方法

Country Status (1)

Country Link
JP (1) JPS6063534A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5645759A (en) * 1979-09-20 1981-04-25 Matsushita Electric Ind Co Ltd Preparation of vapor growth film
JPS57136931A (en) * 1981-02-17 1982-08-24 Seiko Epson Corp Photochemical reaction device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5645759A (en) * 1979-09-20 1981-04-25 Matsushita Electric Ind Co Ltd Preparation of vapor growth film
JPS57136931A (en) * 1981-02-17 1982-08-24 Seiko Epson Corp Photochemical reaction device

Also Published As

Publication number Publication date
JPS6063534A (ja) 1985-04-11

Similar Documents

Publication Publication Date Title
JP3236266B2 (ja) パターン形成方法
US5064748A (en) Method for anisotropically hardening a protective coating for integrated circuit manufacture
JPH0513384A (ja) 微細パターンの形成方法
JPH0458167B2 (ja)
JPH0349102B2 (ja)
JPH04348030A (ja) 傾斜エッチング法
JPH04176123A (ja) 半導体装置の製造方法
JPS6213813B2 (ja)
JPS60247927A (ja) パタ−ン形成方法
JP2586700B2 (ja) 配線形成方法
JPH0344646A (ja) レジストパターンの形成方法
JPH058856B2 (ja)
JPS6386434A (ja) レジストパタ−ン形成方法
JPH0143453B2 (ja)
KR930006133B1 (ko) 모스소자의 콘택트홀 형성방법
JPS59194452A (ja) 半導体集積回路装置の製造方法
JPS61294821A (ja) 微細パタン形成法
JPH0738388B2 (ja) パタ−ン形成法
JPS6097357A (ja) 写真蝕刻方法
JPH02143413A (ja) 半導体装置の製造方法
JPH09106938A (ja) 半導体装置の製造方法
JPH03188447A (ja) レジストパターンの形成方法
JPS6354726A (ja) レジスト膜のエツチング方法
JPS63155619A (ja) 多層レジスト形成方法
JPH01154053A (ja) 半導体装置の製造方法