WO2020003420A1 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
WO2020003420A1
WO2020003420A1 PCT/JP2018/024426 JP2018024426W WO2020003420A1 WO 2020003420 A1 WO2020003420 A1 WO 2020003420A1 JP 2018024426 W JP2018024426 W JP 2018024426W WO 2020003420 A1 WO2020003420 A1 WO 2020003420A1
Authority
WO
WIPO (PCT)
Prior art keywords
opening
resist
recess
gate electrode
semiconductor substrate
Prior art date
Application number
PCT/JP2018/024426
Other languages
English (en)
French (fr)
Inventor
翼 角野
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to DE112018007766.7T priority Critical patent/DE112018007766B4/de
Priority to US16/981,582 priority patent/US11387332B2/en
Priority to JP2020526790A priority patent/JP6973647B2/ja
Priority to CN201880094716.9A priority patent/CN112335023B/zh
Priority to PCT/JP2018/024426 priority patent/WO2020003420A1/ja
Priority to KR1020207036402A priority patent/KR102385502B1/ko
Priority to TW107141022A priority patent/TWI679699B/zh
Publication of WO2020003420A1 publication Critical patent/WO2020003420A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H01L29/66863—Lateral single gate transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Definitions

  • the present invention relates to a method for manufacturing a semiconductor device.
  • the resist for forming the recess and the resist for forming the gate electrode were separately patterned.
  • misalignment occurs in the first and second patterning, so that the position of the gate electrode in the recess varies. Therefore, the characteristics fluctuate, and the product yield decreases. Further, since two patterning operations are required, the number of steps is increased and the manufacturing cost is increased.
  • a method has been proposed in which a recess is formed using a resist having two openings, large and small, and the smaller opening is closed with an insulating film to form a gate electrode in the recess through the larger opening (for example, see Patent Document 1).
  • the insulating film is dry-etched, the semiconductor immediately below the gate electrode is damaged. Accordingly, the number of carriers decreases, and the number of defects and traps increases.
  • the present invention has been made to solve the above-described problems, and an object of the present invention is to provide a method of manufacturing a semiconductor device capable of improving the yield and reliability of products and reducing the manufacturing cost.
  • a step of applying a resist on a semiconductor substrate to form a first opening and a second opening narrower than the first opening in the resist Forming a continuous recess under the first and second openings by wet-etching the semiconductor substrate using a mask as a mask; and, after forming the recess, a crosslinking reaction of a shrink material with the resist. Closing the second opening without closing the first opening, and forming a gate electrode in the recess via the first opening after closing the second opening. And a step.
  • the semiconductor substrate is wet-etched to form one continuous recess under the first and second openings of the resist.
  • a cross-linking reaction of the shrink material with the resist is performed, and the resist is putter-shrinked so that the wide first opening is not closed and the narrow second opening is completely closed.
  • a gate electrode is formed in the recess in the formation region of the first opening.
  • FIG. 5 is a sectional view illustrating the method for manufacturing the semiconductor device according to the first embodiment.
  • FIG. 5 is a sectional view illustrating the method for manufacturing the semiconductor device according to the first embodiment.
  • FIG. 5 is a sectional view illustrating the method for manufacturing the semiconductor device according to the first embodiment.
  • FIG. 5 is a sectional view illustrating the method for manufacturing the semiconductor device according to the first embodiment.
  • FIG. 7 is a cross-sectional view illustrating a method for manufacturing a semiconductor device according to a comparative example.
  • FIG. 7 is a cross-sectional view illustrating a method for manufacturing a semiconductor device according to a comparative example.
  • FIG. 7 is a cross-sectional view illustrating a method for manufacturing a semiconductor device according to a comparative example.
  • FIG. 7 is a cross-sectional view illustrating a method for manufacturing a semiconductor device according to a comparative example.
  • FIG. 5 is a cross-sectional view illustrating a method for manufacturing a semiconductor device
  • FIG. 7 is a cross-sectional view illustrating a method for manufacturing a semiconductor device according to a comparative example.
  • FIG. 13 is a plan view showing a first opening and a second opening of the resist according to the second embodiment.
  • FIG. 12 is a cross-sectional view along I-II in FIG. 9.
  • FIG. 3 is a plan view showing a first opening and a second opening of the resist according to the first embodiment.
  • FIG. 14 is a sectional view illustrating the method for manufacturing the semiconductor device according to the third embodiment.
  • FIG. 14 is a sectional view illustrating the method for manufacturing the semiconductor device according to the third embodiment.
  • FIG. 14 is a sectional view illustrating the method for manufacturing the semiconductor device according to the third embodiment.
  • FIG. 14 is a sectional view illustrating the method for manufacturing the semiconductor device according to the third embodiment.
  • FIG. 14 is a sectional view illustrating the method for manufacturing the semiconductor device according to the third embodiment.
  • FIG. 14 is a sectional view illustrating the method for manufacturing the semiconductor device according to the fourth embodiment.
  • FIG. 14 is a sectional view illustrating the method for manufacturing the semiconductor device according to the fourth embodiment.
  • FIG. 14 is a sectional view illustrating the method for manufacturing the semiconductor device according to the fourth embodiment.
  • FIG. 14 is a sectional view illustrating the method for manufacturing the semiconductor device according to the fourth embodiment.
  • FIG. 1 to 4 are cross-sectional views illustrating the method for manufacturing the semiconductor device according to the first embodiment.
  • a source electrode 2 and a drain electrode 3 are formed on a semiconductor substrate 1.
  • the semiconductor substrate 1 is made of GaAs or the like.
  • the source electrode 2 and the drain electrode 3 are made of Ti / Pt / Au or the like.
  • a resist 4 is applied on the semiconductor substrate 1, the source electrode 2, and the drain electrode 3.
  • the resist 4 is, for example, Sumitomo Chemical's Sumiresist.
  • a first opening 5 and a second opening 6 narrower than the first opening 5 are formed in the resist 4 by photolithography or the like.
  • the first opening 5 is formed on the source electrode 2 side
  • the second opening 6 is formed on the drain electrode 3 side.
  • the width of the first opening 5 is 0.2 to 0.6 ⁇ m.
  • the width of the second opening 6 is 0.1 to 0.5 ⁇ m.
  • the distance between the first opening 5 and the second opening 6 is 0.1 to 0.2 ⁇ m.
  • the semiconductor substrate 1 is dipped in phosphoric acid or citric acid for several seconds to several minutes and wet-etched to form one continuous recess 7 under the first opening 5 and the second opening 6. I do.
  • the recess 7 is formed not only below the first opening 5 and the second opening 6 but also below the resist 4 therebetween, and is continuous.
  • a shrink material 8 is applied to the resist 4.
  • the shrink material 8 is RELACS or the like manufactured by AZ Electronic Materials.
  • the resist 4 is putter-shrinked by heating the shrink material 8 to an appropriate temperature to cause a crosslinking reaction with the resist 4. Thereby, the wide first opening 5 is not closed, and the narrow second opening 6 is completely closed.
  • a metal film 9 is formed on the entire surface by sputtering or vacuum evaporation.
  • the metal film 9 is formed not only on the upper surfaces of the resist 4 and the shrink material 8 but also reaches the bottom surface of the recess 7 through the first opening 5.
  • a resist 10 is formed on the metal film 9.
  • the resist 10 is left over the first opening 5 with a wider width than the first opening 5 by photolithography or the like, and the other resist 10 is removed.
  • the metal film 9 is patterned by dry etching using the resist 10 as a mask. After that, the resists 4 and 10 and the shrink material 8 are removed. As a result, as shown in FIG.
  • a T-shaped gate electrode 11 is formed in the recess 7 in the portion where the first opening 5 is formed. Dry etching is, for example, ion milling using Ar gas or the like for several seconds to several tens of minutes. Note that the gate electrode 11 may be formed by a lift-off process.
  • FIG. 5 to 8 are cross-sectional views illustrating a method for manufacturing a semiconductor device according to a comparative example.
  • the semiconductor substrate 1 is wet-etched using the resist 12 as a mask to form a recess 7 below the opening 13.
  • the resist 12 is removed.
  • a resist 14 is formed on the entire surface, and an opening 15 is formed in the resist 14 in the recess 7.
  • the gate electrode 11 is formed in the recess 7 at the portion where the opening 15 is formed. After that, the resist 14 is removed.
  • the semiconductor substrate 1 is wet-etched to form one continuous recess 7 below the first opening 5 and the second opening 6 of the resist 4.
  • the shrink material 8 is cross-linked with the resist 4 to cause a putter shrink of the resist 4 so that the first opening 5 having a large width is not closed and the second opening 6 having a small width is completely closed.
  • a gate electrode 11 is formed in the recess 7 in a region where the first opening 5 is formed.
  • the position of the gate electrode 11 in the recess 7 does not vary, so that the product yield is improved.
  • the number of steps for patterning the resist is reduced, and the manufacturing cost can be reduced.
  • the semiconductor directly under the gate electrode 11 is not damaged, so that the reliability is improved.
  • the first opening 5 is formed on the source electrode 2 side, and the second opening 6 is formed on the drain electrode 3 side.
  • FIG. 9 is a plan view showing a first opening and a second opening of the resist according to the second embodiment.
  • FIG. 10 is a sectional view taken along the line I-II in FIG.
  • the second opening 6 has a plurality of openings 6a, 6b, 6c spaced apart from each other. There are portions 4a, 4b that do not open between the plurality of openings 6a, 6b, 6c.
  • FIG. 11 is a plan view showing a first opening and a second opening of the resist according to the first embodiment.
  • the second opening 6 is one elongated opening. For this reason, if the distance between the first opening 5 and the second opening 6 is small, the resist 4 between them may collapse.
  • the resist 4 can be reinforced because there are portions 4a and 4b which do not open between the plurality of openings 6a, 6b and 6c. As a result, a stable pattern can be formed, and the yield of products is improved.
  • Other configurations and effects are the same as those of the first embodiment.
  • FIG. 12 to 15 are cross-sectional views illustrating the method of manufacturing the semiconductor device according to the third embodiment.
  • the steps from the formation of the recess 7 to the crosslinking reaction of the shrink material 8 with the resist 4 are the same as in the first embodiment.
  • a thin Pt film 16 is formed on the bottom surface of the recess 7 through the first opening 5 by sputtering or vapor deposition.
  • the opening width of the first opening 5 is slightly widened by ashing.
  • a metal film 9 reaching the bottom surface of the recess 7 through the first opening 5 having an increased opening width is formed by sputtering or vapor deposition.
  • the metal film 9 is patterned by dry etching using the resist 10 as a mask.
  • the metal film 9 is made of a metal different from the Pt film 16. After that, the resist 4 and the shrink material 8 are removed.
  • the semiconductor substrate 1 and the Pt film 16 are reacted by heat treatment, so that the Pt film 16 sinks into the semiconductor substrate 1.
  • the gate electrode 11 has a Pt film 16 sunk into the semiconductor substrate 1 and a metal film 9 made of a metal different from the Pt film 16 and having a wider width than the Pt film 16 and overlapping the Pt film 16.
  • the metal film 9 is formed through the first opening 5 whose opening width has been increased by ashing, and the Pt film 16 is formed on the semiconductor substrate 1 by heat treatment. Submerge. Thereby, the gate electrode 11 having a stepped lower end can be easily formed.
  • FIG. 16 and 19 are cross-sectional views illustrating the method for manufacturing the semiconductor device according to the fourth embodiment.
  • the steps up to the formation of the recess 7 are the same as in the first embodiment.
  • a pattern shrink is performed until the shrink material 8 reaches the bottom surface of the recess 7 by causing a crosslinking reaction of the shrink material 8 with the resist 4.
  • the bottom of the recess 7 is etched using the resist 4 and the shrink material 8 as a mask to form a first concave portion 17a below the first opening 5 and a second concave portion 17a.
  • a second recess 17b is formed below the opening 6.
  • the shrink material 8 since the shrink material 8 has reached the bottom surface of the recess 7, only the first opening 5 and the second opening 6 are etched. Since the etching rate depends on the opening dimension of the pattern, the depth of the first concave portion 17a is deeper than the depth of the second concave portion 17b.
  • a metal film 9 is formed on the entire surface by sputtering or vacuum evaporation.
  • the metal film 9 is formed not only on the upper surfaces of the resist 4 and the shrink material 8 but also reaches the first concave portion 17a and the second concave portion 17b via the first opening 5 and the second opening 6, respectively.
  • the metal film 9 is patterned by dry etching using the resist 12 as a mask. After that, the resists 4 and 10 and the shrink material 8 are removed.
  • a T-shaped first gate electrode 11a is formed in the first recess 17a through the first opening 5, and the second recess is formed through the second opening 6.
  • a T-shaped second gate electrode 11b is formed on 17b. Note that the first gate electrode 11a and the second gate electrode 11b may be formed by a lift-off process.
  • the first gate electrode 11a formed in the first recess 17a and the second gate 17a formed in the second recess 17b have different threshold values. Therefore, transistors having different threshold voltages can be formed in the same recess. Since the positions of the first gate electrode 11a and the second gate electrode 11b in the recess 7 do not vary as in the first embodiment, the product yield is improved. Further, the number of steps for patterning the resist is reduced, and the manufacturing cost can be reduced.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

半導体基板（１）の上にレジスト（４）を塗布し、レジスト（４）に第１の開口（５）と第１の開口（５）より幅が細い第２の開口（６）を形成する。レジスト（４）をマスクとして用いて半導体基板（１）をウェットエッチングして第１の開口（５）と第２の開口（６）の下に連続した１つのリセス（７）を形成する。リセス（７）を形成した後、シュリンク材（８）をレジスト（４）と架橋反応させて第１の開口（５）を閉塞させずに第２の開口（６）を閉塞させる。第２の開口（６）を閉塞させた後、第１の開口（５）を介してリセス（７）にゲート電極（１１）を形成する。

Description

半導体装置の製造方法
　本発明は、半導体装置の製造方法に関する。
　半導体装置の小型化と高性能化の要求に応えるために、半導体装置を構成する電極又は配線等の微細化が進められてきた。特に、化合物半導体の分野では、材料が持つ優れた高周波特性を活かすために、ゲート電極を細くすることが強く求められてきた。しかし、ゲート電極を細くすることで狭い領域に電場が集中するため、短チャネル効果等に代表される微細化の弊害もあった。この問題を解決する手段の一つとして、ゲート電極をソース電極側に寄せて、電圧を印加するドレイン電極との間隔を広げたオフセットゲート構造が有効である。
日本特開平１１－１２６７８２号公報
　従来技術はリセス形成用のレジストとゲート電極形成用のレジストをそれぞれ別々にパターニングしていた。しかし、１度目と２度目のパターニングで合わせズレが生じるため、リセス内でのゲート電極の位置がばらつく。従って、特性が変動し、製品の歩留まりが低下する。また、２回のパターニングが必要であるため、工程数が増大して製造コストが上昇する。
　また、大小２つの開口を形成したレジストを用いてリセスを形成し、小さい方の開口を絶縁膜で閉塞して大きい方の開口を介してリセスにゲート電極を形成する方法も提案されている（例えば、特許文献１参照）。しかし、絶縁膜をドライエッチングする際にゲート電極直下の半導体にダメージを与えてしまう。従って、キャリアが減少し、欠陥とトラップが増加するため、信頼性が低下するという問題があった。
　本発明は、上述のような課題を解決するためになされたもので、その目的は製品の歩留まりと信頼性を向上し、製造コストを低減できる半導体装置の製造方法を得るものである。
　本発明に係る半導体装置の製造方法は、半導体基板の上にレジストを塗布し、前記レジストに第１の開口と前記第１の開口より幅が細い第２の開口を形成する工程と、前記レジストをマスクとして用いて前記半導体基板をウェットエッチングして前記第１及び第２の開口の下に連続した１つのリセスを形成する工程と、前記リセスを形成した後、シュリンク材を前記レジストと架橋反応させて前記第１の開口を閉塞させずに前記第２の開口を閉塞させる工程と、前記第２の開口を閉塞させた後、前記第１の開口を介して前記リセスにゲート電極を形成する工程とを備えることを特徴とする。
　本発明では、半導体基板をウェットエッチングしてレジストの第１及び第２の開口の下に連続した１つのリセスを形成する。次に、シュリンク材をレジストと架橋反応させてレジストをパターシュリンクして、幅が広い第１の開口は閉塞させず、幅が細い第２の開口を完全に閉塞させる。次に、第１の開口の形成領域においてリセス内にゲート電極を形成する。これにより、リセス内でのゲート電極の位置がばらつくことがなくなるため、製品の歩留まりが向上する。また、レジストをパターニングする工程数が減り、製造コストを低減できる。また、ゲート電極直下の半導体にダメージを与えることも無いため、信頼性が向上する。
実施の形態１に係る半導体装置の製造方法を示す断面図である。 実施の形態１に係る半導体装置の製造方法を示す断面図である。 実施の形態１に係る半導体装置の製造方法を示す断面図である。 実施の形態１に係る半導体装置の製造方法を示す断面図である。 比較例に係る半導体装置の製造方法を示す断面図である。 比較例に係る半導体装置の製造方法を示す断面図である。 比較例に係る半導体装置の製造方法を示す断面図である。 比較例に係る半導体装置の製造方法を示す断面図である。 実施の形態２に係るレジストの第１の開口と第２の開口を示す平面図である。 図９のＩ－ＩＩに沿った断面図である。 実施の形態１に係るレジストの第１の開口と第２の開口を示す平面図である。 実施の形態３に係る半導体装置の製造方法を示す断面図である。 実施の形態３に係る半導体装置の製造方法を示す断面図である。 実施の形態３に係る半導体装置の製造方法を示す断面図である。 実施の形態３に係る半導体装置の製造方法を示す断面図である。 実施の形態４に係る半導体装置の製造方法を示す断面図である。 実施の形態４に係る半導体装置の製造方法を示す断面図である。 実施の形態４に係る半導体装置の製造方法を示す断面図である。 実施の形態４に係る半導体装置の製造方法を示す断面図である。
　実施の形態に係る半導体装置の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
　図１から図４は、実施の形態１に係る半導体装置の製造方法を示す断面図である。まず、図１に示すように、半導体基板１の上にソース電極２及びドレイン電極３を形成する。半導体基板１はＧａＡｓ等からなる。ソース電極２及びドレイン電極３はＴｉ／Ｐｔ／Ａｕ等からなる。
　半導体基板１、ソース電極２及びドレイン電極３の上にレジスト４を塗布する。レジスト４は例えば住友化学工業社製スミレジスト等である。フォトリソグラフィ等によりレジスト４に第１の開口５と第１の開口５より幅が細い第２の開口６を形成する。ここで、第１の開口５をソース電極２側、第２の開口６をドレイン電極３側に形成する。第１の開口５の幅は０．２～０．６μｍである。第２の開口６の幅は０．１～０．５μｍである。第１の開口５と第２の開口６の間隔は０．１～０．２μｍである。
　レジスト４をマスクとして用いて半導体基板１をリン酸又はクエン酸に数秒～数分浸漬してウェットエッチングして第１の開口５と第２の開口６の下に連続した１つのリセス７を形成する。リセス７は、第１の開口５と第２の開口６の下方だけでなく、両者の間のレジスト４の下方にも形成されて一続きになっている。
　次に、図２に示すように、レジスト４にシュリンク材８を塗布する。シュリンク材８はＡＺエレクトロニックマテリアルズ社製ＲＥＬＡＣＳ等である。シュリンク材８を適温に加熱してレジスト４と架橋反応させてレジスト４をパターシュリンクさせる。これにより、幅が広い第１の開口５は閉塞させず、幅が細い第２の開口６を完全に閉塞させる。
　次に、図３に示すように、スパッタ又は真空蒸着により全面に金属膜９を形成する。金属膜９は、レジスト４及びシュリンク材８の上面に形成されるだけでなく、第１の開口５を介してリセス７の底面に達する。金属膜９の上にレジスト１０を形成する。フォトリソグラフィ等により、第１の開口５の上方で第１の開口５より広い幅でレジスト１０を残し、それ以外のレジスト１０を除去する。レジスト１０をマスクとして用いたドライエッチングにより金属膜９をパターニングする。その後、レジスト４，１０及びシュリンク材８を除去する。これにより、図４に示すように、第１の開口５の形成部分においてリセス７内にＴ字型のゲート電極１１を形成する。ドライエッチングは、例えばＡｒガス等を使用した数秒～数十分のイオンミリング等である。なお、リフトオフプロセスでゲート電極１１を形成してもよい。
　続いて、本実施の形態の効果を比較例と比較して説明する。図５から図８は比較例に係る半導体装置の製造方法を示す断面図である。比較例では、図５に示すように、レジスト１２に開口１３を１つだけ形成する。このレジスト１２をマスクとして用いて半導体基板１をウェットエッチングして開口１３の下にリセス７を形成する。次に、図６に示すように、レジスト１２を除去する。次に、図７に示すように、全面にレジスト１４を形成し、リセス７内においてレジスト１４に開口１５を形成する。次に、図８に示すように、開口１５の形成部分においてリセス７内にゲート電極１１を形成する。その後、レジスト１４を除去する。比較例では、１度目と２度目のレジストのパターニングで合わせズレが生じるため、リセス７内でのゲート電極１１の位置がばらつく。従って、特性が変動し、製品の歩留まりが低下する。また、２回のパターニングが必要であるため、工程数が増大して製造コストが上昇する。
　一方、本実施の形態では、半導体基板１をウェットエッチングしてレジスト４の第１の開口５と第２の開口６の下に連続した１つのリセス７を形成する。次に、シュリンク材８をレジスト４と架橋反応させてレジスト４をパターシュリンクして、幅が広い第１の開口５は閉塞させず、幅が細い第２の開口６を完全に閉塞させる。次に、第１の開口５の形成領域においてリセス７内にゲート電極１１を形成する。これにより、リセス７内でのゲート電極１１の位置がばらつくことがなくなるため、製品の歩留まりが向上する。また、レジストをパターニングする工程数が減り、製造コストを低減できる。また、ゲート電極１１直下の半導体にダメージを与えることも無いため、信頼性が向上する。
　また、第１の開口５をソース電極２の側に形成し、第２の開口６をドレイン電極３の側に形成する。これにより、ゲート電極１１をソース電極２側へずらしたオフセットゲート構造を実現して高周波特性を向上させることができる。また、ゲート電極１１を形成した後にレジスト４とシュリンク材８を除去する。これによりゲート容量が低減するため、高周波特性が向上する。
実施の形態２．
　図９は、実施の形態２に係るレジストの第１の開口と第２の開口を示す平面図である。図１０は図９のＩ－ＩＩに沿った断面図である。第２の開口６は互いに離間した複数の開口６ａ，６ｂ，６ｃを有する。複数の開口６ａ，６ｂ，６ｃの間に開口しない箇所４ａ，４ｂが存在する。
　続いて、本実施の形態の効果を実施の形態１と比較して説明する。図１１は、実施の形態１に係るレジストの第１の開口と第２の開口を示す平面図である。実施の形態１では第２の開口６は１つの細長い開口である。このため、第１の開口５と第２の開口６の間隔が狭いと、両者の間のレジスト４が崩れる可能性がある。一方、本実施の形態では、複数の開口６ａ，６ｂ，６ｃの間に開口しない箇所４ａ，４ｂが存在するため、レジスト４を補強することができる。これにより、安定したパターン形成が可能となり、製品の歩留まりが向上する。その他の構成及び効果は実施の形態１と同様である。
実施の形態３．
　図１２から図１５は、実施の形態３に係る半導体装置の製造方法を示す断面図である。リセス７を形成し、シュリンク材８をレジスト４と架橋反応させるまでの工程は実施の形態１と同様である。次に、図１２に示すように、第１の開口５を介してリセス７の底面に薄いＰｔ膜１６をスパッタ又は蒸着により形成する。次に、図１３に示すように、アッシングで第１の開口５の開口幅を僅かに広げる。
　次に、図１４に示すように、開口幅を広げた第１の開口５を介してリセス７の底面に達する金属膜９をスパッタ又は蒸着により形成する。実施の形態１と同様にレジスト１０をマスクとして用いたドライエッチングにより金属膜９をパターニングする。金属膜９はＰｔ膜１６とは異なる金属からなる。その後、レジスト４及びシュリンク材８を除去する。
　次に、図１５に示すように、熱処理により半導体基板１とＰｔ膜１６を反応させてＰｔ膜１６を半導体基板１に沈み込ませる。ゲート電極１１は、半導体基板１に沈み込んだＰｔ膜１６と、Ｐｔ膜１６とは異なる金属からなりＰｔ膜１６よりも幅が広くＰｔ膜１６の上にオーバーラップした金属膜９とを有する。
　一般的にトランジスタではゲート電極のドレイン側の下端部に電界が集中する。これに対して、本実施の形態では、電場が集中しやすいゲート電極１１の下端部が階段状になっている。このため、電場強度が集中する箇所を分散できる。従って、オフセットゲートの効果とあわせて短チャネル効果を抑制して高周波特性が向上する。
　また、第１の開口５を介してＰｔ膜１６を形成した後、アッシングで開口幅を広げた第１の開口５を介して金属膜９を形成し、熱処理によりＰｔ膜１６を半導体基板１に沈み込ませる。これにより、下端部が階段状になったゲート電極１１を容易に形成することができる。
実施の形態４．
　図１６及び図１９は、実施の形態４に係る半導体装置の製造方法を示す断面図である。リセス７を形成するまでの工程は実施の形態１と同様である。次に、図１６に示すように、シュリンク材８をレジスト４と架橋反応させてシュリンク材８がリセス７の底面に達するまでパターンシュリンクを行なう。
　次に、図１７に示すように、レジスト４及びシュリンク材８をマスクとして用いてリセス７の底面をエッチングして、第１の開口５の下方に第１の凹部１７ａを形成し、第２の開口６の下方に第２の凹部１７ｂを形成する。ここで、シュリンク材８がリセス７の底面に達しているため、第１の開口５及び第２の開口６の部分だけがエッチングされる。そして、エッチングレートはパターンの開口寸法に依存するため、第１の凹部１７ａの深さは第２の凹部１７ｂの深さより深くなる。
　次に、図１８に示すように、スパッタ又は真空蒸着により全面に金属膜９を形成する。金属膜９は、レジスト４及びシュリンク材８の上面に形成されるだけでなく、それぞれ第１の開口５及び第２の開口６を介して第１の凹部１７ａ及び第２の凹部１７ｂに達する。レジスト１２をマスクとして用いたドライエッチングにより金属膜９をパターニングする。その後、レジスト４，１０及びシュリンク材８を除去する。これにより、図１９に示すように、第１の開口５を介して第１の凹部１７ａにＴ字型の第１のゲート電極１１ａを形成し、第２の開口６を介して第２の凹部１７ｂにＴ字型の第２のゲート電極１１ｂを形成する。なお、リフトオフプロセスで第１のゲート電極１１ａ及び第２のゲート電極１１ｂを形成してもよい。
　上記のように第１の凹部１７ａと第２の凹部１７ｂは深さが異なるため、第１の凹部１７ａに形成された第１のゲート電極１１ａと、第２の凹部１７ｂに形成された第２のゲート電極１１ｂは閾値が異なる。よって、同じリセス内に異なる閾値電圧を持ったトランジスタを形成することができる。そして、実施の形態１と同様にリセス７内での第１のゲート電極１１ａ及び第２のゲート電極１１ｂの位置がばらつくことがなくなるため、製品の歩留まりが向上する。また、レジストをパターニングする工程数が減り、製造コストを低減できる。
１　半導体基板、２　ソース電極、３　ドレイン電極、４　レジスト、５　第１の開口、６　第２の開口、６ａ，６ｂ，６ｃ　複数の開口、７　リセス、８　シュリンク材、９　金属膜、１１　ゲート電極、１１ａ　第１のゲート電極、１１ｂ　第２のゲート電極、１６　Ｐｔ膜（金属薄膜）、１７ａ　第１の凹部、１７ｂ　第２の凹部

Claims (6)

  1. 　半導体基板の上にレジストを塗布し、前記レジストに第１の開口と前記第１の開口より幅が細い第２の開口を形成する工程と、
    　前記レジストをマスクとして用いて前記半導体基板をウェットエッチングして前記第１及び第２の開口の下に連続した１つのリセスを形成する工程と、
    　前記リセスを形成した後、シュリンク材を前記レジストと架橋反応させて前記第１の開口を閉塞させずに前記第２の開口を閉塞させる工程と、
    　前記第２の開口を閉塞させた後、前記第１の開口を介して前記リセスにゲート電極を形成する工程とを備えることを特徴とする半導体装置の製造方法。
  2. 　前記半導体基板の上にソース電極及びドレイン電極を形成する工程を更に備え、
    　前記第１の開口を前記ソース電極の側に形成し、前記第２の開口を前記ドレイン電極の側に形成することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 　前記ゲート電極を形成した後に前記レジストと前記シュリンク材を除去する工程を更に備えることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  4. 　前記第２の開口は互いに離間した複数の開口を有することを特徴とする請求項１～３の何れか１項に記載の半導体装置の製造方法。
  5. 　前記ゲート電極は、前記半導体基板に沈み込んだ金属薄膜と、前記金属薄膜とは異なる金属からなり前記金属薄膜よりも幅が広く前記金属薄膜の上にオーバーラップした金属膜とを有し、
    　前記ゲート電極の下端部が階段状になっていることを特徴とする請求項１～４の何れか１項に記載の半導体装置の製造方法。
  6. 　前記第２の開口を閉塞させた後、前記第１の開口を介して前記リセスの底面に前記金属薄膜を形成する工程と、
    　前記金属薄膜を形成した後に、アッシングで前記第１の開口の開口幅を広げる工程と、
    　開口幅を広げた前記第１の開口を介して前記リセスの底面に達する前記金属膜を形成する工程と、
    　熱処理により前記半導体基板と前記金属薄膜を反応させて前記金属薄膜を前記半導体基板に沈み込ませる工程とを備えることを特徴とする請求項５に記載の半導体装置の製造方法。
PCT/JP2018/024426 2018-06-27 2018-06-27 半導体装置の製造方法 WO2020003420A1 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE112018007766.7T DE112018007766B4 (de) 2018-06-27 2018-06-27 Verfahren zum Herstellen einer Halbleitervorrichtung
US16/981,582 US11387332B2 (en) 2018-06-27 2018-06-27 Method for manufacturing semiconductor device
JP2020526790A JP6973647B2 (ja) 2018-06-27 2018-06-27 半導体装置の製造方法
CN201880094716.9A CN112335023B (zh) 2018-06-27 2018-06-27 半导体装置的制造方法
PCT/JP2018/024426 WO2020003420A1 (ja) 2018-06-27 2018-06-27 半導体装置の製造方法
KR1020207036402A KR102385502B1 (ko) 2018-06-27 2018-06-27 반도체 장치의 제조 방법
TW107141022A TWI679699B (zh) 2018-06-27 2018-11-19 半導體裝置之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/024426 WO2020003420A1 (ja) 2018-06-27 2018-06-27 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
WO2020003420A1 true WO2020003420A1 (ja) 2020-01-02

Family

ID=68986717

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/024426 WO2020003420A1 (ja) 2018-06-27 2018-06-27 半導体装置の製造方法

Country Status (7)

Country Link
US (1) US11387332B2 (ja)
JP (1) JP6973647B2 (ja)
KR (1) KR102385502B1 (ja)
CN (1) CN112335023B (ja)
DE (1) DE112018007766B4 (ja)
TW (1) TWI679699B (ja)
WO (1) WO2020003420A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10125696A (ja) * 1996-10-17 1998-05-15 Nec Corp 電界効果トランジスタの製造方法
JP2002184786A (ja) * 2000-12-12 2002-06-28 Communication Research Laboratory 電界効果トランジスタの製造方法
JP2003059944A (ja) * 2001-08-08 2003-02-28 Nippon Telegr & Teleph Corp <Ntt> 電界効果トランジスタおよびこの製造方法
JP2005252165A (ja) * 2004-03-08 2005-09-15 Semiconductor Leading Edge Technologies Inc パターン形成方法
JP2012073393A (ja) * 2010-09-28 2012-04-12 Sony Corp レジスト組成物及び半導体装置の製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5364816A (en) * 1993-01-29 1994-11-15 The United States Of America As Represented By The Secretary Of The Navy Fabrication method for III-V heterostructure field-effect transistors
JPH0997801A (ja) * 1995-09-28 1997-04-08 Nec Corp 半導体装置の製造方法
JP3124494B2 (ja) * 1995-11-09 2001-01-15 松下電子工業株式会社 電界効果トランジスタの製造方法
JPH1092845A (ja) 1996-09-13 1998-04-10 Toshiba Corp 電界効果トランジスタ
JP3175666B2 (ja) 1997-10-24 2001-06-11 日本電気株式会社 半導体装置の製造方法
US6270929B1 (en) 2000-07-20 2001-08-07 Advanced Micro Devices, Inc. Damascene T-gate using a relacs flow
KR20020074002A (ko) * 2001-03-19 2002-09-28 주식회사 하이닉스반도체 반도체 소자의 제조방법
JPWO2003067664A1 (ja) 2002-02-06 2005-06-02 株式会社日立製作所 電界効果トランジスタ及びその製造方法
US6737202B2 (en) * 2002-02-22 2004-05-18 Motorola, Inc. Method of fabricating a tiered structure using a multi-layered resist stack and use
JP4763218B2 (ja) * 2002-08-28 2011-08-31 富士通株式会社 ゲート電極の製造方法
JP4287383B2 (ja) * 2003-05-09 2009-07-01 富士通株式会社 レジストの加工方法及び半導体装置の製造方法
KR100620393B1 (ko) * 2005-11-03 2006-09-06 한국전자통신연구원 전계효과 트랜지스터 및 그의 제조 방법
KR100647459B1 (ko) * 2005-11-29 2006-11-23 한국전자통신연구원 티형 또는 감마형 게이트 전극의 제조방법
KR100922575B1 (ko) * 2007-12-05 2009-10-21 한국전자통신연구원 티형 게이트 전극을 구비한 반도체 소자 및 그의 제조 방법
US7989275B2 (en) * 2008-03-10 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, manufacturing method thereof, display device, and manufacturing method thereof
US7985605B2 (en) * 2008-04-17 2011-07-26 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and manufacturing method thereof
JP4826840B2 (ja) * 2009-01-15 2011-11-30 信越化学工業株式会社 パターン形成方法
JP5768397B2 (ja) 2011-02-16 2015-08-26 三菱電機株式会社 半導体装置の製造方法
JP5857415B2 (ja) * 2011-02-24 2016-02-10 富士通株式会社 半導体装置の製造方法
JP2014138111A (ja) * 2013-01-17 2014-07-28 Fujitsu Ltd 半導体装置及びその製造方法、電源装置、高周波増幅器
US9082722B2 (en) * 2013-03-25 2015-07-14 Raytheon Company Monolithic integrated circuit (MMIC) structure and method for forming such structure
US9379327B1 (en) * 2014-12-16 2016-06-28 Carbonics Inc. Photolithography based fabrication of 3D structures
JP6750455B2 (ja) * 2016-10-28 2020-09-02 三菱電機株式会社 半導体装置及びその製造方法
KR102261740B1 (ko) * 2016-11-10 2021-06-09 한국전자통신연구원 고주파 소자 및 이의 제조 방법
CN107293482B (zh) * 2017-06-14 2021-03-23 成都海威华芯科技有限公司 一种氮化镓高电子迁移率晶体管栅电极的制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10125696A (ja) * 1996-10-17 1998-05-15 Nec Corp 電界効果トランジスタの製造方法
JP2002184786A (ja) * 2000-12-12 2002-06-28 Communication Research Laboratory 電界効果トランジスタの製造方法
JP2003059944A (ja) * 2001-08-08 2003-02-28 Nippon Telegr & Teleph Corp <Ntt> 電界効果トランジスタおよびこの製造方法
JP2005252165A (ja) * 2004-03-08 2005-09-15 Semiconductor Leading Edge Technologies Inc パターン形成方法
JP2012073393A (ja) * 2010-09-28 2012-04-12 Sony Corp レジスト組成物及び半導体装置の製造方法

Also Published As

Publication number Publication date
CN112335023B (zh) 2024-07-09
CN112335023A (zh) 2021-02-05
US20210074818A1 (en) 2021-03-11
JPWO2020003420A1 (ja) 2021-02-15
KR20210009374A (ko) 2021-01-26
TW202002059A (zh) 2020-01-01
TWI679699B (zh) 2019-12-11
JP6973647B2 (ja) 2021-12-01
US11387332B2 (en) 2022-07-12
DE112018007766T5 (de) 2021-03-11
KR102385502B1 (ko) 2022-04-11
DE112018007766B4 (de) 2024-01-25

Similar Documents

Publication Publication Date Title
KR100647459B1 (ko) 티형 또는 감마형 게이트 전극의 제조방법
US20060202246A1 (en) Semiconductor device and manufacturing method thereof
KR102154336B1 (ko) 고전압 구동용 전계효과 트랜지스터 및 제조 방법
TWI690082B (zh) 具有低電容場板結構的電晶體
US20130069127A1 (en) Field effect transistor and fabrication method thereof
US6307245B1 (en) Semiconductor device
WO2020003420A1 (ja) 半導体装置の製造方法
US11682721B2 (en) Asymmetrically angled gate structure and method for making same
JPH08306708A (ja) 半導体装置およびその製造方法
US6051484A (en) Semiconductor device and method of manufacturing thereof
JP3249446B2 (ja) 電界効果トランジスタの製造方法
JPH08274118A (ja) 電界効果型半導体装置及びその製造方法
JP3249445B2 (ja) 電界効果トランジスタの製造方法
JP2000021900A (ja) 電界効果トランジスタの製造方法
JP3123445B2 (ja) 半導体装置の製造方法
JP6094159B2 (ja) 半導体装置の製造方法
JPH1070138A (ja) 半導体装置の製造方法
JPH0491439A (ja) 電界効果型トランジスタおよびその製造方法
JP2000243758A (ja) 半導体装置及びその製造方法
JP2007073366A (ja) モノリシックマイクロ波集積回路および製造方法
JP2000114274A (ja) 半導体装置及びその製造方法
JPH0321077A (ja) ゲート電極の形成方法
JPH09306928A (ja) 半導体装置及びその製造方法
KR20130037611A (ko) 전계효과 트랜지스터의 제조 방법
JPH10275815A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18924323

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020526790

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20207036402

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 18924323

Country of ref document: EP

Kind code of ref document: A1