JPH1167639A - 露光方法及び露光用マスク - Google Patents

露光方法及び露光用マスク

Info

Publication number
JPH1167639A
JPH1167639A JP22360797A JP22360797A JPH1167639A JP H1167639 A JPH1167639 A JP H1167639A JP 22360797 A JP22360797 A JP 22360797A JP 22360797 A JP22360797 A JP 22360797A JP H1167639 A JPH1167639 A JP H1167639A
Authority
JP
Japan
Prior art keywords
exposure
pattern
mask
wiring
auxiliary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP22360797A
Other languages
English (en)
Other versions
JP3102384B2 (ja
Inventor
Takeo Hashimoto
武夫 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP22360797A priority Critical patent/JP3102384B2/ja
Publication of JPH1167639A publication Critical patent/JPH1167639A/ja
Application granted granted Critical
Publication of JP3102384B2 publication Critical patent/JP3102384B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【課題】 二つ以上の露光フィールドをスクライブ領域
を介さずに接続するスティッチング露光方法において、
接続部におけるパターン寸法の細りや断線を防止する。 【解決手段】 スティッチング露光の接続マージンにお
いて、配線パターン206の端部に三角形の付加パター
ン101を付ける、この付加パターン101は接続する
配線パターン206の互いに反対側に付ける。また接続
するパターンの中心は一致させず、ライン幅より小さい
一定の寸法だけずらしておく。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置製造過
程におけるマスクパターンの露光方法に関し、特に二つ
以上の露光領域をつなぎ合わせて半導体装置を形成す
る、いわゆるスティッチング露光方法に関する。
【0002】
【従来の技術】近年、半導体集積回路、特に、ダイナミ
ックランダムアクセスメモリー(DRAM)の高集積化
は著しく、研究開発レベルでは1G、量産レベルでは6
4M規模に達している。この高集積化は、微細化と共に
露光装置の広露光フィールド化(大チップ化)によると
ころが大きい。
【0003】現在、リソグラフィー工程には、いわゆる
ステッパーと呼ばれる縮小投影露光装置が最も一般的に
用いられている。ステッパーの露光フィールドは、前述
の技術的要請から、ここ十数年の間に、10mm□、1
5mm□、17.5mm□、20mm□、そして22m
m□と拡大してきた。
【0004】しかしながら、1G規模のDRAMの集積
度を有する半導体装置は、0.18μmレベルの設計ル
ールを採用しても、22mm□の露光領域内に収めるこ
とは不可能である。一方で、ステッパーの露光領域の拡
大も、技術的困難さや、経済性の面から難しくなってい
る。
【0005】上記の状況を鑑み、最近スキャン型露光装
置の開発及び導入が進みつつある。スキャン型露光装置
は、投影光学系を介し、レチクルと感光性有機被膜を形
成した半導体基板を縮小倍率に応じた走査速度で同期走
査させ、露光するものである。露光領域は通常、スリッ
ト状の領域が用いられている。
【0006】スキャン型露光装置では、スリット状の露
光領域であるため、一般に非走査方向の露光領域は、ス
テッパー方式より大きく取れる。また、走査方向は、レ
チクルの大きさで制限されるまで露光領域を設定できる
ため、やはりステッパーより大きく取れる。代表的なス
キャン型露光装置である(株)ニコン製NSR−S20
1Aでは、露光フィールドは、25(非走査方向)×3
3(走査方向)mm2である。しかし、4G、16G規
模のDRAMの高集積デバイスでは、この露光フィール
ドでも不足である。
【0007】以上のような露光装置の露光フィールド不
足を補う方法として、露光フィールドと露光フィールド
をスクライブ線を挾まずに直接接続するスティッチング
露光と呼ばれる方法がある。これは、図8に示すよう
に、一般的な露光がチップ202の露光フィールド20
1と露光フィールド201の境界部に必ずスクライブ線
(あるいはスクライブ領域)を含むのに対して、図9及
び図10に示すように、一個のチップ202を二つ以上
の露光フィールド203,204で構成し、露光フィー
ルド203,204同士の境界部で回路パターンを直接
接続するようにしたものである。この方法により、露光
フィールド203,204より大きなチップ(半導体装
置)202でも形成できるため、4G及び16G規模の
DRAMのような高集積デバイスの製造にも対応でき
る。
【0008】
【発明が解決しようとする課題】しかしながら、上述し
た従来例では、図11に示すように、露光フィールド2
03,204の接続部207で配線パターン206に細
りが発生するという課題があった。すなわち、配線パタ
ーン206の寸法がクオーターミクロンレベルに達する
と、接続部207の僅かのパターン細りでもパターンの
断線に至ることがある。
【0009】その理由について以下に説明する。一般的
に、スティッチング露光においては、接続部207に接
続マージン(のりしろ)205を取り、図11における
露光フィールド203と露光フィールド204を僅かに
重ねて露光する。これは、二つの露光フィールド20
3,204に全く接続マージン205を設けない場合、
半導体基板を保持した露光装置のステージ、いわゆるウ
ェハーステージの設定位置誤差や投影光学系のディスト
ーションのために、露光フィールド203,204間に
僅かに隙間が生じ、極めてパターン形成の異常が発生し
やすいためである。そこで、接続マージン(のりしろ)
205が必要となる。
【0010】また、大部分のリソグラフィー工程では、
ポジ型フォトレジストが用いられている。ポジ型レジス
トでは、感光した部分のレジストが溶解する。図12
(a)に示すように、接続マージン205の部分を重ね
て露光フィールド203及び204を露光するとき、露
光量をEとすると、接続マージン205の部分(領域2
10及び211は除く)は2E、その他の露光部はE、
領域210と領域211もEの露光量で露光され、露光
済レジスト208と未露光レジスト209とが混在する
ことになる。
【0011】従って、ウェハーステージの位置誤差や投
影光学系のディストーションがあるとき、露光フィール
ド203と204との接続部のパターン形状は概ね図1
2(b)に斜線で示したパターン細りを生じた形状とな
る。即ち、接続マージン205がない場合のように、直
ちに断線に至ることは少ないが、露光フィールド203
と204との接続部でのパターン細りが発生し、断線に
至る危険性は、回避することができない。
【0012】本発明の目的は、スティッチング露光にお
いて、露光フィールド接続部におけるパターンの断線を
確実に防止する露光方法及び露光用マスクを提供するこ
とにある。
【0013】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る露光方法は、半導体装置の一層を形成
するにあたりスクライブ領域を挾まずに二つ以上の露光
領域を接続して露光するスティッチング露光方法におい
て、露光用マスクの接続部のパターン端の片側に補助パ
ターンを付与し、該マスクを用いて露光するものであ
る。
【0014】また、前記補助パターンは、三角形又は矩
形のものである。
【0015】また、前記三角形及び矩形の補助パターン
は、接続される二本のパターン端部において互いに反対
側に形成されるものである。
【0016】また、前記パターンの中心は、パターンの
幅より小さい一定の距離だけずらして設置するものであ
る。
【0017】また、本発明に係る露光用マスクは、半導
体装置の一層を形成するにあたりスクライブ領域を挾ま
ずに二つ以上の露光領域を接続して露光するスティッチ
ング露光方法に用いられるマスクであって、露光用マス
ク本体は、接続部のパターン端の片側に三角形及び矩形
を付与したパターンを含むものである。
【0018】露光用マスクにおいて、接続部のパターン
端の形状は図1に示すように、パターン端部に三角形の
補助パターンを付けた形状となっている(レチクル
上)。また図2に示すように、初期設定にて接続部にお
ける配線パターンの中心を互いに僅かにずらしておく。
従って、ウェハーステージ設定誤差やディストーション
による位置誤差が接続部で全く無視できる場合は、図2
のように接続部で配線パターンが曲がることになる。
【0019】これに対し、前記ウェハーステージ設定誤
差やディストーションによる位置誤差により、露光フィ
ールドのパターン同士が近ずく方向のズレが発生した場
合、パターンは直線状のパターンに近ずく(図2
(b))。また、露光フィールドのパターン同士が遠ざ
かる方向にずれた場合、接続部での”曲がり”は大きく
なる(図2(c))が、極端に大きなズレがない限り、
パターンの細りが発生し断線に至ることはない。
【0020】
【発明の実施の形態】以下、本発明の実施の形態を図に
より説明する。
【0021】(実施形態1)図1は、本発明の実施形態
1に用いたレチクルのフィールド接続部を示す平面図で
ある。
【0022】図において、本発明の実施形態1に用いた
レチクルの露光フィールド203,204の接続部は、
補助パターン101,102を付加して有している。付
加した補助パターン101,102は、露光フィールド
203と露光フィールド204にそれぞれ含まれ、接続
マージン205にて接続される配線パターン206,2
06の端部に三角形の形状に形成されている。
【0023】三角形の補助パターン101,102は、
互いに配線パターン206の反対側に形成され、そのパ
ターン101,102の幅は、先端に向けて広幅形状と
なっている。ここで、配線パターン206の線幅Yは半
導体基板上で0.25μm、付加した補助パターン10
1,102のX部の寸法は同じく0.2μm、接続マー
ジン(のりしろ)205の幅は0.50μmにそれぞれ
設定してある。尚、本発明の実施形態1では、ポジ型レ
ジストプロセスに適用するものであり、したがって、図
1の斜線で示した領域は、レチクル上にて総てクロム膜
から構成されている。
【0024】図2(a)、(b)、(c)は、図1に示
すレチクルを使い、NA=0.55,σ=0.70のK
rFエキシマレーサステッパで露光したレジストパター
ンを示す平面図である。
【0025】図2(a)に示すように、接続すべき配線
パターン(レジスト)103の中心103aは、設計時
にずらせておく。このずれ量は、図2(a)に示すdの
ことであり、実施形態1では、d=0.10μmに設定
している。
【0026】図2(a)において、配線パターン103
を露光する一方のレチクルの形状は、a1,a2,a3
4に示す配線パターン103にa5,a6,a2からなる
三角形の補助パターンを付加して形成した形状になって
いる。他方のレチクルの形状は、b1,b2,b3,b4
示す配線パターン103にb6,b3,b5からなる三角
形の補助パターンを付加して形成した形状になってい
る。
【0027】したがって、これらのレチクルを使って露
光を行うと、露光フィールド203,204同士の配線
パターン103,103は図2(a)に示すように、接
続マージン205の部分で斜めになるが、パターン細り
は生じることがない。尚、図2(a)に示す状態は、ウ
ェハーステージ設定誤差やディストーションによる位置
誤差が全くない場合で露光が行われた状態を示してい
る。
【0028】ウェハーステージ設定誤差やディストーシ
ョンによる位置誤差がある場合は、dが変化することと
同等として扱える。dが基準値0.10μmより小さく
なった場合、特にd=0μmの場合を図2(b)に示し
ている。これは特殊なケースであり、配線パターン10
3,103は直線になる。また、dがマイナスになるに
従って、本発明においても接続部でのパターン細りが発
生することになるが、現在の露光装置の性能では、0.
10μmを超えるズレが発生することはない。また配線
パターンが離れる方向にずれた場合(d=0.20μ
m)の接続部の形状を図2(c)に示している。その形
状は図2(a)の場合と大差がない。
【0029】以上のように本発明の実施形態1によれ
ば、露光フィールドの接続部における配線パターン端部
に付加的な補助パターンを設け、更に配線パターンの中
心位置をずらすことにより、接続部での位置ズレに対す
る許容度を増加するため、スティッチング露光における
フィールド接続部でのパターンの細り及び断線を防止す
ることができる。
【0030】(実施形態2)次に、本発明の実施形態2
について図を用いて説明する。実施形態1では、極く近
傍にパターンのない場合について示したが、一般的に
は、繰り返しパターンが多用される。本発明は、ピッチ
が制限されている繰り返しパターンの場合に極めて好適
である。
【0031】図3は、本発明の実施形態2に係る半導体
基板上のレジストパターンを示す平面図である。図3に
おいて、配線パターン103の線幅はy、配線パターン
103間のスペース幅はz、配線パターン103のピッ
チはy+zである。x及びyは実施形態1と同様に0.
20μm、及び0.25μm、スペース幅zは0.26
μm、配線パターン103のピッチは0.51μmとす
る。このような繰り返しパターンに対しても、図3のよ
うに良好なパターンを形成することができる。
【0032】繰り返しパターンの場合は、接続マージン
205において配線パターン103,103同士が短絡
(シュート)するのではないかという危惧があるが、こ
のことについて実施形態2に即し説明する。図4は、接
続部において一方の露光フィールドのみ露光された後の
未露光レジスト209の形状を示している。配線パター
ン103,103間のスペースの最小値はz−x=0.
26−0.20μm=0.06μmとなる。図4では、
未露光レジスト209の領域の形状をマスクパターンに
忠実に描いているが、投影露光した場合、良く知られて
いるようにパターン形状は劣化するため、配線パターン
の端部でショートが発生する。しかし、接続部では、も
う一方の露光フィールドを露光するとき、図4に露光部
104で示した形状で再度露光することになり、そのシ
ョートの部分が除去され、配線パターン同士が電気的に
切り離される。従って、仮に、一方の露光フィールドの
領域を露光した時点で配線パターン間がショートしてい
たとしても、他方の露光フィールドの領域を露光した時
点で配線パターン間のショートが解消されるため、問題
になることはない。
【0033】(実施形態3)次に、本発明の実施形態3
について図を用いて説明する。露光用マスクの接続部に
おける形状は既に図1に示したが、図5に示すように本
発明の実施形態3においては、露光用マスクに付加した
補助パターン105,106は、傾斜辺の形状を階段状
の形状としたものである。一般に投影露光する場合、極
微細パターンの形状は劣化するため、図5に示す形状の
露光用マスクであっても、実施形態2と同様の効果が得
られる。
【0034】(実施形態4)次に、本発明の実施形態4
について図を用いて説明する。露光マスクの接続部にお
いて繰り返しパターンを有し、繰り返しのピッチをでき
るだけ小さくしたい場合は、実施形態1、2に示したよ
うに、三角形の補助パターンを付与するのが好適であ
る。しかし、隣接する配線パターンとのスペースが比較
的広い場合は、図6に示すように、三角形の補助パター
ンに代えて矩形の補助パターン108,108を用いて
も良い。図6に示す接続部における露光用マスクの形状
を半導体基板上に転写した場合、図7に示すようにレジ
ストパターンの形状は、平面形状となる。この場合も接
続する配線パターンの中心はずらしておく。
【0035】本発明の実施形態4によれば、隣接する配
線パターンとのスペースが比較的広い場合に適用するこ
とができ、露光用マスクとしての汎用性を向上させるこ
とができる。
【0036】尚、以上の実施形態では、露光用マスクの
接続部のパターンを配線パターンとして説明したが、こ
のパターンは、配線パターン以外のパターンでもよい。
【0037】
【発明の効果】以上説明したように本発明によれば、ス
ティッチング露光におけるフィールド接続部でのパター
ンの細り及び断線を防止することができる。
【0038】その理由は、フィールド接続部におけるパ
ターン端部に付加的なパターンを付け、更にパターンの
中心位置をずらすことにより、接続部の位置ズレに対す
る許容度を増加することができたことによる。
【図面の簡単な説明】
【図1】本発明の実施形態1に用いたレチクルのフィー
ルド接続部を示す平面図である。
【図2】本発明の実施形態1で露光されたフィールド接
続部におけるパターンを示す平面図である。
【図3】本発明の実施形態2で露光されたフィールド接
続部におけるパターンを示す平面図である。
【図4】本発明の実施形態2に用いたレチクルのフィー
ルド接続部を示す平面図である。
【図5】本発明の実施形態3に用いたレチクルのフィー
ルド接続部を示す平面図である。
【図6】本発明の実施形態4に用いたレチクルのフィー
ルド接続部を示す平面図である。
【図7】本発明の実施形態4のフィールド接続部におけ
るパターンを示す平面図である。
【図8】一般的な露光方法の結果を示す半導体基板の平
面図である。
【図9】スティッチング露光を示す半導体基板の平面図
である。
【図10】スティッチング露光におけるレチクルのフィ
ールド接続部を示す平面図である。
【図11】スティッチング露光におけるフィールド接続
部のパターンを示す平面図である。
【図12】スティッチング露光におけるフィールド接続
部のレジスト露光状態を示す平面図である。
【符号の説明】
101 付加パターン 102 付加パターン 103 配線パターン(レジスト) 104 露光部 105 付加パターン 106 付加パターン 107 付加パターン 108 付加パターン 201 露光フィールド 202 チップ 203 露光フィールド 204 露光フィールド 205 接続マージン(のりしろ) 206 配線パータン 207 接続部 208 露光済レジスト 209 未露光レジスト 210 領域 211 領域
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 21/30 514C 518

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 半導体装置の一層を形成するにあたりス
    クライブ領域を挾まずに二つ以上の露光領域を接続して
    露光するスティッチング露光方法において、 露光用マスクの接続部のパターン端の片側に補助パター
    ンを付与し、該マスクを用いて露光することを特徴とす
    る露光方法。
  2. 【請求項2】 前記補助パターンは、三角形又は矩形の
    ものであることを特徴とする請求項1に記載の露光方
    法。
  3. 【請求項3】 前記三角形及び矩形の補助パターンは、
    接続される二本のパターン端部において互いに反対側に
    形成されるものであることを特徴とする請求項1に記載
    の露光方法。
  4. 【請求項4】 前記パターンの中心は、パターンの幅よ
    り小さい一定の距離だけずらして設置するものであるこ
    とを特徴とする請求項1に記載の露光方法。
  5. 【請求項5】 半導体装置の一層を形成するにあたりス
    クライブ領域を挾まずに二つ以上の露光領域を接続して
    露光するスティッチング露光方法に用いられる露光用マ
    スクにおいて、 露光用マスク本体は、接続部のパターン端の片側に三角
    形及び矩形を付与したパターンを含むものであることを
    特徴とする露光用マスク。
JP22360797A 1997-08-20 1997-08-20 露光方法及び露光用マスク Expired - Fee Related JP3102384B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22360797A JP3102384B2 (ja) 1997-08-20 1997-08-20 露光方法及び露光用マスク

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22360797A JP3102384B2 (ja) 1997-08-20 1997-08-20 露光方法及び露光用マスク

Publications (2)

Publication Number Publication Date
JPH1167639A true JPH1167639A (ja) 1999-03-09
JP3102384B2 JP3102384B2 (ja) 2000-10-23

Family

ID=16800851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22360797A Expired - Fee Related JP3102384B2 (ja) 1997-08-20 1997-08-20 露光方法及び露光用マスク

Country Status (1)

Country Link
JP (1) JP3102384B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006209019A (ja) * 2005-01-31 2006-08-10 Fujitsu Ltd 配線接続方法、レチクル、及び半導体装置
JP2013174728A (ja) * 2012-02-24 2013-09-05 Canon Inc フォトマスク及び半導体装置の製造方法
US9739964B2 (en) 2015-07-22 2017-08-22 Renesas Electronics Corporation Semiconductor device having quadrangular interposer with plural functional blocks having arranged regions
WO2018100974A1 (ja) * 2016-11-30 2018-06-07 日東電工株式会社 配線回路基板およびその製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101951657B1 (ko) * 2017-03-15 2019-02-25 (주)제이월드텍 역류 방지 뚜껑

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006209019A (ja) * 2005-01-31 2006-08-10 Fujitsu Ltd 配線接続方法、レチクル、及び半導体装置
JP2013174728A (ja) * 2012-02-24 2013-09-05 Canon Inc フォトマスク及び半導体装置の製造方法
US8852830B2 (en) 2012-02-24 2014-10-07 Canon Kabushiki Kaisha Photomask and semiconductor apparatus manufacturing method
US9739964B2 (en) 2015-07-22 2017-08-22 Renesas Electronics Corporation Semiconductor device having quadrangular interposer with plural functional blocks having arranged regions
US10025048B2 (en) 2015-07-22 2018-07-17 Renesas Electronics Corporation Semiconductor device having quadrangular interposer with functional blocks having arranged regions and waveguides
WO2018100974A1 (ja) * 2016-11-30 2018-06-07 日東電工株式会社 配線回路基板およびその製造方法
JP2018092966A (ja) * 2016-11-30 2018-06-14 日東電工株式会社 配線回路基板およびその製造方法
CN110024494A (zh) * 2016-11-30 2019-07-16 日东电工株式会社 布线电路基板及其制造方法
US11032913B2 (en) 2016-11-30 2021-06-08 Nitto Denko Corporation Wired circuit board and production method thereof
US11266024B2 (en) 2016-11-30 2022-03-01 Nitto Denko Corporation Wired circuit board and production method thereof
CN110024494B (zh) * 2016-11-30 2022-09-06 日东电工株式会社 布线电路基板及其制造方法

Also Published As

Publication number Publication date
JP3102384B2 (ja) 2000-10-23

Similar Documents

Publication Publication Date Title
US6787469B2 (en) Double pattern and etch of poly with hard mask
JP2000112114A (ja) 半導体装置及び半導体装置の製造方法
US8791507B2 (en) Semiconductor device
JP2001022051A (ja) レチクル及び半導体装置の製造方法
US9230906B2 (en) Feature patterning methods and structures thereof
KR20000047473A (ko) 마이크로디바이스 및 그 구조부분
JP3102384B2 (ja) 露光方法及び露光用マスク
JP3526981B2 (ja) 半導体集積回路の配線構造
US7029799B2 (en) Exposure method for forming pattern for IC chips on reticle by use of master masks
US8143724B2 (en) Standard cell and semiconductor device including the same
US6368754B1 (en) Reticle used for fabrication of semiconductor device
US6638664B2 (en) Optical mask correction method
JP2004012722A (ja) フォトマスク及びパターン作製方法及び半導体装置
KR100217903B1 (ko) 포토마스크의 제작방법
JP3392616B2 (ja) 半導体装置の製造方法
US7107562B2 (en) Method and apparatus for the arrangement of contact-making elements of components of an integrated circuit, computer-readable storage medium and program element
KR100192928B1 (ko) 오픈 비트선 반도체소자
US5338397A (en) Method of forming a semiconductor device
JPH11150054A (ja) ミックスアンドマッチ露光方法
JPS62147729A (ja) 半導体装置の製造方法
KR100299520B1 (ko) 반도체 소자의 레티클 및 이를 이용한 마스크 공정
JPH1140670A (ja) 半導体装置およびその製造方法
KR19980077753A (ko) 포토리소그래피 공정에 의한 반도체장치의 패턴형성방법
KR0126636B1 (ko) 반도체소자의 패턴 형성방법
KR0158903B1 (ko) 반도체소자의 게이트전극 콘택 및 그 제조방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees