JP4316442B2 - 評価システム、露光描画システム及び評価方法 - Google Patents

評価システム、露光描画システム及び評価方法 Download PDF

Info

Publication number
JP4316442B2
JP4316442B2 JP2004219202A JP2004219202A JP4316442B2 JP 4316442 B2 JP4316442 B2 JP 4316442B2 JP 2004219202 A JP2004219202 A JP 2004219202A JP 2004219202 A JP2004219202 A JP 2004219202A JP 4316442 B2 JP4316442 B2 JP 4316442B2
Authority
JP
Japan
Prior art keywords
mask
initial
pattern
inspection
correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004219202A
Other languages
English (en)
Other versions
JP2006039227A (ja
Inventor
新 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004219202A priority Critical patent/JP4316442B2/ja
Priority to US11/185,679 priority patent/US7207028B2/en
Publication of JP2006039227A publication Critical patent/JP2006039227A/ja
Application granted granted Critical
Publication of JP4316442B2 publication Critical patent/JP4316442B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/82Auxiliary processes, e.g. cleaning or inspecting
    • G03F1/84Inspecting
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、半導体装置製造技術に係り、特に、評価システム、露光描画システム及び評価方法に関する。
半導体装置の製造工程では、設計工程において半導体装置の機能やスペックを実現するためのレイアウト設計が行われ、フォトマスク(以下、「マスク」という。)が作製される。そして、ウェハ処理工程において、マスクを用いて半導体ウェハが製造される。その後、検査工程において半導体ウェハの回路の機能やパフォーマンスが検査される(例えば、特許文献1参照。)。この結果、所望の機能やパフォーマンスが得られない等の不具合が有る場合には、設計工程に戻り設計パターン等の不具合の原因となる部分が修正され、マスクが修正される。
マスク修正後のウェハ処理工程においては、修正前のマスク(以下、「初期マスク」という。)及び修正後のマスク(以下、「修正マスク」という。)の対象となるリソグラフィ工程において、初期マスクを用いる半導体ウェハと、修正後のマスクを用いる半導体ウェハとにウェハ単位で分けて露光し、他の工程においては同一条件で半導体ウェハを製造する。検査工程において、初期マスクを用いて製造された半導体ウェハと、修正マスクを用いて製造された半導体ウェハとを検査・比較して、初期マスクを用いたときの不具合が修正マスクを用いることで期待通りに修正されているか、修正マスクを用いることで新たな不具合が発生していないか等、マスク修正の改善度を評価する。この結果、修正マスクに改善の効果があれば、初期マスクから修正マスクへ生産を切り替える。一方、期待通りに修正されていなければ、修正マスクが更に修正される。即ち、マスク修正及び検査を繰り返すことで、半導体装置の製造工程の歩留まりを向上させる。
しかし、ウェハ処理工程においては、半導体ウェハ毎に製造ばらつきが生じる。このため、検査工程において初期マスクを用いて製造された半導体ウェハと、修正マスクを用いて製造された半導体ウェハとを検査・比較したときに、マスク修正による改善度よりもウェハ処理工程の製造ばらつきにデバイス特性値が左右される場合がある。このような場合には、マスク修正の改善度の評価が困難になっていた。
特開平10−233350号公報
本発明は、半導体ウェハ毎の製造ばらつきの影響を受けることなく、マスク修正の改善度を容易に評価することができる評価システム、露光描画システム及び評価方法を提供することを目的とする。
本発明の第1の特徴は、(イ)初期マスクのパターンを複数のチップ領域に逐次転写した初期検査用ウェハにおける複数のチップ領域のパターンのそれぞれの特性の検査結果を検査情報として格納する検査情報記憶装置と、(ロ)初期マスクのパターンを修正したパターンを新たなマスク基板上に形成した修正マスクのパターンを露光することにより転写した修正マスクチップ領域、及び初期マスクのパターンを露光することにより転写した初期マスクチップ領域を、検査情報の面内分布に基づいて修正検査用ウェハ上の複数のチップ領域に隣接して割り当てて、それぞれ形成する製造部と、(ハ)初期マスクチップ領域に転写されたパターン及び修正マスクチップ領域に転写されたパターンをそれぞれ検査する検査部と、(ニ)初期マスクチップ領域に転写されたパターン及び修正マスクチップ領域に転写されたパターンの互いの検査結果を比較して、初期マスクに対する修正マスクの改善度を評価する評価部とを備える評価システムであることを要旨とする。
本発明の第2の特徴は、(イ)初期描画データのパターンを複数のチップ領域に逐次転写した初期検査用ウェハにおける複数のチップ領域のパターンのそれぞれの特性の検査結果を検査情報として格納する検査情報記憶装置と、(ロ)初期描画データを修正した修正描画データのパターンを描画により形成した修正描画チップ領域、及び初期描画データのパターンを描画により形成した初期描画チップ領域を、検査情報の面内分布に基づいて修正検査用ウェハ上の複数のチップ領域に隣接して割り当てて、それぞれ形成する製造部と、(ハ)初期描画チップ領域に形成されたパターン及び修正描画チップ領域に形成されたパターンをそれぞれ検査する検査部と、(ニ)初期描画チップ領域に形成されたパターン及び修正描画チップ領域に形成されたパターンの互いの検査結果を比較して、初期描画データに対する修正描画データの改善度を評価する評価部とを備えることを特徴とする評価システムであることを要旨とする。
本発明の第3の特徴は、(イ)初期マスクのパターンを複数のチップ領域に逐次転写した初期検査用ウェハにおける複数のチップ領域のパターンのそれぞれの特性の検査結果を含む検査情報に基づいて、初期検査用ウェハにおける面内分布特性を示す面内分布データを作成する面内分布データ作成部と、(ロ)初期マスクのパターンを修正したパターンを新たなマスク基板上に形成した修正マスクを用いて露光する修正マスクチップ領域、及び初期マスクを用いて露光する初期マスクチップ領域を、面内分布データに基づいて同一半導体ウェハ上の複数のチップ領域に隣接して割り当てて露光描画用のショットマップを作成するショットマップ作成部とを備える露光描画システムであることを要旨とする。
本発明の第4の特徴は、(イ)初期マスクのパターンを修正したパターンを新たなマスク基板上に形成した修正マスクのパターンを露光することにより転写した修正マスクチップ領域、及び初期マスクのパターンを露光することにより転写した初期マスクチップ領域を、初期マスクのパターンを複数のチップ領域に逐次転写した初期検査用ウェハにおける複数のチップ領域のパターンのそれぞれの特性の検査結果を含む検査情報から得られる面内分布に基づいて、修正検査用ウェハ上の複数のチップ領域に隣接して割り当てて、それぞれ形成する手順と、(ロ)初期マスクチップ領域に転写されたパターン及び修正マスクチップ領域に転写されたパターンをそれぞれ検査する手順と、(ハ)初期マスクチップ領域に転写されたパターン及び修正マスクチップ領域に転写されたパターンの互いの検査結果を比較して、初期マスクに対する修正マスクの改善度を評価する手順とを含む評価方法であることを要旨とする。
本発明によれば、半導体ウェハ毎の製造ばらつきの影響を受けることなく、マスク修正の改善度を容易に評価することができる評価システム、露光描画システム及び評価方法を提供することができる。
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものである。
本発明の実施の形態に係る評価システムは、図1に示すように、設計部1、製造部2、検査部5及び評価部6を備える。設計部1は、半導体装置の回路の機能やスペックを決定してレイアウト設計を行い、複数のマスク(レチクル)を作製する。設計部1は、レイアウト設計を行うためのコンピュータ支援設計(CAD)システムや、マスク基板にマスクパターンを描画するパターンジェネレータ(PG)等を備える。設計部1において、図2に示すような初期設計パターン101を含む初期設計データ100が作成される。初期設計データ100に基づいて、図3に示すような初期マスク110が作製される。初期マスク110は、マスク基板111及びマスク基板111上に配置された初期マスクパターン112を含む。
図1に示した製造部2は、露光描画システム300や各種の製造装置301,302,303,・・・・・,30nが配置された半導体装置の製造ライン3を備える(nは整数)。製造装置301,302,303,・・・・・,30nとしては、例えば現像装置、化学気相成長(CVD)装置、酸化装置、熱処理装置、イオン注入装置、エッチング装置、スパッタリング装置、及びダイシング装置等が採用可能である。製造部2では、露光描画システム300により図3に示した初期マスク110の初期マスクパターン112が図4に示すような初期検査用ウェハ120の複数のチップ領域121に転写される。露光描画システム300を用いたリソグラフィ工程を含む、図1に示した製造装置301,302,303,・・・・・,30nを用いた一連のプロセスにより、図4に示した初期検査用ウェハ120の複数のチップ領域121内に回路が作りこまれる。各チップ領域121内には、検査用のテスト素子群(TEG)122が形成される。なお、図4は模式的に示しており、現実の初期検査用ウェハ120には更に多数のチップ領域が形成されていても良い。また、TEG122は全てのチップ領域121内ではなく、一部のチップ領域121内に配置しても良い。
図1に示した検査部5は、半導体装置の性能・機能に関する特性、リード形状・寸法状態、信頼性等を検査する。検査部5は、TEG測定装置60、ダイソート(D/S)テスタ70、及びファイナルテスタ80を備える。TEG測定装置60は、製造部2により製造された半導体ウェハのTEGのリーク電流や閾値電圧等の電気的特性値を測定する。例えば、TEG測定装置60は、図4に示した初期検査用ウェハ120のTEG座標(Xt,Yt)におけるTEG122にプローブ針を接触させて、TEG122に含まれるトランジスタの互いに測定条件が異なる閾値電圧Vth1、Vth2を測定することにより、図5に示すようなTEG測定結果を取得する。例えば、TEG座標(3,5)におけるTEGのトランジスタの閾値電圧Vth1は0.2Vであり、閾値電圧Vth2は0.5Vである。
図1に示したD/Sテスタ70は、製造部2により製造された図4に示した初期検査用ウェハ120の複数のチップ領域121に対して、良品・不良品を選別するD/Sテストを実施する。D/Sテストでは、例えば、DC系のパワーオン不良、AC系のファンクション不良等の不良品が選別される。不良品としては、基本的なデバイス動作が期待できない致命的な不良品が選別される。D/Sテストは、ウェハレベルのテスト条件やテスト治具の制約から、簡易的なテストとなる。
図1に示したD/Sテスタ70は、図6に示すように、D/Sテストプログラム記憶装置73、D/Sテスト手段72、D/Sテスト制御手段71、及びD/Sデータ記憶装置74を備える。D/Sテストプログラム記憶装置73は、D/Sテストを実施するためのD/Sテストプログラムを格納する。D/Sテスト手段72は、D/Sテストを実施する。D/Sテスト制御手段71は、D/Sテストプログラム記憶装置73に格納されたD/Sテストプログラムを実行してD/Sテスト手段72を制御する制御部711と、D/Sテスト手段72によるテスト結果を編集してD/Sデータを生成する編集部712と、編集部712により生成されたD/Sデータを図1に示した検査情報記憶装置4に送信する送信部713を備える。D/Sデータ記憶装置74は、D/Sテスト手段72によるD/Sテスト結果、及び編集部712により生成されたD/Sデータを格納する。
D/Sテスタ70により、例えば図7に示すようなD/Sデータが得られる。ここで、D/Sテストのテスト単位となるD/S座標(Xd,Yd)は、図4に示した初期検査用ウェハ120内に点在するTEGに対応するTEG座標(Xt,Yt)とは互いに異なる。図7に示したD/S座標(1,3)、(3,1)、(3,5)、(4,4)、(5,3)のチップ領域121の「F」は、不良品であることを示す。D/S座標(4,3)のチップ領域121の「P」、D/S座標(2,4)、(3,2)のチップ領域121の「P1」、D/S座標(2,3)、(3,3)、(3,2)のチップ領域121の「P2」、D/S座標(2,2)、(3,4)のチップ領域121の「P3」は、良品であることを示す。ここでは、良品に対して更にランク付けしており、「P」は1番良い良品、「P1」は2番目に良い良品、「P2」は3番目に良い良品、「P3」は4番目に良い良品をそれぞれ示す。なお、D/S座標(Xd,Yd)を図1に示したファイナルテスタ80によるファイナルテストでも用いるために、図6に示した制御部711は、D/Sテスト手段72に、図7に示したチップ領域121にそれぞれ含まれる記憶領域(ROM)に対応するD/S座標(Xd,Yd)をそれぞれ書き込ませる。
図1に示したファイナルテスタ80は、製造部2により図7に示した初期検査用ウェハ120がダイシングして分割され組み立てられた半導体装置(複数のチップ領域)121に対して、所望の機能とパフォーマンスを満足するか、期待した歩留まりが達成できるかを検査してGO/NO−GO判定するファイナルテストを実施する。ファイナルテストでは、ローアクセスタイム(tRAC)、リードサイクルタイム(tRC)、ライトサイクルタイム(tWC)、クロックサイクルタイム(tCK)、及び静止電源電流(IDD)等の特性値が検査される。
ファイナルテスタ80は、図8に示すように、ファイナルテスト制御手段81、ファイナルテスト手段82、ファイナルテストプログラム記憶装置83、特性データ記憶装置84、及びソートデータ記憶装置85を備える。ファイナルテストプログラム記憶装置83は、ファイナルテストを実施するためのファイナルテストプログラムを格納する。ファイナルテスト手段82は、半導体チップのROMに書き込んだD/S座標を読み込んで、D/S座標毎にファイナルテストを実施する。ファイナルテスト制御手段81は、ファイナルテストプログラム記憶装置83に格納されたファイナルテストプログラムを実行してファイナルテスト手段82を制御する制御部811と、ファイナルテスト手段82によるファイナルテスト結果を編集して、特性データ及びソートデータを生成する編集部812と、編集部812により編集された特性データ及びソートデータを図1に示した検査情報記憶装置4に送信する送信部813を備える。
ファイナルテスタ80により、図9に示すような特性データが得られる。「スペック」は、図7に示した初期検査用ウェハ120のチップ領域121において回路が正しく動作するための特性1〜3の限界値(上限値)を示し、20ns、40ns、70nsである。特性1〜3としては、例えばtRAC、tRC、tWC、tCK、及びIDD等がある。「測定値」は、特性1〜3のそれぞれの測定結果を示す。この場合、チップ領域121内の回路においてファンクション動作をさせたときに、特性2の測定値が40ns、特性3の測定値が60nsでスペックをそれぞれ満たすが、特性1の測定値が40nsであり不良品(スペックアウト)となる。なお、図9には、1つのチップ領域121の対する測定値を示すが、測定値は実際にはすべてのチップ領域121に対して得られる。
図8に示した編集部812は、例えば図9に示した特性データを読み込んで、特性1〜3のいずれかに対して所望のスペックが得られれば良品として編集する。更に、編集部812は、良品を例えば3段階に良品度をランク付けする。例えば、特性1〜3のすべてに対して所望のスペックが得られれば1番良い良品S1、特性1〜3のいずれか2つに対して所望のスペックが得られれば2番目に良い良品S2、特性1〜3のいずれか1つに対して所望のスペックが得られれば3番目に良い良品S3として、図10に示すように編集する。また、特性1〜3のすべてに対して所望のスペックが得られなければ、不良品Fとして編集する。更に、編集部812は、図10の編集結果に基づいて、図11に示すようなソートデータを作成する。ソートデータは、例えば初期検査用ウェハ120のチップ領域121の歩留まり、チップ領域121の個数の合計、1番良い良品S1の個数、2番目に良い良品S2の個数、3番目に良い良品S3の個数、不良品Fの個数を含む。図11において、合計100個のうち、1番良い良品S1が70個、2番目に良い良品S2が10個、3番目に良い良品S3が10個、不良品Fが10個で、歩留まりは90%である。
図1に示した評価部6は、D/Sテスタ70によるD/Sテストのときに、図6に示した編集部712により編集されたD/Sデータに基づいて、致命的な不良がありマスク修正が必要か評価する。また、評価部6は、ファイナルテスタ80によるファイナルテストのときに、TEG測定装置60により取得された図5に示したTEG測定結果、及び編集部812により編集された図9及び図10に示した特性データ及び図11に示したソートデータを読み込んで、TEG座標とD/S座標とをキーにして対応付けて相関をとり、図12に示すようなテーブルを作成する。更に、評価部6は、図7に示した初期検査用ウェハ120と同様に製造された複数枚の初期検査用ウェハ毎に同様なテーブルを作成する。更に、評価部814は、図12に示したテーブルに基づいてマスク修正が必要か評価する。
図1に示した評価部6によりマスク修正が必要と評価された場合には、図1に示した設計部1において図2に示した初期設計データ100の初期設計パターン101の不具合を修正する等して、図13に示すように修正設計パターン201を含む修正設計データ200を生成する。修正設計データ200に基づいて、図14に示すように、マスク基板211及びマスク基板211上に配置された修正マスクパターン212を含む修正マスク210を作製する。マスク修正の改善度を評価する方法として、初期マスク110の代わりに修正マスク210を用いて修正検査用ウェハを製造し、修正検査用ウェハを検査して、図7に示した初期検査用ウェハ120の検査結果と比較する方法がある。しかし、初期検査用ウェハ120と修正検査用ウェハの検査結果の比較では、ウェハ毎に製造ばらつきがあるために、マスク修正の改善度の評価が困難である。
図1に示した検査情報記憶装置4は、図15に示すように、図1に示したTEG測定装置60からのTEG結果を格納するTEG結果記憶部311、D/Sテスタ70からのD/Sデータを格納するD/Sデータ記憶部312、ファイナルテスタ80からのソートデータを格納するソートデータ記憶部313、及びファイナルテスタ80からの特性データを格納する特性データ記憶部314を備える。図1に示した設計情報記憶装置7は、設計部1で作製された初期マスク110及び修正マスク210に関するマスク情報等の設計情報を格納する。
図1に示した製造ライン3に配置された露光描画システム300は、図16に示すように、中央処理装置(CPU)10、閾値情報記憶装置32、濃淡レベル定義記憶装置33、面内分布データ記憶装置34、ショットマップ記憶装置35、レシピ作成用情報記憶装置36、入力装置37、出力装置38、主記憶装置39、及び露光描画装置40を備える。閾値情報記憶装置32は、図7に示した初期検査用ウェハ120に対するD/Sテスト又はファイナルテスト結果に対する閾値情報を格納する。閾値情報は、図18に示すように、例えばD/Sテストやファイナルテスト等の工程の種類、初期検査用ウェハ120の歩留まりや初期検査用ウェハ120のDC不良率等のパラメータの種類、5%以下除外、90%以上除外等の閾値を含む。
図16に示したレシピ作成用情報記憶装置36は、図17に示すように、ロットを図1に示した露光描画装置40に投入するための投入資料を格納する投入資料記憶部361、レシピのテンプレートとなる世代共通テンプレートレシピを格納する世代共通テンプレートレシピ記憶部363、図1に示した製造部2でのウェハ処理工程で取得される品質管理(QC)データを格納するQCデータ記憶部364、及びウェハ処理工程で取得される欠陥データを格納する欠陥データ記憶部365を備える。
図16に示した濃淡レベル定義記憶装置33は、図7に示した初期検査用ウェハ120のチップ領域121内の回路の機能やパフォーマンスを数値化して「レベル点数」として定義された濃淡レベル定義を格納する。レベル点数が少ないほど、そのパラメータの機能やパフォーマンスが優れている。レベル点数は、使用者により図16に示した入力装置37を介して任意の値を定義可能である。図19に示すように、濃淡レベル定義には、例えば工程の種類、データ種別、検査情報、レベル点数を含む。D/Sテストのカテゴリの値が1番良い良品P、2番目に良い良品P1、3番目に良い良品P2、4番目に良い良品P3、又は不良品Fであれば、対応するレベル点数はそれぞれ「100」、「120」、「140」、「160」、又は「1000」である。また、ファイナルテストのソートデータの値が1番良い良品S1、2番目に良い良品S2、3番目に良い良品S3、又は4番目に良い良品Fであれば、対応するレベル点数はそれぞれ「5」、「10」、「15」、又は「200」である。ファイナルテストの特性データの特性1の値が10ns以下、又は10ns以上であれば、対応するレベル点数がそれぞれ「1」又は「5」である。特性2の値が20ns以下、20ns以上40ns未満、又は40ns以上であれば、対応するレベル点数がそれぞれ「1」、「5」、又は「10」である。特性3の値が30ns以下、又は30ns以上であれば、対応するレベル点数がそれぞれ「1」又は「5」である。
図16に示したCPU10は、修正判定手段11、検査情報受信手段12、割り当て手段13、レシピ作成手段16、及びレシピ送信手段17を備える。修正判定手段11は、設計部1で作製された図14に示した修正マスク210の有無を判定する。図16に示した検査情報受信手段12は、検査情報記憶装置4から、D/Sデータ、ソートデータ及び特性データ等の初期検査用ウェハ120に対する検査情報を受信する。検査情報受信手段12は、D/Sテスタ70、ファイナルテスタ80から検査情報を直接受信しても良い。
割り当て手段13は、面内分布データ作成部14、及びショットマップ作成部15を備える。面内分布データ作成部14は、検査情報受信手段12により受信された検査情報に基づいて、初期検査用ウェハ120の面内分布特性を示す面内分布データを作成する。面内分布データ作成部14は、検査情報受信手段12により受信された検査情報が、閾値情報記憶装置32からの閾値情報の閾値の範囲内か判定する検査情報判定部141と、濃淡レベル定義記憶装置33からの濃淡レベル定義を参照して、D/Sデータの値、ソートデータの値、及び特性データの値に対応するレベル点数を加算するレベル点数加算部142を備える。
検査情報判定部141は、例えば図18に示した閾値情報を読み込んで、図11に示したソートデータを参照して初期検査用ウェハ120の歩留まりが5%以下、或いは初期検査用ウェハ120のDC不良率が90%以上であれば除外する。図16に示したレベル点数加算部142は、例えばD/S座標(3,2)において、図7に示したD/Sデータが3番目に良い良品P2であり、図10に示した特性1〜3の測定値が40ns、40ns、60nsであり、ソートデータが2番目に良い良品S2であるので、対応する図19に示したレベル点数「140」、「5」、「5」、「10」、「10」を加算して、図20に示すように「170」となる。他のD/S座標においても同様に、図20に示すようにレベル点数が加算される。この結果、図21に示すような面内分布データが作成される。
図16に示したショットマップ作成部15は、面内分布データ作成部14により作成された面内分布データに基づいて、修正検査用ウェハ内の複数のチップ領域に対応するD/S座標(Xd,Yd)に、図3に示した初期マスク110及び図14に示した修正マスク210を割り当てる。ショットマップ作成部15は、例えば面内分布データ作成部14により作成された面内分布データのチップ領域のうち、最もレベル点数の少ない2つのD/S座標(Xd,Yd)を抽出する抽出部151と、抽出部151により抽出された2つのD/S座標(Xd,Yd)の一方に初期マスク110を割り当て、他方に修正マスク210を割り当てる第1割り当て部152と、第1割り当て部152により初期マスク110及び修正マスク210がそれぞれ割り当てられた2つのD/S座標(Xd,Yd)を中心に、残りのD/S座標(Xd,Yd)に初期マスク110及び修正マスク210を千鳥格子状に割り当てる第2割り当て部153を備える。
例えば、抽出部151は、図21に示した面内分布データのレベル点数「108」のD/S座標(3,3)、及びレベル点数「135」のD/S座標(2,3)を抽出する。図16に示した第1割り当て部152は、図22に示すように、D/S座標(3,3)に初期マスク110を割り当て、D/S座標(2,3)に修正マスク210を割り当てる。ここで、「初期」は初期マスク110が割り当てられていることを示し、「修正」は修正マスク210が割り当てられていることを示す。図16に示した第2割り当て部153は、図20に示した2つのD/S座標(2,3)、(3,3)を中心に、図21に示すように、D/S座標(3,1)、(2,2)、(2,4)、(3,1)、(3,5)、(4,2)、(4,4)、(5,3)に初期マスク110を割り当て、D/S座標(2,3)、(3,2)、(3,4)、(4,3)に修正マスク210を割り当てる。なお、図16に示した第2割り当て部153は、1つのD/S座標(Xd,Yd)に初期マスク110及び修正マスク210が衝突する場合には、例えば修正マスク210を優先して割り当てる。
図16に示したレシピ作成手段16は、図1に示した設計情報記憶装置7からのマスク情報、図12に示した投入資料記憶部361からの投入資料及び世代共通テンプレートレシピ記憶部363からの世代共通テンプレートレシピ、及び図16に示したショットマップ作成部15により作成されたショットマップを読み込んで、露光描画装置40による露光のためのレシピを作成する。レシピ送信手段17は、レシピ作成手段16により作成されたレシピを露光描画装置40へ送信する。
露光描画装置40としては、例えばステッパ等の投影露光装置が使用可能である。露光描画装置40は、図24に示すように、図1に示した設計部1により作製された初期マスク110及び修正マスク210を有するマスクストッカ44と、図16に示したレシピ送信手段17から送信されたレシピを格納するレシピ記憶装置41と、初期マスク110及び修正マスク210を用いて初期検査用ウェハ120及び修正検査用ウェハをそれぞれ露光可能な露光部43と、レシピ記憶装置41からのレシピの露光条件に基づいて露光部43を制御する露光制御部42を備える。露光部43は、マスクストッカ44から初期マスク110或いは修正マスク210を随時搬送・搭載可能である。露光部43は、図25に示すように、初期マスク110を用いたチップ領域(以下、「初期マスクチップ領域」という。)221、及び修正マスク210を用いたチップ領域(以下、「修正マスクチップ領域」という。)222を同一半導体ウェハ(修正検査用ウェハ)220にそれぞれ転写する。
ここで、本発明の実施の形態に係る露光方法を、図26のフローチャートを参照しながら説明する。
(イ)ステップS100において、図16に示した修正判定手段11は、設計部1で作製された修正マスクの有無を判定する。修正マスクが無い場合には、ステップS3に進む。一方、修正マスクが有る場合には、ステップS211に進む。
(ロ)ステップS211において、図16に示した検査情報判定部141は、検査情報記憶装置4から初期検査用ウェハ120の図7に示したD/Sデータ、図9に示した特性データ及び図11に示したソートデータ等の検査情報が、閾値情報記憶装置32からの図18に示すような閾値の範囲内か判定する。検査情報が閾値の範囲外であれば除外して、ステップS213に進む。一方、ステップS211で検査情報が閾値の範囲内であればステップS212に進む。ステップS212において、図16に示した面内分布データ作成部14は、図7に示したD/Sデータ、図9に示した特性データ及び図11に示したソートデータ等の検査情報に対応する、濃淡レベル定義記憶装置33からの図19に示すような濃淡レベル定義のレベル点数を加算する。ステップS213において、初期検査用ウェハの読み込んでいない他のチップ領域121が有れば、ステップS211に戻る。即ち、ステップS211〜S213の手順が初期検査用ウェハ120の検査情報の終端となるまで繰り返され、図21に示すような面内分布データが作成される。
(ハ)ステップS221において、図16に示したショットマップ作成部15の抽出部151は、面内分布データ作成部14により作成された図21に示すような面内分布データの最もレベル点数の少ない2つのD/S座標(Xd,Yd)を抽出する。ステップS222において、第1割り当て部152は、図22に示すように、抽出部151により抽出された2つのD/S座標(Xd,Yd)のうち、いずれか一方のD/S座標(Xd,Yd)に初期マスク110を割り当て、他方のD/S座標(Xd,Yd)に修正マスク210を割り当てる。ステップS223において、第2割り当て部153は、第1割り当て部152により初期マスク110又は修正マスク210が割り当てられた2つのD/S座標(Xd,Yd)を中心に、図23に示すように、残りのD/S座標(Xd,Yd)に初期マスク110及び修正マスク210を千鳥格子状にそれぞれ割り当てることにより、ショットマップを作成する。
(ニ)ステップS300において、レシピ作成手段16が、レシピ作成用情報記憶装置36からのレシピ作成用情報、及びショットマップ作成部15により作成されたショットマップを読み込んで、レシピを作成する。レシピ送信手段17が、レシピ作成手段16により作成されたレシピを露光描画装置40へ送信する。ステップS400において、露光描画装置40は、送信されたレシピの露光条件に基づいて、図25に示すように初期マスク110及び修正マスク210を用いて修正検査用ウェハ220内の初期マスクチップ領域211及び修正マスクチップ領域212を隣接して露光する。
図1に示した製造部2の製造ライン3では、露光システム300を用いたリソグラフィ工程を含む一連のプロセスにより、図25に示した修正検査用マスクが製造される。図1に示した検査部5のTEG測定装置60、ダイソートテスタ70、及びファイナルテスタ80は、図25に示した修正検査用ウェハ220に対しても、図4及び図7に示した初期検査用ウェハ120と同様にTEG測定、ダイソートテスト、及びファイナルテストをそれぞれ実施する。ファイナルテスタ80により得られる修正検査用ウェハ220の初期マスクチップ領域221及び修正マスクチップ領域222内の回路の特性を示す特性データの一例を図27に示す。特性1〜3のスペックが20、40、70であるのに対して、初期マスクチップ領域221内の回路における特性1〜3の測定値は40ns、40ns、及び60nsであり、特性1がスペックを満たさずスペックアウト(不良品)であることが分かる。一方、修正マスクチップ領域222内の回路における特性1〜3の測定値は10ns、20ns、及び30nsであり、スペック20、40、70を満たすので、良品であることが分かる。
また、図1に示したファイナルテスタ80により得られる修正検査用ウェハ220のソートデータの一例を図28に示す。修正検査用ウェハ220内の初期マスクチップ領域221は、合計50個のうち、1番良い良品S1が35個、2番目に良い良品S2が5個、3番目に良い良品S3が5個、不良品Fが5個で、歩留まりは90%である。また、修正マスクチップ領域222は、合計50個のうち、1番良い良品S1が30個、2番目に良い良品S2が15個、3番目に良い良品S3が0、不良品Fが10個で、歩留まりは90%である。
図1に示した評価部6は、D/Sテストのときに、修正検査用ウェハ220内の初期マスクチップ領域221及び修正マスクチップ領域222のD/Sデータに基づいて、致命的な不良がないか、マスク修正が必要か評価する。また、図1に示した評価部6は、ファイナルテストのときに、修正検査用ウェハ220のTEG測定結果、D/Sデータ、特性データ、ソートデータをまとめたテーブルを作成して、テーブルで表される修正検査用ウェハ220の初期マスクチップ領域221及び修正マスクチップ領域222のパラメータを比較して、初期マスク110での問題点が修正マスク210を用いることにより改善されたか、修正マスク210で新たな不具合が発生していないか等の初期マスク110に対する修正マスク210の改善度を評価する。
図16に示した入力装置37としては、例えばキーボード、マウス、OCR等の認識装置、イメージスキャナ等の図形入力装置、音声入力装置等の特殊入力装置が使用可能である。出力装置38としては、液晶ディスプレイ、CRTディスプレイ等の表示装置や、インクジェットプリンタ、レーザプリンタ等の印刷装置等を用いることができる。主記憶装置39には、ROM及びRAMが組み込まれている。ROMは、CPU10において実行されるプログラムを格納しているプログラム記憶装置等として機能する(プログラムの詳細は後述する。)。RAMは、CPU10におけるプログラム実行処理中に利用されるデータ等を一時的に格納したり、作業領域として利用される一時的なデータメモリ等として機能する。主記憶装置39としては、例えば半導体メモリ、磁気ディスク、光ディスク、光磁気ディスクや磁気テープ等が採用可能である。また、CPU10と検査情報記憶装置4、閾値情報記憶装置32、濃淡レベル定義記憶装置33、面内分布データ記憶装置34、ショットマップ記憶装置35等の間には、ファイルの読み出し及び書き込みを管理する図示を省略した記憶装置管理手段が接続されている。また、入力装置37及び出力装置38とCPU10との間には、入出力を制御する図示を省略した入出力制御装置が接続されている。
次に、図1に示した評価システムを用いた評価方法を、図29のフローチャートを参照しながら説明する。なお、図1に示した検査情報記憶装置4は、初期検査ウェハに対する検査情報を予め格納するものとする。
(イ)図29のステップS10において、図1に示した設計部1では、半導体装置の機能及びスペックが決定される。ステップS2において、設計部1では、ステップS10で決定された半導体装置の機能及びスペックに基づいてチップ領域上でのレイアウトが設計される。ステップS3において、設計部1では、ステップS2で設計されたレイアウトに基づいて初期マスクが作製される。更に、ステップS3においては、初期マスクを修正した修正マスクも作製されているとする。
(ロ)ステップS4のウェハ処理工程においては、図1に示した製造部2で、例えばステップS40の熱酸化工程、ステップS41のCVD工程、ステップS42のイオン注入工程、ステップS43の拡散工程、ステップS44のリソグラフィ工程、ステップS45のエッチング工程、ステップS46のスパッタリング工程、ステップS47の洗浄工程、及びステップS48の多層配線工程等のうちのいずれかの組み合わせが繰り返し実施される。ここで、ステップS40のリソグラフィ工程において初期マスク及び修正マスクの対象となる場合には、図1に示した露光描画システム300は、図26に示したステップS100〜S400の手順と同様に、初期マスクを用いた初期マスクチップ領域及び修正マスクを用いた修正マスクチップ領域を同一ウェハ上に隣接して露光する。一連のプロセスを経て、修正検査用ウェハが製造される。
(ハ)ステップS51において、図1に示したTEG測定装置60では、修正検査用ウェハに対してTEG測定が実施され、TEG測定結果が取得される。ステップS52において、D/Sテスタ70では、修正検査用ウェハに対してD/Sテストが実施され、D/Sデータが取得される。ステップS53において、評価部6が、D/Sデータに基づいて、マスク修正が必要か評価する。マスク修正が必要であれば、ステップS20に戻り設計部1で設計パターン等のチューニングが実施され、ステップS30において新たな修正マスクが作製される。
(ニ)一方、ステップS53でマスク修正が不要と判定されたときにステップS54に進む。ステップS54において、ダイヤモンドブレード等のダイシング装置により、修正検査用ウェハが初期マスクチップ領域及び修正マスクチップ領域で分割される。そして、金属若しくはセラミックス等のパッケージング材料にマウントされ、チップ上の電極パッドとリードフレームのリードを金線で接続された後、樹脂封止等のパッケージ組み立てが実施され、半導体装置が完成する。
(ホ)ステップS55において、図1に示したファイナルテスタ80ではステップS53で完成した初期マスクチップ領域及び修正マスクチップ領域から構成される半導体装置に対してファイナルテストが実施され、ソートデータ及び特性データが取得される。ステップS56において、評価部6が、ステップS51で取得されたTEG測定結果、ステップS52で取得されたD/Sデータ、ステップS55で取得されたソートデータ及び特性データに基づいて、初期マスクに対する修正マスクの改善度を評価する。評価した結果、マスク修正が必要であればステップS20に戻り修正設計パターンが更に修正され、ステップS30において新たな修正マスクが作製される。一方、ステップS56でマスク修正が不要であれば、ウェハ処理工程において露光に用いるマスクとして、初期マスクから修正マスクに切り替える。
本発明の実施の形態によれば、図25に示すように初期マスクチップ領域221及び修正マスクチップ領域222を同一半導体ウェハ上に隣接して露光して修正検査用ウェハ220を製造することで、ウェハ処理工程においてウェハ単位で発生していた製造ばらつきを除外した比較を行うことができる。したがって、少量の初期マスクチップ領域221及び修正マスクチップ領域222の検査・比較で容易に評価することができる。したがって、初期マスク110から修正マスク210への切り替えが迅速に行えるので、修正マスク210を用いて歩留まり良く且つ迅速に半導体装置を製造することができる。
また、修正検査用ウェハ220内において初期マスク110及び修正マスク210の互いの数及び分布が均等となるように、図23に示すように例えば千鳥格子状に割り当てるので、修正検査用ウェハ220の面内ばらつきの影響もなくすことができる。
図29に示した一連の操作、即ち:(イ)製造部2が、検査情報記憶装置4に格納された図3に示した初期マスク110を用いて製造された初期検査用ウェハ120に対する検査情報に基づいて、図25に示すように初期マスク110を修正した修正マスク210を用いた修正マスクチップ領域222及び初期マスク110を用いた初期マスクチップ領域221を同一半導体ウェハ上に隣接して露光して修正検査用ウェハ220を製造する手順;(ロ)図1に示した検査部5が、図25に示した初期マスクチップ領域221及び修正マスクチップ領域222をそれぞれ検査する手順;(ハ)図1に示した評価部6が、図25に示した初期マスクチップ領域221及び修正マスクチップ領域222の互いの検査結果を比較して、初期マスク110に対する修正マスク210の改善度を評価する手順;等は、図29と等価なアルゴリズムのプログラムにより、図1に示した評価システムを制御して実行できる。
また、このプログラムは、「コンピュータ読取り可能な記録媒体」に保存し、この記録媒体を主記憶装置に読み込ませることにより、本発明の一連の操作を実行することができる。ここで、「コンピュータ読取り可能な記録媒体」とは、例えばコンピュータの外部メモリ装置、半導体メモリ、磁気ディスク、光ディスク、光磁気ディスク、磁気テープ等のプログラムを記録することができるような媒体等を意味する。具体的には、フレキシブルディスク、CD−ROM,MOディスク、カセットテープ、オープンリールテープ等が「コンピュータ読取り可能な記録媒体」に含まれる。
例えば、CPU10は、フレキシブルディスク装置(フレキシブルディスクドライブ)及び光ディスク装置(光ディスクドライブ)を内蔵若しくは外部接続するように構成できる。フレキシブルディスクドライブに対してはフレキシブルディスクを、また光ディスクドライブに対してはCD−ROMをその挿入口から挿入し、所定の読み出し操作を実施することにより、これらの記録媒体からのプログラムを図16に示した主記憶装置39、図6に示したD/Sテストプログラム記憶装置73及び図8に示したファイナルテストプログラム記憶装置83等にインストールすることができる。また、ドライブ装置を接続することにより、例えばゲームパック等に利用されているメモリ装置としてのROMや、磁気テープ装置としてのカセットテープを用いることもできる。
(第1の変形例)
本発明の実施の形態の第1の変形例において、図16に示した露光描画装置40として、図24に示した投影露光装置の代わりに、図30に示すような電子ビーム(EB)露光描画装置を備えていても良い。この場合、実施の形態で説明した「初期マスク」及び「修正マスク」の代わりに、図30に示したEB露光描画装置で用いる直接描画用の「初期描画データ」及び「修正描画データ」をそれぞれ用いれば良い。
図1に示した設計部1では、レイアウト設計が行われ、EB露光描画装置のための直接描画用の初期描画データ及び修正描画データが生成される。図16に示した割り当て手段13は、図23に示すように、D/S座標(Xd,Yd)に初期描画データ及び修正描画データを割り当てることによりショットマップを作成する。図16に示したレシピ作成手段16は、ショットマップに基づいて、図30に示したEB露光描画装置のための直接描画用のレシピを作成する。
図30に示したEB露光描画装置は、設計部1から送信された初期描画データ481及び修正描画データ482を格納する描画データ記憶装置48と、図16に示したレシピ送信手段17からの直接描画用のレシピを格納するレシピ記憶装置45と、レシピ記憶装置45からのレシピの露光条件に基づいて描画部47を制御する描画制御部46、描画データ記憶装置48からの初期描画データ481及び修正描画データ482の描画パターンを図25に示した修正検査用ウェハ220に直接描画する描画部47を備える。他の構成は、図1に示した評価システムと実質的に同様であるので、重複した説明を省略する。
第1の変形例によれば、図16に示した露光描画装置40として図30に示したEB露光描画装置を用いる場合でも、図25に示した修正検査用ウェハ220の初期マスクチップ領域(初期描画チップ領域)221に初期描画データ481を描画し、修正マスクチップ領域(修正描画チップ領域)222に修正描画データ482の描画パターンを描画するので、ウェハ処理工程におけるウェハ単位の製造ばらつきをなくした状態で検査・比較することができる。したがって、少量の初期マスクチップ領域221及び修正マスクチップ領域222の比較で、描画データ修正の改善度を容易に評価できる。
(第2の変形例)
本発明の実施の形態の第2の変形例において、図31に示すように、露光描画システムのCPU10が歩留まり管理システム(YMS)18を備える点が、図16に示した露光描画システムと異なる。第2の変形例において、検査したい半導体ウェハのロット番号、及び検査したいデータの種類等の入力情報が、入力装置37を介して入力される。YMS18は、レシピ作成用情報記憶装置36からのQCデータ及び欠陥データ、検査情報記憶装置4からのTEG測定結果、D/Sデータ、ソートデータ、及び特性データを読み込んで、D/S座標をキーにして、要求されたロットの、要求されたデータ種類の検査情報を関連付け、マスク修正による効果度合いデータを出力する。
例えば、YMS18は、効果度合いデータは、図32に示すように、修正検査用ウェハ220内の初期マスクチップ領域221及び修正マスクチップ領域222の特性1に対するスペックを示す。Y軸のスペックが20以上の領域は不良を示す。初期マスクチップ領域221では、特性値が20〜25に分布している。一方、修正マスクチップ領域222では、特性値が10付近に分布している。したがって、マスク修正で特性1について大幅に改善されたと評価することができる。他の構成は、図1に示した評価システムと実質的に同様であるので、重複した説明を省略する。
第2の変形例によれば、ウェハ処理工程、D/Sテスト、ファイナルテストにおけるロット番号がそれぞれ互いに異なる場合であっても、YMS18を用いて効果度合いデータを容易に瞬時に表示できる。したがって、マスク修正が必要か容易に評価でき、使用者が検査情報を加工してまとめる作業も不要となる。
(第3の変形例)
本発明の実施の形態の第3の変形例において、図16に示したショットマップ作成部15は、ストライプ状に初期マスク110及び修正マスク210を割り当てても良い。即ち、図33に示すように、Yd軸方向に沿ってストライプ状に、D/S座標(1,3)、(3,1)、(3,2)、(3,3)、(3,4)、(3,5)、(5,3)に、初期マスク110をそれぞれ割り当て、D/S座標(2,2)、(2,3)、(2,4)、(4,2)、(4,3)、(4,4)に、修正マスク210を割り当てる。
或いは、図34に示すように、Xd軸方向に沿ってストライプ状に、D/S座標(3,1)、(1,3)、(2,3)、(3,3)、(4,3)、(5,3)、(3,5)に初期マスク110を割り当て、D/S座標(2,2)、(3,2)、(4,2)、(2,4)、(3,4)、(4,4)に修正マスク210を割り当てても良い。
或いは、図35に示すように、十字状に、面内分布データの最もレベル点数が少ないD/S座標(3,3)を中心に十字状にD/S座標(3.1)、(3,2)、(3,4)、(3,5)、(1,3)、(2,3)、(4,3)、(5,3)に初期マスク110を割り当て、他のD/S座標(2,2)、(4,2)、(2,4)、(4,4)に修正マスク210を割り当てる。
或いは、図36に示すように、面内分布データの最もレベル点数が少ないD/S座標(3,3)のXd座標3以上に分布するD/S座標(3,1)、(3,2)、(3,3)、(3,4)、(3,5)、(4,2)、(4,3)、(4,4)、(5,3)に初期マスク110を割り当て、Xd座標3未満のD/S座標(1,3)、(2,2)、(2,3)、(2,4)に修正マスク210を割り当てても良い。
第3の変形例によれば、図33〜図36に示すように初期マスク110及び修正マスク210を割り当てる場合でも、ウェハ処理工程におけるウェハ単位の製造ばらつきをなくしたうえで検査することができ、初期マスク110から修正マスク210への生産の切り替えを容易に判定できる。
(第4の変形例)
本発明の実施の形態の第4の変形例において、図16に示したショットマップ作成部15は、生産性重視のために、面内分布データのD/S座標(Xd,Yd)のうち、レベル点数が多いチップ領域には割り当てなくても良い。言い換えれば、図16に示したショットマップ作成部15は、面内分布データのレベル点数が少ないD/S座標(Xd,Yd)のみ割り当てても良い。割り当てる境界となるレベル点数の値は任意に決定可能である。
図16に示したショットマップ作成部15は、図37に示すように、例えば図23に示した一例と同様のアルゴリズムを用いて、面内分布データのレベル点数「1000」以上のD/S座標(3,1)、(1,3)、(5,3)、(4,4)、(3,5)を避けて他のD/S座標(Xd,Yd)に初期マスク110及び修正マスク210を割り当てることによりショットマップを作成する。図37に示したショットマップに基づいて図16に示したレシピ作成手段16によりレシピが作成され、露光描画装置40により、D/S座標(3,1)、(1,3)、(5,3)、(4,4)、(3,5)のチップ領域を避けて露光される。レベル点数が低いD/S座標(Xd,Yd)の初期マスクチップ領域221及び修正マスクチップ領域222の比較を行えば効率が良く検査できる。このため、レベル点数が高いD/S座標(Xd,Yd)のチップ領域は露光しなくても良く、露光描画装置40の露光回数が減るので、生産性が向上する。
或いは、図38〜図41に示すように、例えば図33に〜図36に示した一例と同様のアルゴリズムをそれぞれ用いて、面内分布データのレベル点数「1000」以上のD/S座標(1,3)、(3,1)、(3,5)、(4,4)、(5,3)を避けて他のD/S座標(Xd,Yd)に初期マスク110及び修正マスク210を割り当てても良い。
或いは、図42に示すように、例えば図23に示した一例と同様のアルゴリズムを用いて、面内分布データの最もレベル点数の少ない2つのD/S座標(3,3)、(2,3)にのみ初期マスク110及び修正マスク210をそれぞれ割り当てても良い。
第4の変形例によれば、初期マスク110及び修正マスク210を、効果検証に有効なレベル点数が少ないD/S座標(Xd,Yd)にのみ割り当てるので、生産性を向上することができる。
(第5の変形例)
本発明の実施の形態の第5の変形例において、図16に示したショットマップ作成部15は、修正検査用ウェハに初期マスクA、及び2種類以上の修正マスクB,Cを割り当てても良い。初期マスクAは図3に示した初期マスク110と同様の構成である。修正マスクB,Cは、初期マスクAに互いに異なる修正を施している。ショットマップ作成部15は、例えば面内分布データのレベル点数が少ない方のD/S座標(Xd,Yd)から初期マスクA、修正マスクB、修正マスクCを順に繰り返して割り当てる。なお、同一のレベル点数のD/S座標(Xd,Yd)が複数ある場合には、任意の一方に選択的に割り当てれば良い。
ショットマップ作成部15は、例えば図21に示したレベル点数「108」のD/S座標(3,3)に初期マスクAを割り当て、レベル点数「135」のD/S座標(2,3)に修正マスクBを割り当て、レベル点数「170」のD/S座標(3,2)に修正マスクCを割り当て、レベル点数「175」のD/S座標(2,4)に初期マスクAを割り当て、レベル点数「186」のD/S座標(4,3)に修正マスクBを割り当て、レベル点数「300」のD/S座標(3,4)に修正マスクCを割り当て、レベル点数「320」のD/S座標(2,2)に初期マスクAを割り当て、レベル点数「360」のD/S座標(4,2)に修正マスクBを割り当てる。更に、レベル点数「1000」のD/S座標(1,3)、(3,1)、(3,5)、(4,4)、(5,3)に修正マスクC、初期マスクA、修正マスクB、修正マスクC、及び初期マスクAを図43に示すように割り当てる。
第5の変形例によれば、ウェハ処理工程におけるウェハ単位の製造ばらつきをなくすことができ、検査工程において初期マスクAから修正マスクB,Cへの生産の切り替えを容易に判定できる。更に、初期マスクA、及び2種類以上の修正マスクB,Cを修正検査用ウェハ内に割り当てることもでき、複数の修正マスクB,Cを効率良く評価可能となる。なお、現実には半導体ウェハ内には多数のチップ領域が形成されるので、4種類以上の初期マスクや修正マスクを割り当てても良い。
(その他の実施の形態)
上記のように、本発明は実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。例えば、「初期マスク」及び「修正マスク」はそれぞれ、図1に示した設計部1において初めに作製されたマスク、及び次に作製されたマスクでなくとも良く、修正前後のマスクであれば良い。
また、図16に示した抽出部151は、面内分布データのレベル点数の少ない2つのD/S座標(Xd,Yd)を抽出したが、最もレベル点数の少ない1つのD/S座標(Xd,Yd)を抽出しても良い。第1割り当て部152は、抽出部151により抽出された1つのD/S座標(Xd,Yd)に初期マスク110を割り当てる。第2割り当て部153は、第1割り当て部152により初期マスク110が割り当てられたD/S座標(Xd,Yd)の上下左右のD/S座標(Xd,Yd)に修正マスク210を割り当てる。更に、修正マスク210の上下左右のD/S座標(Xd,Yd)に初期マスク110を割り当てる。この結果、図22に示したショットマップが作成される。
或いは、図16に示した第1割り当て部152は、抽出部151により抽出された1つのD/S座標(Xd,Yd)に修正マスク210を割り当てた場合には、図21に示したショットマップの初期マスク110と修正マスク210が反転したショットマップが作成できる。また、図16に示したショットマップ作成部15は、図44に示すように、図21に示した面内分布データのレベル点数の少ないD/S座標(Xd,Yd)から順番に、初期マスク110と修正マスク210を交互に割り当てても良い。
また、図29に示した評価方法の手順の代わりに、図45に示すような手順であっても良い。ステップS3でマスクを作製した後に、ステップS31において図26に示したステップS100〜S220の手順と同様に修正マスク210の有無を判定し、ショットマップを作成して、ステップS32においてレシピを作成しておく。ステップS44xのウェハ処理工程におけるステップS44xのリソグラフィ工程においては、図16に示した露光描画装置40を用いてステップS32で既に作成されているレシピの露光条件に基づいて転写する。他の手順は図29に示した手順と実質的に同様であるので、重複した説明を省略する。このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
本発明の実施の形態に係る評価システムの一例を示すブロック図である。 本発明の実施の形態に係る初期設計データの一例を示す概略図である。 本発明の実施の形態に係る初期マスクの一例を示す概略平面図である。 本発明の実施の形態に係る初期検査用ウェハの一例を示す平面図である。 本発明の実施の形態に係るTEG測定結果の一例を示すグラフである。 本発明の実施の形態に係るD/Sテスタの一例を示すブロック図である。 本発明の実施の形態に係るD/Sデータの一例を示す平面図である。 本発明の実施の形態に係るファイナルテスタの一例を示すブロック図である。 本発明の実施の形態に係る特性データの一例を示すグラフである。 本発明の実施の形態に係る特性データの他の一例を示すグラフである。 本発明の実施の形態に係るソートデータの一例を示すグラフである。 本発明の実施の形態に係るテーブルの一例を示す表である。 本発明の実施の形態に係る修正設計データの一例を示す概略図である。 本発明の実施の形態に係る修正マスクの一例を示す概略図である。 本発明の実施の形態に係る検査情報記憶装置の一例を示すブロック図である。 本発明の実施の形態に係る露光描画システムの一例を示すブロック図である。 本発明の実施の形態に係るレシピ作成用情報記憶装置の一例を示すブロック図である。 本発明の実施の形態に係る閾値情報の一例を示す表である。 本発明の実施の形態に係る濃淡レベル定義の一例を示す表である。 本発明の実施の形態に係るレベル点数の加算を説明するための一例を示す表である。 本発明の実施の形態に係る面内分布データの一例を示す概略図である。 本発明の実施の形態に係るショットマップの一例を示す概略図である。 本発明の実施の形態に係るショットマップの一例を示す概略図である。 本発明の実施の形態に係る露光描画装置の一例を示すブロック図である。 本発明の実施の形態に係る露光方法の一例を示す概略図である。 本発明の実施の形態に係る露光方法の一例を示すフローチャートである。 本発明の実施の形態に係る特性データの他の一例を示す表である。 本発明の実施の形態に係るソートデータの他の一例を示す表である。 本発明の実施の形態に係る評価方法の一例を示すフローチャートである。 本発明の実施の形態の第1の変形例に係るEB露光描画装置の概略図である。 本発明の実施の形態の第2の変形例に係る評価システムの一例を示すブロック図である。 本発明の実施の形態の第2の変形例に係る効果度合いデータの一例を示すグラフである。 本発明の実施の形態の第3の変形例に係るショットマップの一例を示す概略図である。 本発明の実施の形態の第3の変形例に係るショットマップの一例を示す概略図である。 本発明の実施の形態の第3の変形例に係るショットマップの一例を示す概略図である。 本発明の実施の形態の第3の変形例に係るショットマップの一例を示す概略図である。 本発明の実施の形態の第4の変形例に係るショットマップの一例を示す概略図である。 本発明の実施の形態の第4の変形例に係るショットマップの一例を示す概略図である。 本発明の実施の形態の第4の変形例に係るショットマップの一例を示す概略図である。 本発明の実施の形態の第4の変形例に係るショットマップの一例を示す概略図である。 本発明の実施の形態の第4の変形例に係るショットマップの一例を示す概略図である。 本発明の実施の形態の第4の変形例に係るショットマップの一例を示す概略図である。 本発明の実施の形態の第5の変形例に係るショットマップの一例を示す概略図である。 本発明のその他の実施の形態に係るショットマップの一例を示す概略図である。 本発明のその他の実施の形態に係る評価方法の一例を示すフローチャートである。
符号の説明
1…設計部
2…製造部
3…製造ライン
4…検査情報記憶装置
5…検査部
6…評価部
7…設計情報記憶装置
10…CPU
11…修正判定手段
12…検査情報受信手段
13…割り当て手段
14…面内分布データ作成部
15…ショットマップ作成部
16…レシピ作成手段
17…レシピ送信手段
18…歩留まり管理システム(YMS)
32…閾値情報記憶装置
33…濃淡レベル定義記憶装置
34…面内分布データ記憶装置
35…ショットマップ記憶装置
36…レシピ作成用情報記憶装置
37…入力装置
38…出力装置
39…主記憶装置
40…露光描画装置
60…TEG測定装置
70…ダイソート(D/S)テスタ
80…ファイナルテスタ
110…初期マスク
120…初期検査用ウェハ
121…チップ領域
141…検査情報判定部
142…レベル点数加算部
151…抽出部
152…第1割り当て部
153…第2割り当て部
210…修正マスク
220…修正検査用ウェハ
221…初期マスクチップ領域
222…修正マスクチップ領域
300…露光描画システム
481…初期描画データ
482…修正描画データ

Claims (6)

  1. 初期マスクのパターンを複数のチップ領域に逐次転写した初期検査用ウェハにおける複数のチップ領域のパターンのそれぞれの特性の検査結果を検査情報として格納する検査情報記憶装置と、
    前記初期マスクのパターンを修正したパターンを新たなマスク基板上に形成した修正マスクのパターンを露光することにより転写した修正マスクチップ領域、及び前記初期マスクのパターンを露光することにより転写した初期マスクチップ領域を、前記検査情報の面内分布に基づいて修正検査用ウェハ上の前記複数のチップ領域に隣接して割り当てて、それぞれ形成する製造部と、
    前記初期マスクチップ領域に転写されたパターン及び前記修正マスクチップ領域に転写されたパターンをそれぞれ検査する検査部と、
    前記初期マスクチップ領域に転写されたパターン及び前記修正マスクチップ領域に転写されたパターンの互いの検査結果を比較して、前記初期マスクに対する前記修正マスクの改善度を評価する評価部
    とを備えることを特徴とする評価システム。
  2. 前記製造部は、前記検査情報に基づいて、前記初期マスクチップ領域及び前記修正マスクチップ領域を隣接して露光する露光描画システムを備えることを特徴とする請求項1に記載の評価システム。
  3. 前記露光描画システムは、
    前記検査情報に基づいて、前記初期マスク及び前記修正マスクを前記初期マスクチップ領域及び前記修正マスクチップ領域にそれぞれ割り当てる割り当て手段と、
    前記初期マスク及び前記修正マスクを用いて割り当てられた前記初期マスクチップ領域及び前記修正マスクチップ領域をそれぞれ露光する露光描画装置
    とを備えることを特徴とする請求項2に記載の評価システム。
  4. 初期描画データのパターンを複数のチップ領域に逐次転写した初期検査用ウェハにおける前記複数のチップ領域のパターンのそれぞれの特性の検査結果を検査情報として格納する検査情報記憶装置と、
    前記初期描画データを修正した修正描画データのパターンを描画により形成した修正描画チップ領域、及び前記初期描画データのパターンを描画により形成した初期描画チップ領域を、前記検査情報の面内分布に基づいて修正検査用ウェハ上の前記複数のチップ領域に隣接して割り当てて、それぞれ形成する製造部と、
    前記初期描画チップ領域に形成されたパターン及び前記修正描画チップ領域に形成されたパターンをそれぞれ検査する検査部と、
    前記初期描画チップ領域に形成されたパターン及び前記修正描画チップ領域に形成されたパターンの互いの検査結果を比較して、前記初期描画データに対する前記修正描画データの改善度を評価する評価部
    とを備えることを特徴とする評価システム。
  5. 初期マスクのパターンを複数のチップ領域に逐次転写した初期検査用ウェハにおける前記複数のチップ領域のパターンのそれぞれの特性の検査結果を含む検査情報に基づいて、前記初期検査用ウェハにおける面内分布特性を示す面内分布データを作成する面内分布データ作成部と、
    前記初期マスクのパターンを修正したパターンを新たなマスク基板上に形成した修正マスクを用いて露光する修正マスクチップ領域、及び前記初期マスクを用いて露光する初期マスクチップ領域を、前記面内分布データに基づいて同一半導体ウェハ上の前記複数のチップ領域に隣接して割り当てて露光描画用のショットマップを作成するショットマップ作成部
    とを備えることを特徴とする露光描画システム。
  6. 初期マスクのパターンを修正したパターンを新たなマスク基板上に形成した修正マスクのパターンを露光することにより転写した修正マスクチップ領域、及び前記初期マスクのパターンを露光することにより転写した初期マスクチップ領域を、前記初期マスクのパターンを複数のチップ領域に逐次転写した初期検査用ウェハにおける前記複数のチップ領域のパターンのそれぞれの特性の検査結果を含む検査情報から得られる面内分布に基づいて、修正検査用ウェハ上の前記複数のチップ領域に隣接して割り当てて、それぞれ形成する手順と、
    前記初期マスクチップ領域に転写されたパターン及び前記修正マスクチップ領域に転写されたパターンをそれぞれ検査する手順と、
    前記初期マスクチップ領域に転写されたパターン及び前記修正マスクチップ領域に転写されたパターンの互いの検査結果を比較して、前記初期マスクに対する前記修正マスクの改善度を評価する手順
    とを含むことを特徴とする評価方法。
JP2004219202A 2004-07-27 2004-07-27 評価システム、露光描画システム及び評価方法 Expired - Fee Related JP4316442B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004219202A JP4316442B2 (ja) 2004-07-27 2004-07-27 評価システム、露光描画システム及び評価方法
US11/185,679 US7207028B2 (en) 2004-07-27 2005-07-21 System for evaluating a design of a mask, exposure system, method for evaluating a design of a mask, method for manufacturing a semiconductor device and mask

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004219202A JP4316442B2 (ja) 2004-07-27 2004-07-27 評価システム、露光描画システム及び評価方法

Publications (2)

Publication Number Publication Date
JP2006039227A JP2006039227A (ja) 2006-02-09
JP4316442B2 true JP4316442B2 (ja) 2009-08-19

Family

ID=35732252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004219202A Expired - Fee Related JP4316442B2 (ja) 2004-07-27 2004-07-27 評価システム、露光描画システム及び評価方法

Country Status (2)

Country Link
US (1) US7207028B2 (ja)
JP (1) JP4316442B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007328289A (ja) * 2006-06-09 2007-12-20 Sanyo Electric Co Ltd レチクル,半導体チップ,及び半導体装置の製造方法
US8131056B2 (en) * 2008-09-30 2012-03-06 International Business Machines Corporation Constructing variability maps by correlating off-state leakage emission images to layout information
JP5426637B2 (ja) * 2011-11-09 2014-02-26 株式会社アドバンテスト 半導体装置の製造方法及び半導体製造装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5888675A (en) 1996-12-04 1999-03-30 Advanced Micro Devices, Inc. Reticle that compensates for radiation-induced lens error in a photolithographic system
JP4282051B2 (ja) * 2002-07-22 2009-06-17 シャープ株式会社 半導体集積回路製造用マスクパターンデータ生成方法およびその検証方法
JP2005026360A (ja) * 2003-06-30 2005-01-27 Toshiba Corp フォトマスクの欠陥検査方法、半導体装置の製造方法、およびフォトマスクの製造方法
JP2005156865A (ja) * 2003-11-25 2005-06-16 Fujitsu Ltd レチクル、レチクルの検査方法及び検査装置
JP4664630B2 (ja) 2004-07-22 2011-04-06 株式会社東芝 半導体装置の製造装置に対する自動レシピ作成装置及び作成方法

Also Published As

Publication number Publication date
JP2006039227A (ja) 2006-02-09
US7207028B2 (en) 2007-04-17
US20060023931A1 (en) 2006-02-02

Similar Documents

Publication Publication Date Title
IL290018B2 (en) Monitoring the production of integrated circuits on a semiconductor board
US7958463B2 (en) Computer automated method for manufacturing an integrated circuit pattern layout
US8407627B2 (en) Method and system for context-specific mask inspection
US7135344B2 (en) Design-based monitoring
US8136057B2 (en) Semiconductor device manufacturing method, data generating apparatus, data generating method and recording medium readable by computer recorded with data generating program
US7454302B2 (en) Method of inspecting integrated circuits during fabrication
JP5341769B2 (ja) 欠陥レビューの間にレビューされるべきウェーハ上の位置を決定する方法、設計、欠陥レビュー・ツールおよびシステム
US20060269120A1 (en) Design-based method for grouping systematic defects in lithography pattern writing system
US11120182B2 (en) Methodology of incorporating wafer physical measurement with digital simulation for improving semiconductor device fabrication
US20030115569A1 (en) Method and system for optical proximity correction
US20070050741A1 (en) Pattern verification method, program thereof, and manufacturing method of semiconductor device
US10762621B2 (en) Semiconductor wafer measurement method and system
WO2000030119A1 (en) Ic test software system for mapping logical functional test data of logic integrated circuits to physical representation
JP2007012687A (ja) 半導体集積回路の設計支援システム、半導体集積回路の設計方法、半導体集積回路の設計支援プログラム、半導体集積回路の製造方法
KR20070063020A (ko) 집적 회로의 선택적 스케일링
CN103150430A (zh) 一种测试芯片版图的生成方法
US20120259574A1 (en) Designed-based yield management system
KR100494964B1 (ko) 반도체 디바이스의 레이아웃 패턴을 시뮬레이션하는리소그래피 프로세스 마진 평가 장치
JP5058003B2 (ja) フォトマスクデータ検証用半導体セル、半導体チップ、及びフォトマスクデータ検証方法
JP4316442B2 (ja) 評価システム、露光描画システム及び評価方法
US11988612B2 (en) Methods for determining focus spot window and judging whether wafer needs to be reworked
US7974457B2 (en) Method and program for correcting and testing mask pattern for optical proximity effect
US10102615B2 (en) Method and system for detecting hotspots in semiconductor wafer
JP2008042093A (ja) アパーチャマスクの設計方法、アパーチャマスクの作成方法およびプログラム

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080812

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081009

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090424

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090520

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120529

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120529

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130529

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130529

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140529

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees