KR100494964B1 - 반도체 디바이스의 레이아웃 패턴을 시뮬레이션하는리소그래피 프로세스 마진 평가 장치 - Google Patents

반도체 디바이스의 레이아웃 패턴을 시뮬레이션하는리소그래피 프로세스 마진 평가 장치 Download PDF

Info

Publication number
KR100494964B1
KR100494964B1 KR10-2002-0053706A KR20020053706A KR100494964B1 KR 100494964 B1 KR100494964 B1 KR 100494964B1 KR 20020053706 A KR20020053706 A KR 20020053706A KR 100494964 B1 KR100494964 B1 KR 100494964B1
Authority
KR
South Korea
Prior art keywords
layout pattern
condition
unit
analysis
measurement
Prior art date
Application number
KR10-2002-0053706A
Other languages
English (en)
Other versions
KR20030060747A (ko
Inventor
다오카히로노부
나카에아키히로
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20030060747A publication Critical patent/KR20030060747A/ko
Application granted granted Critical
Publication of KR100494964B1 publication Critical patent/KR100494964B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명의 리소그래피 프로세스 마진 평가 장치는, 리소그래피 프로세스 마진 평가 장치(120) 내의 레이아웃 패턴 작성부(27)는 해석 조건과 레이아웃 패턴 템플릿 유지부(22)에 보존된 정보를 이용해서 복수의 설계 레이아웃 패턴을 작성한다. 또한, 시뮬레이트 조건 작성부는 해석 조건과 시뮬레이트 조건 템플릿 유지부에 보존된 정보를 이용해서 복수의 시뮬레이트 조건을 작성한다. 시뮬레이션부(17)는 작성된 조건을 이용해서 복수의 실제 레이아웃 패턴을 작성한다. 그 때문에, 이 리소그래피 프로세스 평가 장치는 작업 부하를 감소시킬 수 있고, 또한 정밀도를 높일 수 있다.

Description

반도체 디바이스의 레이아웃 패턴을 시뮬레이션하는 리소그래피 프로세스 마진 평가 장치{APPARATUS FOR EVALUATING LITHOGRAPHY PROCESS MARGIN SIMULATING LAYOUT PATTERN OF SEMICONDUCTOR DEVICE}
본 발명은 리소그래피 프로세스 마진 평가 장치에 관한 것이고, 또한 상세하게는, 반도체 제조에 있어서 반도체 장치의 레이아웃 패턴을 시뮬레이트하는 리소그래피 프로세스 마진 평가 장치에 관한 것이다.
반도체 기판에 반도체 장치의 레이아웃 패턴을 전사하는 기술로서 리소그래피 프로세스가 있다. 리소그래피 프로세스에서는 처음에 반도체 기판에 감광성의 수지(이하, 포토 레지스트라고 함)를 도포한다. 다음에 노광 장치를 사용하여 마스크 상의 레이아웃 패턴(이하, 설계 레이아웃 패턴이라고 함)을 반도체 기판 상의 포토 레지스트에 노광한다. 노광된 포토 레지스트를 현상하면, 전사된 수지의 레이아웃 패턴(이하, 실제 레이아웃 패턴이라고 함)이 형성된다. 이 수지 패턴을 사용하여 에칭하거나, 이온 주입을 실시함으로써, 반도체 기판 상에 실제 레이아웃 패턴을 형성한다.
리소그래피 프로세스에서는 광학 조건과 설계 레이아웃 패턴의 형상에 의해, 반도체 기판에의 전사 마진이 크게 변동한다. 그래서 종래부터 설계 레이아웃 패턴에 대한 실제 레이아웃 패턴을 시뮬레이션에 의해 예측해 왔다.
도 27은 종래의 리소그래피 시뮬레이션 장치의 구성을 나타내는 블럭도이다.
도 27을 참조하면, 리소그래피 시뮬레이션 장치(10)는 하드 디스크(11)와 시뮬레이션부(15)와 입력부(16)를 포함한다. 하드 디스크(11)는 레이아웃 유지부(12)와 시뮬레이션 조건 유지부(13)와 시뮬레이션 결과 유지부(14)를 포함한다.
레이아웃 유지부(12)는 입력부(16)에 의해 입력된 설계 레이아웃 패턴의 정보를 유지한다. 시뮬레이션 조건 유지부는 입력부(16)에서 입력된 시뮬레이션 조건을 유지한다. 시뮬레이션 조건이란, 예컨대, 노광 파장이나 개구수(Numerical Aperture; 이하, NA라고 함) 등의 조건이다. 시뮬레이션 결과 유지부(14)는 시뮬레이션부(15)에서 실시된 시뮬레이션의 결과를 유지한다.
시뮬레이션부(15)는 레이아웃 유지부(12)에 유지된 설계 레이아웃 패턴의 정보와 시뮬레이션 조건 유지부(13)에 유지된 시뮬레이션 조건을 이용해서 실제 레이아웃 패턴을 시뮬레이트한다. 시뮬레이트된 실제 레이아웃 패턴의 정보는 시뮬레이션 결과 유지부(14)에 보존된다.
도 28은 종래의 리소그래피 시뮬레이션 장치의 동작을 나타내는 흐름도이다.
도 28을 참조하면, 리소그래피 시뮬레이션 장치(10)의 사용자가 처음에 설계 레이아웃 패턴의 정보를 입력부(16)를 이용해서 리소그래피 시뮬레이션 장치(10)에 입력한다(단계 S1). 입력된 설계 레이아웃 패턴의 정보는 레이아웃 유지부(12)에 보존된다. 다음에 사용자는 입력부(16)를 이용해서 시뮬레이션 조건을 입력한다(단계 S2). 입력된 시뮬레이션 조건은 시뮬레이션 조건 유지부(13)에 보존된다. 리소그래피 시뮬레이션 장치(10) 내의 시뮬레이션부(15)는 설계 레이아웃 패턴의 정보와 시뮬레이션 조건을 이용해서 실제 레이아웃 패턴을 시뮬레이트한다(단계 S3). 시뮬레이트된 실제 레이아웃 패턴은 시뮬레이션 결과 유지부(14)에 보존된다(단계 S4). 사용자는 시뮬레이션 결과 유지부(14)에 보존된 시뮬레이션 결과를 이용해서 감광재 내의 광강도 분포 및 실제 레이아웃 패턴의 형상을 측정한다(단계 S5). 감광재 내의 광강도 분포 및 실제 레이아웃 패턴의 형상을 측정한 후, 사용자는 설계 레이아웃 패턴과의 형상의 차이 등을 해석한다(단계 S6).
이상에 나타내는 바와 같이, 종래의 리소그래피 프로세스 마진 장치는 단일의 설계 레이아웃 패턴에 대한 실제 레이아웃 패턴의 시뮬레이션을 실행하여 왔다.
현재, 반도체 장치의 디자인 규칙은 노광 장치의 광원 파장보다도 작게 되어 있다. 그 때문에, 전사한 후의 반도체 장치의 레이아웃 패턴의 해상성(解像性)은 악화된다. 따라서, 해상성 향상을 위해 변형 조명 기술이라고 불리는 특수한 전사 기술이 이용되고 있다.
또한, 설계 레이아웃 패턴에 근거하는 실제 레이아웃 패턴에는, 그 제조 프로세스에 의해 왜곡이 발생하고 있다. 그 때문에, 이 제조 프로세스에 기인한 왜곡을 보정하는 수단으로서 광 근접 보정 기술(Optical Proximity Correction ; 이하, OPC라고 함)이 널리 실행되고 있다. 여기에서, OPC은 프로세스에 기인한 왜곡 전반을 보정하는 것으로 한다. 최근, 반도체 장치의 미세화에 의해 OPC는 보다 복잡한 것으로 되고 있다. 종래와 같이 단지 설계 레이아웃 패턴의 크기를 바이어스하는 OPC뿐만 아니라, 설계 레이아웃 패턴 외에 더미의 패턴을 발생하는 OPC도 있다. 따라서, OPC의 사양을 결정하기 위해서는, 다수의 설계 레이아웃 패턴에 대해서 평가해야 한다.
이상과 같이 반도체 장치의 미세화에 따라 그 제조 프로세스도 변화되고 있다. 그 결과, 리소그래피 프로세스의 시뮬레이션에 대해서도, 단일의 설계 레이아웃 패턴에 대한 해석뿐만 아니라, 복수의 설계 레이아웃 패턴에 대한 리소그래피 프로세스의 마진 평가를 실행할 필요성이 발생하여 왔다.
그러나, 종래의 리소그래피 시뮬레이션 장치에서는, 하나의 설계 레이아웃 패턴에 대한 실제 레이아웃 패턴의 시뮬레이트 밖에 할 수 없었다. 그 결과, 복수의 설계 레이아웃 패턴에 대한 리소그래피 프로세스 마진 평가를 실행하기 위해서는 사용자가 복수의 설계 레이아웃 패턴의 입력을 행하여, 복수의 시뮬레이트 조건을 입력하고, 복수의 실제 레이아웃 패턴을 측정해야 했다. 이 때문에, 사용자의 작업 부담은 막대했다.
본 발명의 목적은 작업 부하를 감소시킬 수 있고, 또한 정밀도가 높은 리소그래피 프로세스 마진 평가 장치를 제공하는 것이다.
본 발명에 따른 리소그래피 프로세스 마진 평가 장치는, 마스크에 형성된 설계 레이아웃 패턴으로부터 반도체 기판 상의 감광재 내의 광강도 분포 및 반도체 기판 상에 형성되는 실제 레이아웃 패턴을 시뮬레이트하는 리소그래피 프로세스 마진 평가 장치에 있어서, 해석 조건 입력부와, 레이아웃 패턴 템플릿 유지부와, 시뮬레이트 조건 템플릿부와, 측정 조건 유지부와, 레이아웃 패턴 작성부와, 시뮬레이트 조건 작성부와, 시뮬레이션부와, 측정 조건 결정부와, 측정부를 포함한다. 해석 조건 입력부는 실제 레이아웃 패턴을 해석하기 위한 해석 조건을 입력한다. 레이아웃 패턴 템플릿 유지부는 복수의 설계 레이아웃 패턴 템플릿을 보존한다. 시뮬레이트 조건 템플릿 유지부는 복수의 시뮬레이트 조건 템플릿을 보존한다. 측정 조건 유지부는 실제 레이아웃 패턴을 측정하기 위한 복수의 측정 조건을 보존한다. 레이아웃 패턴 작성부는 설계 레이아웃 패턴 템플릿을 선택하여, 해석 조건과 선택된 설계 레이아웃 패턴 템플릿에 따라서 복수의 설계 레이아웃 패턴을 작성한다. 시뮬레이트 조건 작성부는 시뮬레이트 조건 템플릿을 선택하여, 입력된 해석 조건과 선택된 시뮬레이트 조건 템플릿에 따라서 복수의 시뮬레이트 조건을 작성한다. 시뮬레이션부는 복수의 설계 레이아웃 패턴과 복수의 시뮬레이트 조건을 이용해서 반도체 기판 상의 감광재에 전사되는 실제 레이아웃 패턴을 시뮬레이트한다. 측정 조건 결정부는 해석 조건에 근거해서 복수의 측정 조건 중에서 측정 조건을 결정한다. 측정부는 실제 레이아웃 패턴을 결정된 측정 조건으로 측정한다.
이에 따라, 리소그래피 프로세스 마진 평가 장치는 해석 조건에 따라 복수의 설계 레이아웃 패턴을 작성하고, 복수의 설계 레이아웃 패턴에 대응한 복수의 실제 레이아웃 패턴을 시뮬레이트할 수 있다. 또한 리소그래피 프로세스 마진 평가 장치는 복수의 실제 레이아웃 패턴의 각각을 측정할 수 있다. 그 결과, 작업 부담이 경감된다.
본 발명의 상기 및 그 밖의 목적, 특징, 국면 및 이익 등은 첨부 도면을 참조로 하여 설명하는 이하의 상세한 실시예로부터 더욱 명백해질 것이다.
이하, 본 발명의 실시예를 도면을 참조하여 설명한다. 또, 도면 중 동일 또는 상당하는 부분에 대해서는 동일 부호를 부여하여 그 설명은 반복하지 않는다.
(실시예 1)
도 1은 본 발명의 실시예 1에 있어서의 리소그래피 프로세스 마진 평가 장치의 구성을 나타내는 블럭도이다.
도 1을 참조하면, 리소그래피 프로세스 마진 평가 장치(100)는 마스터 파일(110)과 레이아웃 패턴 작성부(27)와 시뮬레이트 조건 작성부(28)와 측정 조건 결정부(29)와 시뮬레이션부(17)와 측정부(30)와 해석 조건 입력부(31)를 포함한다.
마스터 파일(110)은 레이아웃 패턴 템플릿 유지부(22)와 시뮬레이트 조건 템플릿 유지부(23)와 측정 조건 유지부(24)와 시뮬레이션 결과 유지부(25)와 측정 결과 유지부(26)를 포함한다.
레이아웃 패턴 템플릿 유지부(22)는 복수의 설계 레이아웃 패턴 템플릿을 유지한다. 복수의 설계 레이아웃 패턴 템플릿의 각각은 식별 번호를 갖는다.
도 2는 도 1 중 레이아웃 패턴 템플릿 유지부에 유지된 설계 레이아웃 패턴 템플릿의 일례를 나타내는 모식도이다.
도 2(a)를 참조하면, 설계 레이아웃 패턴 템플릿은 동일 형상의 패턴(10A)과 패턴(10B)으로 구성된다. 패턴(10A, 10B)은 폭 L 및 길이 W의 직사각형이며, 패턴(10A)과 패턴(10B)의 라인앤드스페이스는 피치 S이다.
도 2(b)는 도 2(a) 중 패턴(10A)을 그래프화한 도면이다.
도 2(b)를 참조하면, 패턴(10A)은 패턴(10A)의 중심을 원점으로 한 이차원의 좌표계로 표시된다. 구체적으로는 패턴(10A)은 그 직사각형의 정점의 좌표 (L/2, W/2), (L/2, -W/2), (-L/2, -W/2), (-L/2, W/2)에 의해 형성되어 있다.
다시 도 1로 돌아가, 시뮬레이트 조건 템플릿 유지부(23)는 복수의 시뮬레이트 조건 템플릿을 시뮬레이트 조건 테이블에 유지한다. 시뮬레이트 조건 테이블은 시뮬레이트 시의 광학적 조건을 기록한 시뮬레이트 광학 조건 테이블과 시뮬레이트 시의 에칭 조건을 기록한 시뮬레이트 에칭 조건 테이블을 포함한다. 표 1에 시뮬레이트 광학 조건 테이블을, 표 2에 시뮬레이트 에칭 테이블을 나타낸다.
표 1을 참조하면, 시뮬레이트 광학 조건 테이블에서는, 노광 파장과 개구수 NA와 일치(coherence)도 σ와 디포커싱값을 광학 조건으로 하고, 각 시뮬레이트 광학 조건마다 각 광학 조건을 고정값 또는 변동값으로서 기록한다.
표 2를 참조하면, 시뮬레이트 에칭 조건 테이블은 광학 강도 I 또는 프로세스 모델을 에칭 조건으로 하고있다. 각 시뮬레이트 에칭 조건마다 각 에칭 조건을 고정값 또는 변동값으로서 기록한다.
측정 조건 유지부(24)는 시뮬레이트 후의 실제 레이아웃 패턴의 복수의 측정 조건을 표 3에 나타내는 측정 조건 테이블에 보존한다.
표 3을 참조하면, 측정 조건은 측정 내용과 그 측정 위치에 대하여 각 측정 조건마다 기록하고 있다. 각 측정 조건은 측정 조건 NO를 갖는다.
시뮬레이션 결과 유지부(26)는 시뮬레이션부(17)에 의해 시뮬레이트된 실제 레이아웃 패턴의 정보를 유지한다.
측정 결과 유지부(25)는 시뮬레이션 후에 시뮬레이션 결과 유지부(26)에 보존된 실제 레이아웃 패턴의 정보를 이용해서 측정된 결과를 보존한다.
해석 조건 입력부(31)는 사용자가 리소그래피 프로세스 마진 평가 장치(100)를 이용하여 해석할 때의 해석 조건을 입력하기 위한 것이다.
레이아웃 패턴 작성부(27)는 레이아웃 패턴 템플릿 유지부(22)에 보존된 설계 레이아웃 패턴 템플릿과 해석 조건 입력부(31)에 의해 입력된 해석 조건을 이용해서 복수의 설계 레이아웃 패턴을 작성한다.
시뮬레이트 조건 작성부(28)는 시뮬레이트 조건 템플릿 유지부(23)에 보존된 복수의 시뮬레이트 조건과 해석 조건을 이용해서 복수의 시뮬레이트 조건을 작성한다.
측정 조건 결정부(29)는 측정 조건 유지부에 보존된 복수의 측정 조건으로부터 해석 조건에 적합한 측정 조건을 선택한다.
시뮬레이션부(17)는 복수의 설계 레이아웃 패턴과 복수의 시뮬레이트 조건을 이용해서 시뮬레이트를 행하는, 복수의 실제 레이아웃 패턴을 작성한다.
측정부(30)는 측정 조건 결정부(29)에 의해 결정된 측정 조건을 이용해서 실제 레이아웃 패턴의 정보에 따라서 측정을 실시한다.
도 3은 컴퓨터의 구성을 나타내는 개략 블럭도이다.
컴퓨터란, 예컨대, 퍼스널 컴퓨터이다. 도 3을 참조하면, 컴퓨터(500)는 CPU(501)와 메모리(502)와 디스플레이(504)와 하드 디스크(505)와 기억 매체 드라이브(506)와 키보드(507)와 마우스(508)를 포함한다.
메모리(502) 및 하드 디스크(505)는 메모리로서 기능하고, 키보드(507) 및 마우스(508)가 입력 장치로서 기능하며, 디스플레이(504)가 출력 장치로서 기능한다. 이들은 서로 버스(509)에 의해 접속되어 있다.
기억 매체(510)는 컴퓨터 판독 가능한 기억 매체로서, 리소그래피 프로세스 마진 평가 프로그램이 미리 기억되어 있다. 이 기억 매체(510)를 기억 매체 드라이브(506)에 장착하고, 리소그래피 프로세스 마진 평가 프로그램을 하드 디스크(505)에 인스톨하면, 이 컴퓨터(500)는 리소그래피 프로세스 마진 평가 장치(100)로서 기능한다.
이 때, 도 1 중 마스터 파일(110)은 도 3 중 메모리(502) 및 하드 디스크(505)에 해당하고, 도 1 중 레이아웃 패턴 작성부(27)와 시뮬레이트 조건 작성부(28)와 측정 조건 결정부(29)와 시뮬레이션부(17)와 측정부(30)는 도 3 중 CPU(501)에 해당한다. 또한 도 1 중 해석 조건 입력부(31)는 도 3 중 키보드(507) 및 마우스(508)에 해당한다. 또, 여기서 기억 매체(510)는 CD-ROM이나 광자기(MO) 디스크나 플로피(R) 디스크 등의 기억 매체이다. 또한, 통상은 리소그래피 프로세스 마진 프로그램을 동작 가능하게 하기 위한 오퍼레이션 시스템(OS)이 하드 디스크(505)에 미리 인스톨되어 있다.
이상의 회로 구성을 갖는 리소그래피 프로세스 마진 평가 장치(100)의 동작에 대하여 설명한다.
일례로서 사용자가 도 2(a)에 나타내는 설계 레이아웃 패턴 템플릿을 이용해서, 설계 레이아웃 패턴의 폭 L에 대한 실제 레이아웃 패턴의 폭 CD를 해석하는 경우에 대하여 설명한다.
도 4는 본 발명의 실시예 1에 있어서의 리소그래피 프로세스 마진 평가 장치의 동작에 대하여 나타낸 흐름도이다.
도 4를 참조하면, 처음에, 사용자는 해석 조건 입력부(31)를 이용해서 해석 조건의 입력을 실행한다(단계 S1). 해석 조건의 입력을 실행할 때에는 도 3 중 디스플레이(504)에 해석 조건 입력 화면이 표시된다.
도 5는 도 4 중 단계 S1에서 표시되는 해석 조건 입력 화면의 모식도이다. 도 5를 참조하면, 해석 조건 입력 화면(200)은 선택 레이아웃 패턴 템플릿 NO 입력부(201)와 선택 시뮬레이트 조건 템플릿 NO 입력부(202)와 레이아웃 패턴 해석 조건 입력부(203)와 시뮬레이트 해석 조건 입력부(204)를 포함한다.
사용자는 선택 레이아웃 패턴 템플릿 NO 입력부(201)에 이번의 해석에서 사용하는 설계 레이아웃 패턴 템플릿의 식별 번호를 입력한다. 도 2(a)에 나타낸 설계 레이아웃 패턴 템플릿의 식별 번호가 A001인 경우, 사용자는 선택 레이아웃 패턴 템플릿 NO 입력부(201)에 「A001」이라고 입력한다. 다음에 사용자는 시뮬레이트 조건 템플릿 유지부(23)에 유지되어 있는 복수의 시뮬레이션 조건 템플릿 중에서, 이번의 해석에 이용하는 시뮬레이션 템플릿의 식별 번호를 입력한다. 예컨대, 사용자는 표 1의 시뮬레이트 광학 조건 테이블 중에서 「B001」을, 표 2의 시뮬레이트 에칭 조건 테이블로부터 「CO01」을 선택 시뮬레이트 조건 템플릿 NO 입력부(202)에 입력한다.
계속해서, 사용자는 레이아웃 패턴 해석 조건 입력부(203)에, 설계 레이아웃 패턴 템플릿의 해석 조건을 입력한다. 여기서, 사용자가, 도 2 중, 길이 W는 1.0㎛로 고정시키고, 폭 L을 0.1㎛∼2.0㎛까지 0.01㎛ 간격으로 변화시키고, 피치 S를 1.0㎛∼3.0㎛에서 0.01㎛ 간격으로 변화시키는 것으로 한다. 이 때, 사용자는 레이아웃 패턴 해석 조건 입력부(203)의 길이 W의 초기값란에 「1.0」이라고 입력하고, 피치란 및 종료값란에 「고정」이라고 입력한다. 마찬가지로, 사용자는 폭 L의 초기값란에 「0.1」이라고 입력하고, 피치란에 「0.01」이라고 입력하며, 종료값란에 「2.0」이라고 입력한다. 또한, 사용자는 피치 S의 초기값란에 「1.0」이라고 입력하고, 피치란에 「O.01」이라고 입력하며, 종료값란에 「3.0」이라고 입력한다.
계속해서 사용자는 시뮬레이트 해석 조건 입력부(204)에 시뮬레이트 조건 및 해석 대상을 입력한다.
사용자가 표 1에 나타낸 식별 번호 「B001」의 조건으로 시뮬레이트를 실행하는 경우의 디포커싱값 X를 -0.4∼0.4㎛에서 0.1㎛ 간격으로 변화시키는 것으로 한다. 이 때, 사용자는 레이아웃 패턴 해석 조건 입력부(204)의 디포커스 X의 초기값란에 「-0.4」라고 입력하고, 피치란에 「0.1」이라고 입력하며, 종료값란에 「O.4」라고 입력한다. 사용자가 초점 심도(Depth of Focus : 이하, DOF라고 함)에 대하여 조건을 설정할 때는, DOF 설정란에 그 조건을 입력한다. 또, 여기서 사용자는 DOF 설정을 실행하지 않는 것으로 하면, DOF 설정란에는 「무」라고 입력한다.
해석 대상란에는 이번의 해석의 대상이 입력된다. 이번, 사용자는 실제 레이아웃 패턴의 폭 CD에 대하여 해석하기 때문에, 해석 대상란에는 「CD」라고 입력한다.
도 6은 입력 후의 해석 입력 화면의 모식도이다.
계속해서, 레이아웃 패턴 작성부(27)는 단계 S1에서 입력된 해석 조건에 응답하여 레이아웃 패턴 템플릿 유지부(22)로부터 소정의 레이아웃 패턴 템플릿을 선택하고, 선택한 레이아웃 패턴 템플릿에 근거해서 복수의 설계 레이아웃 패턴을 작성한다(단계 S2).
구체적으로는, 레이아웃 패턴 작성부(27)는 단계 S1에서 입력된 레이아웃 패턴 템플릿의 식별 번호에 응답하여, 레이아웃 패턴 템플릿 유지부(22)로부터 식별 번호 「A001」의 레이아웃 패턴 템플릿을 선택한다. 그 후, 도 6 중의 레이아웃 패턴 해석 조건 입력부(203)에 입력된 조건에 따라서, 식별 번호 「A001」의 레이아웃 패턴 템플릿을 기초로, 복수의 설계 레이아웃 패턴을 작성한다.
계속해서, 시뮬레이트 조건 작성부(28)가 시뮬레이트 조건을 작성한다(단계 S3). 시뮬레이트 조건 작성부(28)는 단계 S1에서 입력된 시뮬레이트 조건 템플릿의 식별 번호에 응답하여, 시뮬레이트 조건 템플릿 유지부(23)로부터 식별 번호 「B001」의 시뮬레이트 광학 조건과 식별 번호 「CO01」의 시뮬레이트 에칭 조건을 선택한다. 선택 후, 시뮬레이트 조건 작성부(28)는 도 6 중 시뮬레이트 해석 조건 입력부(204)에 입력된 디포커싱값 X의 조건에 따라서, 복수의 시뮬레이트 조건을 작성한다. 이 결과, 노광 파장, 개구수 NA, 일치도 σ가 고정되고, 디포커싱값이 9종류(-0.4∼0.4에서 0.1피치)의 시뮬레이트 조건이 작성된다.
계속해서, 시뮬레이션부(17)는 단계 S2에서 작성된 복수의 설계 레이아웃 패턴과 단계 S3에서 작성된 복수의 시뮬레이트 조건을 이용해서 시뮬레이트하여, 복수의 실제 레이아웃 패턴을 작성한다(단계 S4).
도 7(a)는 도 4 중 단계 S4에서 작성된 실제 레이아웃 패턴을 설명하기 위한 모식도이다.
도 7(a)를 참조하면, 도 7(a) 중 패턴(10A, 10B)은 설계 레이아웃 패턴(10A, 10B)이다. 도 7(a) 중 패턴(11A, 11B)이 실제 레이아웃 패턴이다. 이 때의 폭 L 방향에 대한 광강도 I의 분포는 도 7(b)에 도시하는 바와 같이 된다. 또, 시뮬레이션 결과 유지부(25)에는 도 7(b)에 나타낸 바와 같은 위치와 광강도의 관계의 정보가 각 실제 레이아웃 패턴마다 보존된다.
계속하여, 측정 조건 결정부(29)는 단계 S2에서 입력된 해석 조건에 응답하여, 측정 조건 유지부(24)로부터 측정 조건을 결정한다(단계 S5).
측정 조건 결정부(29)는 도 6 중 시뮬레이트 해석 조건 입력부(204) 내의 해석 대상란의 기재 내용을 참조하여, 표 3에 나타내는 측정 조건 테이블에 기록된 복수의 측정 조건으로부터 알맞은 측정 조건을 선택한다. 이 때, 측정 조건 결정부(29)는 복수의 측정 조건을 선택하여도 좋고, 하나의 측정 조건을 선택하여도 좋다. 또한, 하나의 측정 조건으로 선택하는 경우에, 도 5의 시뮬레이트 해석 조건 입력부(204)의 해석 대상란 중에 측정 부위 등의 더욱 상세한 조건을 입력할 수도 있다.
이번 경우에는, 측정 조건 결정부(29)는 표 3 중 식별 번호 「D001」을 선택한 것으로 한다.
계속해서, 측정부(30)는 시뮬레이션 결과 유지부(25)에 보존된 복수의 실제 레이아웃 패턴의 정보를 1 또는 2 이상의 측정 조건을 이용해서 측정한다(단계 S6).
구체적으로는, 측정부(30)는 표 3에 나타낸 식별 번호 D001의 측정 조건에 근거해서 측정한다. 식별 번호 D001의 측정 조건에서는, 광학 강도 I=0.3에서의 실제 레이아웃 패턴의 폭을 폭 CD로 하는 것으로 조건지어져 있다. 따라서, 측정부(30)는 도 7(b)의 그래프에서의 I=Is=0.3에 있어서의 폭을 폭 CD로서 측정한다. 측정부(30)는 복수의 실제 레이아웃 패턴의 모든 폭 CD를 측정한다.
측정된 결과는 측정 결과 유지부(26)에 보존된다.
이상의 동작에 의해, 본 발명의 실시예 1에 있어서의 리소그래피 프로세스 마진 평가 장치는 복수의 설계 레이아웃 패턴 및 복수의 시뮬레이트 조건에 대하여 시뮬레이트하고, 시뮬레이트 후에 복수의 실제 레이아웃 패턴에 대하여 측정할 수 있다. 따라서, 사용자는 종래와 같이 하나의 설계 레이아웃 패턴에 대하여 시뮬레이트한 후, 다시 새로운 설계 레이아웃 패턴의 입력을 실행할 필요가 없다. 그 결과, 작업 부하는 경감된다. 또한, 복수의 측정 결과를 용이하게 얻을 수 있으므로, 그 측정 결과를 이용한 해석의 정밀도는 향상된다.
(실시예 2)
도 8은 본 발명의 실시예 2에 있어서의 리소그래피 프로세스 마진 평가 장치의 구성을 나타내는 블럭도이다.
도 8을 참조하면, 리소그래피 프로세스 마진 평가 장치(120)는 도 1과 비교하여, 새롭게 해석 결과 유지부(32)와 해석부(33)가 추가되어 있다.
해석부(33)는 해석 조건에 따라서 측정 결과 유지부(26)에 보존된 정보를 기초로 해석을 행한다. 해석 결과 유지부(32)는 해석부(33)에서 해석한 결과를 보존한다.
그 밖의 구성에 대해서는 도 1과 같으므로, 그 설명은 반복하지 않는다.
이상의 구성을 나타내는 리소그래피 프로세스 마진 평가 장치(120)의 동작에 대하여 설명한다.
도 9는 본 발명의 실시예 2에 있어서의 리소그래피 프로세스 마진 평가 장치의 동작에 대하여 나타낸 흐름도이다.
또, 도 9에 있어서도 도 8과 같이, 사용자가 도 2(a)에 나타내는 설계 레이아웃 패턴 템플릿을 이용해서, 설계 레이아웃 패턴의 폭 L에 대한 실제 레이아웃 패턴의 폭 CD를 해석하는 경우에 대하여 설명한다.
도 9를 참조하면, 단계 S1 내지 S6까지의 동작은 도 4와 같기 때문에, 그 설명은 반복하지 않는다.
단계 S6에서 복수의 실제 레이아웃 패턴의 정보를 1 또는 2 이상의 측정 조건을 이용해서 측정한 후, 해석부(33)는 측정 결과 유지부(26)에 유지된 측정 결과를 이용하여 해석을 실행한다(단계 S7).
도 10은 도 9 중 단계 S6에서 얻어진 해석 결과에 관한 그래프를 도시하는 도면이다.
도 10을 참조하면, 설계 레이아웃 패턴의 폭 L에 대한 실제 레이아웃 패턴의 폭 CD를 나타내는 그래프는 시뮬레이트 조건마다 작성된다. 따라서 도 10에서는 9가지의 그래프가 작성되어 있다.
도 11은 도 9 중 단계 S6에서 얻어진 해석 결과에 관한 그래프의 다른 예를 나타내는 도면이다.
도 11에 나타낸 그래프는 해석 조건으로서 도 2 중 레이아웃 패턴 템플릿의 피치 S를 변화시킨 경우의 실제 레이아웃 패턴의 폭 CD의 변화에 대하여 나타낸 그래프이다. 사용자가 이 그래프를 얻은 경우에는, 도 9 중 단계 S1에서 해석 조건을 입력할 때에, 피치 S를 변동시키는 것과 같은 레이아웃 패턴 해석 조건을 입력하면 좋다.
해석 방법의 다른 예로서, 초점 심도 DOF의 해석 방법에 대하여 설명한다.
처음에, 초점 심도 DOF를 해석하기 위해서는 단계 S1에서 도 5에 나타내는 시뮬레이트 해석 조건 입력부(204) 내의 DOF 설정란에 초점 심도 DOF의 조건을 입력한다. 디포커싱값 X=0일 때의 실제 레이아웃 패턴의 패턴 폭 CD에 대한 실제 레이아웃 패턴의 패턴 폭 CD의 편차가 10% 이내인 범위를 초점 심도 DOF라고 가정하면, 사용자는 DOF 설정란에 「10」이라고 입력한다.
단계 S6까지의 그 밖의 동작은 실시예 1의 동작과 같다. 계속해서, 단계 S7에서의 해석부(33)의 동작을 설명한다.
도 12(a)는 도 9 중 단계 S6에서 얻어진 해석 결과 중 초점 심도 DOF에 관한 그래프를 도시하는 도면이다.
도 12(a)는, 더욱 상세하게는, 설계 레이아웃 패턴의 패턴 폭이 0.1㎛인 경우의 디포커싱값과 실제 레이아웃 패턴의 패턴 폭의 관계 그래프를 도시하는 도면이다. 도 12(a)를 참조하면, 디포커싱값 X=0일 때의 실제 레이아웃 패턴의 패턴 폭 CD1과 X=X10일 때의 실제 레이아웃 패턴의 패턴 폭 CD10의 차이가 패턴 폭 CD1의 10%인 경우의 디포커싱값 X10을 구한다. 디포커싱값 X10이 구해지면, 도 12(a)에 나타낸 바와 같이 초점 심도 DOF의 값이 결정된다.
마찬가지로 설계 레이아웃 패턴의 패턴 폭을 변화시킨 경우의 초점 심도 DOF 값을 각각 구한다. 그 결과, 도 12(b)에 나타내는 바와 같은 설계 레이아웃 패턴의 패턴 폭 L과 초점 심도 DOF의 관계 그래프가 얻어진다.
또, 도 12(c)는 설계 레이아웃 패턴의 패턴 폭 L과 피치 S와 DOF의 관계를 나타내는 그래프를 도시하는 도면이다. 도 12(c)에서는, DOF 값을 등고선이라 하고있다. 또, 도 12(c)에 나타내는 바와 같은 설계 레이아웃 패턴의 패턴 폭 L과 피치 S와 DOF의 관계를 나타내는 그래프는 3차원으로 작성되어도 좋다.
도 13은 도 9 중 단계 S6에서 얻어진 해석 결과의 다른 예를 나타내는 도면이다. 도 13은 설계 레이아웃 패턴의 패턴 폭 L의 에지 이동량에 대한 실제 레이아웃 패턴의 패턴 폭 CD의 변화를 해석한 예이다.
또, 해석 조건의 입력은 도 4에 나타낸 단계 S1과 같은 해석 조건이어도 좋다. 도 13(a)에 도시하는 바와 같이, 설계 레이아웃 패턴(10A)은 패턴 폭 L1을 갖고, 그 실제 레이아웃 패턴을 11A라고 한다. 한편, 설계 레이아웃 패턴(20A)은 패턴 폭 L2를 갖고, 그 실제 레이아웃 패턴을 21A라고 한다. 실제 레이아웃 패턴(21A)의 패턴 폭과 실제 레이아웃 패턴(11A)의 패턴 폭의 차이를 실제 레이아웃 패턴 폭 차이 E라고 한다. 해석부(33)가 각 설계 레이아웃 패턴의 패턴 폭 차이 L2-L1에 대한 실제 레이아웃 패턴 폭 차이 E를 구함으로써, 도 13(b)에 나타내는 그래프를 구할 수 있다.
또한, 해석부(33)에 의해 도 14에 나타내는 바와 같은 노광량 변동량에 대한 실제 레이아웃 패턴의 패턴 폭 CD를 구할 수도 있다. 이 경우, 단계 S1에서 사용자는 노광량, 즉 광학 강도를 변화시키도록 해석 조건을 입력하면 좋다.
또한, 해석부(33)는 딤플을 해석할 수도 있다.
도 15는 딤플을 설명하기 위한 모식도이다.
도 15(a)는 임의 설계 레이아웃 패턴을 시뮬레이트했을 때의 광학 강도 분포도이다. 도 15(a)에 도시하는 바와 같이, 사이드 로브(700)가 광학 강도의 최대값으로부터 간격을 둔 위치에 발생한다. 마스크에 하프 톤형(half tone type) 위상 시프트 마스크를 사용하는 경우에는 설계 레이아웃 패턴 전체가 광을 투과하기 때문에, 전체의 광학 강도가 높아진다. 이 경우, 각 설계 레이아웃 패턴에 의해 발생한 사이드 로브가 겹친다. 따라서, 피크 강도가 높아진 후에, 광학 강도가 더 높아진다. 그 결과, 실제 레이아웃 패턴에는 설계 레이아웃 패턴 외의 부분에 딤플이라고 불리는 패턴이 발생한다. 도 15(b)는 딤플이 발생한 경우의 레이아웃 패턴도이다. 설계 레이아웃 패턴(701)에 대하여 실제 레이아웃 패턴(702)과 함께 딤플(703)이 형성되어 있다.
해석부(33)는 측정 결과로부터, 광학 강도의 극대값과 그 위치를 확인하고, 딤플을 해석할 수 있다.
이상에 나타내는 해석 방법의 다른 해석 방법에 대해서도, 해석부(33)는 해석할 수 있다. 해석된 결과는 해석 결과 유지부(32)에 보존된다.
이상의 동작에 의해, 본 발명의 실시예 2에 있어서의 리소그래피 프로세스 마진 평가 장치는 해석 조건에 따라서 복수의 설계 레이아웃 패턴에 대해서 해석을 실행할 수 있다. 그 결과, 사용자의 작업 부하는 경감된다. 또한, 복수의 해석 결과를 용이하게 얻을 수 있기 때문에, 사용자는 보다 정밀도가 높은 설계 레이아웃 패턴을 결정할 수 있다.
(실시예 3)
복수의 설계 레이아웃 패턴의 해석을 실행하는 경우, 기준이 되는 광학 강도 Is를 정하여 놓는 것은 중요하다. 왜냐하면, 시뮬레이트를 실행할 때마다 기준이 되는 광학 강도 Is가 다르면, 가령 동일 형상의 설계 레이아웃 패턴을 복수회 시뮬레이트한 경우에도, 각각의 실제 레이아웃 패턴 형상이 다른 결과가 되기 때문이다.
도 16은 본 발명의 실시예 3에 있어서의 리소그래피 프로세스 마진 평가 장치의 동작을 나타내는 흐름도이다. 또, 실시예 3에 있어서의 리소그래피 프로세스 마진 평가 장치의 구성은 도 8에 나타낸 리소그래피 프로세스 마진 평가 장치(120)와 같다.
도 16을 참조하여, 도 9와 비교하면, 도 16의 동작에서는 새롭게 단계 S10의 동작이 단계 S1과 단계 S2 사이에서 실행된다. 단계 S10에서는 기준 광학 강도 Is를 결정한다. 그 밖의 동작에 대해서는 도 9와 같다. 단, 도 16에서는, 단계 S1에서 사용자가 입력하는 해석 조건은 도 9와 다르다.
도 17은 도 16 중 단계 S1에서 표시되는 해석 조건 입력 화면의 모식도이다.
도 17을 참조하면, 도 5와 비교하여 새롭게 기준 CD값 입력부(205)가 마련되어 있다. 사용자는 기준 CD값 입력부(205)에 기준 CD값을 입력한다. 기준 CD값에 대해서는 후술한다.
도 18은 도 16 중 단계 S10의 동작의 상세를 나타내는 흐름도이다.
도 18을 참조하면, 리소그래피 프로세스 마진 평가 장치(120)의 레이아웃 패턴 작성부(27)는 미리 설정되어 있는 테스트 설계 레이아웃 패턴을 레이아웃 패턴 템플릿 유지부(22)로부터 선택한다(단계 S101).
표 4에 테스트 설계 레이아웃 패턴의 조건의 일례를 나타낸다.
표 4에 도시하는 바와 같이, 기준 광학 강도 Is를 산출하는 경우에는, 레이아웃 패턴 작성부(27)는 고정값인 테스트 설계 레이아웃 패턴을 선택한다. 여기서는 패턴 폭 L=O.2㎛로 고정한다.
또, 단계 S1에서 사용자는 테스트 설계 레이아웃 패턴의 고정 패턴 폭 L의 값을 참고로 하여, 기준 CD값을 기준 CD값 입력부(205)에 입력한다. 여기서는, 기준 CD=0.22㎛로 한다.
계속해서 시뮬레이트 조건 작성부(28)는 미리 설정되어 있는 테스트 시뮬레이트 조건을 시뮬레이트 조건 템플릿 유지부(23)로부터 선택한다(단계 S102). 표 5에 테스트 시뮬레이트 조건의 일례를 나타낸다.
표 5에 도시하는 바와 같이, 테스트 시뮬레이트 조건은 고정값이 된다.
계속해서, 시뮬레이션부(17)는 시뮬레이션을 실행한다(단계 S103). 얻어진 실제 레이아웃 패턴의 정보는 시뮬레이션 결과 유지부(25)에 보존된다.
계속해서, 측정 조건 결정부(29)는 측정 조건 유지부(24)로부터 테스트 측정 조건을 선택한다. 테스트 측정 조건은 실제 레이아웃 패턴의 패턴 폭 CD 방향에서의 강도 분포를 측정하도록 규정되어 있다.
이상의 결과에 의해 측정된 결과는 측정 결과 유지부(25)에 보존된다. 계속해서, 해석부(33)가 측정 결과를 기초로 해석한다(단계 S106).
도 19는 도 18 중 단계 S106에서의 해석 방법을 설명하기 위한 도면이다.
도 19를 참조하면, 처음에 해석부(33)는 실제 레이아웃 패턴의 패턴 폭 CD 방향에 있어서의 광학 강도 분포를 그래프화한다. 그래프화한 후, 해석부(33)는 패턴 폭 CD값이 0.22㎛가 되는 것과 같은 광학 강도값 Is를 결정한다. 이 결정된 광학 강도값 Is를 기준 광학 강도값이라 한다.
이상의 동작에 의해, 복수의 설계 레이아웃 패턴을 연속적으로 시뮬레이트하는 경우에, 최초로 기준 광학 강도값을 용이하게 결정할 수 있다. 따라서 사용자의 작업 부담은 경감한다.
(실시예 4)
도 20은 OPC을 설명하기 위한 모식도이다.
도 20(a)는 종래의 설계 레이아웃 패턴에 대한 실제 레이아웃 패턴의 도면이다. 설계 레이아웃 패턴(10A)에 대하여, 실제 레이아웃 패턴(11A)이 작성된다. 그러나, 실제 레이아웃 패턴의 형상과 설계 레이아웃 패턴의 형상은 다른 것으로 되고, 그 선단부가 특히 달라진다. 설계 레이아웃 패턴(10A)은 이상적인 레이아웃 패턴을 나타내는 것이기 때문에, 실제 레이아웃 패턴(11A)의 형상은 설계 레이아웃 패턴(10A)에 거의 근사한 형태인 것이 바람직하다. 그래서 고안된 기술이 OPC이다.
도 20(b)는 OPC을 설명하기 위한 모식도이다. OPC란 노광 시의 광학 강도 등을 예상하여, 실제 레이아웃 패턴(11A)의 형상이 설계 레이아웃 패턴(10A)과 마찬가지로 되도록, 미리 설계 레이아웃 패턴의 형상을 변경한 보정 레이아웃 패턴을 작성하는 기술을 말한다. 설계 레이아웃 패턴(10A)의 형상을 변경한 보정 레이아웃 패턴(12A)을 이용해서 시뮬레이트함으로써, 실제 레이아웃 패턴(13A)이 얻어진다. 실제 레이아웃 패턴(13A)은 실제 레이아웃 패턴(11A)과 비교하여, 보다 설계 레이아웃 패턴(10A)에 가까운 형상으로 되어있다.
이상에 설명한 OPC를 행한 보정 레이아웃 패턴을 리소그래피 프로세스 마진 평가 장치를 작성할 수 있는 것이 바람직하다.
도 21은 본 발명의 실시예 4에 있어서의 리소그래피 프로세스 마진 평가 장치의 구성을 나타내는 블럭도이다.
도 21을 참조하면, 리소그래피 프로세스 마진 평가 장치(130)는 도 8에 나타낸 리소그래피 프로세스 마진 평가 장치(120)와 비교하여, 레이아웃 패턴 작성부(27) 내에 통상 패턴 작성부(271)와 보정 패턴 작성부(272)를 포함한다. 통상 패턴 작성부(271)는 복수의 설계 레이아웃 패턴을 작성한다. 보정 패턴 작성부(272)는 복수의 설계 레이아웃 패턴의 각각에 대하여 OPC를 행한 보정 레이아웃 패턴을 작성한다.
그 밖의 구성에 대해서는 도 8과 같기 때문에, 그 설명은 반복하지 않는다.
이상의 구성을 나타내는 리소그래피 프로세스 마진 평가 장치(130)의 동작에 대하여 설명한다.
도 22는 본 발명의 실시예 4에 있어서의 리소그래피 프로세스 마진 평가 장치의 동작을 나타낸 흐름도이다.
도 22를 참조하면, 도 9와 비교하여, 단계 S2의 동작을 단계 S20과 단계 S21로 나눈다. 단계 S20에서는 단계 S2와 마찬가지로 복수의 설계 레이아웃 패턴이 작성된다. 단계 S21에서는, 단계 S20에서 작성된 복수의 설계 레이아웃 패턴에 대응하여 복수의 보정 레이아웃 패턴이 형성된다. 복수의 보정 레이아웃 패턴은 보정 패턴 작성부(272)에서 작성된다. 그 밖의 단계에 대해서는 도 9와 같다. 다만, 시뮬레이트이나 측정, 해석은 설계 레이아웃 패턴과 그것에 대응한 보정 레이아웃 패턴에서 마찬가지로 행해진다.
이상의 동작에 의해, OPC를 행한 경우의 시뮬레이션 및 해석 작업의 부담을 경감시킬 수 있다.
(실시예 5)
실시예 5에 있어서의 리소그래피 프로세스 마진 평가 장치에서는, OPC를 행한 경우의 해석 작업도 할 수 있는 경우에 대하여 설명했지만, 하나의 설계 레이아웃 패턴에 대하여, 복수의 보정 레이아웃 패턴을 작성한 경우에, 알맞은 보정 레이아웃 패턴을 선택할 수 있는 쪽이 바람직하다.
본 발명의 실시예 5의 리소그래피 프로세스 마진 평가 장치는 실시예 5의 리소그래피 프로세스 마진 평가 장치(130)와 같은 구성이다. 다만, 해석부(33)는 하나의 설계 레이아웃 패턴에 대하여 작성된 복수의 보정 레이아웃 패턴 중 알맞은 보정 레이아웃 패턴을 결정하는 기능을 갖는다.
도 23은 실시예 5에 있어서의 리소그래피 프로세스 마진 평가 장치의 동작에 대하여 나타낸 흐름도이다.
도 23을 참조하면, 도 22와 비교하여, 단계 S7의 해석의 후에 알맞은 보정 레이아웃 패턴을 결정하는 단계 S8이 새롭게 부가되어 있다. 그 밖의 동작에 대해서는 도 22와 같다. 다만, 단계 S1의 해석 조건 입력 시에는, OPC의 조건을 입력한다.
도 24는 본 발명의 실시예 5에 있어서의 설계 레이아웃 패턴 및 보정 레이아웃 패턴을 설명하기 위한 도면이다.
도 24를 참조하면, 설계 레이아웃 패턴(10A, 10B)은 도 2와 같다. 설계 레이아웃 패턴(10A)에 OPC를 실행한 보정 레이아웃 패턴의 패턴 폭은 L+2Lopc로 된다고 한다. 이 때 설계 레이아웃 패턴 시와 보정 레이아웃 패턴 시 라인앤드스페이스의 피치 S는 같다고 한다.
도 25는 도 23 중 단계 S1에 표시되는 해석 조건 입력 화면의 모식도이다.
도 5에서 나타내는 해석 입력 화면과 비교하여, 새롭게, OPC 실시 후의 패턴 폭의 변화값 Lopc의 입력부(206)가 추가되어 있다. 예컨대, 사용자가 OPC 조건으로서 Lopc=-0.04∼0.04㎛까지 각각 0.005㎛ 피치로 변화시키는 경우, Lopc 입력부(206)의 「초기값」란에 「-O.04」를, 「피치」란에 「0.005」를, 「종료값」란에 「0.04」를 각각 입력한다. 그 결과, 도 23의 단계 S20에 있어서, 하나의 설계 레이아웃 패턴에 대하여 Lopc 입력부(206)에서 입력한 조건 개수의 보정 레이아웃 패턴이 작성된다.
다음에, 단계 S8에서의 해석부(33)의 동작에 대하여 설명한다.
단계 S20에서 설계 레이아웃 패턴(10A)에 대하여 복수의 보정 레이아웃 패턴 1AA∼nAA(n은 자연수)가 작성된다. 작성된 보정 레이아웃 패턴 1AA∼nAA는 각각 단계 S4에서 시뮬레이트된다. 이 때 작성되는 복수의 실제 레이아웃 패턴을 보정 실제 레이아웃 패턴이라고 한다. 단계 S6에서 복수의 보정 실제 레이아웃 패턴의 패턴 폭 CDopc 및 광학 강도 Iopc가 측정된다.
해석부(33)는 평가 함수 F(a, b)를 이용해서, 알맞은 Lopc를 결정한다. 평가 함수 F(a, b)의 예를 이하에 나타낸다.
F(a, b)=|a-L|(b<0.1)
F(a, b)=999(b≥0.1)
해석부(33)는 a=CDopc, b=Iopc로서, 각 설계 레이아웃 패턴의 대응하는 복수의 보정 레이아웃 패턴에 대하여 평가 함수 F(CDopc, Iopc)를 산출한다.
계산 결과, 평가 함수 F(CDopc, Iopc)의 값이 최소값으로 되는 Lopc를 설계 레이아웃 패턴에 대한 알맞은 OPC 조건으로서 결정한다.
Iopc<0.1을 만족하고, 또한, 패턴 폭 CDopc이 설계 레이아웃 패턴의 패턴 폭 L에 가장 가깝게 되는 Lopc에서 평가 함수 F(CDopc, Iopc)는 최소값이 된다.
각 설계 레이아웃 패턴에 대한 최적 OPC 조건을 산출한 후, 해석부(33)는 설계 레이아웃 패턴의 패턴 폭 L, 피치 S를 행, 열로 하는 표에, Lopc를 기록한 표를 작성한다.
이상의 동작에 의해, 리소그래피 프로세스 마진 평가 장치는 설계 레이아웃 패턴에 대한 알맞은 OPC 조건을 결정할 수 있다. 따라서, 작업 부담이 경감된다.
(실시예 6)
도 26은 본 발명의 실시예 6에 있어서의 리소그래피 프로세스 마진 평가 장치의 구성을 나타내는 블럭도이다.
도 26을 참조하면, 리소그래피 프로세스 마진 평가 장치(140)는 리소그래피 프로세스 마진 평가 장치(120)와 비교하여, 새롭게 데이터 변환부(40)가 추가되어 있다. 그 밖의 구성에 대해서는 도 8과 같다.
데이터 변환부(40)는 리소그래피 프로세스 마진 평가 장치(140) 내의 레이아웃 패턴 작성부(27)에서 작성된 복수의 설계 레이아웃 패턴의 데이터를 제조 데이터로 변환한다. 제조 데이터란, 마스크 묘화 장치, 직접 묘화 장치, 결함 검사 장치 등의 제조 장치에 이용할 수 있는 데이터를 말한다.
제조 데이터는 복수의 설계 레이아웃 패턴을 반도체 기판 상에 어떻게 배열하는 가와 같은 배열 정보를 포함한다. 또한, 각각의 설계 레이아웃 패턴마다의 속성 정보도 포함한다. 속성 정보란, 반도체 프로세스 공정에 대응하는 레이어 번호나 제조에 이용하는 노광량 등이다.
설계 레이아웃 패턴의 데이터를 이들의 제조 데이터로 변환할 수 있기 때문에, 설계 레이아웃 패턴을 실제로 시작(試作)할 때의 작업 부하를 경감시킬 수 있다.
이상 설명한 리소그래피 프로세스 마진 평가 장치는 리소그래피 프로세스 마진 평가 처리를 기능시키기 위한 프로그램에 의해 실현된다.
본 발명이 대상으로 하는 것은 이 프로그램 그 자체이더라도 좋고, 이 프로그램을 기억하고 있는 컴퓨터로 판독할 수 있는 기억 매체라도 좋다.
본 발명에서는, 이 기억 매체가 도 1 중 리소그래피 프로세스 마진 평가 장치에서 처리가 행해지기 위해 필요한, 도시하지 않는 메모리, 예컨대, ROM과 같은 것 그 자체라도 좋고, 또한 도시하지 않지만 리소그래피 프로세스 마진 평가 장치의 외부에 프로그램 판독 장치가 마련되고, 거기에 기억 매체를 삽입하는 것에 의해 판독할 수 있는 기억 장치와 같은 것어도 좋다. 어떤 경우에 있어서도, 기억되어 있는 프로그램은 리소그래피 프로세스 마진 평가 장치가 액세싱하여 실행시키는 구성이어도 좋고, 또는 어떤 경우에도 프로그램을 판독하고, 판독된 프로그램은 리소그래피 프로세스 마진 평가 장치의 도시되어 있지 않은 프로그램 기억 영역에 로딩되어, 그 프로그램이 실행되는 방식이어도 좋다. 이 로딩용 프로그램은 미리 리소그래피 프로세스 마진 평가 장치에 기억되어 있는 것으로 한다.
여기서, 상기 기억 매체는 리소그래피 프로세스 마진 평가 장치와 분리 가능하게 구성되고, 자기 테이프나 카세트 테이프 등의 테이프계, 플로피(R) 디스크나 하드 디스크 등의 자기 디스크나 CD-ROM, MO, MD, DVD 등의 광디스크의 디스크계, IC 카드, 메모리 카드, 광 카드 등의 카드계, 또는 마스크 ROM, EPROM, EEPROM, 플래시 ROM 등에 의한 반도체 메모리를 포함한 고정적으로 프로그램을 기억하는 매체이더라도 좋다.
또한, 본 발명에 있어서는 인터넷 등의 네트워크와 접속할 수 있는 시스템 구성이기 때문에, 네트워크로부터 프로그램을 다운로드하도록 유동적으로 프로그램을 기억하는 매체이더라도 좋다. 또, 이와 같이 네트워크로부터 프로그램을 다운로드하는 경우에는, 그 다운로드용 프로그램은 미리 리소그래피 프로세스 마진 평가 장치에 인스톨되든지, 또는 별도의 기억 매체로부터 인스톨되는 것이어도 좋다.
또, 기억 매체에 기억되어 있는 내용으로는 프로그램에 한정되지 않고, 데이터라도 좋다.
또한, 본 발명에서는, 프로그램으로서, 도 1에 나타내고 있는 리소그래피 프로세스 마진 평가 장치에서 실행되는 처리 그 자체라도 좋고, 또는 인터넷을 포함하는 네트워크와 액세싱함으로써 취입하거나, 또는 취입한 것이어도 좋고, 이쪽에서 송출하는 것이어도 좋다. 또한, 이 취입한 프로그램에 근거해서, 리소그래피 프로세스 마진 평가 장치에서 처리된 결과, 즉 생성된 것이어도 좋다. 또는, 이쪽에서 송출할 때에 상기 리소그래피 프로세스 마진 평가 장치 내에서 처리된 결과, 즉 생성된 것이어도 좋다.
또, 이들은 프로그램에 한정되지 않고, 데이터라도 관계없다.
이번 개시된 실시예는 모든 점에서 예시이고 제한적인 것이 아니라고 해석되어야 할 것이다. 본 발명의 범위는 상술한 실시예가 아니라 특허 청구 범위에 의해서 정해지고, 특허 청구 범위와 균등한 의미 및 그 범위 내에서의 모든 변경이 포함되는 것을 의도하는 것이다.
본 발명에 따른 리소그래피 프로세스 마진 평가 장치는 복수의 설계 레이아웃 패턴을 작성하고, 복수의 설계 레이아웃 패턴에 대하여 시뮬레이트할 수 있다. 따라서, 사용자의 작업 부담을 경감할 수 있다.
이상 본 발명자에 의해서 이루어진 발명을 상기 실시예에 따라 구체적으로 설명하였지만, 본 발명은 상기 실시예에 한정되는 것이 아니고, 그 요지를 이탈하지 않는 범위에서 여러 가지로 변경 가능한 것은 물론이다.
도 1은 본 발명의 실시예 1에 있어서의 리소그래피 프로세스 마진 평가 장치의 구성을 나타내는 블럭도,
도 2(a)는 도 1 중의 레이아웃 패턴 템플릿 유지부에 유지된 설계 레이아웃 패턴 템플릿의 일례를 나타내는 모식도, 도 2(b)는 도 2(a)의 패턴을 그래프화한 도면,
도 3은 컴퓨터의 구성을 나타내는 개략 블럭도,
도 4는 본 발명의 실시예 1에 있어서의 리소그래피 프로세스 마진 평가 장치의 동작에 대하여 나타낸 흐름도,
도 5는 도 4 중 단계 S1로 표시되는 해석 조건 입력 화면의 모식도,
도 6은 입력 후의 해석 입력 화면의 모식도,
도 7(a)는 도 4 중 단계 S4에서 작성된 실제 레이아웃 패턴을 설명하기 위한 모식도, 도 7(b)는 도 7(a) 중 패턴의 폭 방향에 대한 광 강도의 분포를 나타내는 도면,
도 8은 본 발명의 실시예 2에 있어서의 리소그래피 프로세스 마진 평가 장치의 구성을 나타내는 블럭도,
도 9는 본 발명의 실시예 2에 있어서의 리소그래피 프로세스 마진 평가 장치의 동작에 대하여 나타낸 흐름도,
도 10은 도 9 중 단계 S6에서 얻어진 해석 결과에 관한 그래프를 도시하는 도면,
도 11은 도 9 중 단계 S6에서 얻어진 해석 결과에 관한 그래프의 다른 예를 나타내는 도면,
도 12(a)는 도 9 중 단계 S6에서 얻어진 해석 결과 중, 초점 심도에 관한 그래프를 도시하는 도면, 도 12(b)는 설계 레이아웃 패턴의 패턴 폭과 초점 심도의 관계를 나타내는 도면, 도 12(c)는 설계 레이아웃 패턴의 패턴 폭과 피치와 초점 심도의 관계를 나타내는 도면,
도 13(a)는 도 9 중 단계 S6에서 얻어진 해석 결과 중 설계 레이아웃 패턴의 패턴 폭의 에지 이동을 설명하기 위한 도면, 도 13(b)는 설계 레이아웃 패턴의 패턴 폭의 에지 이동량에 대한 실제 레이아웃 패턴의 패턴 폭의 변화를 나타내는 도면,
도 14는 노광량 변동량에 대한 실제 레이아웃 패턴의 패턴 폭을 도시하는 도면,
도 15(a)는 설계 레이아웃 패턴을 시뮬레이트했을 때의 광학 강도 분포도, 도 15(b)는 딤플이 발생한 경우의 레이아웃 패턴을 나타내는 도면,
도 16은 본 발명의 실시예 3에 있어서의 리소그래피 프로세스 마진 평가 장치의 동작을 나타내는 흐름도,
도 17은 도 16 중 단계 S1에서 표시되는 해석 조건 입력 화면의 모식도,
도 18은 도 16 중 단계 S10의 동작의 상세를 나타내는 흐름도,
도 19는 도 18 중 단계 S106에서의 해석 방법을 설명하기 위한 도면,
도 20(a)는 설계 레이아웃 패턴에 대한 실제 레이아웃 패턴을 나타내는 도면, 도 20(b)는 OPC를 설명하기 위한 모식도,
도 21은 본 발명의 실시예 4에 있어서의 리소그래피 프로세스 마진 평가 장치의 구성을 나타내는 블럭도,
도 22는 본 발명의 실시예 4에 있어서의 리소그래피 프로세스 마진 평가 장치의 동작을 나타낸 흐름도,
도 23은 실시예 5에 있어서의 리소그래피 프로세스 마진 평가 장치의 동작에 대하여 나타낸 흐름도,
도 24는 본 발명의 실시예 5에 있어서의 설계 레이아웃 패턴 및 보정 레이아웃 패턴을 설명하기 위한 도면,
도 25는 도 23 중 단계 S1에서 표시되는 해석 조건 입력 화면의 모식도,
도 26은 본 발명의 실시예 6에 있어서의 리소그래피 프로세스 마진 평가 장치의 구성을 나타내는 블럭도,
도 27은 종래의 리소그래피 시뮬레이션 장치의 구성을 나타내는 블럭도,
도 28은 종래의 리소그래피 시뮬레이션 장치의 동작을 나타내는 흐름도이다.
도면의 주요 부분에 대한 부호의 설명
10, 100, 120, 130, 140 : 리소그래피 시뮬레이션 장치
12 : 레이아웃 유지부
13 : 시뮬레이션 조건 유지부
14 : 시뮬레이션 결과 유지부
16 : 입력부
17 : 시뮬레이션부
22 : 레이아웃 패턴 템플릿 유지부
23 : 시뮬레이트 조건 템플릿 유지부
24 : 측정 조건 유지부
25 : 시뮬레이션 결과 유지부
26 : 측정 결과 유지부
27 : 레이아웃 패턴 작성부
28 : 시뮬레이트 조건 작성부
29 : 측정 조건 결정부
30 : 측정부
31 : 해석 조건 입력부
32 : 해석 결과 유지부
33 : 해석부
40 : 데이터 변환부
110 : 마스터 파일
271 : 통상 패턴 작성부
272 : 보정 패턴 작성부
500 : 컴퓨터
502 : 메모리
504 : 디스플레이
505 : 하드 디스크
506 : 기억 매체 드라이브
507 : 키보드
508 : 마우스
509 : 버스
510 : 기억 매체

Claims (3)

  1. 마스크에 형성된 설계 레이아웃 패턴으로부터 반도체 기판 상의 감광재 내의 광강도 분포 및 상기 반도체 기판 상에 형성되는 실제 레이아웃 패턴을 시뮬레이트하는 리소그래피 프로세스 마진 평가 장치에 있어서,
    상기 실제 레이아웃 패턴을 해석하기 위한 해석 조건을 입력하는 해석 조건 입력부와,
    복수의 설계 레이아웃 패턴 템플릿을 보존하는 레이아웃 패턴 템플릿 유지부와,
    복수의 시뮬레이트 조건 템플릿을 보존하는 시뮬레이트 조건 템플릿 유지부와,
    상기 실제 레이아웃 패턴을 측정하기 위한 복수의 측정 조건을 보존하는 측정 조건 유지부와,
    설계 레이아웃 패턴 템플릿을 선택하여, 상기 해석 조건과 선택된 설계 레이아웃 패턴 템플릿에 따라서 복수의 설계 레이아웃 패턴을 작성하는 레이아웃 패턴 작성부와,
    시뮬레이트 조건 템플릿을 선택하여, 상기 입력된 해석 조건과 선택된 시뮬레이트 조건 템플릿에 따라서 복수의 시뮬레이트 조건을 작성하는 시뮬레이트 조건 작성부와,
    상기 복수의 설계 레이아웃 패턴과 상기 복수의 시뮬레이트 조건을 이용해서 반도체 기판 상의 감광재에 전사되는 실제 레이아웃 패턴을 시뮬레이트하는 시뮬레이션부와,
    상기 해석 조건에 근거해서 상기 복수의 측정 조건 중에서 측정 조건을 결정하는 측정 조건 결정부와,
    상기 실제 레이아웃 패턴을 상기 결정된 측정 조건으로 측정하는 측정부
    를 포함하는 리소그래피 프로세스 마진 평가 장치.
  2. 제 1 항에 있어서,
    상기 리소그래피 프로세스 마진 평가 장치는,
    상기 입력된 해석 조건과 상기 측정부에 의한 측정 결과를 이용해서, 상기 실제 레이아웃 패턴을 해석하는 해석부를 더 포함하는
    리소그래피 프로세스 마진 평가 장치.
  3. 제 2 항에 있어서,
    상기 시뮬레이션부는, 상기 입력된 해석 조건에 근거해서 시뮬레이트하기 전에, 소정의 설계 레이아웃 패턴과 소정의 시뮬레이트 조건을 이용해서 테스트 레이아웃 패턴을 시뮬레이트하고,
    상기 측정부는 소정의 측정 조건으로 상기 테스트 레이아웃 패턴을 측정하며,
    상기 해석부는 상기 측정부에 의한 측정 결과를 이용해서 기준 광 강도값을 결정하는
    리소그래피 프로세스 마진 평가 장치.
KR10-2002-0053706A 2002-01-08 2002-09-06 반도체 디바이스의 레이아웃 패턴을 시뮬레이션하는리소그래피 프로세스 마진 평가 장치 KR100494964B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00001626 2002-01-08
JP2002001626A JP4138318B2 (ja) 2002-01-08 2002-01-08 リソグラフィプロセスマージン評価装置、リソグラフィプロセスマージン評価方法およびリソグラフィプロセスマージン評価プログラム

Publications (2)

Publication Number Publication Date
KR20030060747A KR20030060747A (ko) 2003-07-16
KR100494964B1 true KR100494964B1 (ko) 2005-06-14

Family

ID=27641705

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0053706A KR100494964B1 (ko) 2002-01-08 2002-09-06 반도체 디바이스의 레이아웃 패턴을 시뮬레이션하는리소그래피 프로세스 마진 평가 장치

Country Status (4)

Country Link
US (2) US6760892B2 (ko)
JP (1) JP4138318B2 (ko)
KR (1) KR100494964B1 (ko)
TW (1) TW556318B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100468741B1 (ko) * 2002-06-22 2005-01-29 삼성전자주식회사 노광 장치의 어퍼처 설계를 위한 시뮬레이션 방법 및장치, 그리고 시뮬레이션 방법을 기록한 기록매체
JP3699949B2 (ja) * 2002-09-26 2005-09-28 株式会社東芝 パターン計測方法、このパターン計測方法を用いる半導体装置の製造方法、プログラムおよびコンピュータ読み取り可能な記録媒体、並びにパターン計測装置
JP4202708B2 (ja) * 2002-10-01 2008-12-24 株式会社東芝 プロセスマージンの評価方法、測定条件の設定方法、プロセスマージンの評価プログラム、及び、測定条件の設定プログラム
US7131100B2 (en) * 2002-12-10 2006-10-31 Synopsys Inc. Identifying phantom images generated by side-lobes
US7269804B2 (en) * 2004-04-02 2007-09-11 Advanced Micro Devices, Inc. System and method for integrated circuit device design and manufacture using optical rule checking to screen resolution enhancement techniques
JP4635513B2 (ja) * 2004-08-18 2011-02-23 日本電気株式会社 レチクルの製造システム及び製造方法
US7562333B2 (en) * 2004-12-23 2009-07-14 Texas Instruments Incorporated Method and process for generating an optical proximity correction model based on layout density
JP5137444B2 (ja) * 2007-04-04 2013-02-06 株式会社日立ハイテクノロジーズ Opcモデリング構築方法、情報処理装置、及び半導体デバイスのプロセス条件を決定する方法
KR100826655B1 (ko) 2007-05-21 2008-05-06 주식회사 하이닉스반도체 광 근접 효과 보정 방법
KR101296290B1 (ko) * 2007-12-07 2013-08-14 삼성전자주식회사 패턴 면적 측정에 기반한 mtt 측정방법 및 이를 이용한포토마스크 교정방법
US7496876B1 (en) 2008-05-21 2009-02-24 International Business Machines Corporation Method for generating integrated functional testcases for multiple boolean algorithms from a single generic testcase template
DE102010030758B4 (de) * 2010-06-30 2018-07-19 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Steuerung kritischer Abmessungen in optischen Abbildungsprozessen für die Halbleiterherstellung durch Extraktion von Abbildungsfehlern auf der Grundlage abbildungsanlagenspezifischer Intensitätsmessungen und Simulationen
US8234603B2 (en) * 2010-07-14 2012-07-31 International Business Machines Corporation Method for fast estimation of lithographic binding patterns in an integrated circuit layout
WO2014192518A1 (ja) * 2013-05-27 2014-12-04 インターナショナル・ビジネス・マシーンズ・コーポレーション 露光用光源およびマスクの設計方法、プログラム
KR102227127B1 (ko) 2014-02-12 2021-03-12 삼성전자주식회사 리소그래피 시뮬레이션을 이용한 디자인룰 생성 장치 및 방법
US9977325B2 (en) * 2015-10-20 2018-05-22 International Business Machines Corporation Modifying design layer of integrated circuit (IC)
JP2019194761A (ja) * 2018-05-01 2019-11-07 株式会社フジクラ 補正データ作成方法および回路基板の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980063848A (ko) * 1996-12-27 1998-10-07 김영환 리소그라피 공정의 시물레이션 방법
JPH11282151A (ja) * 1998-03-27 1999-10-15 Mitsubishi Electric Corp マスクパターン検証装置、その方法およびそのプログラムを記録した媒体
KR20010024117A (ko) * 1997-09-17 2001-03-26 뉴메리컬 테크날러쥐스 인코포레이티드 디자인 룰 체킹 시스템 및 방법
JP2001267238A (ja) * 2000-03-15 2001-09-28 Nikon Corp 荷電ビーム露光装置及び荷電ビーム露光方法
KR20010094710A (ko) * 2000-04-06 2001-11-01 윤종용 노광 설비의 운영 최적화를 위한 분석 시스템

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4835704A (en) * 1986-12-29 1989-05-30 General Electric Company Adaptive lithography system to provide high density interconnect
JP2917879B2 (ja) * 1995-10-31 1999-07-12 日本電気株式会社 フォトマスク及びその製造方法
US5740068A (en) * 1996-05-30 1998-04-14 International Business Machines Corporation Fidelity enhancement of lithographic and reactive-ion-etched images by optical proximity correction
US6578188B1 (en) * 1997-09-17 2003-06-10 Numerical Technologies, Inc. Method and apparatus for a network-based mask defect printability analysis system
US6757645B2 (en) * 1997-09-17 2004-06-29 Numerical Technologies, Inc. Visual inspection and verification system
US6081658A (en) * 1997-12-31 2000-06-27 Avant! Corporation Proximity correction system for wafer lithography
US6609230B1 (en) * 1999-02-24 2003-08-19 Zhe Li Method for design verification using modular templates of test benches
US6584609B1 (en) * 2000-02-28 2003-06-24 Numerical Technologies, Inc. Method and apparatus for mixed-mode optical proximity correction
US6544699B1 (en) * 2001-02-07 2003-04-08 Advanced Micro Devices, Inc. Method to improve accuracy of model-based optical proximity correction
JP2002311561A (ja) * 2001-04-11 2002-10-23 Sony Corp パターン形成方法、パターン処理装置および露光マスク

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980063848A (ko) * 1996-12-27 1998-10-07 김영환 리소그라피 공정의 시물레이션 방법
KR20010024117A (ko) * 1997-09-17 2001-03-26 뉴메리컬 테크날러쥐스 인코포레이티드 디자인 룰 체킹 시스템 및 방법
JPH11282151A (ja) * 1998-03-27 1999-10-15 Mitsubishi Electric Corp マスクパターン検証装置、その方法およびそのプログラムを記録した媒体
JP2001267238A (ja) * 2000-03-15 2001-09-28 Nikon Corp 荷電ビーム露光装置及び荷電ビーム露光方法
KR20010094710A (ko) * 2000-04-06 2001-11-01 윤종용 노광 설비의 운영 최적화를 위한 분석 시스템

Also Published As

Publication number Publication date
JP4138318B2 (ja) 2008-08-27
TW556318B (en) 2003-10-01
US20030154460A1 (en) 2003-08-14
KR20030060747A (ko) 2003-07-16
US20040225993A1 (en) 2004-11-11
JP2003203849A (ja) 2003-07-18
US6760892B2 (en) 2004-07-06

Similar Documents

Publication Publication Date Title
KR100494964B1 (ko) 반도체 디바이스의 레이아웃 패턴을 시뮬레이션하는리소그래피 프로세스 마진 평가 장치
US6952818B2 (en) Method and system for optical proximity correction
US6792593B2 (en) Pattern correction method, apparatus, and program
JP3909654B2 (ja) ルールベースopcの評価方法およびシミュレーションベースopcモデルの評価方法並びにマスクの製造方法
US7925486B2 (en) Computer-implemented methods, carrier media, and systems for creating a metrology target structure design for a reticle layout
US7873504B1 (en) Computer-implemented methods, carrier media, and systems for creating a metrology target structure design for a reticle layout
CN103597579B (zh) Euv光刻杂散光计算和补偿
US7426712B2 (en) Lithography simulation method and recording medium
US6617083B2 (en) Method of correcting mask patterns
JP2000003028A (ja) マスクパタ―ン補正システムとその補正方法
KR101124919B1 (ko) 노광 파라미터의 결정 방법, 노광 방법, 디바이스 제조 방법 및 기록 매체
US20060190875A1 (en) Pattern extracting system, method for extracting measuring points, method for extracting patterns, and computer program product for extracting patterns
JP2007072215A (ja) テストパターン作成方法、テストパターン作成プログラム、マスク作製方法、及び半導体装置製造方法
US6536032B1 (en) Method of processing exposure mask-pattern data, simulation using this method, and recording medium
JP2007108508A (ja) マスクパターンの作成方法、マスクの製造方法およびプログラム
US20100166289A1 (en) Feature-quantity extracting method, designed-circuit-pattern verifying method, and computer program product
US20090162758A1 (en) Photomask having code pattern formed by coding data conversion process information, photomask formation method, and semiconductor device fabrication method
JP2005250360A (ja) マスクパターンの検証装置および検証方法
KR20090042456A (ko) 광 근접 보정을 위한 모델링 방법
JP2023524095A (ja) フォトマスクを製造するシステム、方法、及びプログラム製品
KR100811269B1 (ko) 광근접 효과 보정을 위한 패턴 모델링 방법
JP2006301184A (ja) 位相シフトマスクの製造方法、近接効果補正装置およびプログラム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180525

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee