CN103597579B - Euv光刻杂散光计算和补偿 - Google Patents

Euv光刻杂散光计算和补偿 Download PDF

Info

Publication number
CN103597579B
CN103597579B CN201280021450.8A CN201280021450A CN103597579B CN 103597579 B CN103597579 B CN 103597579B CN 201280021450 A CN201280021450 A CN 201280021450A CN 103597579 B CN103597579 B CN 103597579B
Authority
CN
China
Prior art keywords
mask
low frequency
layout
modeled
veiling glare
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280021450.8A
Other languages
English (en)
Other versions
CN103597579A (zh
Inventor
J·希利
H·宋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Synopsys Inc
Original Assignee
Synopsys Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Synopsys Inc filed Critical Synopsys Inc
Publication of CN103597579A publication Critical patent/CN103597579A/zh
Application granted granted Critical
Publication of CN103597579B publication Critical patent/CN103597579B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • H01L21/0275Photolithographic processes using lasers
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/22Masks or mask blanks for imaging by radiation of 100nm or shorter wavelength, e.g. X-ray masks, extreme ultraviolet [EUV] masks; Preparation thereof
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/22Masks or mask blanks for imaging by radiation of 100nm or shorter wavelength, e.g. X-ray masks, extreme ultraviolet [EUV] masks; Preparation thereof
    • G03F1/24Reflection masks; Preparation thereof
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/82Auxiliary processes, e.g. cleaning or inspecting
    • G03F1/84Inspecting
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/708Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/70908Hygiene, e.g. preventing apparatus pollution, mitigating effect of pollution or removing pollutants from apparatus
    • G03F7/70941Stray fields and charges, e.g. stray light, scattered light, flare, transmission loss

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Public Health (AREA)
  • Health & Medical Sciences (AREA)
  • Epidemiology (AREA)
  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Atmospheric Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明公开了极紫外(EUV)光刻的杂散光计算和补偿。一种针对EUV光刻中使用的掩模计算杂散光的方法包括将杂散光功率谱密度(PSD)分解为低频分量和高频分量。此外,所述方法包括在杂散光图产生器中接收多个布局。多个布局中的每一个布局对应于掩模上的芯片图案位置。而且,所述方法包括使用杂散光图产生器,通过使用快速傅立叶变换(FFT),根据低频分量产生针对掩模的低频杂散光图。

Description

EUV光刻杂散光计算和补偿
技术领域
本公开的实施例涉及用于极紫外(EUV)光刻的杂散光计算和补偿。
背景技术
随着集成电路(IC)器件的临界尺寸(CD)缩小到22nm以下,极紫外(EUV)光刻正在成为IC制造的前沿技术。然而,EUV光刻对电子设计自动化(EDA)掩模合成工具提出了新的挑战。由于掩模上的镜面粗糙造成的杂散光(flare),或者杂光,是建模和自动掩模合成的一个主要关注问题。例如,由于杂散光造成的CD变化会超过预期CD的10%。这样,EDA掩模合成工具应精确地建模并校正这样的杂散光影响。
发明内容
一种针对极紫外(EUV)光刻中使用的掩模计算杂散光的方法的实例包括将杂散光功率谱密度(PSD)分解为低频分量和高频分量。此外,该方法包括在杂散光图产生器中接收多个布局,其中,所述多个布局中的每一个布局对应于掩模上的芯片图案位置。而且,所述方法包括使用所述杂散光图产生器,通过使用快速傅立叶变换(FFT),根据所述低频分量产生针对掩模的低频杂散光图。
一种用于针对极紫外(EUV)光刻掩模合成中使用的掩模计算杂散光的装置的实例包括一个或多个处理器。所述装置还包括编码在一个或多个有形介质中的逻辑,用于由一个或多个处理器执行。所述逻辑在被执行时可操作以将杂散光PSD分解为低频分量和高频分量,在杂散光图产生器中接收多个布局,其中,所述多个布局中的每一个布局对应于掩模上的芯片图案位置,以及使用所述杂散光图产生器通过使用快速傅立叶变换(FFT),根据所述低频分量产生针对掩模的低频杂散光图。
一种计算机可读存储介质的实例包括一个或多个指令,具有编码于其上的软件,用于由一个或多个处理器执行,以针对极紫外(EUV)光刻掩模合成中使用的掩模计算杂散光。所述一个或多个指令将杂散光PSD分解为低频分量和高频分量。此外,所述一个或多个指令在杂散光图产生器中接收多个布局。所述多个布局中的每一个布局对应于掩模上的芯片图案位置。而且,所述一个或多个指令使用所述杂散光图产生器通过使用快速傅立叶变换(FFT),根据所述低频分量产生针对掩模的低频杂散光图。
附图说明
在附图中,相似的参考标号可以指代相同的或功能上相似的元件。这些参考标号用于详细说明中以举例说明多个实施例,并解释本公开的多个方面和优点。
图1A示出根据一个实施例的掩模的示例性表面;
图1B示出根据一个实施例的在掩模表面散射的示例性光线;
图1C示出根据一个实施例的示例性杂散光功率谱密度(PSD);
图2示出根据一个实施例的杂散光PSD的示例性空间域分割;
图3示出根据一个实施例的杂散光PSD的示例性频域分解;
图4示出根据一个实施例的杂散光图生成实例的流程图;
图5示出根据一个实施例的模型校准实例的流程图;及
图6示出根据一个实施例的掩模合成和数据准备实例的流程图。
具体实施方式
由于掩模上的镜面粗糙造成的杂散光,或者杂光,在极紫外(EUV)光刻中被认为具有相对长程的影响。电子设计自动化(EDA)工具可以用于模拟掩模上的各种图案对于EUV光刻是否可以正确地印刷在晶圆上。因此,可以确定例如杂散光的各种物理或化学影响以及光学影响作为合成该掩模的部分。尽管光学影响通常是短程影响,但杂散光在距给定评估点的距离方面是相对长程的影响。结果,为了适当校正而模拟杂散光的影响可以利用整个掩模版(reticle)或掩模布局,从而导致完整掩模版杂散光图。
在具体实施例中,可以在其他校正流程之前计算这个杂散光图。例如,可以在光学邻近校正(OPC)步骤之前计算杂散光图。来自所计算的杂散光图的数值随后可以在OPC过程期间读取,用于掩模布局图案的校正。以此方式,可以提供对于完整掩模版的任何预期杂散光的补偿。此外,具体实施例提供了确保良好校正质量的快速且精确的杂散光解决方案。
杂散光(杂光)是由掩模表面上的镜面粗糙引起的,其在使用掩模的光刻过程中产生散射或漫射光线,而不是反射光线。图1A示出掩模的示例性表面100A。在这个实例中,示出了相对平坦的掩模或镜面,但也可以由镜的弯曲或非平坦的部分引起杂散光。然而,主要杂散光贡献会由相对平坦的镜部分的表面粗糙产生。如所示的,实际表面102基本上会比理想表面104粗糙。这种粗糙对于标准的或前一代的UV光刻应用而言不是问题,但对于诸如EUV光刻的更先进的应用越来越成为问题。
图1B示出在掩模表面散射的示例性光线100B。在此,入射光线108照射掩模106的表面,产生反射光线110以及散射光线112。散射光线112(由虚线表示)在强度上相对于反射光线110基本上更弱。散射光线112表示产生杂散光影响的漫射光。杂散光是完整掩模版影响,因为掩模上相对小面积的表面粗糙可以产生相对大范围的杂散光影响。例如,与具有约1μm的影响范围的传统光学和/或抗蚀剂影响不同,杂散光影响范围可以大至约40mm,这超过了许多EUV掩模版的尺寸。因此,具体实施例提供了杂散光影响的完整掩模版计算或绘图(mapping)。
然而,掩模版杂散光图计算的一些方案极为耗时。例如,与特定实施例的方案相比,通常使用的空间域方案会更慢和/或不太精确,特定实施例的方案提供了针对完整掩模版杂散光计算和补偿的相对快速和精确的方案。这种空间域方案包括基于距评估点的距离,分割用于杂散光计算的分量。
现在参考图1C,所示的是示例性杂散光功率谱密度(PSD)100C。杂散光PSD表示对掩模上评估点周围的杂散光影响进行建模的卷积核/函数。可以通过对与掩模产生和/或使用该掩模的测试晶圆制造有关的各种数据,例如,粗糙度测量值进行采样,来确定该杂散光PSD。例如,在测试掩模上的测试图案可以用于测试晶圆的制造,该测试晶圆随后用于通过形成适当的杂散光PSD函数来建模。杂散光PSD函数于是表示相对于给定评估点(在y轴)的预测杂散光贡献特性。x轴表示距用于评估特定杂散光影响的掩模版上的评估点的距离,y轴表示该影响在该距离点的贡献。在空间域方案中,可以基于距评估点的距离或空间来分解杂散光PSD函数120/122。例如,区段132和134可以表示不同的空间域区段,而区段130表示在没有实质上的杂散光贡献,或者渐近预测贡献的情况下距评估点的空间。
然而,由于在这些空间域区段的边缘处的锐截止,快速傅立叶变换(FFT)没有用于根据这样的PSD来计算杂散光,因为可能存在混叠误差。由此,借助对于远离中心的PSD段的更大的网格大小,可以使用空间域卷积,以便加速该杂散光计算。然而,得到的杂散光不是精确内插的,因为它不是按照尼奎斯特标准采样的。
因为镜面或掩模表面的粗糙,散射光线112会出现在掩模上的任意点,例如UV镜和调制镜。卷积是用于计算这些影响的统计方式。因为光线可以相对远地散射,可以发现杂散光PSD函数120/122上的长尾,其表示在距评估点相对长距离处的最小但仍然显著的杂散光影响。此外,杂散光PSD函数120/122表示旋转对称PSD函数的片段,该旋转对称PSD函数是空间坐标(x,y)的函数。
现在参考图2,所示的是杂散光PSD的示例性空间域分割200。这样的空间域计算不使用FFT,因为不允许与每一个区段的截断的锐边缘。如所示的,杂散光PSD函数120/122可以分为多个部分,诸如更接近评估点的第一部分202/204和更远离评估点的第二部分206/208。在一个方案中,第二部分或杂散光长程部分206/208可以使用较小的精度或大网格,以便减小总的杂散光计算时间。由此,需要大量存储器或较小的网格以改进计算的精度。在任何情况下,会需要相当可观的时间量,例如在一些情况下甚至是几天,来以此方案完成杂散光计算。
因此,杂散光计算是在运算上苛求的任务。该计算涉及借助杂散光PSD卷积整个掩模版。杂散光PSD可以具有可与掩模版自身的尺寸相当或更大的域,以便解决跨区域和跨晶圆杂散光。使用典型的EUV掩模版尺寸,例如33nm x 26mm,和杂散光PSD中的高频,尼奎斯特采样理论要求亚微米的采样网格大小,这可以使得计算变得有过多的存储要求而不可行。通常,将卷积分为“短程”和“长程”部分,如图2所示。在一些情况下,与随着不断增大的更长程而增大的采样网格大小一起,在短程与长程分布之间的“中程”部分也可以用于空间域方案中。然而,这样的方案仍然太慢而无法用于产生EUV掩模合成流程中。另外,在这个方案中的网格大小选择主要借助反复试错,并缺乏理论上的严谨性。因此,在不考虑可能的混叠误差的情况下,FFT不能安全地用于加速杂散光计算。
在具体实施例中,采样理论和FFT可以用于确保速度和精度。该方案相对较快,例如小于约1小时的运行时间,适合于完整掩模版杂散光影响校正。某些实施例涉及将杂散光PSD分解为低频和高频部分。然而,在具体实施例中也可以提供在频域内额外的分解(例如,低、中和高频部分,或者任何适合数量的基于频率的分割)。由于PSD相对平滑,且远离中心或评估点,高频部分在远离中心处非常小,因此可以由基于短程的例如约1μm的函数来精确地近似。
低频PSD可以与掩模图案进行卷积,并以相对大的网格大小,例如约1μm来采样。高频PSD可以与具有相对小的网格大小例如10nm,的掩模图案进行卷积,二者都按照尼奎斯特标准。另外,低频杂散光图可以支持快速且精确的内插,因为低频杂散光图按照尼奎斯特标准进行了适当采样。
现在参考图3,所示的是根据一个实施例的杂散光PSD的示例性频域分解300。在这个实例300中,杂散光PSD函数120/122可以分解或分割为低频部分302和高频部分304。相对平滑的低频部分302包括长尾,其表示远离评估点的减小的贡献。相反,高频部分304表示一个大致或粗糙型的曲线,其预测在评估点周围的短程影响。
具体实施例是基于杂散光PSD的频域分割为例如低频部分302的低频PSD分量和例如高频部分304的高频PSD分量。对于低频分量,尼奎斯特理论不仅允许使用相对大的采样网格大小,而且确保FFT可以安全地用于产生低频杂散光。对于高频分量,由于杂散光PSD的一些固有特性,“核”或分量具有小得多的域,因此可以使用较小的网格大小。总杂散光PSD是高频杂散光PSD与低频杂散光PSD之和。此外,任何适合数量的基于频率的分割都可以用于具体实施例中。
具体实施例可以插入到现有掩模合成流程中,以补偿由于EUV光刻中的杂散光造成的CD变化,从而导致改进的集成电路(IC)生产。另外,具体实施例不严格局限于EUV光刻应用中,也适合用于其他领域中,仅举几个例子,如电子束直写(EBDW)光刻、掩模误差校正(MEC)、和蚀刻模拟中的密度影响建模。
某些实施例有利地考虑到PSD的高频部分在其他方案中是妨碍完整掩模版杂散光图被有效计算的(在存储器使用和运行时间方面)。因此,具体实施例针对完整掩模版或掩模产生低频杂散光,同时将高频部分留给仅处理小图案以便校正或验证,且可以使用小得多的网格大小的阶段。这样,可以通过使用FFT,将完整掩模版低频杂散光图计算为掩模版布局与低频杂散光PSD之间的卷积。此外,可以在例如用于OPC的掩模校正之前,执行这种低频杂散光图计算。
低频杂散光值于是可以在为了校正或验证的模拟过程中从杂散光图中查找或直接读取,并增加到光学信号,用于适当的校正和/或补偿。模拟时可以将高频杂散光值计算为芯片布局与高频PSD之间的卷积,就如同其他短程影响计算一样。因为FFT可以比空间域卷积快成百上千倍,这个频域方案可以导致总体减小的处理时间。此外,任何适合的非FFT方案也可以用于高频分量。
高频杂散光值也可以增加到光学信号,例如用于OPC。因此,长程影响和短程杂散光影响可以完整地包括在晶圆图像模拟中,因此在掩模校正和光刻验证中被考虑到。
以下在等式1-6中示出具体实施例的方案中更多细节。理论上,按以下等式1中所示的来计算杂散光影响的光强。
I ( x , y ) = ( 1 - TIS ) * I 0 ( x , y ) + I 0 ( x , y ) ⊗ PSD ( x , y ) - - - ( 1 )
在等式1中,TIS表示总的积分散射(PSD的容量),I0是无杂散光的光强。等式1右侧第二项表示杂散光,其通常如以下等式2所示地来近似。
Flare ( x , y ) ≈ M ( x , y ) ⊗ PSD ( x , y ) - - - ( 2 )
在等式2中,M表示设计意图布局的传输函数。具体实施例的一个方面是Flare(x,y)的快速且精确的计算。按照如此方法,将PSD分解为低频(LF)和高频(HF)部分,如以下等式3中所示的。
PSD=PSDLF+PSDHF (3)
例如,可以首先确定PSDLF,如以下等式4所示的。
PSD LF = PSD ⊗ flare _ PSD _ AA _ filter - - - ( 4 )
例如,flare_PSD_AA_filter可以表示防混叠滤波器,例如窗口sinc函数,具有由相当大的杂散光图网格大小与剩余的域大小-高频分量之间的折衷确定的截止频率,如以下等式5所示的。
PSDHF=PSD-PSDLF (5)
现在,可以如以下等式6所示的计算杂散光。
Flare ( x , y ) ≈ M ( x , y ) ⊗ PSD LF ( x , y ) + M ( x , y ) ⊗ PSD HF ( x , y ) - - - ( 6 )
杂散光PSD的低频分量PSDLF可以具有可与原始PSD的低频分量相当的域大小(范围)。一旦按照PSDLF的带宽和尼奎斯特标准使掩模M和PSDLF离散化,就可以通过使用FFT来计算此外,可以将用于完整掩模版的低频杂散光值保存到低频杂散光图文件,用于稍后在模型校准、掩模合成和/或验证中使用。
杂散光PSD的高频分量PSDHF可以具有约1μm或更小的域大小(范围)。例如,可以以与大多数建模工具配备的、诸如光学和抗蚀剂影响的短程影响基本上相同的方式来计算
现在参考图4,所示的是根据一个实施例的杂散光图创建实例的流程图400。杂散光PSD 402可以在频域(406)中分解以产生高频杂散光PSD分量408和低频杂散光PSD分量410。这些杂散光PSD分量408和410可以是“核”或数学函数,例如卷积核。例如,低频杂散光PSD分量410可以表示为杂散光PSD分量302,高频杂散光PSD分量408可以表示为杂散光PSD分量304。
前OPC布局404-0到404-N可以表示位于掩模或掩模版上的不同芯片图案或实例。例如,可以在经历杂散光建模和校正的掩模上发现N+1个不同芯片图案。可以在掩模上提供任意适合数量的芯片图案或相同芯片图案的实例。对于掩模版自身的建模,可以粘贴或收集用于不同芯片的前OPC布局404-0到404-N。掩模数据准备(MDP)作业卡片组创建工具或产生器414可以接收前OPC布局404-0到404-N,并由此创建作业卡片组或掩模版数据文件416。例如,掩模版数据文件416可以在掩模版上指定例如20-30个芯片/实例的每一个芯片的布置和取向。作业卡片组或掩模版数据文件416还可以包括与相对于掩模或掩模版的各个芯片布局特性有关的任何其他适合的信息。由此,作业卡片组或掩模版数据文件416可以用于针对低频杂散光图418的计算或产生传送完整掩模版布局,以确定与掩模版上的每一个芯片布局有关的信息。于是除了其他计算或功能以外,杂散光图产生器412还可以利用FFT来产生或生成低频杂散光图418。
因此可以在执行例如OPC的任何芯片校正之前,使用前OPC布局来计算完整掩模版低频杂散光图。在芯片校正过程中,可以从低频杂散光图查找或读取低频杂散光值,并适当地增加到光强。如以下参考图5更详细论述的,在OPC计算过程中,可以“即时”计算高频杂散光部分,并增加到光强,其预测了在短程确定中每一点的光学信号。因此在OPC校正过程中计算高频部分,OPC校正过程进行与短程影响有关的其他计算。这样,可以作为OPC流程或任何其他短程确定的部分或与之集成在一起来自动补偿杂散光影响。
现在参考图5,所示的是根据一个实施例的模型校准实例的流程图500。在模型校准实例中,用于建模的低频杂散光图418用于测试掩模版。然而,也可以针对非测试或实际掩模版来确定低频杂散光图418。使用测试图案502,可以运行测试并进行测量,以便例如使用工艺信息504来构建与制造工艺有关的数学模型。例如,计量数据528可以包括与使用测试掩模版制造的晶圆有关的数据,例如在晶圆自身上形成的线/图案的临界尺寸(CD)。工艺信息504对于OPC计算尤其重要,并且基于按照在掩模上发现的图案待用于制造芯片的特定半导体制造工艺(例如,EUV光刻),可以包括任何适合的与工艺有关的数据,例如光学系统设置、光致抗蚀剂特性和蚀刻特性。
图5的实例用于确定杂散光和光学影响的数学模型,其可以基于来自测试晶圆的测量。以下图6的实例示出实际OPC或校正流程,由此为芯片的制造重新计算杂散光图。图6表示校正流程,其实际改变了布局,以使得掩模上的布局图案可以补偿预测的杂散光以及其他影响。因此,图6中使用的杂散光图用于实际芯片,而可以针对测试掩模版确定例如图5中的杂散光图,例如低频杂散光图418。也可以针对实际或非测试掩模版确定低频杂散光图418。
在图5的模型校准流程实例中,建模工具可以执行例如是测试掩模版的低频杂散光图418的杂散光图读取(510),以产生低频杂散光516。例如,可以通过读取低频杂散光图418,获取表示掩模版上的每一个适当点处的杂散光的数据值。可以通过建模工具的高频计算508,获取高频杂散光PSD分量408和测试图案502,以产生高频杂散光514。通过建模工具可以为光学建模506获取测试图案502和工艺信息504,以产生无杂散光的光强512。例如,无杂散光的光强512可以用于确定适合于OPC操作的校正。
可以组合518光强和杂散光(高频和低频杂散光)以产生具有杂散光的光强520。因此,具有杂散光的光强520可以表示短程预测影响,例如用于随后OPC的高频杂散光分量和光学影响,以及长程预测影响,例如低频杂散光分量。抗蚀剂/蚀刻建模522可以获取具有杂散光的光强520,连同工艺信息504一起,以产生建模的晶圆CD 524。建模的晶圆CD 524因此可以表示基于光学和杂散光型的影响的、在待建模的掩模版上的各种图案的预测尺寸。模型校准过程526确定模型参数值,以使得所建模的晶圆CD524尽可能地接近计量数据528,结果得到掩模模型530。
现在参考图6,所示的是根据一个实施例的掩模合成和掩模数据准备(MDP)实例的流程图600。图6示出可能的校正流程的一个实例,用以补偿所预测的杂散光影响。例如一次在一个芯片实例上操作的掩模合成OPC 602可以接收模型530、低频杂散光图418、掩模版数据文件416、和前OPC布局404-0到404-N。如以上参考图4所述的,MDP作业卡片组产生器414可以接收前OPC布局404-0到404-N,以创建掩模版数据文件416,掩模版数据文件416由杂散光图产生器412用于产生低频杂散光图418。掩模版数据文件416可以包括与掩模上的芯片布局布置有关的信息,诸如芯片实例布置和芯片取向的细节。
掩模合成OPC 602可以从相应的前OPC布局404-0到404-N产生后OPC布局604-0到604-N。后OPC布局604-0到604-N因此可以包括布局图案,布局图案被测试以补偿光学影响。在此,基于短程确定的其他适合的影响也可以包括在某些实施例中。例如可以一次一个芯片实例地执行的掩模合成验证608可以接收后OPC布局604-0到604-N和修改的作业卡片组606(从掩模合成OPC 602),用于后OPC布局604的验证。这种验证可以包括任何标准布局和掩模图案验证操作。修改的作业卡片组606具有借助用于每一个实例的相应的后OPC布局的前OPC布局的替换610。例如,修改的作业卡片组606可以包括用于替换芯片实例布局的芯片实例位置和取向(例如,后OPC布局604-0到604-N)。一旦如此替换了芯片实例布局,就可以形成断裂数据612,以使得掩模部门能够写掩模614,以产生最终校正的/补偿的掩模616。以此方式,掩模616可以包括在其上的布局图案,该布局图案补偿了由于杂散光、光学邻近效应等造成的预测影响。
尽管相对于其具体实施例描述了本说明,但这些具体实施例仅仅是示例性的,并非限制性的。例如,任何类型的预测杂散光函数或其他类型的建模都可以用于具体实施例中。另外,可以改变具体操作的各种排序,例如在OPC操作之前进行低频杂散光图生成。此外,指示为一次在一个芯片实例上执行的操作(例如,掩模合成验证608和针对每一个实例以后OPC布局替换前OPC布局610)也可以整体或部分地以基本上并行的方式执行。本文的技术可以用于任何适合的光刻工艺,以及任何适合的掩模制造、校正和/或建模工具。
在前述论述中,术语“电路”表示连接在一起以提供所需功能的至少单个部件或多个部件。术语“信号”表示至少一个电流、电压、电荷、数据或其他信号。
任何适合的编程语言都可以用于实现具体实施例的例程,包括C、C++、Java、汇编语言等。可以使用不同编程技术,例如过程性的或面向对象的。例程可以在单个处理设备或多个处理器上执行。尽管可以以特定顺序呈现步骤、操作或运算,在不同的具体实施例中可以改变这个顺序。在一些具体实施例中,在本说明书中显示为连续的多个步骤可以同时执行。
可以在由指令执行系统、装置、系统或设备使用的或者与之相连接的计算机可读存储介质中实现具体实施例。具体实施例可以以软件中的控制逻辑或硬件或者二者的组合的形式来实现。控制逻辑在由一个或多个处理器执行时,可操作以执行具体实施例中所描述的。
可以通过使用可编程通用数字计算机,通过使用专用集成电路、可编程逻辑器件、现场可编程门阵列来实现具体实施例,可以使用光学、化学、生物、量子或纳米设计的系统、组件和机制。通常,可以借助本领域中已知的来实现具体实施例的功能。可以使用分布式、联网的系统、组件和/或电路。数据的通信或传递可以是有线的、无线的或借助任何其它手段。
还应理解,附图/图形中所示的一个或多个元件也可以以更分离的或集成的方式来实现,或者甚至在某些情况下去除或表现为不可操作的,尽管根据特定应用是有用的。实施存储在机器可读介质中的程序或代码以允许计算机执行上述的任何方法也在本精神和范围内。
在使用时,“处理器”包括处理数据、信号或其它信息的任何适合的硬件和/或软件系统、机制或组件。处理器可以包括具有用于实现功能的通用中央处理单元、多个处理单元、专用电路的系统,或者其它系统。处理不必局限于地理位置,或者具有时间上的限制。例如,处理器可以“实时地”、“离线地”、以“批处理模式”等执行其功能。处理的部分可以在不同时间、不同地点、由不同(或相同)的处理系统来执行。计算机可以是与存储器通信的任何处理器。存储器可以是任何适合的处理器和/或计算机可读存储介质,例如随机存取存储器(RAM)、只读存储器(ROM)、磁盘或光盘,或者适合于存储指令以便由处理器执行的其它有形介质。
本说明书和随后的权利要求书全文中所用的“一”、“所述”包括复数指代,除非上下文明确地另有规定。此外,本说明书和随后的权利要求书全文中所用的“在……中”的含义包括“在……中”和“在……上”,除非上下文明确地另有规定。
因此,尽管本文说明了具体实施例,但修改、各种变化和替换的余地也在前述公开范围内,并且应理解,在一些实例中,在不脱离所阐明的范围和精神的情况下,无需其它特征的相应使用,也可以使用具体实施例的一些特征。因此,可以进行许多修改以使得具体情形和材料适应实质范围和精神。
前述说明阐明了许多特定细节,以传达对本发明的深入理解。然而,对本领域技术人员显然地,可以在没有这些特定细节的情况下实践本发明的实施例。在细节中没有描述一些公知的特征,以避免使得本发明模糊不清。按照以上的教导,其它变化和实施例也是可能的,因此其意图是,本发明的范围不局限于这个详细说明,而仅由权利要求书来限定。

Claims (20)

1.一种针对极紫外(EUV)光刻中使用的掩模计算杂散光的方法,所述方法包括:
将杂散光功率谱密度(PSD)分解为低频分量和高频分量;
在杂散光图产生器中接收多个布局,其中,所述多个布局中的每一个布局对应于所述掩模上的芯片图案位置;以及
使用所述杂散光图产生器,通过使用快速傅立叶变换(FFT),根据所述低频分量产生针对所述掩模的低频杂散光图。
2.根据权利要求1所述的方法,进一步包括:
根据所述多个布局创建掩模版数据文件,其中,所述掩模版数据文件包括与所述掩模上的每一个芯片图案位置的取向和定位有关的信息。
3.根据权利要求2所述的方法,其中,产生所述低频杂散光图包括使用所述掩模版数据文件以确定与所述多个布局中的每一个布局有关的信息。
4.根据权利要求3所述的方法,进一步包括:
基于所述高频分量和测试图案,对高频杂散光进行建模;
基于所述测试图案和工艺信息,对光强进行建模;以及
基于读取所述低频杂散光图,对低频杂散光进行建模。
5.根据权利要求4所述的方法,进一步包括:
通过组合所建模的高频杂散光、所建模的光强和所建模的低频杂散光,产生建模的光强和杂散光。
6.根据权利要求5所述的方法,进一步包括:
使用所述工艺信息,对抗蚀剂和蚀刻进行建模;以及
使用所建模的抗蚀剂和蚀刻,产生建模的晶圆临界尺寸(CD)。
7.根据权利要求6所述的方法,进一步包括:
通过使用计量数据优化模型参数来产生掩模模型。
8.根据权利要求7所述的方法,进一步包括:
使用所述掩模模型、所述低频杂散光图和所述掩模版数据文件,对所述多个布局执行校正。
9.根据权利要求8所述的方法,其中,执行所述校正包括:
针对所述多个布局执行光学邻近校正(OPC)和杂散光影响校正;以及
以其中具有所产生的OPC的对应的多个布局替换所述多个布局;以及
根据所述掩模版数据文件产生修改的掩模版数据文件。
10.根据权利要求9所述的方法,进一步包括:
使用所替换的多个布局写所述掩模。
11.一种用于针对极紫外(EUV)光刻中使用的掩模计算杂散光的装置,所述装置包括:
一个或多个处理器;以及
计算机可读存储介质,所述计算机可读存储介质包含指令,当所述指令被所述一个或多个处理器执行时使得所述一个或多个处理器执行以下操作:
将杂散光功率谱密度(PSD)分解为低频分量和高频分量;
在杂散光图产生器中接收多个布局,其中,所述多个布局中的每一个布局对应于所述掩模上的芯片图案位置;以及
使用所述杂散光图产生器,通过使用快速傅立叶变换(FFT),根据所述低频分量产生针对所述掩模的低频杂散光图。
12.根据权利要求11所述的装置,其中,所述指令在被执行时使得所述一个或多个处理器进一步执行以下操作:
根据所述多个布局创建掩模版数据文件,其中,所述掩模版数据文件包括与所述掩模上的每一个芯片图案位置的取向和定位有关的信息,所述掩模版数据文件用于产生所述低频杂散光图。
13.根据权利要求12所述的装置,其中,所述指令在被执行时使得所述一个或多个处理器进一步执行以下操作:
基于所述高频分量和测试图案,对高频杂散光进行建模;
基于所述测试图案和工艺信息,对光强进行建模;
基于读取所述低频杂散光图,对低频杂散光进行建模;以及
通过组合所建模的高频杂散光、所建模的光强和所建模的低频杂散光,产生建模的光强和杂散光。
14.根据权利要求13所述的装置,其中,所述指令在被执行时使得所述一个或多个处理器进一步执行以下操作:
使用所述工艺信息,对抗蚀剂和蚀刻进行建模;
使用所建模的抗蚀剂和蚀刻,产生建模的晶圆临界尺寸(CD);以及
通过使用计量数据优化模型参数来产生掩模模型。
15.根据权利要求14所述的装置,其中,所述指令在被执行时使得所述一个或多个处理器进一步执行操作以使用所述掩模模型、所述低频杂散光图和所述掩模版数据文件,对所述多个布局执行校正,其中,执行所述校正包括:
针对所述多个布局执行光学邻近校正(OPC)和杂散光影响校正;
以其中具有所产生的OPC的对应的多个布局替换所述多个布局,其中,使用所替换的多个布局写所述掩模;以及
根据所述掩模版数据文件产生修改的掩模版数据文件。
16.一种计算机可读存储介质,具有编码于其上的软件,所述软件由一个或多个处理器执行,以针对极紫外(EUV)光刻中使用的掩模计算杂散光,所述计算机可读存储介质包括一个或多个指令,用于:
将杂散光功率谱密度(PSD)分解为低频分量和高频分量;
在杂散光图产生器中接收多个布局,其中,所述多个布局中的每一个布局对应于所述掩模上的芯片图案位置;以及
使用所述杂散光图产生器,通过使用快速傅立叶变换(FFT),根据所述低频分量产生针对所述掩模的低频杂散光图。
17.根据权利要求16所述的计算机可读存储介质,进一步包括一个或多个指令,用于:
根据所述多个布局创建掩模版数据文件,其中,所述掩模版数据文件包括与所述掩模上的每一个芯片图案位置的取向和定位有关的信息,所述掩模版数据文件用于产生所述低频杂散光图。
18.根据权利要求17所述的计算机可读存储介质,进一步包括一个或多个指令,用于:
基于所述高频分量和测试图案,对高频杂散光进行建模;
基于所述测试图案和工艺信息,对光强进行建模;
基于读取所述低频杂散光图,对低频杂散光进行建模;以及
通过组合所建模的高频杂散光、所建模的光强和所建模的低频杂散光,产生建模的光强和杂散光。
19.根据权利要求18所述的计算机可读存储介质,进一步包括一个或多个指令,用于:
使用所述工艺信息,对抗蚀剂和蚀刻进行建模;
使用所建模的抗蚀剂和蚀刻,产生建模的晶圆临界尺寸(CD);以及
通过使用计量数据优化所建模的晶圆CD来产生掩模模型。
20.根据权利要求19所述的计算机可读存储介质,进一步包括一个或多个指令,用于使用所述掩模模型、所述低频杂散光图和所述掩模版数据文件,对所述多个布局执行校正,其中,执行所述校正包括:
针对所述多个布局执行光学邻近校正(OPC)和杂散光影响校正;
以其中具有所产生的OPC的对应的多个布局替换所述多个布局,其中,使用所替换的多个布局写所述掩模;以及
根据所述掩模版数据文件产生修改的掩模版数据文件。
CN201280021450.8A 2011-05-02 2012-05-01 Euv光刻杂散光计算和补偿 Active CN103597579B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/098,495 US8443308B2 (en) 2011-05-02 2011-05-02 EUV lithography flare calculation and compensation
US13/098,495 2011-05-02
PCT/US2012/035915 WO2012151167A2 (en) 2011-05-02 2012-05-01 Euv lithography flare calculation and compensation

Publications (2)

Publication Number Publication Date
CN103597579A CN103597579A (zh) 2014-02-19
CN103597579B true CN103597579B (zh) 2016-10-12

Family

ID=47091136

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280021450.8A Active CN103597579B (zh) 2011-05-02 2012-05-01 Euv光刻杂散光计算和补偿

Country Status (7)

Country Link
US (1) US8443308B2 (zh)
EP (1) EP2705526B1 (zh)
JP (2) JP2014524135A (zh)
KR (1) KR101999865B1 (zh)
CN (1) CN103597579B (zh)
TW (1) TWI497564B (zh)
WO (1) WO2012151167A2 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8683394B2 (en) * 2012-01-31 2014-03-25 Mentor Graphics Corporation Pattern matching optical proximity correction
US8775981B1 (en) 2013-02-19 2014-07-08 Globalfoundries Inc. Correcting for overexposure due to overlapping exposures in lithography
CN103617309B (zh) * 2013-10-31 2016-07-06 中国科学院上海光学精密机械研究所 极紫外光刻无缺陷掩模衍射谱快速严格仿真方法
KR102615912B1 (ko) 2014-02-24 2023-12-19 도쿄엘렉트론가부시키가이샤 감광화된 화학적 증폭 레지스트 화학물질을 사용하는 방법과 기술 및 프로세스
US10020195B2 (en) 2014-02-25 2018-07-10 Tokyo Electron Limited Chemical amplification methods and techniques for developable bottom anti-reflective coatings and dyed implant resists
EP2952963B1 (en) * 2014-06-03 2020-12-30 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for calculating the metrics of an ic manufacturing process
KR102193687B1 (ko) 2014-09-15 2020-12-21 삼성전자주식회사 슬릿 효과를 반영한 opc 방법과 그 opc 방법을 이용한 euv 마스크 제조방법 및 반도체 소자 제조방법
CN104317168B (zh) * 2014-10-28 2016-03-02 中国科学院长春光学精密机械与物理研究所 极紫外光刻系统中与杂散光有关的镜面加工误差分析方法
KR102491578B1 (ko) 2015-11-02 2023-01-25 삼성전자주식회사 Opc 방법 및 그 opc 방법을 이용한 마스크 제조방법
CN105574293B (zh) * 2016-02-01 2019-12-03 中国科学院微电子研究所 Euv设计规则、光源和掩模的联合优化和成像建模方法
US10429745B2 (en) 2016-02-19 2019-10-01 Osaka University Photo-sensitized chemically amplified resist (PS-CAR) simulation
US10048594B2 (en) 2016-02-19 2018-08-14 Tokyo Electron Limited Photo-sensitized chemically amplified resist (PS-CAR) model calibration
KR102475021B1 (ko) 2016-05-13 2022-12-06 도쿄엘렉트론가부시키가이샤 감광 화학물질 또는 감광 화학 증폭형 레지스트의 사용에 의한 임계 치수 제어
CN109313395B (zh) 2016-05-13 2021-05-14 东京毅力科创株式会社 通过使用光剂来进行的临界尺寸控制
WO2020162979A1 (en) * 2019-02-08 2020-08-13 Mentor Graphics Corporation Die yield assessment based on pattern-failure rate simulation
KR20210008678A (ko) 2019-07-15 2021-01-25 삼성전자주식회사 포토 마스크의 제조 방법 및 반도체 장치의 제조 방법
KR20220046598A (ko) 2019-08-16 2022-04-14 도쿄엘렉트론가부시키가이샤 확률 중심 결함 교정을 위한 방법 및 공정
EP4055444A1 (en) * 2019-11-04 2022-09-14 Synopsys, Inc. Using mask fabrication models in correction of lithographic masks
KR20210077215A (ko) 2019-12-17 2021-06-25 삼성전자주식회사 포토마스크 제작 방법
KR20220039917A (ko) 2020-09-21 2022-03-30 삼성전자주식회사 반사형 마스크 및 이를 이용한 반도체 소자의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6233056B1 (en) * 1998-10-21 2001-05-15 The Regents Of The University Of California Interferometric at-wavelength flare characterization of EUV optical systems
US6625802B2 (en) * 2002-02-01 2003-09-23 Intel Corporation Method for modifying a chip layout to minimize within-die CD variations caused by flare variations in EUV lithography
CN101689027A (zh) * 2007-05-25 2010-03-31 卡尔蔡司Smt股份公司 微光刻的投射物镜、具有所述投射物镜的微光刻投射曝光装置、部件的微光刻制造方法以及使用该方法制造的部件

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6815129B1 (en) * 2000-09-26 2004-11-09 Euv Llc Compensation of flare-induced CD changes EUVL
US7010776B2 (en) * 2003-10-27 2006-03-07 International Business Machines Corporation Extending the range of lithographic simulation integrals
US7343271B2 (en) * 2003-10-27 2008-03-11 International Business Machines Corporation Incorporation of a phase map into fast model-based optical proximity correction simulation kernels to account for near and mid-range flare
US7131104B2 (en) * 2004-05-13 2006-10-31 International Business Machines Coporation Fast and accurate optical proximity correction engine for incorporating long range flare effects
US7199863B2 (en) * 2004-12-21 2007-04-03 Asml Netherlands B.V. Method of imaging using lithographic projection apparatus
JP2006313815A (ja) * 2005-05-09 2006-11-16 Nikon Corp 結像性能シミュレーション方法及び装置、並びに露光方法及び装置
EP2110707A1 (en) * 2008-04-19 2009-10-21 Imec Flare mapping in lithography
US7966582B2 (en) * 2008-05-23 2011-06-21 Synopsys, Inc. Method and apparatus for modeling long-range EUVL flare
DE102009045008A1 (de) * 2008-10-15 2010-04-29 Carl Zeiss Smt Ag EUV-Lithographievorrichtung und Verfahren zum Bearbeiten einer Maske
JP5330019B2 (ja) * 2009-02-18 2013-10-30 ルネサスエレクトロニクス株式会社 マスクパターンの検査方法およびマスクパターン検査装置
US8945802B2 (en) * 2009-03-03 2015-02-03 Nikon Corporation Flare-measuring mask, flare-measuring method, and exposure method
JP5491777B2 (ja) * 2009-06-19 2014-05-14 株式会社東芝 フレア補正方法およびフレア補正プログラム
JP5407623B2 (ja) * 2009-07-16 2014-02-05 富士通セミコンダクター株式会社 マスクパターン評価方法、マスクパターン補正方法及びマスクパターン発生装置
JP2011066079A (ja) * 2009-09-15 2011-03-31 Toshiba Corp フレア補正方法及び半導体デバイスの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6233056B1 (en) * 1998-10-21 2001-05-15 The Regents Of The University Of California Interferometric at-wavelength flare characterization of EUV optical systems
US6625802B2 (en) * 2002-02-01 2003-09-23 Intel Corporation Method for modifying a chip layout to minimize within-die CD variations caused by flare variations in EUV lithography
CN101689027A (zh) * 2007-05-25 2010-03-31 卡尔蔡司Smt股份公司 微光刻的投射物镜、具有所述投射物镜的微光刻投射曝光装置、部件的微光刻制造方法以及使用该方法制造的部件

Also Published As

Publication number Publication date
TWI497564B (zh) 2015-08-21
WO2012151167A3 (en) 2013-01-24
KR101999865B1 (ko) 2019-07-12
EP2705526A4 (en) 2015-01-21
EP2705526A2 (en) 2014-03-12
US8443308B2 (en) 2013-05-14
JP2017116952A (ja) 2017-06-29
JP2014524135A (ja) 2014-09-18
WO2012151167A2 (en) 2012-11-08
EP2705526B1 (en) 2016-06-22
KR20140027377A (ko) 2014-03-06
US20120284675A1 (en) 2012-11-08
JP6542278B2 (ja) 2019-07-10
TW201306090A (zh) 2013-02-01
CN103597579A (zh) 2014-02-19

Similar Documents

Publication Publication Date Title
CN103597579B (zh) Euv光刻杂散光计算和补偿
JP5052620B2 (ja) 製造可能性プロセスのための閉ループを設計するための方法、およびコンピュータ・プログラム
CN105830069B (zh) 依据要求的目标及工艺灵敏度分析
TWI524374B (zh) 模型化臨界尺寸掃描電子顯微鏡抽取的方法
US20070074143A1 (en) Dense OPC
US9928316B2 (en) Process-metrology reproducibility bands for lithographic photomasks
KR20090008223A (ko) 레티클 레이아웃용 메트롤로지 타깃 구조 디자인을 생성하기 위한 컴퓨터 구현방법, 전송매체, 및 시스템
CN104950568B (zh) 光学邻近校正方法及双重图形曝光方法
KR100655428B1 (ko) 광근접효과보정 시스템 및 방법
US20070111112A1 (en) Systems and methods for fabricating photo masks
US20040123264A1 (en) Incremental lithography mask layout design and verification
JP5052625B2 (ja) マスクのレイアウトを設計する方法及びプログラム
KR100494964B1 (ko) 반도체 디바이스의 레이아웃 패턴을 시뮬레이션하는리소그래피 프로세스 마진 평가 장치
US7093226B2 (en) Method and apparatus of wafer print simulation using hybrid model with mask optical images
CN106707681B (zh) 一种增强opc处理精度的方法
US7966580B2 (en) Process-model generation method, computer program product, and pattern correction method
US20140032199A1 (en) Fast 3D Mask Model Based on Implicit Countors
KR100864934B1 (ko) 마스크 레이아웃 보정 방법 및 마스크 레이아웃 보정 장치
US7251377B2 (en) Cell library that can automatically avoid forbidden pitches
KR20170059246A (ko) 반도체 소자의 패턴 형성 방법
KR101090473B1 (ko) 광 근접효과 보정방법
US11170148B2 (en) Simulation apparatus, simulation method, and storage medium
Lapanik et al. Simultaneous layout, process, and model optimization within an integrated design-for-yield environment

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant