JP5052625B2 - マスクのレイアウトを設計する方法及びプログラム - Google Patents

マスクのレイアウトを設計する方法及びプログラム Download PDF

Info

Publication number
JP5052625B2
JP5052625B2 JP2009549580A JP2009549580A JP5052625B2 JP 5052625 B2 JP5052625 B2 JP 5052625B2 JP 2009549580 A JP2009549580 A JP 2009549580A JP 2009549580 A JP2009549580 A JP 2009549580A JP 5052625 B2 JP5052625 B2 JP 5052625B2
Authority
JP
Japan
Prior art keywords
simulation
edge
initial
defining
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009549580A
Other languages
English (en)
Other versions
JP2010519572A (ja
Inventor
クラスノペロバ・アザリア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2010519572A publication Critical patent/JP2010519572A/ja
Application granted granted Critical
Publication of JP5052625B2 publication Critical patent/JP5052625B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

本発明は集積回路の製造及び集積回路の製造において使用されるリソグラフィック・マスクの設計方法に関する。更に具体的にいうならば、本発明は、モデルに基づく光学近接効果補正(MBOPC、 model−based optical proximity correction)のために使用される断片化位置(fragmentation site)及びシミュレーション位置を選択するための方法に関する。
図1を参照すると、半導体製造技術に適応する方法で集積回路を表現するために、回路設計者は、コンピュータ支援設計(キャド、CDA)ツールにより回路設計を単純な幾何学的形状から成る一連の物理的レイアウトに変換する(ブロック101)。物理的レイアウトは、例えばフォトリソグラフィによりウエハ上に製造されるべき形状を表し、ここで、物理的レイアウトはリソグラフィック・マスク上にこれの形状として表現され、そしてこれに対応する形状が、例えば光活性材料(例えば、フォトレジスト)を露光し次いでパターン・エッチングするような処理によって、マスク形状をウエハ上に転写することによりウエハ上に形成される。
解像度の限界に基づいて、今日の製造ツール(例えばリソグラフィック・システム)は、CADツールから直接得られた形状をウエハ上に再現することはできない。かくして、単純なCAD形状は、このような解像度の限界を考慮に入れてマスク形状を修正する他のソフトウエア(OPCツール、光学近接効果補正ツール)により処理される。CADからの物理的レイアウトを入力として有するOPCツールは、リソグラフィ・システム(このOPCツールからの予め修正された形状(例えばリソグラフィック・マスク又はレチクル上に形成される)を入力として使用する)がオリジナルのCAD形状に可能な限り近い物理的形状をシリコン・ウエハ上に生成するように、形状を予め変形又は修正する。OPCツールは、レチクルを製造する(ブロック110)ためのデータ準備(DP)の一部分である。レチクルとは物理的媒体であって、この上に、OPCにより修正された設計形状が暗領域及び明領域の形で具体化される。レチクルは、意図された物理的レイアウトをシリコン・ウエハ上に形成するために使用されるリソグラフィック・システムの一部である。
代表的には、モデルに基づくOPC(MBOPC)ツールは、オリジナルの物理的レイアウト形状の各エッジを複数の小さな断片(フラグメント)に分割することによりレイアウトの形状を変形する(ブロック102)。次いで、各断片に関連するシミュレーション位置が規定される(ブロック103)。MBOPCアルゴリズムは次のステップを含む(ブロック105)。レイアウト形状により生成されたイメージ(像)は、代表的には光学的処理を含みそして又半導体プロセスをも含むモデルにより、関連するシミュレーション位置においてシミュレーションされる(ブロック106)。次いで、MBOPCは、シミュレーション位置においてシミュレーションされたイメージを、例えば、エッジ位置づけエラー(EPC)を調べることにより、ウエハ上に生成されるべき目標形状と比較する(ブロック107)。次いで、OPCアルゴリズムは、関連する断片を、予め決められた許容基準内で目標設計形状からのイメージの逸脱分(偏差)を矯正する位置へ動かし(ステップ109)、そしてEPEが十分に小さくなるまで又は他の許容基準が満たされるまで必要に応じて、シミュレーションが繰り返される(ブロック108)。新たなエッジ位置が計算されるべき点の数(以下、断片の数という)は、MBOPCの処理時間(akaランタイム)に影響を与える。最新の集積回路に対するランタイムを妥当なものにするために、断片位置及びシミュレーション位置の数は最小にされるべきではあるがOPC変形の質を低下するものであってはならない。
しかしながら、シミュレーション位置の配置及び物理的レイアウトをMBOPCにおいて断片に分割する方法は、モデルを適用する前にそしてエッジを移動させる前に例えばユーザ・レシピ・テンプレート又はセットアップ・ファイルにおいて規定されているような或る規則により決定される。このような規則は、一般的なヒューリスティクスに基づき、そしてレイアウトの局部的な特徴に対する適切な考慮を行っていない。
例えば、図2を参照すると、レイアウト形状200は、断片化点a−hに従って断片化即ちセグメント化され、かくして、エッジ・セグメント(即ち、エッジ断片又はエッジ小部分)a−b、b−c、c−d、d−e、e−f、f−g、g−h及びh−aを規定する。シミュレーション位置がセグメントに割り当てられ、例えば、セグメントb−cに対応する位置201,セグメントd−eに対応する位置202,セグメントg−fに対応する位置203及びセグメントa−hに対応する位置204である。シミュレーション位置は、各エッジ・セグメントに割り当てられる必要はない。しかしながら、断片化が十分に細かくないならば、予め規定された許容値内でシミュレーション位置201,202,203及び204においてシミュレーション・イメージ210と目的イメージ200の間の一致が良好であるが、例えば偏差211及び212により示されるように非シミュレーション位置では著しく離れてしまうことがある。図3に示すように、たとえi及びjのような追加の断片化点と、205及び206のような追加のシミュレーション位置とを設けたとしても、これらは問題を解決せず、これについて説明すると、追加のシミュレーション点205及び206は、シミュレーションされたイメージ210と目的イメージ200とが非常に一致している位置に配置されているが、偏差211及び212はわずかしか改善されていない。他方、図4に示すように、相互間隔が短い断片化点(例えば、a−hのようなドット又は点(但し全ての点に参照文字を付けていない))を配置して、対応するシミュレーション位置(断片化点相互間で目的イメージを横切る線vvとして示されている)の数を増大すれば、目的イメージ200に非常に近いシミュレーション・イメージ(シミュレーションされたイメージ)220が得られるが、シミュレーション位置の数が多いためにターンアラウンドタイムが実用的でなくなる。
上述の観点から、MBOPCを行う方法、特に、ランタイムを最小にしながらイメージの質を改善するように断片加点及びシミュレーション位置を選択する方法を実現することが半導体業界において必要とされてきた。
本発明の目的は、光学近接効果を効率的に補正するようにマスク・レイアウトを設計しそして修正する方法、システム及びコンピュータ・プログラム製品を提供することである。
第1の態様に従うと、本発明は、複数のマスク形状を有するレイアウトを準備するステップと、前記マスク形状のうちの少なくとも1つにおける最大影響の領域を識別するステップと、前記最大影響領域内の予測(期待される)イメージ(expected image)を決定するステップと、前記予測イメージにおける極値(extremum)の位置を決定するステップと、前記極値の位置及び前記少なくとも1つのマスク形状のエッジの間の投影に基づいて前記エッジ上に初期シミュレーション位置を規定するステップとを含む、マスク・レイアウトを設計する方法を提供する。
本発明の良好な実施例に従うと、マスク形状は頂点を含み、そして隣接パターンにより最も影響を受ける最大影響領域又は影響領域は頂点の周囲の探索領域を構成する。
本発明の他の態様に従うと、エッジ断片化点は初期シミュレーション位置の周囲に規定される。初期シミュレーション位置を含むリソグラフィック・プロセス・シミュレーションが行われる。例えば光学近接効果補正又はマスク設計検証のようなイメージのシミュレーションを使用する他の方法が行われ、ここで、シミュレーションは初期シミュレーション位置におけるイメージを評価することを含む。隣接するパターン形状(feature)により最も影響を受ける位置においてシミュレーションを行うことにより、断片又はエッジ・セグメントが任意的に又は単に幾何学的に規定される場合よりも正確に光学近接効果補正を更に正確に行うことができる。
本発明の方法は、コンピュータ・システム上で実行され得るコンピュータ・プログラム製品の形で実現され得る。本発明の方法は、特にデータ準備動作を改善することにおいてマスク・レイアウトを設計するサービスとして提供され得る。
本発明の他の特徴及び利点は下記の説明から明らかになるであろう。
光学近接効果補正(OPC)のためにマスク形状を断片化しそしてシミュレーション位置を割り当てる従来の方法を示す図である。 OPCのためにマスク形状を断片化しそしてシミュレーション位置を割り当てるための従来の方法を示す図である。 OPCのためにマスク形状を断片化しそしてシミュレーション位置を割り当てるための従来の方法を示す図である。 多数のシミュレーション位置を有する細かに断片化されたマスク形状を示す図である。 本発明に従う初期シミュレーションのための頂点及び頂点の周囲の探索領域を含むマスク形状を示す図である。 複数の頂点を含むマスク形状を示す図である。 本発明に従う初期シミュレーションのための探索領域を含む図6のマスク形状を示す図である。 本発明に従う初期シミュレーションのための合併された探索領域を含む図6のマスク形状を示す図である。 相対する角部の頂点を有しそしてこれらのマスク形状に対して選択されたシミュレーション輪郭に対応する2つのマスク形状を示す図である。 線A−A’に沿う図9のシミュレーションに対するイメージの強度のプロットを示す図である。 本発明に従うシミュレーション位置を規定するための極値点とこの極値点及び形状のエッジの間の投影を示す図である。 本発明に従う方法の方法の実施例のフロー・チャートを示す図である。 本発明に従う実施例の方法の各ステップを行うように構成されたコンピュータ・システムを示す図である。
図を参照して本発明を詳細に説明する。図は本発明を説明するためのものであり、従って正確な寸法で描かれていないことに注目されたい。
本発明に従うと、形状の断片(セグメント)を規定する前に、レイアウトの選択された部分のシミュレーションされたイメージに基づいて、例えばMBOPC又はマスク検証のようなモデルに基づく処理においてイメージのシミュレーション位置を規定する方法が提供される。更に具体的にいうならば、初期シミュレーションのために選択されたレイアウトの部分は、形状のイメージのうち最大の影響を受ける部分である。
代表的には、レイアウトは、エッジとこれらのエッジが交わる頂点(角頂)を有する多角形の形状を有する。或る形状の無限に長いエッジからの平面波面は、或る形状の頂点(同じ形状からの頂点又は隣接する形状からの頂点)の存在により乱されることは周知の光学的イメージング特性である。光学的半径内の頂点を伴わない無限に長いエッジは、断片化されてはならない。イメージングされるべき形状の或る点の周囲の光学的半径は、この点のイメージが他の形状の存在又は不存在により予定の許容値内で著しく影響される半径である。
本発明に従うと、イメージ評価位置(IES)は、例えば、シミュレーションにより決められる予測イメージを参照することにより決められる。イメージの選択される点だけがIESを決めるために必要とされる。イメージのシミュレーションは、複数の形状の複数の頂点の周りに中心合わせされ、これは例えばタグ頂点を識別する今日のOPCにおいて可能な方法のような現在周知の任意の方法により識別され得る。図5において、形状300は、頂点301,302,303及び304を有するとして示されている。本発明に従うと、このレイアウト形状の選択された複数の部分が識別され、そしてこれらの部分内で、頂点の周りの予期されるイメージを決定するための初期シミュレーションが行われる。この領域は、以下に詳細に説明するように探索領域と呼ばれる。影響領域(ROI,region of influence)は、各頂点に周囲に、望ましくは光学的半径Rで囲むように識別される。この例においては、各頂点301,302,303及び304を中心としそして光学的半径Rを有する円を囲むように正方形の形状にされたROI311,312,313及び314が選択される。本発明に従うとこの例においては、シミュレーションされたイメージが各ROI311,312,313及び314内で決定され又は調べられる。
更に複雑な形状の場合、頂点の周囲のROIが互いに重なるならば、これらのROIは更に複雑な探索領域を形成するように組み合わされる。例えば、図6に示す形状400の場合を考える。形状400は、8つの頂点401乃至408を含む。各頂点を囲むROIは、それぞれが頂点の周囲の光学的半径の円と少なくとも同じ大きさの領域を囲むように決定されるのが望ましく、この例においては、図7に示すように、頂点401乃至408の周囲の正方形領域501,502,503,504,505,506,507及び508である。ROIが互いに重なる場合には、これらのROIは大きな探索領域を形成するように併合される。例えば、図8に示すように、頂点401及び402のそれぞれの周りのROI501及び502は、探索領域601を形成するように併合される。同様に,ROI504,505,506および507は探索領域602を形成するように併合され、そしてROI503および508は、探索領域603を形成するように併合される。もしも1つのROIが他のROIを重ならなければ、このROIはこれ自身で探索領域を形成する。この例は図5の探索領域311,312,313及び314である。
複数の探索領域が選択されると、これらの探索領域は、シミュレーションのための細かな格子に離散化される。光学系を通過する最大空間周波数FMAXは次式により与えられる。
MAX=[(1+σ)NA]/λ
ここで、λは照射光の波長であり、σはパーシャルコヒーレンス(部分干渉性)であり、そしてNAは開口数である。望ましくは、格子は、ランタイムを最小にしながら十分なイメージの正確性を確証するように細かく選択される。例えば、約0.25/FMAX、又は0.25λ/[(1+σ)NA]の格子素子寸法が十分である。193nmの照射波長、0.85の開口数、0.85のパーシャルコヒーレンスの場合、約30nmの十分な格子素子寸法がランタイムを最小にしながら十分なイメージの正確性を確実にするのに十分である。これの代わりに、他の方法を使用することができる。
次いで、イメージは、各細かに格子化された探索領域内でシミュレーションされる。結果的なイメージの強度計算の最大値及び最小値、即ち極値が、任意の方法で探索領域内で識別される。例として図9を参照すると、角部が相対している2つの形状701及び702が示され、更にこの角部にある計算されたイメージ輪郭77が示されている(明確化のために計算された輪郭の全ては示されていない)。例として図10を参照すると、例えば図9の線A−A’に沿って計算された格子状のイメージの強度がプロットされており、そして極値点Bは、シミュレーション格子のイメージの強度を補間(interpolation)することにより計算され得る。
最大値及び最小値が識別されると、最大値及び最小値の影響が、形状のエッジ上の位置シミュレーション点又は初期シミュレーション位置(PSS)を規定するのに使用される。例えば、図11において、頂点321及び322とエッジCを有する形状320が示されている。本発明に従って、探索領域内のシミュレーションされたイメージの極値901が識別されている。望ましくは、初期シミュレーション位置(PSS)は、各極値のROI内のシミュレーションされたイメージの各極値から形状のエッジに垂直な線を投影(引く)することによって規定される。極値から、形状のエッジのうち極値の位置に最も近い位置にあるエッジへのこれらの垂直な線の交点は、MBOPC又はマスク検証のためのシミュレーション位置を規定するのに使用されるのが望ましい。この例において、シミュレーション位置910は、極値901からエッジCに向けて線を投影することにより規定される。シミュレーション位置は、例えば最も急傾斜のイメージの勾配に沿って投影することのような、イメージの極値からの他の投影に基づいて選択され得る。イメージの極値からの他の任意の投影法が使用されることができ、そしてこれは本発明の範囲内である。
次に、本発明に従って、イメージの極値からの投影に基づいて選択された各シミュレーション位置の周りに(位置を挟んで)断片化点(断片化位置)が決定される。図11を参照すると、極値点901が決定され、そして初期シミュレーション位置910を規定するために形状のエッジCへの投影がなされる。次に本発明に従って、断片加点が初期シミュレーション位置910の周りに(挟んで)決定される。本発明の1つの実施例に従うと、極値点901を囲む境界911により規定される影響領域(ROI)は、極値点901からの強度プロファイルが平坦である位置である。即ち、イメージの強度の一次導関数又は微分係数(first derivative)が予定の値よりも小さくなる位置に影響領域(ROI)の境界911が規定される。次いで、影響領域(ROI)の境界911が、形状320のエッジのうち境界911に最も近い位置にあるエッジに投影されて断片点912及び913を規定する。これの代わりに、影響領域の境界911は、イメージの強度の二次微係数値が零になる位置に規定され得る。図11は、単一の極値901だけを示しているが、初期即ち限定した領域のシミュレーション内に、それぞれ初期シミュレーション位置を規定する複数の極値があることに注目されたい。初期シミュレーション領域内に複数の極値が見出された場合には、本発明の良好な実施例に従って、極値相互間の屈曲点(inflection point)例えば、イメージの強度の二次微係数(second derivative)が零である位置が、断片点を規定するために形状のエッジに投影される。
PSSは、“初期”断片(primary flagments)を決定するように働く。この分野で周知の方法により追加の断片点及び関連するシミュレーション位置を形成することにより、PSSによる断片化を補足することができる。しかしながら、本発明に従うと、初期シミュレーション位置(PSS)は維持される。望ましくは極値点の周囲に投影された影響領域に基づいて生成された初期断片は、不一致の場合には従来の技法により決定された断片相互間に維持される。
幾つかの場合には、再断片化が要求され得る。例えば、頂点321及び断片点912の間に規定されている断片Aは、製造可能性を定める規則が許容する長さよりも小さくなることがある。この場合、断片Aは、例えばこの断片Aを断片点912及び913により規定される断片と組み合わせることのような適切な方法により、頂点321及び断片点913により規定される新たな断片を形成する。しかしながら、本発明に従って、PSS(初期シミュレーション位置)910は保持される。本発明に従って選択されたPSSが保持される限り、追加の断片点が形成され得る。
本発明に従う方法の実施例が図12に示されている。回路設計の物理的レイアウトを表すレイアウト形状が準備される(ブロック1001)。各頂点を囲むROIに基づいて各頂点毎の探索領域が規定され(ブロック1002)、ここでROIは、頂点からの半径が光学的半径である円状領域であり、そして互いに重なる複数のROIは単一の探索領域に組み合わされる。次いで、探索領域内のイメージが細かな格子にされてシュミレーションされ、そしてイメージの極値点(極大値点又は極小値点)が識別される(ブロック1003)。次いで、初期シミュレーション位置(PSS)が、極値点を形状のエッジ上に投影することにより、極値点の光学的半径内にある形状のエッジ上に規定される(ブロック1004)。イメージの極値点の投影に基づいてPSSが選択された後に、このPSSが断片内に位置するように、断片化点が決定される(ブロック1005)。イメージの極値点に基づいて選択されたPSSが維持される限り、第2又は再度の断面化が行われ得る。次いで、この形状に対するOPC又はマスク検証が行われ、例えば、図1に示すような方法を使用することにより修正されたマスク形状が得られる(ブロック1006)。結果的に修正されたマスク形状は、設計及び製造可能性を定める規則を満たしているかについて検証され、そしてマスク・レチクルを形成するために使用される(ブロック1007)。
本発明の方法は、コンピュータ・プログラム製品の命令として又はコンピュータ・システムの一部として具現化されることができる。図13に示されている本発明の方法を行うように構成されたコンピュータ・システム1200の例は、図12に示した命令を実行することができる中央処理ユニット(CPU)1201を含む。CPU1201は、キーボード、マウス又は読み取り器、モニターのような表示装置1206を含む入出力装置と、本発明の方法を行う命令からなるコンピュータ・プログラム製品を記憶する記憶装置1204,1203又は取り外し可能なコンピュータ読み取り可能な記憶媒体1205に接続され得る。これの代わりに、コンピュータ・プログラム製品又は命令の全て又は一部は、通信装置1207を介して命令を受けとることによりCPU1201に与えられ、又は記憶装置12031204のいずれか又は両方に記憶されることができ、又通信装置1207は、CPU1201及び記憶装置1203、1204と遠隔の装置又はシステム1210との間で通信リンクを介して情報の送受を行う無線又は有線の装置を含む。遠隔装置又はシステム1210は、リソグラフィック・マスクを製造する装置でも良く、又はマスク設計(デザイン)が製造され、そして最終マスク形状が送られてくるマスク・ハウスでも良い。
本発明の他の実施例において、本発明に従う方法は、マスク・レイアウトを設計するサービスの一部として提供されることができ、ここで、シミュレーション位置は、断片化の前に形状の頂点の周りのシミュレーションされたイメージに基づいて規定される。断片は、予め規定されたシミュレーション位置の周りに規定される。更に具体的にいうと、頂点及びこれに隣接するエッジを含む多角形から成る形状のレイアウトのためのサービスは、頂点の周りに探索領域を規定するステップと、前記探索領域内のレイアウトに対する予測イメージを決定するステップと、前記探索領域内の予測イメージ内の極値の位置を決定するステップと、前記極値位置及びこれに隣接するエッジの間の投影に基づいて前記隣接するエッジ上に初期シミュレーション位置を規定するステップを含む。結果的に得られたレイアウト及び断片化された形状は、リソグラフィック・エンジニアに提供されて例えばOPCのようなデータの準備がなされて、改善されたマスク形状が得られる。
上述のステップの順番は例示的なものである。この範囲内で、1つ以上のステップが並行的に行なわれることができ、又は異なる順序で又は異なる時間に行われることができる。更に1つ以上のステップを省略することができる。
本発明は、ハードウエア、ソフトウエア、伝播信号又はこれらの組み合わせの形で実現化されることができそしてこれ以外の形で実現化されることができる。上述の方法を行うことができるように適応されたコンピュータ/サーバ・システムまたは他の装置を使用することができる。ハードウエア及びソフトウエアの代表的な組み合わせは、詰め込まれそして実行されるときに本発明の方法を行うコンピュータ・プログラムを備える汎用コンピュータ・システムである。これの代わりに、本発明の1つ以上の機能タスクを実行する専門化されたハードウエアを含む特殊目的コンピュータが利用され得る。本発明は又、上述の方法を実行することができ、そしてコンピュータ・システムに詰め込まれたときに本発明の方法を実行することができるコンピュータ・プログラム製品又は伝播信号に含められることができる。本明細書でいうプログラム、伝播信号、ソフトウエア・プログラム、プログラム又はソフトウエアは、情報処理能力を有するシステムに、(a)他のランゲージ、コード又は表記への変換または(b)異なるマテリアルフォームで再生することあるいはその両方を直接的に又はどちらかの後で達成させるための1組の命令のランゲージ、コード又は表記の任意のものを意味する。更に、本発明の技術は、会費制又は料金制のビジネス方法として提案され得る。例えば、システム又はコンピュータあるいはその両方は、本明細書で説明した機能を顧客に勧めるサービス・プロバイダにより生成され、維持され、サポートされ又は配置される。即ち、サービス・プロバイダは上述の機能を勧めることができる。
本発明が良好な実施例を参照して説明されたが、本発明の精神から逸脱することなく修正され得ることは当業者にとって明らかであろう。
本発明は、半導体集積回路の製造において特に有用であり、更に具体的にいうならば、集積回路の製造用のリソグラフィック・マスクの設計及び製造に特に有用であり、更に具体的にいうならば、マスク設計において使用されるイメージ・シミュレーションの正確性を改善する点で特に有用である。
300 形状
301、302,303,304 頂点
311,312,313,314 探索領域
320 形状
321、322 頂点
400 形状
401,402,403,404,405,406,407,408 頂点
501,502,503,504,505,506,507,508 正方形領域
601,602,603 探索領域
77 イメージ輪郭
701,702 形状
901 極値点
910 シミュレーション位置
911 境界
912,913 断片化点

Claims (30)

  1. 複数のマスク形状のレイアウトを準備するステップと、
    前記複数のマスク形状のうちの少なくとも1つのマスク形状における最大影響領域を識別するステップと、
    前記最大影響領域内の予測イメージを決定するステップと、
    前記予測イメージにおける極値の位置を決定するステップと、
    前記極値の位置及び前記少なくとも1つのマスク形状のエッジとの間の投影に基づいて、前記エッジ上に初期シミュレーション位置を規定するステップとを含む、マスクのレイアウトを設計する方法。
  2. 前記少なくとも1つのマスク形状が、頂点を含む多角形であり、そして前記最大影響の領域が前記頂点を囲む探索領域である、請求項1に記載の方法。
  3. 前記エッジ上の前記初期シミュレーション位置に隣接して初期断片化点を規定するステップを含む、請求項1に記載の方法。
  4. 前記初期シミュレーション位置を含んで光学近接効果補正又はマスク検証を行うステップを含む、請求項1に記載の方法。
  5. 前記初期断片化点を規定するステップが、前記極値の位置を囲む影響領域を規定するステップ及び前記極値の位置を囲む影響領域のエッジを前記少なくとも1つのマスク形状の前記エッジに投影するステップを含む、請求項3に記載の方法。
  6. 前記予測イメージが、前記最大影響領域内でシミュレーションを行うことにより決定される、請求項1に記載の方法。
  7. 前記初期シミュレーション位置を保持したままで前記エッジ上に追加のシミュレーション位置を規定するステップを含む、請求項1に記載の方法。
  8. 前記初期断片化点を保持したままで追加の断片化点を規定するステップを含む、請求項5に記載の方法。
  9. 前記マスク形状に対応するイメージをシミュレーションするステップを含み、前記シミュレーションが、前記初期シミュレーション位置において前記イメージを評価する、請求項1に記載の方法。
  10. 前記多角形が互いに隣接する複数の頂点を含み、前記探索領域が前記互いに隣接する複数の頂点のそれぞれを囲む影響領域を決定することにより形成され、複数の影響領域が互いに重なる場合に該互いに重なる影響領域を単独の探索領域とする、請求項2に記載の方法。
  11. コンピュータに、
    複数のマスク形状のレイアウトを準備する手順と、
    前記複数のマスク形状のうちの少なくとも1つのマスク形状における最大影響領域を識別する手順と、
    前記最大影響領域内の予測イメージを決定する手順と、
    前記予測イメージにおける極値の位置を決定する手順と、
    前記極値の位置及び前記少なくとも1つのマスク形状のエッジとの間の投影に基づいて、前記エッジ上に初期シミュレーション位置を規定する手順とを実行させるためのプログラム。
  12. 前記少なくとも1つのマスク形状が、頂点を含む多角形であり、そして前記最大影響領域が前記頂点を囲む探索領域である、請求項11に記載のプログラム。
  13. 前記エッジ上の前記初期シミュレーション位置に隣接して初期断片化点を規定する手順を含む、請求項11に記載のプログラム。
  14. 前記初期シミュレーション位置を含んで光学近接効果補正又はマスク検証を行う手順を含む、請求項11に記載のプログラム。
  15. 前記初期断片化点を規定する手順が、前記極値の位置を囲む影響領域を規定する手順及び前記極値の位置を囲む影響領域のエッジを前記少なくとも1つのマスク形状の前記エッジに投影する手順を含む、請求項13に記載のプログラム。
  16. 前記予測イメージが、前記最大影響領域内でシミュレーションを行うことにより決定される、請求項11に記載のプログラム。
  17. 前記初期シミュレーション位置を保持したままで前記エッジ上に追加のシミュレーション位置を規定する手順を含む、請求項11に記載のプログラム。
  18. 前記初期断片化点を保持したままで追加の断片化点を規定する手順を含む、請求項15に記載のプログラム。
  19. 前記マスク形状に対応するイメージをシミュレーションする手順を含み、前記シミュレーションが、前記初期シミュレーション位置において前記イメージを評価する、請求項11に記載のプログラム。
  20. 前記多角形が互いに隣接する複数の頂点を含み、前記探索領域が前記互いに隣接する複数の頂点のそれぞれを囲む影響領域を決定することにより形成され、複数の影響領域が互いに重なる場合に該互いに重なる影響領域を単独の探索領域とする、請求項12に記載のプログラム。
  21. 複数のマスク形状のレイアウトを準備するステップと、
    前記複数のマスク形状のうちの少なくとも1つのマスク形状における最大影響領域を識別するステップと、
    前記最大影響領域内の予測イメージを決定するステップと、
    前記予測イメージにおける極値の位置を決定するステップと、
    前記極値の位置及び前記少なくとも1つのマスク形状のエッジとの間の投影に基づいて、前記エッジ上に初期シミュレーション位置を規定するステップとを含む、集積回路を設計するサービスを提供する方法。
  22. 前記少なくとも1つのマスク形状が、頂点を含む多角形であり、そして前記最大影響領域が前記頂点を囲む探索領域である、請求項21に記載の方法。
  23. 前記エッジ上の前記初期シミュレーション位置に隣接して初期断片化点を規定するステップを含む、請求項21に記載の方法。
  24. 前記初期シミュレーション位置を含んで光学近接効果補正又はマスク検証を行うステップを含む、請求項21に記載の方法。
  25. 前記初期断片化点を規定するステップが、前記極値の位置を囲む影響領域を規定するステップ及び前記極値の位置を囲む影響領域のエッジを前記少なくとも1つのマスク形状の前記エッジに投影するステップを含む、請求項23に記載の方法。
  26. 前記予測イメージが、前記最大影響領域内でシミュレーションを行うことにより決定される、請求項21に記載の方法。
  27. 前記初期シミュレーション位置を保持したままで前記エッジ上に追加のシミュレーション位置を規定するステップを含む、請求項21に記載の方法。
  28. 前記初期断片化点を保持したままで追加の断片化点を規定するステップを含む、請求項25に記載の方法。
  29. 前記マスク形状に対応するイメージをシミュレーションするステップを含み、前記シミュレーションが、前記初期シミュレーション位置において前記イメージを評価する、請求項21に記載の方法。
  30. 前記多角形が互いに隣接する複数の頂点を含み、前記探索領域が前記互いに隣接する複数の頂点のそれぞれを囲む影響領域を決定することにより形成され、複数の影響領域が互いに重なる場合に該互いに重なる影響領域を単独の探索領域とする、請求項22に記載の方法。
JP2009549580A 2007-02-20 2007-12-20 マスクのレイアウトを設計する方法及びプログラム Expired - Fee Related JP5052625B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/615,221 2007-02-20
US11/615,221 US7571418B2 (en) 2007-02-20 2007-02-20 Simulation site placement for lithographic process models
PCT/US2007/088350 WO2008103208A1 (en) 2007-02-20 2007-12-20 Simulation site placement for lithographic process models

Publications (2)

Publication Number Publication Date
JP2010519572A JP2010519572A (ja) 2010-06-03
JP5052625B2 true JP5052625B2 (ja) 2012-10-17

Family

ID=39707726

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009549580A Expired - Fee Related JP5052625B2 (ja) 2007-02-20 2007-12-20 マスクのレイアウトを設計する方法及びプログラム

Country Status (5)

Country Link
US (1) US7571418B2 (ja)
EP (1) EP2113109B1 (ja)
JP (1) JP5052625B2 (ja)
KR (1) KR20090091713A (ja)
WO (1) WO2008103208A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5149321B2 (ja) * 2010-03-24 2013-02-20 株式会社東芝 電磁場シミュレーション方法、電磁場シミュレーション装置、半導体装置の製造方法
US8745550B2 (en) * 2012-07-09 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Fracture aware OPC
CN103676490B (zh) * 2012-09-20 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种监控弱点形成原因的方法
CN103792785B (zh) * 2012-10-29 2017-03-08 中芯国际集成电路制造(上海)有限公司 一种对具有低图像对比度的图形进行光学邻近修正的方法
EP3037878B1 (en) * 2014-12-23 2020-09-09 Aselta Nanographics Method of applying vertex based corrections to a semiconductor design
KR102556509B1 (ko) 2016-03-25 2023-07-18 삼성전자주식회사 마스크 레이아웃의 래스터화 방법 및 이를 이용한 포토 마스크의 제조방법
JP6819963B2 (ja) * 2017-06-13 2021-01-27 日本コントロールシステム株式会社 シミュレーション装置、シミュレーション方法、およびプログラム
US11295056B2 (en) * 2020-01-31 2022-04-05 Taiwan Semiconductor Manufacturing Co., Ltd. Vertex-based OPC for opening patterning

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3331822B2 (ja) * 1995-07-17 2002-10-07 ソニー株式会社 マスクパターン補正方法とそれを用いたマスク、露光方法および半導体装置
US6453457B1 (en) * 2000-09-29 2002-09-17 Numerical Technologies, Inc. Selection of evaluation point locations based on proximity effects model amplitudes for correcting proximity effects in a fabrication layout
US6625801B1 (en) * 2000-09-29 2003-09-23 Numerical Technologies, Inc. Dissection of printed edges from a fabrication layout for correcting proximity effects
JP2002341513A (ja) * 2001-05-15 2002-11-27 Oki Electric Ind Co Ltd 露光用マスク及びそれを用いた半導体装置の製造方法
JP3871949B2 (ja) * 2002-03-27 2007-01-24 株式会社東芝 マスクデータ作成装置及びマスクデータ作成方法
US6928634B2 (en) * 2003-01-02 2005-08-09 Yuri Granik Matrix optical process correction
US7043712B2 (en) * 2003-09-09 2006-05-09 International Business Machines Corporation Method for adaptive segment refinement in optical proximity correction
US7039896B2 (en) * 2003-12-18 2006-05-02 Lsi Logic Corporation Gradient method of mask edge correction
JP4768251B2 (ja) * 2004-11-01 2011-09-07 株式会社東芝 半導体集積回路の設計方法、半導体集積回路の設計システム及び半導体集積回路の製造方法
US7343582B2 (en) * 2005-05-26 2008-03-11 International Business Machines Corporation Optical proximity correction using progressively smoothed mask shapes

Also Published As

Publication number Publication date
US7571418B2 (en) 2009-08-04
EP2113109B1 (en) 2012-09-12
KR20090091713A (ko) 2009-08-28
EP2113109A1 (en) 2009-11-04
WO2008103208A1 (en) 2008-08-28
EP2113109A4 (en) 2010-04-21
JP2010519572A (ja) 2010-06-03
US20080201684A1 (en) 2008-08-21

Similar Documents

Publication Publication Date Title
JP5052625B2 (ja) マスクのレイアウトを設計する方法及びプログラム
JP5052620B2 (ja) 製造可能性プロセスのための閉ループを設計するための方法、およびコンピュータ・プログラム
US8356261B1 (en) Determining the gradient and hessian of the image log slope for design rule optimization for accelerating source mask optimization (SMO)
US7240321B2 (en) Selective promotion for resolution enhancement techniques
US7966584B2 (en) Pattern-producing method for semiconductor device
US11079672B2 (en) Method and system for layout enhancement based on inter-cell correlation
US10671052B2 (en) Synchronized parallel tile computation for large area lithography simulation
US8443322B2 (en) Using layout enumeration to facilitate integrated circuit development
US20110209107A1 (en) Mask-layout creating method, apparatus therefor, and computer program product
JP5300354B2 (ja) 生成方法、原版作成方法、露光方法、デバイス製造方法及びプログラム
JP2008033277A (ja) 設計データ又はマスクデータの補正方法および補正システム、設計データ又はマスクデータの検証方法および検証システム、半導体集積回路の歩留まり予測方法、デザインルールの改善方法、マスクの製造方法、並びに、半導体集積回路の製造方法
US8498469B2 (en) Full-field mask error enhancement function
US20170262570A1 (en) Layout Design Repair Using Pattern Classification
JP6399751B2 (ja) マスクパターン作成方法、プログラム、マスク製造方法、露光方法及び物品製造方法
US8161422B2 (en) Fast and accurate method to simulate intermediate range flare effects
JP6324044B2 (ja) セルのパターンの作成方法、マスクパターンの作成方法、プログラム、情報処理装置、マスク製造方法
JP6338368B2 (ja) パターンの光学像の評価方法
JP5309623B2 (ja) 階層構造を用いたフォトマスクデータの処理方法、フォトマスクデータ処理システム、および、製造方法
CN116710843A (zh) 用于自由形状的光学邻近校正
TWI782372B (zh) 改善設計布局的方法及其半導體布局系統
TW201604645A (zh) 圖案產生方法、儲存媒體、以及資訊處理裝置
CN118119892A (zh) 图案匹配方法
TW202405568A (zh) 圖案匹配方法
CN114721217A (zh) 改善光学近端校正技术的方法及系统
JP2006301184A (ja) 位相シフトマスクの製造方法、近接効果補正装置およびプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100824

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120703

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120724

R150 Certificate of patent or registration of utility model

Ref document number: 5052625

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150803

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees