CN103676490B - 一种监控弱点形成原因的方法 - Google Patents
一种监控弱点形成原因的方法 Download PDFInfo
- Publication number
- CN103676490B CN103676490B CN201210353296.6A CN201210353296A CN103676490B CN 103676490 B CN103676490 B CN 103676490B CN 201210353296 A CN201210353296 A CN 201210353296A CN 103676490 B CN103676490 B CN 103676490B
- Authority
- CN
- China
- Prior art keywords
- size
- weakness
- correction
- wafer
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
本发明公开了一种监控弱点形成原因的方法,包括:步骤一:建立OPC模型和监控模型,所述OPC模型是根据多个位置处的图案对应地在测试版图上的初始测试版图尺寸和经光刻工艺后在样品晶片的样品晶片尺寸来获得的,所述监控模型是根据所述多个位置处的图案对应地在所述测试版图上的修正后测试版图尺寸和所述样品晶片尺寸来获得的,其中,所述修正后测试版图尺寸是根据所述多个位置处的图案对应地在测试掩膜版上的测试掩膜版尺寸来修正的;以及步骤二:利用所述OPC模型和所述监控模型来确定晶片上的弱点的形成原因。本发明通过构建OPC模型和监控模型能够有效且准确地查找弱点的形成原因。
Description
技术领域
本发明涉及半导体制造工艺,尤其涉及一种监控弱点形成原因的方法。
背景技术
随着半导体制造技术的飞速发展,为了半导体器件达到更快的运算速度、更大的资料存储量以及更多的功能,半导体芯片向更高的集成度方向发展。而半导体芯片的集成度越高,半导体器件的关键尺寸(CD,CriticalDimension)越小。
然而由于曝光机台的分辨率极限的影响,在采用曝光工艺进行图案转移时,很容易产生光学临近效应(OPE,OpticalProximityEffect),例如,直角转角圆形化、直线末端缩短以及线宽增大/缩短等。因此,现行的半导体器件制作工艺均是先利用计算机系统来对测试版图进行光学临近修正(OPC,OpticalProximityCorrection)以补偿光学临近效应,然后再将修正过的测试版图形成于掩膜版上。
然而,采用该掩膜版在样品晶片上获得的图案也并非都能够符合要求,我们将样品晶片上不符合要求的点(例如,该点处的图案的尺寸大于CD等)称为弱点(weakpoint)。弱点的存在是不被允许的,因此就需要对形成弱点的原因进行查找,以避免弱点的出现。但是,引起弱点的原因多种多样,诸如设备工艺参数的漂移、有限的工艺窗口、较差的图像质量、较高的掩膜误差增进因子(MEEF,MaskErrorEnhancementFactor)、OPC模型的建立和OPC修正过程等。此外,在一次出带(tapeout)中,可能会存在很多弱点。因此,对于操作人员来说,查找每个弱点形成的原因是非常困难和庞大的工程。
因此,急需一种监控弱点形成原因的方法,以解决现有技术中存在的问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
为了解决现有技术中存在的问题,本发明提出了一种监控弱点形成原因的方法,包括:步骤一:建立OPC模型和监控模型,所述OPC模型是根据多个位置处的图案对应地在测试版图上的初始测试版图尺寸和经光刻工艺后在样品晶片的样品晶片尺寸来获得的,所述监控模型是根据所述多个位置处的图案对应地在所述测试版图上的修正后测试版图尺寸和所述样品晶片尺寸来获得的,其中,所述修正后测试版图尺寸是根据所述多个位置处的图案对应地在测试掩膜版上的测试掩膜版尺寸来修正的;以及步骤二:利用所述OPC模型和所述监控模型来确定晶片上的弱点的形成原因。
优选地,所述步骤一包括:提供测试版图;对所述测试版图进行第一光学临近修正,并将第一光学临近修正后的图案转移到测试掩膜版上;利用所述光刻工艺将所述测试掩膜版上的图案转移到样品晶片上;在所述测试版图上选定多个位置,测量所述多个位置处的图案在所述测试版图上的初始测试版图尺寸,并测量所述多个位置处的图案对应地在所述测试掩膜版上的测试掩膜版尺寸和在所述样品晶片上的样品晶片尺寸;根据所述测试掩膜版尺寸来修正所述初始测试版图尺寸,以获得修正后测试版图尺寸;以及根据所述初始测试版图尺寸和所述样品晶片尺寸拟合OPC模型,且根据所述修正后测试版图尺寸和所述样品晶片尺寸拟合监控模型,其中,在所述OPC模型中所述初始测试版图尺寸和所述样品晶片尺寸一致,在所述监控模型中所述初始测试版图尺寸和所述样品晶片尺寸一致。
优选地,令所述初始测试版图尺寸和所述样品晶片尺寸一致以进行所述OPC模型的模拟,令所述修正后测试版图尺寸和所述样品晶片尺寸一致以进行所述监控模型的模拟,使得所述OPC模型和所述监控模型用于确定所述光刻工艺的工艺参数。
优选地,所述OPC模型和所述监控模型用于确定所述光刻工艺中的光学部分和光刻胶部分的工艺参数。
优选地,所述步骤二包括:提供版图;对所述版图进行第二光学临近修正,并将第二光学临近修正后的图案转移到掩膜版上;利用OPC模型确定的光刻工艺将所述掩膜版上的图案转移到晶片上;测量所述晶片上的弱点对应地在所述掩膜版上的掩膜版尺寸;以及判断所述弱点的所述掩膜版尺寸是否超出尺寸预定值,如果所述弱点的所述掩膜版尺寸超出尺寸预定值,将确定所述弱点是由所述掩膜版的关键尺寸不符合标准所引起的。
优选地,如果所述弱点的所述掩膜版尺寸未超出尺寸预定值,所述方法还包括:基于所述OPC模型获取所述弱点对应地在所述版图上的初始版图尺寸,并基于所述监控模型获取根据所述掩膜版尺寸来修正所述初始版图尺寸而得到的修正后版图尺寸;判断所述修正后版图尺寸是否等于所述弱点在所述晶片上的晶片尺寸;如果所述修正后版图尺寸等于所述弱点在所述晶片上的晶片尺寸,判断所述初始版图尺寸是否等于所述修正后版图尺寸;如果所述初始版图尺寸等于所述修正后版图尺寸,则判断出所述OPC模型是正确的,且所述弱点是由所述第二光学临近修正所引起的;以及如果所述初始版图尺寸不等于所述修正后版图尺寸,则判断出所述OPC模型是错误的,且所述弱点是由所述OPC模型所引起的。
优选地,如果所述修正后版图尺寸不等于所述弱点在所述晶片上的晶片尺寸,所述方法还包括:基于所述监控模型来确定所述弱点的掩膜误差增进因子;以及判断所述弱点的所述掩膜误差增进因子是否大于因子预定值,如果所述弱点的所述掩膜误差增进因子大于所述因子预定值,则判断出所述弱点是由掩膜误差增进因子偏高所引起的。
优选地,如果所述弱点的所述掩膜误差增进因子不大于所述因子预定值,所述方法还包括:基于所述监控模型来确定所述光刻工艺的工艺窗口;判断所述工艺窗口是否在预定范围内,如果所述工艺窗口在所述预定范围内,则判断出所述弱点是由有限的工艺窗口所引起的。
优选地,如果所述工艺窗口超出所述预定范围,则判断出所述弱点是由设备工艺参数的漂移所引起的。
优选地,所述第二光学临近修正是经由所述OPC模型模拟获得的。
本发明通过构建OPC模型和监控模型能够有效且准确地查找弱点的形成原因。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。在附图中,
图1为根据本发明一个实施方式建立弱点监控模型的流程图;
图2A和图2B分别为根据本发明一个实施方式的测试版图和测试掩膜版的示意图;
图3A为根据本发明一个实施方式监控弱点形成原因的流程图;
图3B为根据本发明另一个实施方式监控弱点形成原因的流程图;以及
图3C为根据本发明再一个实施方式监控弱点形成原因的流程图。
具体实施方式
接下来,将结合附图更加完整地描述本发明,附图中示出了本发明的实施例。但是,本发明能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本发明的范围完全地传递给本领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白,当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。
本发明提供了一种监控弱点形成原因的方法,该方法包括以下两个步骤:步骤一:建立OPC模型和监控模型,OPC模型是根据多个位置处的图案对应地在测试版图上的初始测试版图尺寸和在样品晶片的样品晶片尺寸来获得的,监控模型是根据多个位置处的图案对应地在测试版图上的修正后测试版图尺寸和样品晶片尺寸来获得的,其中,修正后测试版图尺寸是根据多个位置处的图案对应地在测试掩膜版上的测试掩膜版尺寸来修正的;以及步骤二:利用OPC模型和监控模型来确定晶片上的弱点的形成原因。
下面将结合图1和图3A-3C来详细描述根据本发明一个实施方式的上述步骤的详细细节,其中图1主要用于解释步骤一,图3A-3C主要用于解释步骤二。
如图1所示,建立OPC模型和监控模型包括以下步骤:
首先,执行步骤101,提供测试版图。测试版图上具有预形成在样品晶片上的图案,该图案可以与实际生成中要形成在晶片上的图案相同,也可以不同。
然后,执行步骤102,对测试版图进行第一光学临近修正,并将第一光学临近修正后的图案转移到测试掩膜版上。对测试版图进行第一光学临近修正,以尽量降低光刻工艺中光学临近效应的影响。然后,利用现有工艺将修正后的图案转移到测试掩膜版上。需要说明的是,对测试版图进行第一光学临近修正可以包括仅对测试版图上包含的一部分图案进行第一光学临近修正,也可以包括对测试版图上的所有图案都进行第一光学临近修正。本领域的技术人员可以根据实际需要来进行选择。
接着,执行步骤103,利用光刻工艺将测试掩膜版上的图案转移到样品晶片上。所述光刻工艺可以包括在样品晶片上涂胶、曝光、显影等步骤,以将测试掩膜版上的图案转移到样品晶片上。图案转移之后,还可以采用灰化处理,以将光刻胶去除。
然后,执行步骤104,在测试版图上选定多个位置,测量多个位置处的图案在测试版图上的初始测试版图尺寸,并测量多个位置处的图案对应地在测试掩膜版上的测试掩膜版尺寸和在样品晶片上的样品晶片尺寸。作为示例,可以在测试版图上选择1000-2000个位置(点),由于测试掩膜版和样品晶片上的图案是由测试版图上的图案依次转移得到的,因此在测试掩膜版和样品晶片上能够相应地获得上述1000-2000个位置(点)。分别在测试版图、测试掩膜版和样品晶片上的这些对应的位置处的图案的尺寸进行测量,并将测试版图上测得的多个位置处的图案尺寸称为初始测试版图尺寸,将测试掩膜版上测得的对应的多个位置处的图案尺寸称为测试掩膜版尺寸,将样品晶片上测得的对应的多个位置处的图案尺寸称为样品晶片尺寸。上述对位置(点)的数量的选择仅为示范性的,因此不构成对本发明的限制。
接着,执行步骤105,根据测试掩膜版尺寸来修正初始测试版图尺寸,以获得修正后测试版图尺寸。通常情况下,将版图上的图案转移至掩膜版上时会存在一定的变形。图2A和图2B分别为根据本发明一个实施方式的测试版图和测试掩膜版的示意图。图2A和图2B选择了相同区域的图案,以便于示出图案转移过程中产生的变形。从图中可以看出,在图案的形状已经发生了变化,并且通过测量还发现图案的尺寸也有所变化。此时,以该掩膜版进行至晶片的图案转移时,实际上转移的图案主要是由掩膜版上的图案来决定的,因此,需要根据测试掩膜版的图案来修正测试版图上的图案,即根据测试掩膜版尺寸来修正初始测试版图尺寸,以获得修正后测试版图尺寸。这样可以使测试图形和掩膜版上实际写出的保持一致。
最后,执行步骤106,根据初始测试版图尺寸和样品晶片尺寸模拟OPC模型,且根据修正后测试版图尺寸和样品晶片尺寸模拟监控模型。作为示例,令初始测试版图尺寸和样品晶片尺寸一致以进行OPC模型的拟合,令修正后测试版图尺寸和样品晶片尺寸一致以进行监控模型的拟合,使得通过OPC模型和监控模型得到光学部分和显影部分的优化参数,以尽可能使模型的预测值和测量值误差最小,提高模型的精确度。优选地,OPC模型和监控模型的拟合用于优化光刻工艺中的光学部分和光刻胶部分的工艺参数。该模拟步骤可以选用Calibrewb软件(由Mentor公司提供)来完成。光学部分的工艺参数可以包括焦距、像平面起始点、像扩散因子、透镜边缘透光因子和/或相干度因子等。光刻胶部分的工艺参数可以包括不同的光刻胶显影制式。
如图3A所示,根据本发明利用OPC模型和监控模型来确定晶片上的弱点的形成原因包括以下步骤:
执行步骤301,提供版图。版图上具有待形成在晶片上的图案。
执行步骤302,对版图进行第二光学临近修正,并将第二光学临近修正后的图案转移到掩膜版上。该第二光学临近修正是经由OPC模型模拟获得的。对版图进行第二光学临近修正,以尽量降低光刻工艺中光学临近效应的影响。然后,利用现有工艺将修正后的图案转移到掩膜版上。
执行步骤303,利用OPC模型确定的光刻工艺将掩膜版上的图案转移到晶片上。所述光刻工艺可以包括在样品晶片上涂胶、曝光、显影等步骤,以将掩膜版上的图案转移到晶片上。图案转移之后,还可以采用灰化处理,以将光刻胶去除。
执行步骤304,测量晶片上的弱点对应地在掩膜版上的掩膜版尺寸。如果在晶片上发现弱点,对应地在掩膜版上确定弱点的位置,然后测量弱点在掩膜版上的掩膜版尺寸。
执行步骤305,判断弱点的掩膜版尺寸是否超出尺寸预定值。作为示例,在实际判断时尺寸预定值和技术节点有关,比如在关键尺寸为40nm的情况下,在掩模板放大4倍后的关键尺寸为160nm,如果弱点的掩膜版尺寸为180nm,则明显看出其超出了制作掩模板的某个设定级别,造成转移图像失真。
如果弱点的掩膜版尺寸超出尺寸预定值,执行步骤306,将确定弱点是由掩膜版的关键尺寸不符合标准所引起的。
进一步,如果在步骤305中判断出弱点的掩膜版尺寸未超出尺寸预定值,本发明提供的方法还包括以下步骤,如图3B所示:
执行步骤307,基于OPC模型获取弱点对应地在版图上的初始版图尺寸,并基于监控模型获取根据掩膜版尺寸来修正初始版图尺寸而得到的修正后版图尺寸。
执行步骤308,判断修正后版图尺寸是否等于弱点在晶片上的晶片尺寸。
执行步骤309,如果修正后版图尺寸等于弱点在晶片上的晶片尺寸,判断初始版图尺寸是否等于修正后版图尺寸。
执行步骤310,如果初始版图尺寸等于修正后版图尺寸,则判断出OPC模型是正确的,且弱点是由第二光学临近修正所引起的。
如果初始版图尺寸不等于修正后版图尺寸,则执行步骤311,判断出弱点是由OPC模型所引起的。
进一步,如果在步骤308中判断出修正后版图尺寸不等于弱点在晶片上的晶片尺寸,本发明提供的方法还包括以下步骤,如图3C所示:
执行步骤312,基于监控模型来确定弱点的掩膜误差增进因子(MEEF)。
执行步骤313,判断弱点的掩膜误差增进因子是否大于因子预定值。
执行步骤314,如果弱点的掩膜误差增进因子大于因子预定值,则判断出弱点是由掩膜误差增进因子偏高所引起的。作为示例,如果图形的MEEF为8,一般就超过了成像的要求,容易造成成像失真。
进一步,如果在步骤313中判断出弱点的掩膜误差增进因子不大于因子预定值,本发明提供的方法还包括以下步骤,继续参照图3C:
执行步骤315,基于监控模型来确定光刻工艺的工艺窗口;
执行步骤316,判断工艺窗口是否在预定范围内;以及
如果工艺窗口在预定范围内,则执行步骤317,判断出弱点是由有限的工艺窗口所引起的。作为示例,每一个节点工艺的每一层版图都有固定的工艺窗口要求,如果28nm节点连接孔的景深(DOF,DepthofFocus)为60nm,就不能满足要求,在成像过程中容易出现失真。
进一步,如果在步骤316中判断出工艺窗口超出预定范围,则执行步骤318,判断出弱点是由设备工艺参数的漂移所引起的。
本发明通过构建OPC模型和监控模型能够有效且准确地查找弱点的形成原因。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (9)
1.一种监控弱点形成原因的方法,其特征在于,包括:
步骤一:建立OPC模型和监控模型,所述OPC模型是根据多个位置处的图案对应地在测试版图上的初始测试版图尺寸和经光刻工艺后在样品晶片的样品晶片尺寸来获得的,所述监控模型是根据所述多个位置处的图案对应地在所述测试版图上的修正后测试版图尺寸和所述样品晶片尺寸来获得的,其中,所述修正后测试版图尺寸是根据所述多个位置处的图案对应地在测试掩膜版上的测试掩膜版尺寸来修正的;以及
步骤二:利用所述OPC模型和所述监控模型来确定晶片上的弱点的形成原因,
其中,所述步骤二包括:
提供版图;
对所述版图进行第二光学临近修正,并将第二光学临近修正后的图案转移到掩膜版上;
利用OPC模型确定的光刻工艺将所述掩膜版上的图案转移到晶片上;
测量所述晶片上的弱点对应地在所述掩膜版上的掩膜版尺寸;以及
判断所述弱点的所述掩膜版尺寸是否超出尺寸预定值,如果所述弱点的所述掩膜版尺寸超出尺寸预定值,将确定所述弱点是由所述掩膜版的关键尺寸不符合标准所引起的。
2.如权利要求1所述的方法,其特征在于,所述步骤一包括:
提供测试版图;
对所述测试版图进行第一光学临近修正,并将第一光学临近修正后的图案转移到测试掩膜版上;
利用所述光刻工艺将所述测试掩膜版上的图案转移到样品晶片上;
在所述测试版图上选定多个位置,测量所述多个位置处的图案在所述测试版图上的初始测试版图尺寸,并测量所述多个位置处的图案对应地在所述测试掩膜版上的测试掩膜版尺寸和在所述样品晶片上的样品晶片尺寸;
根据所述测试掩膜版尺寸来修正所述初始测试版图尺寸,以获得修正后测试版图尺寸;以及
根据所述初始测试版图尺寸和所述样品晶片尺寸拟合OPC模型,且根据所述修正后测试版图尺寸和所述样品晶片尺寸拟合监控模型,其中,在所述OPC模型中所述初始测试版图尺寸和所述样品晶片尺寸一致,在所述监控模型中所述初始测试版图尺寸和所述样品晶片尺寸一致。
3.如权利要求1所述的方法,其特征在于,令所述初始测试版图尺寸和所述样品晶片尺寸一致以进行所述OPC模型的模拟,令所述修正后测试版图尺寸和所述样品晶片尺寸一致以进行所述监控模型的模拟,使得所述OPC模型和所述监控模型用于确定所述光刻工艺的工艺参数。
4.如权利要求3所述的方法,其特征在于,所述OPC模型和所述监控模型用于确定所述光刻工艺中的光学部分和光刻胶部分的工艺参数。
5.如权利要求1所述的方法,其特征在于,如果所述弱点的所述掩膜版尺寸未超出尺寸预定值,所述方法还包括:
基于所述OPC模型获取所述弱点对应地在所述版图上的初始版图尺寸,并基于所述监控模型获取根据所述掩膜版尺寸来修正所述初始版图尺寸而得到的修正后版图尺寸;
判断所述修正后版图尺寸是否等于所述弱点在所述晶片上的晶片尺寸;
如果所述修正后版图尺寸等于所述弱点在所述晶片上的晶片尺寸,判断所述初始版图尺寸是否等于所述修正后版图尺寸;
如果所述初始版图尺寸等于所述修正后版图尺寸,则判断出所述OPC模型是正确的,且所述弱点是由所述第二光学临近修正所引起的;以及
如果所述初始版图尺寸不等于所述修正后版图尺寸,则判断出所述OPC模型是错误的,且所述弱点是由所述OPC模型所引起的。
6.如权利要求5所述的方法,其特征在于,如果所述修正后版图尺寸不等于所述弱点在所述晶片上的晶片尺寸,所述方法还包括:
基于所述监控模型来确定所述弱点的掩膜误差增进因子;以及
判断所述弱点的所述掩膜误差增进因子是否大于因子预定值,如果所述弱点的所述掩膜误差增进因子大于所述因子预定值,则判断出所述弱点是由掩膜误差增进因子偏高所引起的。
7.如权利要求6所述的方法,其特征在于,如果所述弱点的所述掩膜误差增进因子不大于所述因子预定值,所述方法还包括:
基于所述监控模型来确定所述光刻工艺的工艺窗口;
判断所述工艺窗口是否在预定范围内,如果所述工艺窗口在所述预定范围内,则判断出所述弱点是由有限的工艺窗口所引起的。
8.如权利要求7所述的方法,其特征在于,如果所述工艺窗口超出所述预定范围,则判断出所述弱点是由设备工艺参数的漂移所引起的。
9.如权利要求1所述的方法,其特征在于,所述第二光学临近修正是经由所述OPC模型模拟获得的。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210353296.6A CN103676490B (zh) | 2012-09-20 | 2012-09-20 | 一种监控弱点形成原因的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210353296.6A CN103676490B (zh) | 2012-09-20 | 2012-09-20 | 一种监控弱点形成原因的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103676490A CN103676490A (zh) | 2014-03-26 |
CN103676490B true CN103676490B (zh) | 2015-11-25 |
Family
ID=50314490
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210353296.6A Active CN103676490B (zh) | 2012-09-20 | 2012-09-20 | 一种监控弱点形成原因的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103676490B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104201145B (zh) * | 2014-08-26 | 2017-10-24 | 武汉新芯集成电路制造有限公司 | 半导体生产中关键尺寸的控制方法 |
CN106033171B (zh) * | 2015-03-11 | 2019-12-17 | 中芯国际集成电路制造(上海)有限公司 | 用于晶圆上坏点的失效分析的方法 |
CN106371291B (zh) * | 2015-07-24 | 2018-09-21 | 中芯国际集成电路制造(上海)有限公司 | 用于消除因光罩随机错误而产生的晶圆坏点的方法 |
CN107643655A (zh) * | 2017-09-13 | 2018-01-30 | 上海华力微电子有限公司 | 掩模板关键尺寸的监控方法 |
CN107885939B (zh) * | 2017-11-09 | 2020-12-04 | 上海华力微电子有限公司 | 一种提高监控图形监控精度的方法 |
CN114020738B (zh) * | 2021-10-25 | 2024-09-10 | 上海华力集成电路制造有限公司 | 结果数据库快速生成opc测试版图的方法和系统、存储介质 |
CN114415467B (zh) * | 2022-03-29 | 2022-07-05 | 合肥晶合集成电路股份有限公司 | 一种光学临近效应修正模型的获取方法及系统 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1612047A (zh) * | 2003-10-27 | 2005-05-04 | 国际商业机器公司 | 执行基于模型的光邻近校正的方法 |
CN1849607A (zh) * | 2003-10-07 | 2006-10-18 | 睿初科技公司 | 用于平板印刷仿真的系统和方法 |
CN1325993C (zh) * | 2003-02-17 | 2007-07-11 | 索尼株式会社 | 掩模校正方法 |
CN101192009B (zh) * | 2006-11-28 | 2011-07-06 | 中芯国际集成电路制造(上海)有限公司 | 建立光学近接修正模型的方法 |
CN102445835A (zh) * | 2011-10-12 | 2012-05-09 | 上海华力微电子有限公司 | 一种sram源漏极尺寸的光学临近修正建模方法 |
EP2113109B1 (en) * | 2007-02-20 | 2012-09-12 | International Business Machines Corporation | Simulation site placement for lithographic process models |
CN102662309A (zh) * | 2005-09-09 | 2012-09-12 | Asml荷兰有限公司 | 采用独立掩模误差模型的掩模验证系统和方法 |
-
2012
- 2012-09-20 CN CN201210353296.6A patent/CN103676490B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1325993C (zh) * | 2003-02-17 | 2007-07-11 | 索尼株式会社 | 掩模校正方法 |
CN1849607A (zh) * | 2003-10-07 | 2006-10-18 | 睿初科技公司 | 用于平板印刷仿真的系统和方法 |
CN1612047A (zh) * | 2003-10-27 | 2005-05-04 | 国际商业机器公司 | 执行基于模型的光邻近校正的方法 |
US7774737B2 (en) * | 2003-10-27 | 2010-08-10 | International Business Machines Corporation | Performance in model-based OPC engine utilizing efficient polygon pinning method |
CN102662309A (zh) * | 2005-09-09 | 2012-09-12 | Asml荷兰有限公司 | 采用独立掩模误差模型的掩模验证系统和方法 |
CN101192009B (zh) * | 2006-11-28 | 2011-07-06 | 中芯国际集成电路制造(上海)有限公司 | 建立光学近接修正模型的方法 |
EP2113109B1 (en) * | 2007-02-20 | 2012-09-12 | International Business Machines Corporation | Simulation site placement for lithographic process models |
CN102445835A (zh) * | 2011-10-12 | 2012-05-09 | 上海华力微电子有限公司 | 一种sram源漏极尺寸的光学临近修正建模方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103676490A (zh) | 2014-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103676490B (zh) | 一种监控弱点形成原因的方法 | |
US8196068B2 (en) | Modeling critical-dimension (CD) scanning-electron-microscopy (CD-SEM) CD extraction | |
CN101311825B (zh) | 修正光学邻近效应的方法 | |
US11120182B2 (en) | Methodology of incorporating wafer physical measurement with digital simulation for improving semiconductor device fabrication | |
US6952818B2 (en) | Method and system for optical proximity correction | |
KR101450500B1 (ko) | 레티클 레이아웃용 메트롤로지 타깃 구조 디자인을 생성하기 위한 컴퓨터 구현방법, 전송매체, 및 시스템 | |
US9547745B1 (en) | System and method for discovering unknown problematic patterns in chip design layout for semiconductor manufacturing | |
US8042069B2 (en) | Method for selectively amending layout patterns | |
US8250498B2 (en) | Method and apparatus for calibrating a photolithography process model by using a process window parameter | |
TWI571701B (zh) | 偵測微影熱點的方法 | |
KR100494964B1 (ko) | 반도체 디바이스의 레이아웃 패턴을 시뮬레이션하는리소그래피 프로세스 마진 평가 장치 | |
CN103792785A (zh) | 一种对具有低图像对比度的图形进行光学邻近修正的方法 | |
US8370773B2 (en) | Method and apparatus for designing an integrated circuit using inverse lithography technology | |
JP2005037367A (ja) | 寸法測定方法と寸法測定システム及び寸法測定プログラム | |
CN108170006B (zh) | 光刻机匹配方法 | |
CN101655662A (zh) | 选择性修正布局图形的方法 | |
JP2005250360A (ja) | マスクパターンの検証装置および検証方法 | |
CN104423143B (zh) | 布局图形的检查方法 | |
CN109522618B (zh) | 改善基底反射导致离子注入层光刻缺陷的方法 | |
JP2004354919A (ja) | 光近接効果補正の検証方法および検証装置 | |
KR100861376B1 (ko) | 광 강도 프로파일을 이용한 광 근접효과 보정방법 | |
KR101095062B1 (ko) | 광학 근접 효과 보정의 검증 방법 | |
CN117950280B (zh) | 建立光学邻近效应修正模型的方法、电子设备和存储介质 | |
KR20100001135A (ko) | 광학 근접 효과 보상 방법 | |
TWI398905B (zh) | 選擇性修正佈局圖形之方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |